KR100750650B1

KR100750650B1 - 튜닝 회로.

Info

Publication number: KR100750650B1
Application number: KR1020050053760A
Authority: KR
Inventors: 김세엽; 정민수
Original assignee: 인티그런트 테크놀로지즈(주)
Priority date: 2005-06-22
Filing date: 2005-06-22
Publication date: 2007-08-20
Also published as: US20060290419A1; KR20060134235A; US7463085B2; CN1885714A; JP4430633B2; JP2007006481A; EP1737127A1

Abstract

본 발명은 필터(filter)에 관한 것으로, 더욱 상세하게는 필터의 차단 주파수(cut-off frequency)를 보정하기 위한 필터의 튜닝 회로에 관한 것이다.

본 발명에 따른 튜닝 회로는, 3개의 단자를 가지며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 흐르는 전류를 변화시키는 제1 트랜지스터와 제1 트랜지스터에 직렬 연결되어 RC-시정수의 저항(R)을 가변할 수 있는 저항부를 포함하며, 저항부의 저항값에 따라 저항에 흐르는 전류가 변화되는 전류 발생부와 3개의 단자를 가지며 제1 트랜지스터와 커런트-미러(current-mirror) 회로를 구성하며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 미러 전류가 흐르는 제2 트랜지스터와 제2 트랜지스터의 제3 단자에 연결되어 RC-시정수의 커패시턴스(C)를 가변할 수 있는 커패시터부를 포함하며, 커패시터부의 커패시턴스 용량이 변화되는 커패시턴스 보정부와 저항부의 저항 또는 커패시터 보정부의 커패시턴스를 가변하도록 제어신호를 보내는 업-다운 카운터 및 저항 또는 커패시턴스를 가변시키기 위한 업-다운 카운터의 제어 경로를 선택하는 선택부를 포함하는 것을 특징으로 이루어진다.

필터, 시정수, 보상, 보정, 튜닝, CAP-BANK

Description

튜닝 회로.{TUNING CIRCUIT}

도 1a는 종래의 튜닝회로를 도시한 것이다.

도 1b는 도 1a에 도시된 종래의 튜닝회로의 튜닝을 설명하기 위한 그래프이다.

도 2a는 본 발명에 따른 튜닝 회로를 설명하기 위하여 구성한 도시한 것이다.

도 2b은 본 발명의 일실시예에 따른 필터의 차단 주파수 변화를 보상하는 튜닝 회로의 스위칭-저항-뱅크의 스위칭 제어에 따른 제어 신호와 저항 용량과의 관계를 도시한 것이다.

도 2c은 본 발명의 일실시예에 따른 필터의 차단 주파수 변화를 보상하는 튜닝 회로의 스위칭-커패시터-뱅크의 스위칭 제어에 따른 제어 신호와 커패시터 용량과의 관계를 도시한 것이다.

도 3a는 본 발명의 다른 실시예에 따른 필터의 차단 주파수 변화를 보상하는 튜닝 회로도이다.

도 3b은 본 발명의 다른 실시예에 따른 필터의 차단 주파수 변화를 보상하는 튜닝 회로의 스위칭-트랜지스터-뱅크의 스위칭 제어에 따른 제어 신호와 전류의 크기와의 관계를 도시한 것이다.

도 3c은 본 발명의 다른 실시예에 따른 필터의 차단 주파수 변화를 보상하는 튜닝 회로의 스위칭-커패시터-뱅크의 스위칭 제어에 따른 제어 신호와 커패시터 용량과의 관계를 도시한 것이다.

<도면의 주요 부분에 관한 부호의 설명>

210, 310: 전류 발생부 220, 320: 커패시터 보정부

212, 312: 커런트-미러(current-mirror) 회로

222, 322: 업-다운 카운터

213: 저항부 223, 323: 커패시터부

313: 트랜지스터부

214: 스위칭-저항-뱅크(switching register-bank)

224, 324: 스위칭-커패시터-뱅크(switching capacitor-bank)

314: 스위칭-트랜지스터-뱅크(switching transistor-bank)

도 1a는 종래의 튜닝회로를 도시한 것이다.

도 1a에 도시된 튜닝 회로는 미합중국 공개특허 No. US 2004/0169565호에 개시된 회로이다.

도시된 바와 같이, 튜닝회로는 필터부(110), 비교기(120) 및 컨트롤러부(130)를 포함한다.

필터부(110)는 제1 RC 소자(111a), 제2 RC 소자(111b), 제1 RC 소자(111a) 및 제2 RC 소자(111b)의 충방전을 위한 스위치(SW1a, SW1b, SW2a, SW2b), 및 제1 RC 소자(111a) 및 제2 RC 소자(111b)에 포함된 커패시턴스 값을 조절하는 커패시터 어레이(112)를 포함한다.

비교기(120)는 2개의 입력(①, ②)을 비교하며, 컨트롤러부(130)는 시퀀스 제어기(131)과 메모리(132)를 포함한다.

여기서, 시퀀스 제어기(131)의 시작(Start) 입력을 받으면 시퀀스 제어기(131)의 출력단의 제어신호(A)에 의하여 제1 스위치(SW1a)와 제3 스위치(SW1b)가 온(close)이 되며, 시퀀스 제어기(131)의 종료(Stop) 입력을 받으면 시퀀스 제어기(131)의 출력단의 제어신호(B)에 의하여 제2 스위치(SW2a)와 제4 스위치(SW2b)는 오프(open)된다.

도시하지는 않았지만, 튜닝 작업을 수행하기 위해서는 먼저 제1 스위치(SW1a)와 제3 스위치(SW1b)가 온(close)되고, 제2 스위치(SW2a)와 제4 스위치(SW2b)는 오프(open)되어, 제1 커패시터(C1a)는 방전 상태이고, 제2 커패시터(C1b)는 충전 상태이어야 한다.

이러한 선행과정 후, 시퀀스 제어기(131)의 입력단 시작(Start)제어 신호가 인가되면, 제1 스위치(SW1a)와 제3 스위치(SW1b)가 오프(open)되고, 제2 스위치(SW2a)와 제4 스위치(SW2b)는 온(close)되어, 제1 커패시터(C1a)는 제1 저항(R1a)과 연결되어 시간이 지남에 따라 서서히 충전이 이루어지고, 제2 커패시터(C1b)는 제2 저항(R1b)과 연결되어 시간이 지남에 따라 서서히 방전이 이루어지게 된다.

이러한 과정이 수행됨에 따라, 비교기(120)는 제1 RC 소자(111a)의 제1 노드(①)의 값과 제2 RC 소자(111b)의 제2 노드(②)의 값을 비교하게 된다.

여기서, 비교기(120)의 입력인 제1 노드(①)와 제2 노드(②)를 비교하여, 최초의 비교상태에 비하여 앞서 제1 RC 소자(111a)와 제2 RC 소자(111b)의 출력전압이 역전되면, 비교기(120)는 정지(Stop) 신호를 출력하여 시퀀스 제어기(131)에서는 그 시점을 체크하여 메모리(132)에 디지털 카운터의 클록 시간을 저장하게 된다.

결국, 제1 RC 소자(111a)는 점점 충전되는 제1 시정수(t1)를 가지고, 제2 RC 소자(111b)는 점점 방전되는 제2 시정수(t2)를 가지게 되는데, 제1 시정수(t1)와 제2 시정수(t2)가 서로 같아지도록 제1 커패시터(C1a)와 제2 커패시터(C1b)를 커패시터 어레이(112)로 조절하게 된다.

도 1b는 도 1a에 도시된 종래의 튜닝회로의 튜닝을 설명하기 위한 그래프이다. 도시된 바와 같이, 앞서 도 1a에서 설명한 것과 같이 튜닝을 시작하기 위한 제어신호(A)는 오프(open) 되고, 제어신호(B)는 온(close)가 되어 시작(tstart) 시점부터 제1 RC 소자는 충전이 시작되고, 제2 RC 소자는 방전이 시작되게 된다.

즉, 제1 RC 소자의 시정수(t1)는 R1*C1이 되고, 제2 RC 소자의 시정수(t2)는 R2*C2이 된다.

도시된 바와 같이, 소자에 따라 S1, S2또는 S3에서 제1 RC 소자와 제2 RC 소자와 충/방전이 같아지는 시점이 Δt1, Δt2 또는 Δt3으로 변경되게 된다.

그러나, 상술한 종래의 방법에 의하면, PVT(Process, Voltage, Temperature)의 변화에 무관한 외부의 절대기준을 사용하지 않아 PVT 변화에 따라 튜닝 되는 인터섹션(intersection) 노드가 달라질 수 있다는 문제가 있다.

또한, 상술한 종래의 방법에 의하면, 정합은 제1 RC 소자와 제2 RC 소자의 변화에 대응하므로, 결과적으로 칩에 따라 인터-센션 노드 S1, S2 또는 S3에서만 튜닝이 이루어지므로 튜닝 범위가 매우 좁고, 칩마다 튜닝 시뮬레이션이 필요하다는 단점이 있게 된다.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 필터의 최초 설계 시 설정한 특성에 비하여 일정 범위 이상 특성의 변화가 발생하여 차단 주파수가 변동되었을 경우 변동된 특성을 보상할 수 있는 튜닝 회로를 제공하는 데 있다.

본 발명의 다른 목적은, 외부 변화에 무관한 클록의 주기에 튜닝 되도록 하여 튜닝의 효과를 최대한 구현할 수 있는 튜닝 회로를 제공하는 데 있다.

본 발명의 또 다른 목적은, 칩의 종류에 무관하게 외부 변화에 무관한 클록의 주기에 튜닝 되도록 하여 모든 칩이 일정한 R*C값을 갖는 튜닝 회로를 제공하는 데 있다.

본 발명의 또 다른 목적은, 칩의 구동 클록이 변동되어도 모든 칩이 일정한 R*C값을 갖는 튜닝 회로를 제공하는 데 있다.

상술한 과제를 해결하기 위한 본 발명에 따른 튜닝 회로는 3개의 단자를 가지며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 흐르는 전류를 변화시키는 제1 트랜지스터와 상기 제1 트랜지스터에 직렬 연결되어 RC-시정수의 저항(R)을 가변할 수 있는 저항부를 포함하며, 상기 저항부의 저항값에 따라 상기 저항에 흐르는 전류가 변화되는 전류 발생부; 3개의 단자를 가지며 상기 제1 트랜지스터와 커런트-미러(current-mirror) 회로를 구성하며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 미러 전류가 흐르는 제2 트랜지스터와 상기 제2 트랜지스터의 제3 단자에 연결되어 RC-시정수의 커패시턴스(C)를 가변할 수 있는 커패시터부를 포함하며, 상기 커패시터부의 커패시턴스 용량이 변화되는 커패시턴스 보정부; 상기 저항부의 저항 또는 커패시터 보정부의 커패시턴스를 가변하도록 제어신호를 보내는 업-다운 카운터; 및 상기 저항 또는 커패시턴스를 가변시키기 위한 업-다운 카운터의 제어 경로를 선택하는 선택부;를 포함하는 것을 특징으로 한다.

여기서, 상술한 전류 발생부는 상기 저항 양단에 걸리는 전압과 기준 전압을 비교하여 출력하는 제1 비교기를 더 포함하고, 상기 제1 비교기의 출력은 상기 제1 트랜지스터의 제1 단자에 인가되는 것이 바람직하다.

여기서, 상술한 상기 저항부는 저항과 스위치가 직렬로 연결되는 스위칭-저항 구조가 병렬로 하나 이상 연결되어 스위칭-저항-뱅크 구조를 포함하며, 상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-저항-뱅크의 각각의 스위치가 스위칭 되는 것이 바람직하다.

여기서, 상술한 커패시터 보정부는 출력 전압과 기준 전압을 비교하여 출력하는 제2 비교기를 포함하고, 상기 제2 비교기의 출력 신호는 업-다운 카운터의 입력 신호로 인가되는 것이 바람직하다.

여기서, 상술한 커패시터부는 커패시터와 스위치가 직렬로 연결되는 스위칭-커패시터 구조가 병렬로 하나 이상 연결되어 스위칭-커패시터-뱅크 구조를 포함하며, 상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-커패시터-뱅크의 각각의 스위치가 스위칭 되는 것이 바람직하다.

여기서, 상술한 튜닝 회로는 상기 출력 전압을 초기화하도록 출력단과 접지 단자 간에 연결되는 제1 스위치, 상기 튜닝 회로의 보상전 출력 전압을 발생시키며, 상기 제2 트랜지스터의 제3 단자와 출력단 간에 연결되는 제2 스위치, 및 상기 보상전 출력 전압을 입력 전압과 동일하게 되도록, 상기 보상전 출력 전압이 입력되는 상기 제2 비교기의 입력단과 출력단 간에 연결되는 제3 스위치를 더 포함하는 것이 바람직하다.

여기서, 상술한 제1 내지 제3 스위치는 클록 신호에 의해 제어되며, 제1 클록 신호에 따라 제1 스위치가 온되며 제2 및 제3 스위치는 오프 상태를 유지하고, 제2 클록 신호에 따라 제2 스위치가 온되며 제1 및 제3 스위치는 오프 상태를 유지 하며, 제3 클록 신호에 따라 제3 스위치가 온되며 제1 및 제2 스위치는 오프 상태를 유지하는 것이 바람직하다.

또한, 본 발명에 따른 튜닝 회로는, 3개의 단자를 가지며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 흐르는 전류를 변화시키는 제1 트랜지스터와 상기 제1 트랜지스터와 직렬 연결된 저항을 포함하고, 상기 저항의 저항값에 따라 상기 저항에 흐르는 전류가 변화되는 전류 발생부; 3개의 단자를 가지며 상기 제1 트랜지스터와 커런트-미러 회로를 구성하여 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 미러 전류가 흐르며 동작 주파수에 대응하여 상기 미러 전류를 가변할 수 있는 트랜지스터부, 상기 트랜지스터부의 제3 단자에 연결되어 RC-시정수의 커패시턴스를 가변할 수 있는 커패시터부를 포함하며, 상기 커패시터부의 커패시턴스 용량이 변화되는 커패시턴스 보정부; 상기 트랜지스터부의 미러-전류 또는 커패시터 보정부의 커패시턴스를 가변하도록 제어신호를 보내는 업-다운 카운터; 및 상기 미러 전류 또는 커패시턴스를 가변시키기 위한 업-다운 카운터 제어 경로를 선택하는 선택부를 포함하는 것을 특징으로 한다.

여기서, 상술한 트랜지스터부는 스위치와 트랜지스터의 제2 단자가 직렬로 연결되는 스위칭-트랜지스터 구조가 병렬로 하나 이상 커플되어 스위칭-트랜지스터-뱅크 구조를 포함하며, 상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-트랜지스터-뱅크의 각각의 스위치가 스위칭 되는 것이 바람직하다.

여기서, 상술한 커패시턴스 보정부는 출력 전압과 기준 전압을 비교하여 출력하는 제2 비교기를 더 포함하고, 상기 제2 비교기의 출력 신호는 업-다운 카운터의 입력 신호로 인가되는 것이 바람직하다.

여기서, 상술한 제1 내지 제3 스위치는 클록 신호에 의해 제어되며, 제1 클록 신호에 따라 제1 스위치가 온되며 제2 및 제3 스위치는 오프 상태를 유지하고, 제2 클록 신호에 따라 제2 스위치가 온되며 제1 및 제3 스위치는 오프 상태를 유지하며, 제3 클록 신호에 따라 제3 스위치가 온되며 제1 및 제2 스위치는 오프 상태를 유지하는 것이 바람직하다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있 다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도시된 바와 같이, 튜닝 회로는 전류 발생부(210), 커패시터 보정부(220), 업-다운 카운터(222) 및 선택부(S4)를 포함한다.

<회로구성>

전류 발생부(210)는 제1 비교기(211), 제1 트랜지스터(MN21) 및 저항부(213)을 포함한다.

여기서, 저항부(213)는 기본 저항(Rdef)과 스위칭-저항-뱅크(214)를 포함한 다.

여기서, 스위칭-저항-뱅크(214)는 저항(Rb21 내지 Rb24)과 스위치(SWR21 내지 SWR24)가 직렬로 연결되는 스위칭-저항 구조가 병렬로 하나 이상 연결된다.

커패시터 보정부(220)는 제2 비교기(221), 제2 트랜지스터(MN22), 커패시터부(223), 제1 스위치(S1), 제2 스위치(S2) 및 제3 스위치(S3)를 포함한다.

여기서, 커패시터부(223)는 기본 커패시터(Cdef)와 스위칭-커패시터-뱅크(224)를 포함한다.

여기서, 스위칭-커패시터-뱅크(224)는 커패시터(Cb21 내지 Cb24)과 스위치(SWC21 내지 SWC24)가 직렬로 연결되는 스위칭-커패시터 구조가 병렬로 하나 이상 연결된다.

업-다운 카운터(222)는 디지털 4-비트 제어 신호에 의해 스위칭-저항-뱅크(214) 또는 스위칭-커패시터-뱅크(224)의 각각의 스위치(SWR21 내지 SWR24 또는 SWC21 내지 SWC24)를 스위칭한다.

선택부(S4)는 업-다운 카운터(222)의 디지털 4-비트 제어 신호를 스위칭-저항-뱅크(214) 또는 스위칭-커패시터-뱅크(224)로 전달하기 위하여 스위칭한다.

<연결구조>

제1 비교기(211)의 (-)단에 입력신호가 인가되고, 제1 비교기(211)의 출력은 제1 트랜지스터(MN21)의 제1 단자에 연결되고, 제1 트랜지스터(MN21)의 제2 단자는 전압(VDD)이 인가되고, 제1 트랜지스터(MN21)의 제3 단자는 저항부(213)의 일단과 제1 비교기(211)의 (+)단에 연결된다.

여기서, 저항부(213)의 일단은 기본 저항(Rdef)의 일단과 스위칭-저항-뱅크(214)의 일단에 각각 연결된다.

여기서, 스위칭-저항-뱅크(214)의 일단은 스위치(SWR21 내지 SWR24)의 일단이 연결되고, 스위치(SWR21 내지 SWR24)의 타단은 저항(Rb21 내지 Rb24)의 일단이 연결되고, 업-다운 카운터(222)의 제어 신호에 의하여 스위치(SWR21 내지 SWR24)의 온/오프 스위칭이 이루어지며, 스위치(SWR21 내지 SWR24)의 온/오프에 따라 저항(Rb21 내지 Rb24)의 회로구성 여부가 결정된다.

제2 비교기(221)의 (-)단에 입력신호가 인가되고, 제2 비교기(221)의 출력은 업-다운 카운터(222)에 입력되고, 제1 트랜지스터(MN21)의 제1 단자와 제2 트랜지스터(MN22)의 제1 단자는 서로 연결되어 커런트-미러 회로(212)를 구성하고, 제2 트랜지스터(MN22)의 제2 단자는 전압(VDD)이 인가되고, 제2 트랜지스터(MN22)의 제3 단자는 제2 스위치(S2)의 일단에 연결되고, 제2 스위치(S2)의 타단은 출력단(OUT), 커패시터부(223)의 일단 및 제3 스위치(S3)의 일단에 각각 연결되고, 제3 스위치(S3)의 타단은 제2 비교기(221)의 (+)단에 연결된다.

여기서, 커패시터부(223)의 입력단은 기본 커패시터(Cdef)의 일단과 스위칭-커패시터-뱅크(224)의 일단에 각각 연결된다.

여기서, 스위칭-커패시터-뱅크(224)의 일단은 스위치(SWC21 내지 SWC24)의 일단이 연결되고, 스위치(SWC21 내지 SWC24)의 타단은 커패시터(Cb21 내지 Cb24)의 일단이 연결되고, 업-다운 카운터(222)의 제어 신호에 의하여 스위치(SWC21 내지 SWC24)의 온/오프 스위칭이 이루어지며, 스위치(SWC21 내지 SWC24)의 온/오프에 따라 커패시터(Cb21 내지 Cb24)의 활성화 여부가 결정된다.

출력단(OUT)은 제1 스위치(S1)의 일단에 연결된다.

여기서, 업-다운 카운터(222)의 출력은 선택부(S4)의 입력단에 연결되고, 선택부(S4)의 제1 출력단은 스위칭-저항-뱅크(214)를 제어하기 위하여 연결되고, 선택부(S4)의 제2 출력단은 스위칭-커패시터-뱅크(224)를 제어하기 위하여 연결된다.

<동작설명>

입력단(IN)에 기준 전압(Vref)이 인가되면, 제1 스위치(S1)이 온(close)을 수행하고, 커패시터부(223)에 충전되어 있는 전하를 모두 방전시킨 후, 제1 스위치(S1)를 오프(open)한다.

제1 스위치(S1)이 오프됨과 동시에 제2 스위치(S2)를 온하고, 제3 스위치(S3)는 최초 오프 상태로 스위칭을 하지 않고, 선택부(S4)는 저항부(213)로 스위칭한다.

전류 발생부(210)의 제1 비교기(211) 및 커패시터 보정부(220)의 제2 비교기(221)의 각각의 (-)단에 기준 전압(Vref)이 인가되고, 제1 비교기(211)의 출력은 제1 트랜지스터(MN21)의 제1 단자(게이트)에 인가되며, 제2 비교기(221)의 출력은 업-다운 카운터(222)의 입력단에 인가된다.

제1 트랜지스터(MN21)의 제2 단자(드레인)에 전압(VDD)이 인가되면, 제1 트랜지스터(MN21)의 제3 단자(소오스)에 전류(I)가 흐르게 된다.

제1 트랜지스터(MN21)의 제3 단자(소오스)에 전류(I)가 흐르면 저항부(213)의 일단에 전류(I)가 인가되고, 제1 비교기(211)의 (+)단에는 전류(I)에 의해 발생 된 전압이 인가된다.

여기서, 업-다운 카운터(222)의 제어 신호에 의하여 스위치(SWR21 내지 SWR24)의 온/오프 스위칭이 이루어지며, 스위치(SWR21 내지 SWR24)의 온/오프 스위칭에 따라 저항(Rb21 내지 Rb24)의 활성화 여부가 결정된다.

여기서, 회로의 동작 설명을 간단히 하기 위하여 저항부(213)의 총 저항값을 R(Ω)이라 가정한다.

제1 비교기(211)에 입력되는 기준 전압(Vref)과 저항(R)에 전류(I)가 흐르게 되어 발생하는 전압(I*R)을 비교하게 되고, 기준 전압(Vref)과 저항(R)에서 발생하는 전압(I*R)의 차이가 소멸하도록 제1 비교기(211)에서 전류(I)를 가감하도록 한다.

여기서, 전류(I)를 가감하기 위하여 제1 트랜지스터(MN21)의 증폭작용이 증가 또는 감소한다.

여기서, 튜닝회로에 인가되는 클록에 따라 저항부(213)의 저항을 가변할 수 있도록 가변 구조로 구성하며, 저항부(213)의 저항을 가변하기 위해서 선택부(S4)를 저항부(213)로 연결한다.

여기서, 튜닝회로에 인가되는 클록에 따라 저항부(213)의 저항을 가변할 수 있도록 가변 구조로 구성한다는 것은 튜닝회로에 인가되는 클록이 4(㎒)일 경우 저항부(213)의 합성 저항값은 16(㏀), 클록이 16(㎒)일 경우 저항부(213)의 합성 저 항값은 4(㏀), 클록이 16.384(㎒)일 경우 저항부(213)의 합성 저항값은 3.9(㏀), 클록이 19.2(㎒)일 경우 저항부(213)의 합성 저항값은 3.3(㏀) 또는 클록이 16(㎒)일 경우 저항부(213)의 합성 저항값은 4(㏀)과 같이 다양한 주파수에서 튜닝 동작을 수행하기 위하여 구성한다는 것이다.

즉, 업-다운 카운터(222)에 인가된 전압의 차이에 따라 업-다운 카운터(222)에서는 스위칭-저항-뱅크(214)를 스위칭하여 저항(Rb21 내지 Rb24)을 활성화하도록 하여 클록에 따라 시정수를 보정하기 위한 총 저항값을 조절하게 된다.

이러한 작업이 수행되어 총 저항값이 설정된 후, 선택부(S4)를 커패시터부(223)로 연결한다.

이렇게 될 경우, 차단 주파수(fc)는 저항(R)과 커패시터(C)의 곱에 반비례하는 특성이 있으며, 다음 수학식 1로 표현된다.

여기서, fc는 차단 주파수이고,

R은 저항,

C는 커패시턴스 용량이다.

전류 발생부(210)에서 발생한 전류(I)는 커런트-미러(212)에 의하여 제1 트랜지스터(MN21)의 제3 단자(소오스)에 흐르는 전류(I)와 크기가 동일한 전류(I)를 커패시터 보정부(220)의 제2 트랜지스터(MN22)의 제3 단자(소오스)에 흐르게 된다.

이렇게 발생한 커패시터 보정부(220)의 전류(I)는 커패시터부(223)의 입력단에 흐르게 된다.

여기서, 업-다운 카운터(222)의 제어 신호에 의하여 스위치(SWC21 내지 SWC24)의 온/오프 스위칭이 이루어지며, 스위치(SWC21 내지 SWC24)의 온/오프 스위칭에 따라 커패시터(Cb21 내지 Cb24)의 활성화 여부가 결정된다.

여기서, 회로의 동작 설명을 간단히 하기 위하여 커패시터부(223)의 합성 커패시터 용량을 커패시턴스(C)이라 한다.

여기서, 합성 커패시터에서 발생하는 전압(Vout)은 다음 수학식 2로 표현된다.

여기서, Vout는 출력 전압을 나타내고,

Q는 전하량,

C는 커패시터부의 커패시턴스,

I는 커패시터에 흐르는 전류,

t는 커패시터에 전류가 흐르는 시간이다.

커패시턴스(C)에 전류(I)가 흐르는 시간이 지속 되어 발생한 전압(Vout)은 커패시터 보정부(220)의 제2 비교기(221)의 (+)단에 인가되고, 제2 비교기(221)의 (-)단에는 기준 전압(Vref)이 인가된다.

제2 비교기(221)의 출력은 업-다운 카운터(222)에 인가되고, 업-다운 카운터(222)에 인가된 전압의 차이에 따라 업-다운 카운터(222)에서는 스위칭-커패시터-뱅크(224)를 스위칭하여 커패시터(Cb21 내지 Cb24)를 활성화하도록 하여 클록에 따라 시정수를 보정하기 위한 총 커패시턴스값을 조절하게 된다.

여기서, 커패시터부(223)의 총 커패시턴스 용량을 (C)라 하고, 전류(I)는 기준전압(Vref)을 저항(R)으로 나눈 값이므로, 시정수에 관한 수식으로 표현하면 다음 수학식 3 내지 5와 같다.

여기서, Vref = Vout으로 같아져야 하기 때문에 두 기준 전압(Vref)과 출력 전압(Vout)이 같다면, 다음과 같이 표현된다.

결국, 수학식 4를 정리하면 다음과 같이 수학식 5로 정리된다.

결국, 수학식 5에 의하면, 기준 전압(Vref)과 출력 전압(Vout)이 같아지게 되면 필터의 시정수에 해당하는 R과 C의 관계식으로 도출되며, 저항(R) 또는 커패시터(C)를 변경하는 것으로 필터의 시정수를 보정할 수 있게 되는 것이다.

즉, 전류 발생부(210)는 입력 신호를 가변 저항값(R)에 따라 저항(R)에 흐르는 전류가 변화하는 것으로 차단 주파수의 시정수를 보정하며, 커패시터 보정부(220)는 앞서 전류 발생부(210)에서 발생하는 전류를 기준으로 커패시턴스(C) 성분을 보정하는 것으로 차단 주파수의 시정수를 보정하게 되는 것이다.

결국, 저항은 비교적 큰 용량을 칩에 구성할 수 있으나, 커패시터는 칩으로 구현할 경우 공간을 많이 차지하기 때문에 시정수를 보정하기 위한 방법으로 비교적 넓은 범위를 커버하기 위한 저항 보정과 미세한 시정수 보정을 위한 커패시턴스 보정을 수행하는 것이다.

또한, 본 발명에 따라 필터의 차단 주파수가 변동되는 것을 보정하기 위한 튜닝시간의 기준은 t(가변 RxC)와 T(외부 CLK 주기)에 의하며, 비교기(211, 221)의 비교대상인 입력전압과 커패시터부(223)에 충전되는 전압을 같게 만들면 t(RxC)=T(외부 CLK 주기)이 되도록 하여 튜닝이 이루어진다.

이렇게 하는 것으로 튜닝을 통한 칩간 변화가 정합의 대상이 되며, t=T이 성립되면 결국 PVT(Process, Voltage, Temperature)와 전혀 무관한 외부의 절대 기준인 CLK의 주기 T에 튜닝 되어, 어떠한 칩이라도 모두 CLK 주기 T에 튜닝이 되는 방식이므로 모든 칩이 일정한 시정수를 갖게 된다.

도시된 바와 같이, 업-다운 카운터에서 발생하는 제어 비트 신호에 따라 저항 용량이 결정되는 것으로, 최초 초기 설정은 4-비트 저항부의 제어비트 신호로 [1000]을 기준으로 하는 저항(Rref)을 기준으로 하여, 저항을 감소 또는 증가를 하도록 제어 신호를 발생하게 된다.

도시된 바와 같이, 업-다운 카운터에서 발생하는 제어 비트 신호에 따라 커 패시터 용량이 결정되는 것으로, 최초 초기 설정은 4-비트 커패시터부의 제어비트 신호로 [1000]을 기준으로 하는 커패시터 용량(Cref)을 기준으로 하여, 커패시터 용량을 감소 또는 증가를 하도록 제어 신호를 발생하게 된다.

도시된 바와 같이, 튜닝 회로는 전류 발생부(310), 커패시터 보정부(320), 업-다운 카운터(322) 및 선택부(S4)를 포함한다.

<회로구성>

전류 발생부(310)는 제1 비교기(311), 제1 트랜지스터(MN31) 및 저항(R)을 포함한다.

커패시터 보정부(320)는 제2 비교기(321), 트랜지스터부(313), 커패시터부(323), 제1 스위치(S1), 제2 스위치(S2), 및 제3 스위치(S3)를 포함한다.

여기서, 트랜지스터부(313)는 기본 트랜지스터(MN32)와 스위칭-트랜지스터-뱅크(314)를 포함한다.

여기서, 스위칭-트랜지스터-뱅크(314)는 스위치(SWM31 내지 SWM34)의 타단이 트랜지스터(MNb31 내지 MNb34)의 제2 단자에 연결되는 스위칭-커패시터 구조가 병렬로 하나 이상 커플되어 연결된다.

또한, 커패시터부(323)는 기본 커패시터(Cdef)와 스위칭-커패시터-뱅크(324) 를 포함된다.

여기서, 스위칭-커패시터-뱅크(324)는 커패시터(Cb31 내지 Cb34)과 스위치(SWC31 내지 SWC34)가 직렬로 연결되는 스위칭-커패시터 구조가 병렬로 하나 이상 연결된다.

업-다운 카운터(322)는 디지털 4-비트 제어 신호에 의해 스위칭-트랜지스터-뱅크(314) 또는 스위칭-커패시터-뱅크(324)의 각각의 스위치(SWM31 내지 SWM34 또는 SWC31 내지 SWC34)를 스위칭한다.

선택부(S4)는 업-다운 카운터(322)의 디지털 4-비트 제어 신호를 스위칭-트랜지스터-뱅크(314) 또는 스위칭-커패시터-뱅크(324)로 전달하기 위하여 스위칭한다.

<연결구조>

제1 비교기(311)의 (-)단에 입력신호가 인가되고, 제1 비교기(311)의 출력은 제1 트랜지스터(MN31)의 제1 단자에 연결되고, 제1 트랜지스터(MN31)의 제2 단자는 전압(VDD)이 인가되고, 제1 트랜지스터(MN31)의 제2 단자는 저항(R)의 일단과 제1 비교기(311)의 (+)단에 연결된다.

제2 비교기(321)의 (-)단에 입력신호가 인가되고, 제2 비교기(321)의 출력은 업-다운 카운터(322)에 인가되고, 제1 트랜지스터(MN31)의 제1 단자와 트랜지스터부(313)의 제1 단자는 서로 연결되어 커런트-미러 회로(312)를 구성하고, 트랜지스터부(313)의 제2 단자는 전압(VDD)이 인가되고, 트랜지스터부(313)의 타단은 제2 스위치(S2)의 일단에 연결되고, 제2 스위치(S2)의 타단은 출력단(OUT)과 커패시터부(323)의 일단과 제3 스위치(S3)의 일단에 연결되고, 제3 스위치(S3)의 타단은 제2 비교기(321)의 (+)단에 연결된다.

여기서, 트랜지스터부(323)의 제1 단자는 기본 트랜지스터(MN32)의 제1 단자와 스위칭-트랜지스터-뱅크(324)의 제1 단자에 각각 연결되고, 트랜지스터부(323)의 제2 단자는 기본 트랜지스터(MN32)의 제2 단자와 스위칭-트랜지스터-뱅크(324)의 제2 단자에 각각 연결되고, 트랜지스터부(323)의 제3 단자는 기본 트랜지스터(MN32)의 제3 단자와 스위칭-트랜지스터-뱅크(324)의 제3 단자에 각각 연결된다.

여기서, 스위칭-트랜지스터-뱅크(324)의 제1 단자는 트랜지스터(MNb31 내지 MNb34)의 제1 단자에 연결되고, 스위칭-트랜지스터-뱅크(324)의 제 2단자는 스위치(SWM31 내지 SWM34)의 일단이 연결되고, 스위치(SWM31 내지 SWM34)의 타단은 트랜지스터(MNb31 내지 MNb34)의 제2 단자에 연결되고, 스위칭-트랜지스터-뱅크(324)의 제3 단자는 트랜지스터(MNb31 내지 MNb34)의 제3 단자에 연결되고, 업-다운 카운터(322)의 제어 신호에 의하여 스위치(SWM31 내지 SWM34)의 온/오프 스위칭이 이루어지며, 스위치(SWM31 내지 SWM34)의 온/오프에 따라 트랜지스터(MNb31 내지 MNb34)의 증폭 여부가 결정된다.

즉, 기본 트랜지스터(MN32)와 트랜지스터(MNb31 내지 MNb34)는 서로 커플되어 병렬로 연결되어 있다.

커패시터부(323)의 입력단은 기본 커패시터(Cdef)의 일단과 스위칭-커패시터-뱅크(324)의 일단에 각각 연결된다.

여기서, 스위칭-커패시터-뱅크(324)의 일단은 스위치(SWC31 내지 SWC34)의 일단이 연결되고, 스위치(SWC31 내지 SWC34)의 타단은 커패시터(Cb31 내지 Cb34)의 일단이 연결되고, 업-다운 카운터(322)의 제어 신호에 의하여 스위치(SWC31 내지 SWC34)의 온/오프 스위칭이 이루어지며, 스위치(SWC31 내지 SWC34)의 온/오프에 따라 커패시터(Cb31 내지 Cb34)의 활성화 여부가 결정된다.

출력단(OUT)은 제1 스위치(S1)의 일단에 연결된다.

여기서, 업-다운 카운터(322)의 출력은 선택부(S4)의 입력단에 연결되고, 선택부(S4)의 제1 출력단은 스위칭-트랜지스터-뱅크(314)를 제어하기 위하여 연결되고, 선택부(S4)의 제2 출력단은 스위칭-커패시터-뱅크(324)를 제어하기 위하여 연결된다.

<동작설명>

입력단(IN)에 기준전압(Vref)이 인가되면, 제1 스위치(S1)이 온(close)을 수행하고, 커패시터부(323)에 충전되어 있는 전하를 모두 방전시킨 후, 제1 스위치(S1)를 오프(open)한다.

제1 스위치(S1)이 오프됨과 동시에 제2 스위치(S2)를 온하고, 제3 스위치(S3)는 최초 오프 상태로 스위칭을 하지 않고, 선택부(S4)는 트랜지스터부(313)로 스위칭한다.

전류 발생부(310)의 제1 비교기(311) 및 제2 비교기(321)의 각각의 (-)단에 기준전압(Vref)이 인가되고, 제1 비교기(311)의 출력은 제1 트랜지스터(MN31)의 제 1 단자(게이트)에 인가되며, 제2 비교기(321)의 출력은 업-다운 카운터(322)의 입력단에 인가된다.

제1 트랜지스터(MN31)의 제2 단자(드레인)에 전압이 인가되면, 제1 트랜지스터(MN31)의 제3 단자(소오스)에 전류(I)가 흐르게 된다.

제1 트랜지스터(MN31)의 제3 단자(소오스)에 전류(I)가 흐르면 저항(R)의 입력단과 제1 비교기(311)의 (+)단에 각각 인가된다.

제1 비교기(311)에서는 입력되는 기준전압(Vref)과 저항(R)에 전류(I)가 흐르게 되어 발생하는 전압(I*R)을 비교하게 되고, 기준전압(Vref)과 저항(R)에서 발생하는 전압(I*R)의 차이가 소멸하도록 전류(I)를 가감한다.

여기서, 전류(I)를 가감하기 위하여 제1 트랜지스터(MN31)의 증폭작용이 증가 또는 감소한다.

이렇게 될 경우, 차단 주파수(fc)는 저항과 커패시터의 곱에 반비례하는 특성이 있으며 전류 발생부(310)에서 발생한 전류(I)는 커런트-미러(312)에 의하여 제1 트랜지스터(MN31)의 제3 단자(소오스)에 흐르는 전류(I)와 크기가 동일한 전류(I)를 트랜지스터부(313)의 제3 단자에 흐르게 된다.

업-다운 카운터(322)의 제어 신호에 의하여 스위치(SWM31 내지 SWM34)의 온/오프 스위칭이 이루어지며, 스위치(SWM31 내지 SWM34)의 온/오프에 따라 트랜지스터(MNb31 내지 MNb34)의 활성화 여부가 결정된다.

여기서, 튜닝회로에 인가되는 클록에 따라 트랜지스터부(313)의 전류(I)를 가변할 수 있도록 가변 구조로 구성하며, 트랜지스터부(313)의 전류를 가변하기 위 해서 선택부(S4)를 트랜지스터부(313)로 연결한다.

즉, 튜닝회로에 인가되는 클록이 4(㎒), 16(㎒), 16.384(㎒) 또는 19.2(㎒)일 경우에 따라 트랜지스터부(313)에서 발생하는 전류(I)의 크기를 가변하기 위하여, 업-다운 카운터(322)에 인가된 전압에 따라 업-다운 카운터(322)에서는 트랜지스터부(313)의 전류(I)를 가변하여 클록에 따라 시정수를 보정하기 위한 전류(I)를 조절하게 된다.

이러한 작업이 수행된 후, 선택부(S4)를 커패시터부(323)로 연결하고, 이러한 작업이 수행되어 발생한 커패시터 보정부(320)의 전류(I)는 커패시터부(323)의 입력단에 흐르게 된다.

여기서, 업-다운 카운터(322)의 제어 신호에 의하여 스위치(SWC31 내지 SWC34)의 온/오프 스위칭이 이루어지며, 스위치(SWC31 내지 SWC34)의 온/오프에 따라 커패시터(Cb31 내지 Cb34)의 활성화 여부가 결정된다.

여기서, 회로의 동작 설명을 간단히 하기 위하여 커패시터부(323)의 총 커패시터 용량을 커패시터(C)이라 한다.

커패시터(C)에 전류(I)가 흐르는 시간이 지속 되어 발생한 전압(Vout)은 제2 비교기(321)의 (+)단에 인가되고, (-)단자에는 기준전압(Vref)이 인가된다.

제2 비교기(321)의 출력은 업-다운 카운터(322)에 인가되고, 업-다운 카운터(322)에 인가된 전압에 따라 업-다운 카운터(322)에서는 커패시터부(323)의 커패시터를 가변하여 시정수를 보정하기 위한 총 커패시턴스값을 조절하게 된다.

기준전압(Vref)과 출력전압(Vout)이 같아져야 하기 때문에 기준전압(Vref)과 출력전압(Vout)이 같다면, 필터의 시정수에 해당하는 (R)과 (C)의 관계식으로 도출되며, 커패시터에 인가되는 전류(I)의 크기를 가변하거나 커패시터(C)를 변경하는 것으로 필터의 시정수를 보정할 수 있게 되는 것이다.

즉, 커패시터 보정부(320)는 전류 발생부(310)에서 발생하는 전류를 기준으로 커런트-미러(312)에서 발생되는 전류를 가변하고, 커패시턴스(C) 성분을 보정하는 것으로 차단 주파수의 시정수를 보정하게 되는 것이다.

즉, 커패시터는 칩으로 구현할 경우 공간을 많이 차지하기 때문에 시정수를 보정하기 위한 방법으로 비교적 넓은 범위를 커버하기가 어렵다.

이러한 이유로, 칩에 공급되는 클록이 낮아 지면 전류(I)를 감소시키도록 커패시터부(323)의 스위칭-커패시터-뱅크(324)에 의해서 미세한 튜닝을 수행할 수 있고, 이와 반대로 클록이 높아지면 전류(I)는 증가시키도록 커패시터부(323)의 스위칭-커패시터-뱅크(324)에 의해서 미세한 튜닝을 수행해야 한다.

또한, 본 발명에 따라 필터의 차단 주파수가 변동되는 것을 보정하기 위한 튜닝시간의 기준은 t(가변 RxC)와 T(외부 CLK 주기)에 의하며, 비교기(211, 221)의 비교대상인 입력전압과 커패시터부(224)에 충전되는 전압을 같게 만들면 t(RxC)=T(외부 CLK 주기)이 되도록 하여 튜닝이 이루어진다.

도시된 바와 같이, 업-다운 카운터에서 발생하는 제어 비트 신호에 따라 전류의 크기가 결정되는 것으로, 최초 초기 설정은 4-비트 트랜지스터부의 제어비트 신호로 [1000]을 기준으로 하는 전류의 크기(MNref)을 기준으로 하여, 전류의 크기를 감소 또는 증가를 하도록 제어 신호를 발생하게 된다.

도시된 바와 같이, 업-다운 카운터에서 발생하는 제어 비트 신호에 따라 커패시터 용량이 결정되는 것으로, 최초 초기 설정은 4-비트 커패시터부의 제어비트 신호로 [1000]을 기준으로 하는 커패시터 용량(Cref)을 기준으로 하여, 커패시터 용량을 감소 또는 증가를 하도록 제어 신호를 발생하게 된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다 는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

상술한 본 발명의 구성에 따르면, 필터의 최초 설계 시 설정한 특성에 비하여 일정 범위 이상 특성의 변화가 발생하여 차단 주파수가 변동되었을 경우 변동된 특성을 보상할 수 있는 튜닝 회로를 제공하는 것이 가능하게 된다.

또한, 외부 변화에 무관한 클록의 주기에 튜닝 되도록 하여 튜닝의 효과를 최대한 구현할 수 있는 튜닝 회로를 제공하는 것이 가능하게 된다.

또한, 칩의 종류에 무관하게 외부 변화에 무관한 클록의 주기에 튜닝 되도록 하여 모든 칩이 일정한 R*C값을 갖는 튜닝 회로를 제공하는 것이 가능하게 된다.

또한, 칩의 클록이 변동된다 하여도 모든 칩이 일정한 R*C값을 갖는 튜닝 회로를 제공하는 것이 가능하게 된다.

Claims

3개의 단자를 가지며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 흐르는 전류를 변화시키는 제1 트랜지스터와 상기 제1 트랜지스터에 직렬 연결되어 RC-시정수의 저항(R)을 가변할 수 있는 저항부를 포함하며, 상기 저항부의 저항값에 따라 상기 저항에 흐르는 전류가 변화되는 전류 발생부;

3개의 단자를 가지며 상기 제1 트랜지스터와 커런트-미러(current-mirror) 회로를 구성하며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 미러 전류가 흐르는 제2 트랜지스터와 상기 제2 트랜지스터의 제3 단자에 연결되어 RC-시정수의 커패시턴스(C)를 가변할 수 있는 커패시터부를 포함하며, 상기 커패시터부의 커패시턴스 용량이 변화되는 커패시턴스 보정부;

상기 저항부의 저항 또는 커패시터 보정부의 커패시턴스를 가변하도록 제어신호를 보내는 업-다운 카운터; 및

상기 저항 또는 커패시턴스를 가변시키기 위한 업-다운 카운터의 제어 경로를 선택하는 선택부;

를 포함하는, 튜닝 회로.
제1항에 있어서,

상기 전류 발생부는,

상기 저항 양단에 걸리는 전압과 기준 전압을 비교하여 출력하는 제1 비교기 를 더 포함하고,

상기 제1 비교기의 출력은 상기 제1 트랜지스터의 제1 단자에 인가되는, 튜닝 회로.
제1항에 있어서,

상기 저항부는,

저항과 스위치가 직렬로 연결되는 스위칭-저항 구조가 병렬로 하나 이상 연결되어 스위칭-저항-뱅크 구조를 포함하며,

상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-저항-뱅크의 각각의 스위치가 스위칭 되는, 튜닝 회로.
제1항에 있어서,

상기 커패시터 보정부는,

출력 전압과 기준 전압을 비교하여 출력하는 제2 비교기를 포함하고,

상기 제2 비교기의 출력 신호는 업-다운 카운터의 입력 신호로 인가되는, 튜닝 회로.
제1항에 있어서,

상기 커패시터부는,

커패시터와 스위치가 직렬로 연결되는 스위칭-커패시터 구조가 병렬로 하나 이상 연결되어 스위칭-커패시터-뱅크 구조를 포함하며,

상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-커패시터-뱅크의 각각의 스위치가 스위칭 되는, 튜닝 회로.
제1항에 있어서,

상기 튜닝 회로는,

상기 출력 전압을 초기화하도록 출력단과 접지 단자 간에 연결되는 제1 스위치,

상기 튜닝 회로의 보상전 출력 전압을 발생시키며, 상기 제2 트랜지스터의 제3 단자와 출력단 간에 연결되는 제2 스위치, 및

상기 보상전 출력 전압을 입력 전압과 동일하게 되도록, 상기 보상전 출력 전압이 입력되는 상기 제2 비교기의 입력단과 출력단 간에 연결되는 제3 스위치;

를 더 포함하는, 튜닝 회로.
제6항에 있어서,

상기 제1 내지 제3 스위치는 클록 신호에 의해 제어되며, 제1 클록 신호에 따라 제1 스위치가 온되며 제2 및 제3 스위치는 오프 상태를 유지하고, 제2 클록 신호에 따라 제2 스위치가 온되며 제1 및 제3 스위치는 오프 상태를 유지하며, 제3 클록 신호에 따라 제3 스위치가 온되며 제1 및 제2 스위치는 오프 상태를 유지하는, 튜닝 회로.
3개의 단자를 가지며 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 흐르는 전류를 변화시키는 제1 트랜지스터와 상기 제1 트랜지스터와 직렬 연결된 저항을 포함하고, 상기 저항의 저항값에 따라 상기 저항에 흐르는 전류가 변화되는 전류 발생부;

3개의 단자를 가지며 상기 제1 트랜지스터와 커런트-미러 회로를 구성하여 제1 단자에 인가되는 전압에 비례하여 제2 단자에서 제3 단자로 미러 전류가 흐르며 동작 주파수에 대응하여 상기 미러 전류를 가변할 수 있는 트랜지스터부, 상기 트랜지스터부의 제3 단자에 연결되어 RC-시정수의 커패시턴스를 가변할 수 있는 커패시터부를 포함하며, 상기 커패시터부의 커패시턴스 용량이 변화되는 커패시턴스 보정부;

상기 트랜지스터부의 미러-전류 또는 커패시터 보정부의 커패시턴스를 가변하도록 제어신호를 보내는 업-다운 카운터; 및

상기 미러 전류 또는 커패시턴스를 가변시키기 위한 업-다운 카운터 제어 경로를 선택하는 선택부;

를 포함하는, 튜닝 회로.
제8항에 있어서,

상기 전류 발생부는,

상기 저항 양단에 걸리는 전압과 기준 전압을 비교하여 출력하는 제1 비교기 를 더 포함하고,

상기 제1 비교기의 출력은 상기 제1 트랜지스터의 제1 단자에 인가되는, 튜닝 회로.
제8항에 있어서,

상기 트랜지스터부는,

스위치와 트랜지스터의 제2 단자가 직렬로 연결되는 스위칭-트랜지스터 구조가 병렬로 하나 이상 커플되어 스위칭-트랜지스터-뱅크 구조를 포함하며,

상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-트랜지스터-뱅크의 각각의 스위치가 스위칭 되는, 튜닝 회로.
제8항에 있어서,

상기 커패시턴스 보정부는,

출력 전압과 기준 전압을 비교하여 출력하는 제2 비교기를 더 포함하고,

상기 제2 비교기의 출력 신호는 업-다운 카운터의 입력 신호로 인가되는, 튜닝 회로.
제8항에 있어서,

상기 커패시터부는,

커패시터와 스위치가 직렬로 연결되는 스위칭-커패시터 구조가 병렬로 하나 이상 연결되어 스위칭-커패시터-뱅크 구조를 포함하며,

상기 업-다운 카운터의 디지털 4-비트 제어 신호에 의해 스위칭-커패시터-뱅크의 각각의 스위치가 스위칭 되는, 튜닝 회로.
제8항에 있어서,

상기 튜닝 회로는,

상기 출력 전압을 초기화하도록 출력단과 접지 단자 간에 연결되는 제1 스위치,

상기 튜닝 회로의 보상전 출력 전압을 발생시키며, 상기 제2 트랜지스터의 제3 단자와 출력단 간에 연결되는 제2 스위치, 및

상기 보상전 출력 전압을 입력 전압과 동일하게 되도록, 상기 보상전 출력 전압이 입력되는 상기 제2 비교기의 입력단과 출력단 간에 연결되는 제3 스위치;

를 더 포함하는, 튜닝 회로.
제13항에 있어서,

상기 제1 내지 제3 스위치는 클록 신호에 의해 제어되며, 제1 클록 신호에 따라 제1 스위치가 온되며 제2 및 제3 스위치는 오프 상태를 유지하고, 제2 클록 신호에 따라 제2 스위치가 온되며 제1 및 제3 스위치는 오프 상태를 유지하며, 제3 클록 신호에 따라 제3 스위치가 온되며 제1 및 제2 스위치는 오프 상태를 유지하는, 튜닝 회로.