CN102098042B - 滤波器截止频率校正电路 - Google Patents

Abstract

一种滤波器截止频率校正电路，其输入有从第一电压增加到第二电压的阶跃函数，该校正电路包括：一次无源滤波器，对所述阶跃函数进行积分而得到第三电压；第一比较器，当所述所述第三电压高于已设定的第一基准电压时，所述第一比较器输出高频信号；第二比较器，用以从施加所述第二电压的时刻起到所述第一比较器输出高频信号的时刻为止的第一期间内输出高频信号；计数器，对所述第一期间内所输入的基准时钟的数量进行计数；数位区块，用以利用所述计数器计数的基准时钟的数量来计算出滤波器的时间常数变化率，并产生能校正所述时间常数变化率的校正码；以及滤波器，用以根据所述数位区块的校正码来对截止频率进行校正。该校正电路可加快截止频率调节速度，从而可以缩短包括滤波器的系统的动作准备时间，还能够提高数位区块所占面积与截止频率准确度之比。

Description

滤波器截止频率校正电路

技术领域

本发明涉及一种利用数字方式的滤波器截止频率校正电路，特别涉及一种滤波器截止频率校正电路，其根据体现半导体的工程变化(variation)而计算出被扭曲的时间常数变化率，且根据时间常数变化率利用数字方式对截止频率(cut-off frequency)进行校正。

背景技术

电子工学大体上是一种对信号进行传送、接收或处理的领域。从而，在信号传送的过程中混入其他不需要的信号时，仅需通过滤波器过滤出需要传送的原先信号，尤其是模拟滤波器，其作用在于：在信号传送到数字信号处理电路之前，将其变成只有所需信息的干净的信号。

由于安装于集成电路内的滤波器的截止频率会随着温度变化或制程工艺而发生变化，因此需要对其进行校正的截止频率校正电路。滤波器的截止频率是由积分器的时间常数(time constant)决定的。由于时间常数会随着温度变化或制程工艺的变化而随时发生变化，而截止频率校正电路起到使时间常数维持一定值的功能。

在模拟滤波器中截止频率的准确度是决定信号质量的重要因素。但是，以半导体来体现滤波器时，工程变化使得频率相对于设计时所需的截止频率最多会有±25％的扭曲。Gm-C滤波器使用模拟锁相环(PLL，phase-locked loop)电路来对截止频率进行调节。但是，有源电阻电容(active-RC)滤波器为了能对电阻值、电容值、或电阻及电容值两者进行调节，在有源电阻电容滤波器进行设计时，是利用电阻列及电容列，以对截止频率进行调节。

图1是用于调节模拟滤波器截止频率的电阻列的一般结构图，图2是用于调节模拟滤波器截止频率的电容列的一般结构图。

为了实验目的而制作滤波器时，有时会从芯片的外部手动输入代码来调节截止频率，但为了商业目的而实际使用滤波器时，需要增加可在芯片内部能够将扭曲的截止频率调节至原来的截止频率的截止频率校正电路。

根据这样的需求，至今对截止频率校正电路提出了多种技术方案。

图3a是采用数字-动态链接库(DLL)技术的截止频率校正电路图，图3b为其时序图。

请参照图3a及图3b，由电阻和电容构成的无源滤波器上施加时钟时，比较器(CP)根据滤波器的特性而输出的时钟(D)与施加于滤波器的时钟(VIN)的频率相同，但会有一定时间(T1)的延迟。当没有工程变化而使得电阻和电容维持正常值时，从延迟发生器(delay generator)进入到锁存器(latch)的脉冲(LATCH CLK)的上升边(rising edge)与比较器(CP)的输出时钟(D)的上升边一致。但是，当由于工程变化而使得电阻和电容的值变大或变小时，会使得比较器(CP)的输出时钟(D)的上升边比延迟发生器所输出的脉冲(LATCH OUT)的上升边更晚或更早。将所检测到的比较器(CP)的上升边位置的结果传送到计数器(UP/DN counter)，并重复多次对滤波器的基本电阻列代码进行增加或减少一个比特(bit)的过程，从而找出能使延迟发生器的输出脉冲(LATCH CLK)的上升边与比较器(CP)输出时钟(D)的上升边一致的代码后传送至滤波器，从而调节截止频率。

但是，由于该技术需要将上述一系列过程重复至达到截止频率为止，因此存在滤波器充分过滤出信号的状态所需时间过长的问题。

发明内容

本发明的主要目的在于提供一种滤波器截止频率校正电路，其能利用数字方式对起因于工程变化而被扭曲的滤波器截止频率进行校正。

根据上述目的，本发明提供一种滤波器截止频率校正电路，其输入有从第一电压增加到第二电压的阶跃函数(step function)该滤波器截止频率校正电路包括：一次无源滤波器，其包括电阻和电容，所述一次无源滤波器对所述阶跃函数进行积分而得到第三电压；第一比较器，用以比较所述第三电压与已设定的第一基准电压，当所述所述第三电压高于已设定的第一基准电压时，所述第一比较器输出高频信号；第二比较器，用以从施加所述第二电压的时刻起到所述第一比较器输出高频信号的时刻为止的第一期间内输出高频信号；计数器，其第一输入端连接于所述第二比较器的输出端，第二输入端连接于基准时钟，所述计数器对所述第一期间内所输入的基准时钟的数量进行计数；数位区块，用以利用所述计数器计数的基准时钟的数量来计算出滤波器的时间常数变化率，并产生能校正所述时间常数变化率的校正码；以及滤波器，用以根据所述数位区块的校正码来对截止频率进行校正。

本发明的实施例中，一次就能计算出由于工程变化而改变的时间常数变化率，数位区块能够根据时间常数变化率产生滤波器的校正码，因此加快了截止频率调节速度，从而可以缩短包括滤波器的系统的动作准备时间(warming-up time)。

另外，本发明的实施例中，可以由数位区块计算出截止频率校正码，因此还能够提高数位区块所占面积与截止频率准确度之比。

附图说明

图1是用于调节模拟滤波器截止频率的电阻列的一般结构图；

图2是用于调节模拟滤波器截止频率的电容列的一般结构图；

图3a是采用数字-动态链接库技术的截止频率校正电路图；

图3b是图3a中的截止频率校正电路的时序图；

图4是根据本发明实施的利用数字方式的滤波器截止频率校正电路结构图；

图5是根据本发明实施的利用数字方式的滤波器截止频率校正电路的时序图；

图6是根据本发明实施的滤波器(700)的电阻结构示意图；

图7是根据本发明实施的滤波器(700)的电容结构示意图；

图8是根据本发明实施的电容的校正码表的示意图。

具体实施方式

以下参照附图来对本发明的实施例进行详细说明，以使本发明所属技术领域具有通常知识的技术人员能据以实施。但是，本发明可以各种不同的形态实施，而不限于本说明书提及的实施例。而且，为了明确地对本发明进行说明，省略了与本发明无关的部分，并且整个说明书中功能或结构类似的元件使用相同的元件标号。

在整个说明书中，当提到某一元件与另一元件相“连接”时，不仅包括“直接连接”的情况，还包括在其中间隔着其他元件而“电连接”的情况。另外，当提到某个元件“包括”某些构成要素时，只要没有特别说明，则不等于排除其他的构成要素，而是意味着还可以包括其他构成要素。

说明书中所记载的“...部”、“...器”及“...模块”等用语意味着能处理至少一个功能或动作的单位，其可由硬件、软件或硬件与软件的结合来实现。

以下，参照附图对根据本发明实施的滤波器截止频率校正电路进行详细说明。

图4是根据本发明实施的利用数字方式的滤波器截止频率校正电路结构图，图5是根据本发明实施的利用数字方式的滤波器截止频率校正电路的时序图。

如图4所示，根据本发明实施的利用数字方式的滤波器截止频率校正电路包括一次无源滤波器(100)、第一比较器(200)、第二比较器(300)、第三比较器(400)、计数器(500)、数位区块(600)及滤波器(700)。

此时，滤波器(700)包括多个电阻(R)和多个电容(C)，这些电阻(R)可以由线性(linear array)结构及R-2R梯型(ladder)结构等结构构成，但本发明以这些电阻(R)为R-2R梯型结构来进行说明。这些电阻(R)及这些电容(C)分别连接有开关，因此可以通过开关的接通及切断来调节滤波器(700)的电阻(R)值和电容(C)值。

一次无源滤波器(100)包括电阻(R_REF)及电容(C_REF)。电阻(R_REF)连接于重置(RESET)端子，电容(C_REF)的第一端连接于电阻(R_REF)和第二比较器(300)的连接点，电容(C_RFF)的第二端接地。

一次无源滤波器(100)为由电阻和电容构成的滤波器，一次无源滤波器(100)的输出电压(V_RC)如以下公式1。

$V_{\mathrm{RC}}=V_{\mathrm{DD}}(1-e^{(-t/R_{\mathrm{REF}}{C}_{\mathrm{REF}})})$ [公式1]

V_DD为通过重置端子输入的电压，如图5所示，V_DD电压为从0增加到V_DD的阶跃函数(step function)。由于通过重置端子输入的阶跃函数，一次无源滤波器(100)的输出电压(V_RC)呈现如图5所示逐渐增加的波形。

第一比较器(200)为运算放大器(operation amplifier)，其(+)端子连接于一次无源滤波器(100)的输出端，(-)端子连接于基准电压(V_REF)。

第一比较器(200)对一次无源滤波器(100)的输出电压(V_RC)和基准电压(V_REF)进行比较后，输出如图5的波形。当一次无源滤波器(100)的输出电压(V_RC)低于基准电压(V_REF)时，第一比较器(200)输出低频(low)信号，自一次无源滤波器(100)的输出电压(V_RC)大于基准电压(V_REF)的时刻起第一比较器(200)输出高频(high)信号。

利用下面的公式2，可计算出第一比较器(200)输出信号变成高频信号的时刻。

t＝-R_REFC_REFln(1-V_REF/V_DD)    [公式2]

当基准电压(V_REF)固定于一定值的状态下，将一次无源滤波器(100)的电阻(R_REF)和电容(C_REF)的值设为特定值，即可知道第一比较器(200)的输出信号变成高频信号的时刻。

因此，在本发明的第三比较器(400)中，对重置端子上施加有V_DD电压的时刻起到第一比较器(200)输出高频信号的时刻为止的期间(t_w)与通过公式2而计算出来的时间(t)进行比较，从而可以预测出电阻(R_REF)和电容(C_REF)由于工程变化而改变了多少。

首先，第二比较器(300)为运算放大器，其(+)端子连接于重置端子且(-)端子连接于基准电压(V_REF)。此时，基准电压(V_REF)被设成低于V_DD电压的电压。从而，当重置端子被施加0V的电压时，第二比较器(300)输出低频信号，当由于阶跃函数而被施加V_DD电压的时刻起，第二比较器(300)则输出高频信号。

第三比较器(400)为异或门(XOR)元件，其第一输入端连接于第一比较器(200)，第二输入端连接于第二比较器(300)。

在第一比较器(200)的输出信号和第二比较器(300)的输出信号的电平不同的情况下，第三比较器(400)输出高频信号。如图5所示，第三比较器(400)的高频信号在期间(t_w)内被输出，并可以期间(t_w)作为脉冲幅度的脉冲表现出来。

在本发明的实施例中，在重置端子与第三比较器(400)之间并连接有与第一比较器(200)相同的比较器，即第二比较器(300)，因此可以防止比较器本身的延迟(delay)对第三比较器(400)的脉冲幅度(t_w)造成的影响。

计数器(500)中，启用端子(EN)连接于第三比较器(400)的输出端，基准时钟(reference clock)被输入至时钟端子(CLK)。

如图5所示，具有脉冲幅度(t_w)的脉冲从第三比较器(400)输入的期间内，计数器(500)对所输入的基准时钟的数量进行计数。此时，根据计数器(500)是增序计数器(UP-counter)还是减序计数器(DOWN-counter)，计数器(500)的输出数量(P)会不同。

在计数器(500)为增序计数器的情况下，增序计数器对在脉冲幅度(t_w)内所输入的基准时钟的数量(P)进行计数并输出至数位区块(600)。

在计数器(500)为减序计数器的情况下，减序计数器考虑好电阻(R_REF)和电容(C_REF)后，对脉冲幅度(t_w)期间内所施加的基准时钟的基准数量(P_RC)进行计算并提前决定。例如，当通过电阻(R_REF)和电容(C_REF)的值来计算出来的脉冲幅度(t_w)为10us，且基准时钟为40MHz时，减序计数器计算出来的基准时钟的基准数量会是400。由于工程变化而使得依据电阻(R_REF)和电容(C_REF)的时间常数变小时，脉冲幅度(t_w)会减小，从而会使减序计数器的输出数量(P)成为不能到达″0″的正数值。相反地，由于工程变化而使得依据电阻(R_REF)和电容(C_REF)的时间常数变大时，脉冲幅度(t_w)会增加，从而使得减序计数器的输出数量(P)成为小于″0″的负数值。

数位区块(600)连接于计数器(500)的输出端，且根据计数器(500)的输出数量(P)来计算出滤波器的时间常数变化率，并产生能对时间常数变化率进行校正的校正码。

数位区块(600)可以按功能分为两大部分。数位区块(600)其中一个功能是，为了校正滤波器(700)的截止频率而判断校正码的生成方向，判断校正码应该是向降低滤波器(700)的电阻(R)值和电容(C)值的方向生成，还是应该向增加的方向生成。另一个功能是，决定应该按照指定的方向改变多少，以生成校正码。

数位区块(600)利用计数器(500)的输出数量(P)来判断滤波器(700)电阻(R)和电容(C)的时间常数(time constant)是随着工程变化而增加还是减少。

当计数器(500)为增序计数器时，数位区块(600)对输出数量(P)与数位区块(600)中已设定的时钟的基准数量(P_REF)进行比较。数位区块(600)在输出数量(P)大于基准数量(P_REF)时判定为时间常数增加，并选择降低电阻(R)值和电容(C)值的方向，当输出数量(P)小于基准数量(P_REF)时判定为时间常数减少，并选择增加电阻(R)值和电容(C)值的方向。数位区块(600)产生用于校正输出数量(P)与基准数量(P_REF)之差的校正码。

当计数器(500)为减序计数器时，输出数量(P)为正数时数位区块(600)判定为时间常数减少，并选择增加电阻(R)值和电容(C)值的方向，而输出数量(P)为负数时则判定为时间常数增加，并选择减少电阻(R)值和电容(C)值的方向。

数位区块(600)可以通过如下的公式3计算出随着工程变化而变化的时间常数变化率(a％)。

$\frac{P}{P_{\mathrm{RC}}}*100=a\%$ [公式3]

其中，P_RC为减序计数器中提前设定好的基准时钟的基准数量。

接下来，数位区块(600)利用时间常数变化率(a％)，通过如下公式4计算出滤波器(700)的电阻(R)值和电容(C)值的校正值(m％)，以使滤波器(700)的时间常数达到所需的时间常数。

$R_{\mathrm{nor}}{C}_{\mathrm{nor}}(1\±\frac{a}{100})\left(1m\frac{m}{100}\right)=R_{\mathrm{nor}}{C}_{\mathrm{nor}}$ [公式4]

另外，数位区块(600)产生能使电阻(R)和电容(C)增加校正值(m％)大小的校正码，并输出至滤波器(700)。此时，滤波器(700)根据由数位区块(600)输入的校正码，对电阻(R)和电容(C)的值进行校正，由此可以对滤波器(700)的截止频率进行校正。

图6是根据本发明实施的滤波器(700)的电阻结构示意图。

如图6所示，当多个电阻(R)为R-2R梯型结构的情况下，根据校正码(code)的电阻(R)的校正值(Reff)如公式5。

$R_{\mathrm{eff}}=\frac{1.2R}{1+0.25\×\frac{\mathrm{code}+1}{2^5}}$ [公式5]

从而，在预设代码(default code)的状态下用于对电阻(R)进行m％的变化的校正码(code)如下公式6。

$\frac{1.2R}{1+0.25\×\frac{\left(\mathrm{defaultcode}\right)+1}{2^5}}(1+\frac{m}{100})=\frac{1.2R}{1+0.25\×\frac{\mathrm{code}+1}{2^5}}$ [公式6]

公式6中的“code”为滤波器(700)的电阻(R)的校正码，数位区块(600)内安装有根据校正值(m％)来计算出电阻(R)的校正码表。

图7是根据本发明实施的滤波器(700)的电容结构示意图，图8是根据本发明实施的电容的校正码表的示意图。

如图7所示，多个电容(C)被并列连接且每个电容(C)上连接有开关时，数位区块(600)内安装有如图8的表，从而可以根据校正值(m％)来计算出电容(C)的校正代码。

更具体地讲，图8中开关的数字表示图7的开关符号，在图8中的开关符号意味着接通(on)相应开关的意思。即，数位区块(600)产生能够根据校正值(m％)而从多个开关中选出需要接通及切断的开关的校正码，由此可以调节滤波器(700)的电容(C)值。

本发明的实施例中，根据构成滤波器(700)的电阻(R)和电容(C)的特性，可以选择性地降低或增加电阻(R)和电容(C)的值。例如，可以只降低或增加电阻(R)值，可以只降低或增加电容(C)值，可以一起降低或增加电阻(R)值和电容(C)值。

综上所述，本发明实施例中对截止频率进行校正，以使滤波器(700)所设计的时间常数能够维持在一定值。

Claims (8)

1.一种滤波器截止频率校正电路，其输入有从第一电压增加到第二电压的阶跃函数，该滤波器截止频率校正电路包括：

一次无源滤波器，其包括电阻和电容，所述一次无源滤波器对所述阶跃函数进行积分而得到第三电压；

第一比较器，用以比较所述第三电压与已设定的基准电压，当所述第三电压高于已设定的所述基准电压时，所述第一比较器输出高频信号；

第二比较器，其+端子连接于重置端子且-端子连接于所述基准电压(V_REF)，且所述第二比较器用以从施加所述第二电压的时刻起到所述第一比较器输出高频信号的时刻为止的第一期间内输出高频信号；

第三比较器，其第一输入端连接于第一比较器且第二输入端连接于第二比较器；

计数器，其第一输入端连接于所述第三比较器的输出端，第二输入端连接于基准时钟，所述计数器对所述第一期间内所输入的基准时钟的数量进行计数；

数位区块连接于所述计数器的输出端，用以利用所述计数器计数的基准时钟的数量来计算出滤波器的时间常数变化率，并产生能校正所述时间常数变化率的校正码；以及

滤波器，用以根据所述数位区块的校正码来对截止频率进行校正。

2.如权利要求1所述的滤波器截止频率校正电路，其特征在于：当所述阶跃函数的电压大于所述基准电压时，所述第三比较器输出高频信号。

3.如权利要求1所述的滤波器截止频率校正电路，其特征在于：所述计数器为增序计数器。

4.如权利要求3所述的滤波器截止频率校正电路，其特征在于：当所述基准时钟的数量大于设定的基准时钟的基准数量时，所述数位区块判定为所述滤波器的时间常数增加，当所述基准时钟的数量小于所述基准数量时，所述数位区块判定为所述滤波器的时间常数减少，所述数位区块并产生用于校正所述基准时钟的数量与基准数量之差的校正码。

5.如权利要求1所述的滤波器截止频率校正电路，其特征在于：所述计数器为减序计数器，所述减序计数器从依据所述电阻和电容而计算出来的基准时钟的基准数量开始进行减法计数。

6.如权利要求5所述的滤波器截止频率校正电路，其特征在于：当所述计数器的输出数量为正数时，所述数位区块判定为所述滤波器的时间常数降低，当所述计数器的输出数量为负数时，所述数位区块判定为所述滤波器的时间常数增加。

7.如权利要求1所述的滤波器截止频率校正电路，其特征在于：所述电阻及电容被设置于与所述滤波器相同的环境。

8.如权利要求1所述的滤波器截止频率校正电路，其特征在于：所述第二比较器为异或门。