CN116192125B - 一种基于步进ldo校正dtc延迟步进的方法及装置 - Google Patents

一种基于步进ldo校正dtc延迟步进的方法及装置 Download PDF

Info

Publication number
CN116192125B
CN116192125B CN202211735264.2A CN202211735264A CN116192125B CN 116192125 B CN116192125 B CN 116192125B CN 202211735264 A CN202211735264 A CN 202211735264A CN 116192125 B CN116192125 B CN 116192125B
Authority
CN
China
Prior art keywords
stepping
circuit
digital time
ldo
voltage vdd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211735264.2A
Other languages
English (en)
Other versions
CN116192125A (zh
Inventor
蹇俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202211735264.2A priority Critical patent/CN116192125B/zh
Publication of CN116192125A publication Critical patent/CN116192125A/zh
Application granted granted Critical
Publication of CN116192125B publication Critical patent/CN116192125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种基于步进LDO校正DTC延迟步进的方法及装置，其中方法包括以下步骤：通过通路控制将锁相环电路中的N个数字时间转换器以负反馈方式连接振荡；通过步进LDO电路输出最小的工作电压至数字时间转换器；在预设时间长度内对数字时间转换器的输出进行定时计数，得到在延迟控制关闭和打开时的计数器值；根据已知的参考时钟周期和两个计数器值计算步进精度；判断步进精度相比于预设值是偏大还是偏小，若偏大则按预设增量升高工作电压，若偏小则当前工作电压即为目标值；恢复默认通路并输出对应的工作电压至数字时间转换器，使其步进精度在预设范围内。本发明可将DTC步进精度的工艺波动的影响降低到允许范围内。

Description

一种基于步进LDO校正DTC延迟步进的方法及装置
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于步进LDO校正DTC延迟步进的方法及装置。
背景技术
在锁相环设计中，特别是数字锁相环设计中，会用到数字时间转换器(DTC，Digital to Time Converter)。
公开号为CN111900977B的发明专利公开了一种对锁相环的数字时间转换器进行快速增益校准的电路，属于模拟集成电路设计技术领域。本发明由数字时间转换器、误差测量模块、增益校准模块、数字控制器、鉴频鉴相器、电荷泵、压控振荡器以及分频器组成。本发明电路，其中的误差测量器可以给增益校准模块提供多比特的误差信号，将该时间数字转换器设定为输出4位二进制表示的误差信号，该误差信号一方面作为积分器的输入，另一方面又作为误差取出器的输出，误差信号不仅可以表示时间放大器的两个输入信号的领先/落后状态，还可以表示具体的领先/落后量的大小，相当于给LMS校准模块提供了更多的信息，从而加速了模拟锁相环的LMS校准过程，从而大大提升模拟锁相环的校准速度。
公开号为CN112803944A的发明专利申请公开了一种数字时间转换器校准方法、装置、数字锁相环及电子设备。本发明的数字时间转换器校准方法、装置、数字锁相环及电子设备，根据所述参考相位的小数部分和所述分数相位误差获取分辨率偏差；根据所述分辨率偏差获取增益因子；根据所述增益因子对所述参考相位的小数部分进行增益处理，生成所述延迟控制信号，将所述延迟控制信号输出至所述数字时间转换器；通过上述方式，在消除了数字锁相环其他器件的噪声的基础上，还进一步消除了时间数字转换器和数字时间转换器的噪声，提高了数字时间转换器的校准精度；实现了对数字时间转换器的高精度增益校准，大大降低了功耗。
公开号为CN112054800A的发明专利申请公开了一种数字时间转换方法、数字时间转换器以及数字锁相环，所述方法包括：利用动态元素匹配DEM技术随机选择所用到的数字时间转换器DTC的温度计编码结构中的延迟单元；在设计数字时间转换器DTC的延迟单元时，设定不同延迟单元的延迟。本发明提出的数字时间转换方法、数字时间转换器以及数字锁相环，可显著降低DTC非线性引入的分数杂散的同时降低面积开销及功耗开销，并且同时降低设计复杂度。
DTC的步进精度(Tstep)对锁相环的性能有影响，特别是初始值，设计值和实际值偏差太大的DTC的步进可能使环路失锁。半导体代工厂提供的工艺范围波动和典型值会使这个Tstep波动在±50％以上。
发明内容
为了解决上述问题，本发明提出一种基于步进LDO校正DTC延迟步进的方法及装置，可以在锁相环环路工作之前，精确调整DTC的步进精度(Tstep)，把步进精度的工艺波动的影响降低到允许范围内，以目前的40nm CMOS工艺来看，这个误差可以从±50％降低到±5％以内。
本发明采用的技术方案如下：
一种基于步进LDO校正DTC延迟步进的方法，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，则所述数字时间转换器的延迟将在应用范围内随电压或电流单调变化；
S2.通过步进LDO电路输出最小的工作电压VDD至所述数字时间转换器，并通过改变所述数字时间转换器的延迟控制信号，得到延迟控制关闭和打开时的工作频率；
S3.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，得到当前工作电压VDD下所述数字时间转换器在延迟控制关闭和打开时的计数器值K1,K2；
S4.通过数据处理和计算电路根据已知的参考时钟周期Tref和所述计数器值K1,K2计算得到所述数字时间转换器的步进精度Tstep；
S5.通过快慢判断电路判断所述步进精度Tstep相比于预设值是偏大还是偏小，若偏大，则通过所述步进LDO电路按预设增量升高所述工作电压VDD，并跳转至步骤S4；若偏小，则当前工作电压VDD即为目标值；
S6.通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路，并通过所述步进LDO电路输出对应的工作电压VDD至所述数字时间转换器，使其步进精度Tstep在预设范围内。
进一步地，所述步进LDO电路包括参考电压产生电路和低压差线性稳压器，所述参考电压产生电路的信号输入端电连接所述快慢判断电路的信号输出端，所述参考电压产生电路的信号输出端电连接所述低压差线性稳压器的信号输入端，所述低压差线性稳压器的信号输出端电连接所述数字时间转换器的信号输入端。
进一步地，步骤S5中，若通过快慢判断电路判断出所述步进精度Tstep相比于预设值偏大，则通过所述参考电压产生电路控制所述低压差线性稳压器按预设增量升高所述工作电压VDD，并跳转至步骤S4；否则，说明当前工作电压VDD即为目标值，保存所述参考电压产生电路的控制值。
进一步地，步骤S6中，通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路后，利用所述参考电压产生电路的控制值控制所述低压差线性稳压器输出对应的工作电压VDD至所述数字时间转换器，使其步进精度Tstep在预设范围内。
进一步地，步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
一种基于步进LDO校正DTC延迟步进的装置，包括N个数字时间转换器、定时器、数据处理和计算模块、快慢判断电路和步进LDO电路，所述数字时间转换器、定时器、数据处理和计算模块、快慢判断电路和步进LDO电路首尾连接；
所述N个数字时间转换器倍被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率；
所述步进LDO电路被配置为输出最小的工作电压VDD至所述数字时间转换器，并能够按预设增量升高所述工作电压VDD；
所述定时器被配置为锁相环电路中已知频率的的参考时钟，并在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到当前工作电压VDD下在延迟控制关闭和打开时的计数器值K1,K2；
所述数据处理和计算电路被配置为根据已知的参考时钟周期Tref和所述计数器值K1,K2计算得到所述数字时间转换器的步进精度Tstep；
所述快慢判断电路被配置为判断所述步进精度Tstep相比于预设值是偏大还是偏小，若偏大，则通过所述步进LDO电路按预设增量升高所述工作电压VDD，直至当前工作电压VDD等于目标值。
进一步地，所述步进LDO电路包括参考电压产生电路和低压差线性稳压器，所述参考电压产生电路的信号输入端电连接所述快慢判断电路的信号输出端，所述参考电压产生电路的信号输出端电连接所述低压差线性稳压器的信号输入端，所述低压差线性稳压器的信号输出端电连接所述数字时间转换器的信号输入端。
进一步地，若通过快慢判断电路判断出所述步进精度Tstep相比于预设值偏大，则通过所述参考电压产生电路控制所述低压差线性稳压器按预设增量升高所述工作电压VDD，并跳转至步骤S4；否则，说明当前工作电压VDD即为目标值，保存所述参考电压产生电路的控制值。
进一步地，所述工作电压VDD确定之后，通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路，利用所述参考电压产生电路的控制值控制所述低压差线性稳压器输出对应的工作电压VDD至所述数字时间转换器，使其步进精度Tstep在预设范围内。
进一步地，步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
本发明的有益效果在于：
本发明可以在锁相环环路工作之前，精确调整DTC的步进精度(Tstep)，把步进精度的工艺波动的影响降低到允许范围内，以目前的40nm CMOS工艺来看，这个误差可以从±50％降低到±5％以内。
附图说明
图1为典型的数字时间转换器输入输出示意图。
图2为通过电压(电流)调节数字时间转换器示意图。
图3为被电压VDD影响的数字时间转换器示意图。
图4为在一定范围内单调的VDD与Tstep曲线示意图。
图5为典型的数字时间转换器工艺波动示意图。
图6为本发明的基于步进LDO校正DTC延迟步进的方法流程图。
图7为本发明的基于步进LDO校正DTC延迟步进的方法原理图。
图8为本发明的数字时间转换器输入输出示意图之一。
图9为本发明的数字时间转换器输入输出示意图之二。
图10为本发明中利用参考时钟周期定时计数的示意图。
图11为本发明的步进LDO电路框图。
图12为本发明的步进过程示意图。
图13为本发明的低压差线性稳压器电路原理图。
图14为本发明的参考电压产生电路原理图。
图15为校正过程中VDD与Tstep曲线示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示为典型的数字时间转换器输入输出示意图，可见数字时间转换器(DTC，Digital to Time Converter)在对应的控制信号CONT＝1和CONT＝0时候的延迟时间是不同的。通常电源电压会影响DTC的步进Tstep，并且通常是单调的，如图2～图4所示，其中图2是通过电压(电流)调节的数字时间转换器，图3展示了常见的数字时间转换器步进精度Tstep会被电压VDD所影响(上升沿)，图4展示了在一定范围内单调的VDD与Tstep曲线。另外，图5描述了同样电压下由于生产工艺不同时数字时间转换器步进精度Tstep的变化情况。
因此，本实施例提供了一种基于步进LDO校正DTC延迟步进的方法，如图6和图7所示，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，则数字时间转换器的延迟将在应用范围内随电压或电流单调变化；
S2.通过步进LDO电路输出最小的工作电压VDD至数字时间转换器，并通过改变数字时间转换器的延迟控制信号，得到延迟控制关闭和打开时的工作频率；
S3.将锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对数字时间转换器的输出进行定时计数，得到当前工作电压VDD下数字时间转换器在延迟控制关闭和打开时的计数器值K1,K2；
S4.通过数据处理和计算电路根据已知的参考时钟周期Tref和计数器值K1,K2计算得到数字时间转换器的步进精度Tstep；
S5.通过快慢判断电路判断步进精度Tstep相比于预设值是偏大还是偏小，若偏大，则通过步进LDO电路按预设增量升高工作电压VDD，并跳转至步骤S4；若偏小，则当前工作电压VDD即为目标值；
S6.通过通路控制将数字时间转换器之间的负反馈连接断开，恢复默认通路，并通过步进LDO电路输出对应的工作电压VDD至数字时间转换器，使其步进精度Tstep在预设范围内。
如图8所示，本实施例将N个数字时间转换器首尾相连，负反馈会使其振荡。然后再更改配置，第二次把延迟控制打开，如图9所示。同时，利用参考时钟周期定时计数，如图10所示。再基于参考周期和振荡频率差获得步进精度Tstep和目标值的信息，并通过快慢判断电路和步进LDO电路校正步进精度Tstep。
具体地，步进精度Tstep的计算方法包括以下子步骤：
S401.获取已知的参考时钟周期Tref，则M个参考时钟周期的时间为M*Tref；
S402.计算延迟关闭时的周期Tdelay0＝(M*Tref)/K1；
S403.计算延迟打开时的周期Tdelay1＝(M*Tref)/K2；
S404.计算步进精度Tstep＝(Tdelay1-Tdelay0)/(2*N)。
如图11所示，步进LDO电路包括参考电压产生电路和低压差线性稳压器，参考电压产生电路的信号输入端电连接快慢判断电路的信号输出端，参考电压产生电路的信号输出端电连接低压差线性稳压器的信号输入端，低压差线性稳压器的信号输出端电连接数字时间转换器的信号输入端。
如图12所示，若通过快慢判断电路判断出步进精度Tstep相比于预设值偏大，则通过参考电压产生电路控制低压差线性稳压器按预设增量升高工作电压VDD；否则，说明当前工作电压VDD即为目标值，保存参考电压产生电路的控制值，再通过通路控制将数字时间转换器之间的负反馈连接断开，恢复默认通路，利用参考电压产生电路的控制值控制低压差线性稳压器输出对应的工作电压VDD至数字时间转换器，使其步进精度Tstep在预设范围内。
如图13所示为低压差线性稳压器电路原理图，如图14所示为参考电压产生电路原理图，参考电压产生电路由温度计码控制。
如图15所示，校正完成后，步进精度Tstep会由工艺可能的偏差Tstep-max校正到dTstep上，准确度大大提高。
实施例2
如图7所示，本实施例提供了一种基于步进LDO校正DTC延迟步进的装置，包括N个数字时间转换器、定时器、数据处理和计算模块、快慢判断电路和步进LDO电路，数字时间转换器、定时器、数据处理和计算模块、快慢判断电路和步进LDO电路首尾连接，其中：
N个数字时间转换器倍被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率。
步进LDO电路被配置为输出最小的工作电压VDD至数字时间转换器，并能够按预设增量升高工作电压VDD。
定时器被配置为锁相环电路中已知频率的的参考时钟，并在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到当前工作电压VDD下在延迟控制关闭和打开时的计数器值K1,K2。
数据处理和计算电路被配置为根据已知的参考时钟周期Tref和计数器值K1,K2计算得到数字时间转换器的步进精度Tstep。
快慢判断电路被配置为判断步进精度Tstep相比于预设值是偏大还是偏小，若偏大，则通过步进LDO电路按预设增量升高工作电压VDD，直至当前工作电压VDD等于目标值。
如图8所示，本实施例将N个数字时间转换器首尾相连，负反馈会使其振荡。然后再更改配置，第二次把延迟控制打开，如图9所示。同时，利用参考时钟周期定时计数，如图10所示。再基于参考周期和振荡频率差获得步进精度Tstep和目标值的信息，并通过快慢判断电路和步进LDO电路校正步进精度Tstep。
具体地，步进精度Tstep的计算方法包括以下子步骤：
S401.获取已知的参考时钟周期Tref，则M个参考时钟周期的时间为M*Tref；
S402.计算延迟关闭时的周期Tdelay0＝(M*Tref)/K1；
S403.计算延迟打开时的周期Tdelay1＝(M*Tref)/K2；
S404.计算步进精度Tstep＝(Tdelay1-Tdelay0)/(2*N)。
如图11所示，步进LDO电路包括参考电压产生电路和低压差线性稳压器，参考电压产生电路的信号输入端电连接快慢判断电路的信号输出端，参考电压产生电路的信号输出端电连接低压差线性稳压器的信号输入端，低压差线性稳压器的信号输出端电连接数字时间转换器的信号输入端。
如图12所示，若通过快慢判断电路判断出步进精度Tstep相比于预设值偏大，则通过参考电压产生电路控制低压差线性稳压器按预设增量升高工作电压VDD；否则，说明当前工作电压VDD即为目标值，保存参考电压产生电路的控制值，再通过通路控制将数字时间转换器之间的负反馈连接断开，恢复默认通路，利用参考电压产生电路的控制值控制低压差线性稳压器输出对应的工作电压VDD至数字时间转换器，使其步进精度Tstep在预设范围内。
如图13所示为低压差线性稳压器电路原理图，如图14所示为参考电压产生电路原理图，参考电压产生电路由温度计码控制。
如图15所示，校正完成后，步进精度Tstep会由工艺可能的偏差Tstep-max校正到dTstep上，准确度大大提高。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

Claims (8)

1.一种基于步进LDO校正DTC延迟步进的方法，其特征在于，包括以下步骤：
S1. 通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，则所述数字时间转换器的延迟将在应用范围内随电压或电流单调变化；
S2. 通过步进LDO电路输出最小的工作电压VDD至所述数字时间转换器，并通过改变所述数字时间转换器的延迟控制信号，得到延迟控制关闭和打开时的工作频率；
S3. 将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，得到当前工作电压VDD下所述数字时间转换器在延迟控制关闭和打开时的计数器值K1,K2；
S4. 通过数据处理和计算电路根据已知的参考时钟周期Tref和所述计数器值K1,K2计算得到所述数字时间转换器的步进精度Tstep；
S5. 通过快慢判断电路判断所述步进精度Tstep相比于预设值是偏大还是偏小，若偏大，则通过所述步进LDO电路按预设增量升高所述工作电压VDD，并跳转至步骤S4；若偏小或相等，则当前工作电压VDD即为目标值；
S6. 通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路，并通过所述步进LDO电路输出对应的工作电压VDD至所述数字时间转换器，使其步进精度Tstep在预设范围内；
步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep = (Tdelay1 - Tdelay0)/ (2*N)
其中，Tdelay0= (M*Tref)/K1，Tdelay1= (M*Tref)/K2，M为计数期间的参考时钟周期个数。
2.根据权利要求1所述的基于步进LDO校正DTC延迟步进的方法，其特征在于，所述步进LDO电路包括参考电压产生电路和低压差线性稳压器，所述参考电压产生电路的信号输入端电连接所述快慢判断电路的信号输出端，所述参考电压产生电路的信号输出端电连接所述低压差线性稳压器的信号输入端，所述低压差线性稳压器的信号输出端电连接所述数字时间转换器的信号输入端。
3.根据权利要求2所述的基于步进LDO校正DTC延迟步进的方法，其特征在于，步骤S5中，若通过快慢判断电路判断出所述步进精度Tstep相比于预设值偏大，则通过所述参考电压产生电路控制所述低压差线性稳压器按预设增量升高所述工作电压VDD，并跳转至步骤S4；否则，说明当前工作电压VDD即为目标值，保存所述参考电压产生电路的控制值。
4.根据权利要求3所述的基于步进LDO校正DTC延迟步进的方法，其特征在于，步骤S6中，通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路后，利用所述参考电压产生电路的控制值控制所述低压差线性稳压器输出对应的工作电压VDD至所述数字时间转换器，使其步进精度Tstep在预设范围内。
5.一种基于步进LDO校正DTC延迟步进的装置，其特征在于，包括N个数字时间转换器、定时器、数据处理和计算模块、快慢判断电路和步进LDO电路，所述数字时间转换器、定时器、数据处理和计算模块、快慢判断电路和步进LDO电路首尾连接；
所述N个数字时间转换器倍被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率；
所述步进LDO电路被配置为输出最小的工作电压VDD至所述数字时间转换器，并能够按预设增量升高所述工作电压VDD；
所述定时器被配置为锁相环电路中已知频率的的参考时钟，并在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到当前工作电压VDD下在延迟控制关闭和打开时的计数器值K1,K2；
所述数据处理和计算电路被配置为根据已知的参考时钟周期Tref和所述计数器值K1,K2计算得到所述数字时间转换器的步进精度Tstep；
所述快慢判断电路被配置为判断所述步进精度Tstep相比于预设值是偏大还是偏小，若偏大，则通过所述步进LDO电路按预设增量升高所述工作电压VDD；若偏小或相等，则当前工作电压VDD即为目标值；
所述数据处理和计算电路中，所述步进精度Tstep的计算方法包括：
Tstep = (Tdelay1 - Tdelay0)/ (2*N)
其中，Tdelay0= (M*Tref)/K1，Tdelay1= (M*Tref)/K2，M为计数期间的参考时钟周期个数。
6.根据权利要求5所述的基于步进LDO校正DTC延迟步进的装置，其特征在于，所述步进LDO电路包括参考电压产生电路和低压差线性稳压器，所述参考电压产生电路的信号输入端电连接所述快慢判断电路的信号输出端，所述参考电压产生电路的信号输出端电连接所述低压差线性稳压器的信号输入端，所述低压差线性稳压器的信号输出端电连接所述数字时间转换器的信号输入端。
7.根据权利要求6所述的基于步进LDO校正DTC延迟步进的装置，其特征在于，若通过快慢判断电路判断出所述步进精度Tstep相比于预设值偏大，则通过所述参考电压产生电路控制所述低压差线性稳压器按预设增量升高所述工作电压VDD，并跳转至步骤S4；否则，说明当前工作电压VDD即为目标值，保存所述参考电压产生电路的控制值。
8.根据权利要求7所述的基于步进LDO校正DTC延迟步进的装置，其特征在于，所述工作电压VDD确定之后，通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路，利用所述参考电压产生电路的控制值控制所述低压差线性稳压器输出对应的工作电压VDD至所述数字时间转换器，使其步进精度Tstep在预设范围内。
CN202211735264.2A 2022-12-31 2022-12-31 一种基于步进ldo校正dtc延迟步进的方法及装置 Active CN116192125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211735264.2A CN116192125B (zh) 2022-12-31 2022-12-31 一种基于步进ldo校正dtc延迟步进的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211735264.2A CN116192125B (zh) 2022-12-31 2022-12-31 一种基于步进ldo校正dtc延迟步进的方法及装置

Publications (2)

Publication Number Publication Date
CN116192125A CN116192125A (zh) 2023-05-30
CN116192125B true CN116192125B (zh) 2024-02-13

Family

ID=86443603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211735264.2A Active CN116192125B (zh) 2022-12-31 2022-12-31 一种基于步进ldo校正dtc延迟步进的方法及装置

Country Status (1)

Country Link
CN (1) CN116192125B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116989916A (zh) * 2023-09-26 2023-11-03 成都电科星拓科技有限公司 一种温度传感器芯片ate校准方法
CN117169593B (zh) * 2023-11-02 2024-01-30 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339753A1 (en) * 2009-12-24 2011-06-29 Nxp B.V. A digital phase locked loop
CN104506190A (zh) * 2014-12-18 2015-04-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
US9209958B1 (en) * 2014-06-30 2015-12-08 Intel Corporation Segmented digital-to-time converter calibration
US9806759B1 (en) * 2016-07-01 2017-10-31 Intel IP Corporation Low drop out compensation technique for reduced dynamic errors in digital-to-time converters
CN111386657A (zh) * 2017-12-19 2020-07-07 华为国际有限公司 数字时间转换器（dtc）辅助的全数字锁相环（adpll）电路
CN111900977A (zh) * 2020-07-20 2020-11-06 清华大学 一种对锁相环的数字时间转换器进行快速增益校准的电路
CN112054800A (zh) * 2020-08-03 2020-12-08 博流智能科技（南京）有限公司 数字时间转换方法、数字时间转换器以及数字锁相环
CN112803944A (zh) * 2020-12-30 2021-05-14 瑞声科技（南京）有限公司 数字时间转换器校准方法、装置、数字锁相环及电子设备
CN114499147A (zh) * 2022-02-24 2022-05-13 浙江赛思电子科技有限公司 一种延迟电路的校准电路、校准方法、装置以及介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9531394B1 (en) * 2015-06-22 2016-12-27 Silicon Laboratories Inc. Calibration of digital-to-time converter
US9735952B2 (en) * 2015-09-22 2017-08-15 Intel IP Corporation Calibration of dynamic error in high resolution digital-to-time converters

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339753A1 (en) * 2009-12-24 2011-06-29 Nxp B.V. A digital phase locked loop
CN102111149A (zh) * 2009-12-24 2011-06-29 Nxp股份有限公司 数字锁相环
US9209958B1 (en) * 2014-06-30 2015-12-08 Intel Corporation Segmented digital-to-time converter calibration
CN104506190A (zh) * 2014-12-18 2015-04-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
US9806759B1 (en) * 2016-07-01 2017-10-31 Intel IP Corporation Low drop out compensation technique for reduced dynamic errors in digital-to-time converters
CN107566006A (zh) * 2016-07-01 2018-01-09 英特尔Ip公司 用于减少数字‑时间转换器中的动态误差的低压差补偿技术
CN111386657A (zh) * 2017-12-19 2020-07-07 华为国际有限公司 数字时间转换器（dtc）辅助的全数字锁相环（adpll）电路
CN111900977A (zh) * 2020-07-20 2020-11-06 清华大学 一种对锁相环的数字时间转换器进行快速增益校准的电路
CN112054800A (zh) * 2020-08-03 2020-12-08 博流智能科技（南京）有限公司 数字时间转换方法、数字时间转换器以及数字锁相环
CN112803944A (zh) * 2020-12-30 2021-05-14 瑞声科技（南京）有限公司 数字时间转换器校准方法、装置、数字锁相环及电子设备
CN114499147A (zh) * 2022-02-24 2022-05-13 浙江赛思电子科技有限公司 一种延迟电路的校准电路、校准方法、装置以及介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Cellular Multiband DTC-Based Digital Polar Transmitter With −153-dBc/Hz Noise in 14-nm FinFET;Paolo Madoglio等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;第55卷(第7期);1830-1841 *
一种用于降压型芯片的自启动LDO研究与设计;蹇俊杰;《中国优秀硕士学位论文全文数据库信息科技辑》(第10（2012）期期);I135-386 *
应用于量子密钥分发系统的自校准可编程延时芯片研究与设计;严海月;《万方学位论文》;1-161 *

Also Published As

Publication number Publication date
CN116192125A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
CN116192125B (zh) 一种基于步进ldo校正dtc延迟步进的方法及装置
CN116015285B (zh) 一种基于步进ldo校正tdc延迟步进的方法及装置
US8471619B2 (en) Circuit and method for generating a clock signal
US8659362B2 (en) Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation
CN103219993A (zh) 校准时间数字转换器增益的方法以及装置
CN108023571B (zh) 一种校准电路和校准方法
CN102356549A (zh) 工艺、电压、温度补偿振荡器
CN109743059B (zh) 一种数字rc振荡器和自动校准方法
US10931292B1 (en) High resolution successive approximation register analog to digital converter with factoring and background clock calibration
CN109586673B (zh) 一种动态温度校正的振荡电路
CN116015287B (zh) 一种基于频率转电压电路校正tdc步进的方法及装置
CN114665848A (zh) 占空比校准电路及方法、芯片和电子设备
US20060214725A1 (en) Digital time constant tracking technique and apparatus
JP2012114716A (ja) Ｔｄｃ装置とｔｄｃのキャリブレーション方法
US5818265A (en) Digital phase detector
CN108667455B (zh) 具有通过未修整振荡器提供的参考信号的锁定环电路
CN109905128B (zh) 一种自适应的高速sar-adc转换时间完全利用电路及方法
CN114710154B (zh) 基于时分复用增益校准的开环小数分频器和时钟系统
CN110311555B (zh) 一种数字积分差分型低压线性稳压器及其控制方法
EP3724670B1 (en) Adaptive voltage scaling of receiver
CN116582131A (zh) 带增益调节和积分非线性校准的数字时间转换器电路结构
CN114157275B (zh) 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法
CN110784212B (zh) 一种锁相环的频率锁定方法及电路
US11196438B1 (en) High resolution analog to digital converter with factoring and background clock calibration
CN114967409A (zh) 一种抗pvt变化的高精度时间数字转换器及其实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant