CN108667455B - 具有通过未修整振荡器提供的参考信号的锁定环电路 - Google Patents

具有通过未修整振荡器提供的参考信号的锁定环电路 Download PDF

Info

Publication number
CN108667455B
CN108667455B CN201710883204.8A CN201710883204A CN108667455B CN 108667455 B CN108667455 B CN 108667455B CN 201710883204 A CN201710883204 A CN 201710883204A CN 108667455 B CN108667455 B CN 108667455B
Authority
CN
China
Prior art keywords
frequency
signal
reference signal
loop circuit
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710883204.8A
Other languages
English (en)
Other versions
CN108667455A (zh
Inventor
A·库玛
N·古普塔
N·贾因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN108667455A publication Critical patent/CN108667455A/zh
Application granted granted Critical
Publication of CN108667455B publication Critical patent/CN108667455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文公开了具有通过未修整振荡器提供的参考信号的锁定环电路。本文中公开的电子设备包括锁定环电路，锁定环电路被配置为接收旨在具有预期频率的参考信号，其中锁定环电路旨在生成具有等于预期频率乘以预期乘数的预期的频率的预期输出信号。频率计数器在时间窗口期间对参考信号的脉冲数进行计数，以便确定参考信号的实际频率。控制电路确定用于锁定环电路的实际乘数，该实际乘数在与参考信号的实际频率相乘时引起锁定环电路生成具有等于预期的频率的实际的频率的实际输出信号。

Description

具有通过未修整振荡器提供的参考信号的锁定环电路
技术领域
本公开涉及锁定环电路领域，并且特别地涉及能够针对提供由锁定环电路使用的参考频率的振荡器中的工艺变化进行自调节的锁定环电路。
背景技术
锁定环电路用于产生具有作为参考频率的倍数或分数的频率的输出信号。在一些情况下，参考频率可以由晶体振荡器提供。虽然晶体振荡器精确地生成参考频率，但是它可能不期望地昂贵，并且可能消耗不期望的面积。
因此，可以使用RC振荡器来生成用于锁定环电路的参考频率。然而，由于电阻器和电容器的制造中的工艺变化，没有反馈机制的RC振荡器可能不准确地生成这样的参考频率，这将导致采用该RC振荡器的锁定环电路实际上不生成具有期望频率的输出信号。
因此，与锁定环电路一起使用的RC振荡器通常将采用反馈回路、校准或补偿电路，并且据此被调节。采用数模转换器(DAC)来生成用于RC振荡器内的部件的控制信号。通过调节这些部件的操作，可以调节由RC振荡器生成的信号的频率。
不幸的是，为了利用RC振荡器获得反馈信号生成的高精确度，DAC利用大量的位作为输入，导致DAC不期望地大并且消耗不期望的面积。此外，大的DAC可能消耗不期望的功率。
因此，需要锁定环电路的进一步发展来解决这些问题。
发明内容
本文中公开了一种包括锁定环电路的电子设备，锁定环电路被配置为接收参考信号并且根据参考信号生成输出信号，其中输出信号的频率是参考信号的频率的分数或整数倍。频率计数器电路被配置为测量参考信号的频率并且基于参考信号的频率生成计数信号。控制电路被配置为基于计数信号来调节由锁定环电路使用以生成输出信号的乘数。
控制电路可以被配置为调节乘数，使得输出信号的频率匹配期望频率。参考信号的频率可以不等于期望参考频率，并且控制电路可以被配置为调节乘数，使得输出信号的频率等于期望参考频率乘以期望乘数。
频率计数器电路可以通过在一时间段上对参考信号的脉冲进行计数来测量参考信号的频率，该时间段基于输出信号的频率的期望精度。时间段可以等于校准频率的周期数，其数量等于1除以期望精度阈值。
振荡器可以以未修整的方式生成参考信号。振荡器不包含数模转换器，并且不是晶体振荡器。
锁定环电路可以是锁相环电路或锁频环电路或任何其它倍频器电路。
附图说明
图1是根据本公开的包括锁定环电路的电子设备的框图。
图2是根据本公开的包括数字锁相环电路的电子设备的示意性框图。
图3是根据本公开的包括模拟锁相环电路的电子设备的示意性框图。
图4是根据本公开的包括模拟锁频环电路的电子设备的示意性框图。
具体实施方式
下面将描述本公开的一个或多个实施例。这些描述的实施例仅是本公开技术的示例。此外，为了提供简明的描述，实际实现的一些特征可以在说明书中没有被描述。当介绍本公开的各种实施例的元素时，冠词“一个”、“一”和“该”预期表示存在一个或多个元素。术语“包括”、“包含”和“具有”预期是包括性的，并且表示除了所列出的元素之外可以存在附加元素。
首先参考图1，现在描述电子设备50。该电子设备50可以是诸如智能电话、平板电脑、智能手表或可佩戴设备之类的移动电子设备或可以包含到移动电子设备中。在一些情况下，电子设备50可以形成单个集成电路芯片的部分，或者可以形成单个封装件或单个模块的部分。
电子设备50包括锁定环58，锁定环58操作为生成具有作为参考信号Frcosi的频率fref的分数或整数倍的频率fout的输出信号Fout。RC振荡器52将参考信号Frcosi提供给锁定环58。如下面更详细地说明，参考信号Frcosi的频率可能不准确，因为Frcosi的频率factual可能不是Frcosi本来要具有的频率fintended。频率计数器54与校准信号Fcal的比较频率fcalibrate相比来测量参考信号Frcosi的实际频率factual，并且向控制电路56生成输出Count。控制电路56接收期望的分数或整数乘数Mult作为输入，并且基于Count来调节由锁定环58实际使用的乘数Mult_LL，使得输出信号Fout的频率fout实际上等于fintended*Mult。
换言之，参考信号Frcosi预期具有频率fintended，但是实际上具有频率factual。用于fintended的预期乘数是Mult。因此，输出信号Fout的期望频率fout是fintended*Mult。然而，由于Frcosi实际上具有频率factual，所以输出信号Fout的频率fout是factual*Mult，其不等于fintended*Mult。因此，控制电路56调节由锁定环58使用的乘数Mult_LL，使得输出信号Fout的频率fout为factual*Mult_LL，其等于fintended*Mult。
RC振荡器52以“未修整”的方式生成参考信号Frcosi。如本领域技术人员将理解，“未修整”表示RC振荡器52的输出没有针对工艺变化而被调节。本领域技术人员还将理解，诸如RC振荡器52的RC振荡器需要某种形式的反馈、校准或补偿，以便精确地生成具有期望频率的信号。没有这种反馈、校准或补偿，所生成的信号的频率可能太高或太低，潜在地大量(即20％)高或低。这样的机制通常涉及数模转换器，数模转换器用于精确地控制RC振荡器内的电流源，以补偿电阻器的实际电阻和电容器的实际电容不是预期电阻和预期电容，并且从而确保所生成的信号具有期望的频率。
因此，明确地清楚的是，RC振荡器52不使用反馈、校准或补偿机制，不使用数模转换器，并且生成具有实际频率factual的输出信号Frcosi，实际频率factual不等于期望的频率fintended而是高于或低于fintended。没有任何机制来纠正Frcosi本身，并且Frcosi保持未修正。因此，还明确地清楚的是，锁定环58可以不接收具有预期频率fintended的参考信号Frcosi，而是可以接收具有不正确和不期望的频率factual的参考信号Frcosi，因为RC振荡器52是自由运行的并且未被修整。
频率计数器54通过在Fcal的时钟周期中测量的并且与频率的期望精度相关的时间窗口上对Frcosi中的脉冲数进行计数来确定参考信号Frcosi的实际频率factual。期望精度可以被表示为百分比，并且在这种情况下，时间窗口的持续时间为100/期望精度的时钟周期，被称为Count_Ref。例如，如果期望精度为0.1％，则窗口在频率fintended处具有100/0.1＝1000个周期的持续时间。因此，如果频率计数器54计数800个周期(其中期望精度为0.1％)，则在0.1％的精度内，已知factual比fdesired小20％。
因此，由频率计数器54生成的输出Count为数字表示：Count＝Count_Ref*factual/fintended。
控制电路56接收Count，并且然后如下计算要由锁定环58使用的倍数Mult_LL：
Mult_LL＝(Count_Ref/Count)*Mult＝fintended*Mult/factual。
因此，Fout的频率为fout＝factual*Mult_LL＝fintended*Mult。因此，电子设备50已经实现了从未修整的RC振荡器52接收其参考频率的精确的锁定环电路58。通过使用未修整的RC振荡器52，由RC振荡器52消耗的表面积的量大大减少，因为在已修整的RC振荡器中采用的数模转换器可以消耗等于或大于70％的可用表面积。此外，由于没有修整，功耗降低。
此外，由于没有表示面积损失而提高来自锁定环58的输出信号Fout的精度，可以大大降低参考信号Frcosi的频率，并且可以相应地增加Mult_LL以产生期望的输出频率fout。这有助于进一步降低功耗。此外，温度对参考信号Frcosi的影响也随着频率的降低而减小，因为这是瞬态切换的影响。
应当理解，锁定环58可以是锁频环或锁相环，并且可以由完全模拟部件或者模拟或数字部件的组合构成。在锁定环58是锁频环的情况下，锁定环58操作为生成具有频率fout的输出信号Fout，频率fout是参考信号Frcosi的期望频率fintended的期望倍数Mult，以及在锁定环58是锁相环的情况下，除了具有作为参考信号Frcosi期望频率fintended的期望倍数Mult的频率fout的输出信号Fout之外，输出信号Fout的相位被锁定到参考信号Frcosi的相位。
现在参考图2描述锁定环58是数字锁相环的实施例。RC振荡器52、频率计数器54和控制电路56的操作保持与上述相同，并且为了简洁起见将不再重复。这里，锁定环58包括相位频率检测器(PFD)22。PFD 22接收参考信号Frcosi和反馈信号Fmult作为输入。PFD 22确定参考频率信号Frcosi与反馈信号Fmult之间的相位差，并且输出指示该测量的差值的数字信号Ddif。数字信号Ddif由诸如低通数字滤波器的数字滤波器26滤波，这生成控制信号Dcont。数模转换器(DAC)28将数字控制信号Dcont转换成模拟控制信号Acont。诸如电压受控振荡器或电流受控振荡器的振荡器电路30的控制输入接收模拟控制信号Acont，并且生成具有取决于模拟控制信号Acont的幅度的频率fout的输出时钟信号Fout。分频器电路(/N)32将输出时钟信号Fout除以N(等于Mult_LL)以生成反馈信号Fmult。
现在参考图3来描述锁定环58'是模拟锁相环的实施例。RC振荡器52、频率计数器54和控制电路56的操作保持与上述相同，并且为简洁起见不再重复。这里，锁定环58'包括相位频率检测器(PFD)22。PFD 22接收参考信号Frcosi和反馈信号Fmult作为输入。PFD 22确定参考频率信号Frcosi与反馈信号Fmult之间的相位差，并且输出指示该测量的差值的模拟信号Adif。模拟信号Adif由诸如低通模拟滤波器的滤波器26'滤波，这生成控制信号Acont。诸如电压受控振荡器或电流受控振荡器的振荡器电路30的控制输入接收模拟控制信号Acont，并且生成具有取决于模拟控制信号Acont的幅度的频率fout的输出时钟信号Fout。分频器电路(/N)32将输出时钟信号Fout除以N(等于Mult_LL)以生成反馈信号Fmult。
现在参考图4来描述锁定环58”是模拟锁频环的实施例。RC振荡器52、频率计数器54和控制电路56的操作保持与上述相同，并且为简洁起见不再重复。这里，锁定环58”包括频率比较器23。频率比较器23接收参考信号Frcosi和反馈信号Fmult作为输入。频率比较器23确定参考频率信号Frcosi与反馈信号Fmult之间的频率差，并且输出表示该测量的差值的模拟信号Fdif。模拟信号Fdif由诸如低通模拟滤波器的滤波器26”滤波，这生成控制信号Cont。诸如电压受控振荡器或电流受控振荡器的振荡器电路30的控制输入接收控制信号Cont，并且生成具有取决于控制信号Cont的幅度的频率fout的输出时钟信号Fout。分频器电路(/N)32将输出时钟信号Fout除以N(等于Mult_LL)以生成反馈信号Fmult。
虽然已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将会理解，可以设想出不脱离本文中公开的范围的其他实施例。因此，本公开的范围仅由所附权利要求限制。

Claims (27)

1.一种电子设备，包括：
RC振荡器，被配置为生成参考信号，其中所述RC振荡器以未修整的方式生成所述参考信号；
锁定环电路，被配置为接收所述参考信号并且根据所述参考信号生成输出信号，所述输出信号的频率是所述参考信号的频率的倍数，其中所述倍数由乘数设置，所述乘数由在所述锁定环电路的反馈路径中的分频器施加；
其中所述锁定环电路包括：
频率检测器，被配置为根据所述参考信号与反馈信号之间的比较来生成比较信号；以及
振荡器，被配置为根据所述比较信号来生成所述输出信号；
其中所述分频器被配置为将所述输出信号除以所述乘数，以产生具有的频率为所述参考信号的频率的所述倍数的所述反馈信号；
频率计数器电路，被配置为测量所述参考信号的频率并且基于所述参考信号的频率来生成计数信号，其中所述频率计数器电路不耦合到所述反馈信号，并且所述频率计数器电路被配置为接收所述参考信号和比较信号，并且所述频率计数器电路通过将所述参考信号与所述比较信号进行比较来测量所述参考信号的频率；以及
控制电路，被配置为基于所述计数信号来调节由所述锁定环电路使用以生成所述输出信号的乘数。
2.根据权利要求1所述的电子设备，其中所述控制电路被配置为调节所述乘数使得所述输出信号的频率匹配期望的频率。
3.根据权利要求1所述的电子设备，其中所述参考信号的频率不等于期望的参考频率；并且其中所述控制电路被配置为调节所述乘数使得所述输出信号的频率等于所述期望的参考频率乘以期望的乘数。
4.根据权利要求1所述的电子设备，其中所述频率计数器电路通过在一时间段上对所述参考信号的脉冲进行计数来测量所述参考信号的频率，所述时间段基于所述输出信号的频率的期望精度。
5.根据权利要求4所述的电子设备，其中所述时间段等于校准频率的周期数，其数量等于1除以期望精度阈值。
6.根据权利要求1所述的电子设备，其中所述RC振荡器不包含数模转换器。
7.根据权利要求1所述的电子设备，其中所述RC振荡器不是晶体振荡器。
8.根据权利要求1所述的电子设备，其中所述锁定环电路是锁相环电路。
9.根据权利要求1所述的电子设备，其中所述锁定环电路是锁频环电路。
10.一种用于自调节的方法，包括：
使用RC振荡器以未修整的方式生成参考信号；
操作锁定环电路以根据所述参考信号生成输出信号，所述输出信号的频率是所述参考信号的频率的倍数，其中所述倍数由乘数设置，所述乘数由在所述锁定环电路的反馈路径中的分频器施加；
测量所述参考信号的频率并且基于所述参考信号的频率来生成计数信号；以及
基于所述计数信号来调节由所述锁定环电路使用以生成所述输出信号的乘数。
11.根据权利要求10所述的方法，其中所述乘数被调节为使得所述输出信号的频率匹配期望的频率。
12.根据权利要求10所述的方法，其中所述参考信号的频率不等于期望的参考频率；并且其中所述乘数被调节为使得所述输出信号的频率等于所述期望的参考频率乘以期望的乘数。
13.根据权利要求10所述的方法，其中所述参考信号的频率通过在一时间段上对所述参考信号的脉冲进行计数来被测量，所述时间段基于所述输出信号的频率的期望精度阈值。
14.根据权利要求13所述的方法，其中所述时间段等于校准频率的周期数，其数量等于1除以所述期望精度阈值。
15.根据权利要求10所述的方法，其中所述参考信号以未修整的方式来生成。
16.一种电子设备，包括：
RC振荡器，被配置为生成参考信号，所述参考信号具有与第一预期频率不同的第一实际频率；
锁定环电路，被配置为接收旨在具有预期频率的所述参考信号，其中所述锁定环电路旨在生成具有等于所述第一预期频率乘以预期乘数的第二预期频率的预期输出信号；
频率计数器，被配置为在时间窗口期间对所述参考信号的脉冲数进行计数以便确定所述参考信号的所述第一实际频率；以及
控制电路，被配置为确定用于所述锁定环电路的实际乘数，所述实际乘数在乘以所述参考信号的所述第一实际频率时引起所述锁定环电路生成具有等于所述第二预期频率的第二实际频率的实际输出信号。
17.根据权利要求16所述的电子设备，其中所述时间窗口等于所述参考信号的所述第一预期频率的周期数，其数量等于1除以期望精度阈值。
18.根据权利要求16所述的电子设备，其中所述锁定环电路是锁相环电路。
19.根据权利要求16所述的电子设备，其中所述锁定环电路是锁频环电路。
20.一种电子设备，包括：
RC振荡器，被配置为生成参考信号；
锁定环电路，被配置为接收所述参考信号，并且被配置为根据所述参考信号生成输出信号，所述输出信号的频率是所述参考信号的频率的倍数，其中所述倍数由分频值设置，所述分频值由在所述锁定环电路的反馈路径中的分频器施加；
频率计数器电路，被配置为测量所述参考信号的频率，并且基于所述参考信号的频率来生成计数信号；以及
控制电路，被配置为基于所述计数信号来调节由所述锁定环电路使用以生成所述输出信号的所述分频值；
其中所述锁定环电路包括：
频率检测器，被配置为根据所述参考信号与反馈信号之间的比较来生成比较信号；以及
振荡器，被配置为根据所述比较信号来生成所述输出信号；
其中所述分频器被配置为将所述输出信号除以所述分频值，以产生具有的频率为所述参考信号的频率的所述倍数的所述反馈信号；以及
其中所述频率计数器电路被配置为接收所述参考信号和比较信号，并且通过将所述参考信号与所述比较信号进行比较来测量所述参考信号的频率；以及
其中所述频率计数器电路不耦合到所述反馈信号。
21.根据权利要求20所述的电子设备，其中所述比较信号不是所述反馈信号。
22.根据权利要求20所述的电子设备，其中所述锁定环电路进一步被配置为接收反馈信号并且根据所述参考信号与所述反馈信号之间的比较来生成所述输出信号；并且其中所述频率计数器电路被配置为通过将所述参考信号与比较信号进行比较来测量所述参考信号的频率。
23.根据权利要求20所述的电子设备，其中所述参考信号的频率不等于期望的参考频率；其中所述倍数不等于期望的倍数；并且其中所述控制电路调整所述分频值，使得所述输出信号的频率等于所述期望的参考频率乘以所述期望的倍数。
24.一种电子设备，
RC振荡器，被配置为生成参考信号；
锁定环电路，被配置为接收所述参考信号，并且被配置为根据所述参考信号生成输出信号，所述输出信号的频率是所述参考信号的频率的倍数，其中所述倍数由分频值设置，所述分频值由在所述锁定环电路的反馈路径中的分频器施加；
频率计数器电路，被配置为测量所述参考信号的频率，并且基于所述参考信号的频率来生成计数信号；以及
控制电路，被配置为基于所述计数信号来调节由所述锁定环电路使用以生成所述输出信号的所述分频值；
其中所述控制电路接收非零预期分频值，并且通过基于所述计数信号调整所接收的非零预期分频值来调整所述分频值。
25.一种用于自调节的方法，包括：
生成参考信号；
操作锁定环电路，已根据所述参考信号生成输出信号，所述输出信号的频率是所述参考信号的频率的倍数，其中所述倍数由分频值设置，所述分频值由在所述锁定环电路的反馈路径中的分频器施加；
测量所述参考信号的频率，并且基于所述参考信号的频率来生成计数信号；
基于所述计数信号来调节由所述锁定环电路使用以生成所述输出信号的所述分频值；
接收反馈信号；以及
其中所述锁定环电路被操作为根据所述参考信号与所述反馈信号之间的比较来从所述参考信号生成所述输出信号；并且其中所述参考信号的频率通过将所述参考信号与比较信号进行比较来被测量，所述比较信号与所述反馈信号分离并且不同。
26.根据权利要求25所述的方法，其中所述参考信号的频率不等于期望的参考频率；其中所述倍数不等于期望的倍数；并且其中所述分频值被调整使得所述输出信号的频率等于所述期望的参考频率乘以所述期望的倍数。
27.根据权利要求25所述的方法，进一步包括：接收非零预期分频值；并且其中所述分频值通过调整所接收的非零预期分频值来被调整。
CN201710883204.8A 2017-03-31 2017-09-26 具有通过未修整振荡器提供的参考信号的锁定环电路 Active CN108667455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/475,274 US10505552B2 (en) 2017-03-31 2017-03-31 Locked loop circuit with reference signal provided by un-trimmed oscillator
US15/475,274 2017-03-31

Publications (2)

Publication Number Publication Date
CN108667455A CN108667455A (zh) 2018-10-16
CN108667455B true CN108667455B (zh) 2022-04-26

Family

ID=62403987

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710883204.8A Active CN108667455B (zh) 2017-03-31 2017-09-26 具有通过未修整振荡器提供的参考信号的锁定环电路
CN201721241823.9U Active CN207399177U (zh) 2017-03-31 2017-09-26 电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201721241823.9U Active CN207399177U (zh) 2017-03-31 2017-09-26 电子设备

Country Status (2)

Country Link
US (2) US10505552B2 (zh)
CN (2) CN108667455B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505552B2 (en) * 2017-03-31 2019-12-10 Stmicroelectronics International N.V. Locked loop circuit with reference signal provided by un-trimmed oscillator
US10886929B2 (en) * 2018-05-31 2021-01-05 Wiliot, LTD. Oscillator calibration from over-the-air signals for low power frequency/time references wireless radios
KR20230009203A (ko) 2021-07-08 2023-01-17 삼성전자주식회사 주파수 고정 루프 로직 회로를 포함하는 발진 시스템 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101522A (ja) * 1989-09-14 1991-04-26 Mitsubishi Electric Corp 半導体発振回路
JPH04301926A (ja) * 1991-03-28 1992-10-26 Mitsubishi Electric Corp Ｐｌｌ回路
US5552748A (en) * 1995-06-07 1996-09-03 American Microsystems, Inc. Digitally-tuned oscillator including a self-calibrating RC oscillator circuit
CN101300739A (zh) * 2005-11-01 2008-11-05 日本电气株式会社 Pll控制电路
CN102790617A (zh) * 2012-07-19 2012-11-21 成都锐成芯微科技有限责任公司 Usb主机接口的免晶振实现电路和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3950710B2 (ja) * 2002-02-27 2007-08-01 日本電気通信システム株式会社 Ｐｌｌ回路及びその制御方法
JP2005109618A (ja) * 2003-09-29 2005-04-21 Renesas Technology Corp 通信用半導体集積回路および携帯端末システム
EP1545008A1 (en) * 2003-12-19 2005-06-22 STMicroelectronics Limited PLL architecture
US7180377B1 (en) * 2005-01-18 2007-02-20 Silicon Clocks Inc. Method and apparatus for a hybrid phase lock loop frequency synthesizer
JP4649362B2 (ja) * 2006-04-19 2011-03-09 株式会社東芝 発振器制御装置
US8410833B2 (en) * 2011-02-28 2013-04-02 Advanced Micro Devices, Inc. On-chip power-up control circuit
US8755479B2 (en) * 2011-11-04 2014-06-17 Broadcom Corporation Minimization of spurs generated from a free running oscillator
CN104485951A (zh) * 2014-12-15 2015-04-01 佳律通信设备(上海)有限公司 带锁相环(pll)的频率合成源电路及控制方法
US10539539B2 (en) * 2016-05-10 2020-01-21 Invensense, Inc. Operation of an ultrasonic sensor
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
US10505552B2 (en) * 2017-03-31 2019-12-10 Stmicroelectronics International N.V. Locked loop circuit with reference signal provided by un-trimmed oscillator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101522A (ja) * 1989-09-14 1991-04-26 Mitsubishi Electric Corp 半導体発振回路
JPH04301926A (ja) * 1991-03-28 1992-10-26 Mitsubishi Electric Corp Ｐｌｌ回路
US5552748A (en) * 1995-06-07 1996-09-03 American Microsystems, Inc. Digitally-tuned oscillator including a self-calibrating RC oscillator circuit
CN101300739A (zh) * 2005-11-01 2008-11-05 日本电气株式会社 Pll控制电路
CN102790617A (zh) * 2012-07-19 2012-11-21 成都锐成芯微科技有限责任公司 Usb主机接口的免晶振实现电路和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Versatile Timing Microsystem Based on Wafer-Level Packaged XTAL/BAW Resonators With Sub-μ W RTC Mode and Programmable HF Clocks;David Ruffieux 等;《IEEE Journal of Solid-State Circuits》;20140131;第49卷(第1期);212-222 *
一种应用于FPGA时钟管理单元的锁相环设计;吴俊宏 等;《复旦学报(自然科学版)》;20160215;第55卷(第1期);36-42 *

Also Published As

Publication number Publication date
US20180287617A1 (en) 2018-10-04
US20200076437A1 (en) 2020-03-05
US10505552B2 (en) 2019-12-10
CN207399177U (zh) 2018-05-22
CN108667455A (zh) 2018-10-16
US10862487B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
US8228128B2 (en) All-digital phase-locked loop, loop bandwidth calibration method, and loop gain calibration method for the same
US8362815B2 (en) Digital phase locked loop
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
US20080231324A1 (en) Phase frequency detector and phase-locked loop
US20100183109A1 (en) Phase locked loop capable of fast locking
JP4648380B2 (ja) 分数周波数シンセサイザ
US11070168B2 (en) Oscillator circuit
TWI638526B (zh) 頻率合成裝置及其方法
CN101783680B (zh) 频率综合器及其校准方法
US9385732B2 (en) Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency
US7786773B2 (en) Phase-locked loop circuit
US9698807B1 (en) Time signal conversion using dual time-based digital-to-analog converters
CN110504962A (zh) 数字补偿模拟小数分频锁相环及控制方法
US11418204B2 (en) Phase lock loop (PLL) with operating parameter calibration circuit and method
CN114301454A (zh) 小数分频器、数控振荡器和锁相环电路
US9571108B2 (en) Multi-output phase detector
US9621170B2 (en) Accurate frequency control using a MEMS-based oscillator
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
JP5008661B2 (ja) キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法
CN107872223B (zh) 用于执行相位误差校正的系统和方法
US9337851B2 (en) Phase locked loop circuit equipped with unity gain bandwidth adjustment
KR20080024896A (ko) 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant