CN110311555B - 一种数字积分差分型低压线性稳压器及其控制方法 - Google Patents

一种数字积分差分型低压线性稳压器及其控制方法 Download PDF

Info

Publication number
CN110311555B
CN110311555B CN201910462824.3A CN201910462824A CN110311555B CN 110311555 B CN110311555 B CN 110311555B CN 201910462824 A CN201910462824 A CN 201910462824A CN 110311555 B CN110311555 B CN 110311555B
Authority
CN
China
Prior art keywords
module
voltage
coarse
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910462824.3A
Other languages
English (en)
Other versions
CN110311555A (zh
Inventor
李宇根
宋海昕
吴汉明
王志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elownipmicroelectronics Beijing Co ltd
Original Assignee
Elownipmicroelectronics Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elownipmicroelectronics Beijing Co ltd filed Critical Elownipmicroelectronics Beijing Co ltd
Priority to CN201910462824.3A priority Critical patent/CN110311555B/zh
Publication of CN110311555A publication Critical patent/CN110311555A/zh
Application granted granted Critical
Publication of CN110311555B publication Critical patent/CN110311555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种数字积分差分型低压线性稳压器及其控制方法，线性稳压器包括:粗调环路和细调环路，以及动态检测模块和计数器模块；粗调环路包括：比较器模块、有限状态机粗调模块和数控晶体管阵列模块；细调环路包括：有限状态机细调模块、MASH模块和单比特数控电阻模块。本发明所提供的线性稳压器及其控制方法，该数字积分差分型低压线性稳压器实现简单，能够实现较小的输出电压波动，为相位检测器、时间‑数字转换器、压控振荡器等关键模块提供稳定的电源电压，提高时钟产生系统的噪声性能。

Description

一种数字积分差分型低压线性稳压器及其控制方法
技术领域
本发明涉及线性稳压器，具体涉及一种数字积分差分型低压线性稳压器及其控制方法。
背景技术
时钟产生系统是有线/无线收发机的核心模块之一，能够为收发机和数字电路系统提供本振信号和时钟信号，信号频谱的纯度直接影响到系统的噪声等关键指标。锁相环等时钟产生系统中的关键模块，如相位检测器、时间-数字转换器、压控振荡器等，容易受到工艺、电源电压和温度(PVT)变化的影响，进而降低生成时钟的噪声性能。例如，触发器型相位检测器或异或门型相位检测器的增益受到电源电压的影响，使锁相环的带宽偏离设计值；时间-数字转换器(TDC)的时间分辨率受到PVT变化的影响，降低数字锁相环的带内噪声和杂散性能。为了降低时钟产生系统对PVT变化的敏感程度，可以利用低压线性稳压器对系统中的关键模块供电。
数字低压线性稳压器(DLDO)相比于传统的模拟低压线性稳压器，有集成度高、易于控制等特点，便于嵌入数字锁相环等时钟产生系统中。但已有的数字低压线性稳压器，如基于桶式移位器(barrel shifter)的结构，存在电路面积较大，输出电压波动较大，对负载动态变化响应较慢等问题，不适用于时钟产生系统。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种数字积分差分型低压线性稳压器及其控制方法，可以降低硬件复杂度和对晶体管阵列匹配度的要求，同时减小输出电压波动和动态响应时间。
为实现上述目的，本发明采用的技术方案如下：
一种数字积分差分型低压线性稳压器，包括:粗调环路和细调环路，以及动态检测模块和计数器模块；
所述粗调环路包括：比较器模块、有限状态机粗调模块和数控晶体管阵列模块，所述比较器模块比较正端输入的参考电压与负端输入的输出电压，生成的输出信号作为所述有限状态机粗调模块、所述有限状态机细调模块的输入信号和所述计数器模块的时钟信号，所述有限状态机粗调模块根据所述计数器模块产生的粗调使能信号和所述比较器模块输入的输入信号产生所述数控晶体管阵列模块的粗调控制字和所述计数器模块的置位信号，根据所述粗调控制字控制所述数控晶体管阵列模块开关和粗调输入电压节点和输出电压节点之间的等效电阻；
所述动态检测模块用于检测所述输出电压是否超出预设的阈值范围，若超出则产生所述计数器模块的复位信号；
所述细调环路包括：有限状态机细调模块、MASH模块和单比特数控电阻模块，所述有限状态机细调模块根据所述计数器模块产生的细调使能信号和所述比较器模块输入的输入信号产生所述MASH模块的细调控制字和所述计数器模块的粗调复位信号，所述MASH模块根据所述细调控制字产生单比特积分-差分调制信号，控制所述单比特数控电阻模块细调所述输入电压节点和所述输出电压节点之间的等效电阻。
进一步，如上所述的一种数字积分差分型低压线性稳压器，所述比较器模块在采样时钟的上升沿比较所述参考电压与所述输出电压，当所述参考电压大于所述输出电压时，所述比较器模块输出为高电平，当所述参考电压小于所述输出电压时，所述比较器模块输出为低电平。
进一步，如上所述的一种数字积分差分型低压线性稳压器，当所述粗调环路稳定时，所述比较器模块的输出信号在高电平和低电平之间跳变，成为所述计数器模块的时钟信号；
当所述输出信号的跳变次数达到预设次数或所述计数器模块的置位信号为高电平时，所述计数器模块输出的粗调使能信号置为低，细调使能信号置为高；
当所述计数器模块的复位信号为低电平时，所述计数器模块的计数器清零，同时输出的粗调使能信号置为高，细调使能信号置为低。
进一步，如上所述的一种数字积分差分型低压线性稳压器，所述预设的阈值范围为[Vref-ΔV1,Vref+ΔV2]，Vref为所述参考电压，ΔV1和ΔV2为根据实际需求设计得到。
进一步，如上所述的一种数字积分差分型低压线性稳压器，当所述粗调使能信号为高电平时，在采样时钟的上升沿，所述有限状态机粗调模块对所述比较器模块输入的输入信号进行判断，如果该输入信号为高电平，则输出的粗调控制字减1，如果该输入信号为低电平，则输出的粗调控制字加1；
当所述粗调使能信号为低电平时，输出的粗调控制字不变；
当所述粗调控制字满偏时，将所述计数器模块的置位信号置为高电平；
所述粗调控制字为K比特粗调控制字，所述粗调控制字满偏，即所述粗调控制字等于2k-1。
进一步，如上所述的一种数字积分差分型低压线性稳压器，所述数控晶体管阵列模块为二进制权重的K比特PMOS晶体管阵列；
当所述粗调控制字减小时，开启的晶体管数量增加，输入电压节点和输出电压节点之间的等效电阻减小；
当所述粗调控制字增加时，开启的晶体管数量减少，输入电压节点和输出电压节点之间的等效电阻增大。
进一步，如上所述的一种数字积分差分型低压线性稳压器，当所述细调使能信号为高电平时，在采样时钟的上升沿，所述有限状态机细调模块对所述比较器模块输入的输入信号进行判断，如果该输入信号为高电平，则输出的细调控制字减小，如果该输入信号为低电平，则输出的增大；
所述细调控制字为M比特细调控制字。
进一步，如上所述的一种数字积分差分型低压线性稳压器，所述MASH模块的时钟信号由时钟产生电路分频得到，所述输出电压的波动大小由负载电流和所述单比特数控电阻模块的数控电阻决定。
进一步，如上所述的一种数字积分差分型低压线性稳压器，当所述细调控制字为低电平时，所述单比特数控电阻模块的数控电阻开启；当所述细调控制字为高电平时，所述单比特数控电阻模块的数控电阻关闭；
所述单比特数控电阻模块的数控电阻的取值大于所述K比特PMOS晶体管阵列中最小的等效电阻。
本发明实施例中还提供了一种数字积分差分型低压线性稳压器的控制方法，包括以下步骤：
S1、使能粗调环路，关闭细调环路控制；
S2、判断粗调控制字是否满偏，若是则执行步骤S4，若否则执行步骤S3；
S3、判断计数器模块的输出信号的跳变次数是否达到预设次数，若是则执行步骤S4，若否则返回步骤S1；
S4、使能所述细调环路，关闭所述粗调环路控制；
S5、判断细调控制字是否上溢出或下溢出，若是则返回步骤S1，若否则维持稳定状态；
S6、进行动态检测，判断比较器模块的输出电压是否在预设的阈值范围内，若是则返回步骤S4，若否则返回步骤S1。
本发明的有益效果在于：本发明所提供的线性稳压器及其控制方法，该数字积分差分型低压线性稳压器实现简单，采用粗调、细调双环路，粗调环路中使用二进制权重的晶体管阵列，细调环路中使用单比特积分-差分调制控制单比特电阻。相比于传统的数字低压线性稳压器，降低了硬件复杂度和对晶体管阵列匹配度的要求，同时减小了输出电压波动和动态响应时间。该数字积分差分型低压线性稳压器可以提供电源电压给锁相环等时钟产生电路中的关键模块，如相位检测器、时间-数字转换器、压控振荡器等，能够降低时钟产生电路对工艺、电压和温度的敏感度，提高其噪声性能。
附图说明
图1为本发明实施例中提供的一种数字积分差分型低压线性稳压器的结构示意图；
图2为本发明实施例中提供的一种数字积分差分型低压线性稳压器的控制方法的流程示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示，一种数字积分差分型低压线性稳压器，包括:粗调环路和细调环路，以及动态检测模块400和计数器模块500；
粗调环路包括：比较器模块100、有限状态机粗调模块200和数控晶体管阵列模块300，比较器模块100比较正端输入的参考电压与负端输入的输出电压，生成的输出信号作为有限状态机粗调模块200、有限状态机细调模块600的输入信号和计数器模块500的时钟信号，有限状态机粗调模块200根据计数器模块500产生的粗调使能信号和比较器模块100输入的输入信号产生数控晶体管阵列模块300的粗调控制字和计数器模块的置位信号，根据粗调控制字控制数控晶体管阵列模块300开关和粗调输入电压节点和输出电压节点之间的等效电阻；
动态检测模块400用于检测输出电压是否超出预设的阈值范围，若超出则产生计数器模块500的复位信号；
细调环路包括：有限状态机细调模块600、MASH模块700和单比特数控电阻模块800，有限状态机细调模块600根据计数器模块500产生的细调使能信号和比较器模块100输入的输入信号产生MASH模块700的细调控制字和计数器模块500的粗调复位信号，MASH模块700根据细调控制字产生单比特积分-差分调制信号，控制单比特数控电阻模块800细调输入电压节点和输出电压节点之间的等效电阻。
本实施例中，计数器模块500与比较器模块100、有限状态机粗调模块200和动态检测模块400相连，以产生粗调环路和细调环路的使能信号。
本实施例中，比较器模块100比较正端输入的参考电压与负端输入的输出电压，生成的输出信号作为有限状态机粗调模块200、有限状态机细调模块600的输入信号和计数器模块500的时钟信号。比较器模块100在采样时钟的上升沿比较参考电压与输出电压，当参考电压大于输出电压时，比较器模块100输出为高电平，当参考电压小于输出电压时，比较器模块100输出为低电平。
本实施例中，当粗调环路稳定时，比较器模块100的输出信号在高电平和低电平之间跳变，成为计数器模块500的时钟信号；
当输出信号的跳变次数达到预设次数或计数器模块500的置位信号为高电平时，计数器模块500输出的粗调使能信号置为低，细调使能信号置为高；
当计数器模块500的复位信号为低电平时，计数器模块500的计数器清零，同时输出的粗调使能信号置为高，细调使能信号置为低。
本实施例中，动态检测模块400检测输出电压是否超出预设的阈值范围，若超出则产生计数器模块500的复位信号。预设的阈值范围为[Vref-ΔV1,Vref+ΔV2]，Vref为参考电压，ΔV1和ΔV2为根据实际需求设计得到。动态检测的目的是当输出电压由于负载电流突变而迅速变化时，能够快速响应并开启粗调环路，降低动态响应时间。
本实施例中，有限状态机粗调模块200与比较器模块100和计数器模块500相连，以产生数控晶体管阵列模块300的控制字和计数器模块500的置位信号。
当粗调使能信号为高电平时，在采样时钟的上升沿，有限状态机粗调模块200对比较器模块100输入的输入信号进行判断，如果该输入信号为高电平，则输出的粗调控制字减1，如果该输入信号为低电平，则输出的粗调控制字加1；
当粗调使能信号为低电平时，输出的粗调控制字不变；
当粗调控制字满偏时，说明负载电流较大，将计数器模块500的置位信号置为高电平；
粗调控制字为K比特粗调控制字，粗调控制字满偏，即粗调控制字等于2k-1。
本实施例中，数控晶体管阵列模块300与有限状态机粗调模块200相连，用以粗调输入电压节点和输出电压节点之间的等效电阻。
数控晶体管阵列模块300为二进制权重的K比特PMOS晶体管阵列，其开关由粗调控制字控制。
当粗调控制字减小时，开启的晶体管数量增加，输入电压节点和输出电压节点之间的等效电阻减小；
当粗调控制字增加时，开启的晶体管数量减少，输入电压节点和输出电压节点之间的等效电阻增大。
使用二进制权重的晶体管阵列，相比于等权重晶体管阵列可以减少控制字的数量，简化前一级有限状态机的设计，减小芯片面积。
本实施例中，有限状态机细调模块600与比较器模块100和计数器模块500相连，以产生MASH模块700的控制字及粗调复位信号。
当细调使能信号为高电平时，在采样时钟的上升沿，有限状态机细调模块600对比较器模块100输入的输入信号进行判断，如果该输入信号为高电平，则输出的细调控制字减小，如果该输入信号为低电平，则输出的增大；
细调控制字为M比特细调控制字。有限状态机细调模块600可单纯基于比例路径(P)控制，也可基于比例和积分路径(PI)控制，控制增益可以调节。
本实施例中，MASH模块700与有限状态机细调模块600相连，以实现单比特积分-差分调制信号，控制单比特数控电阻模块800。
MASH模块700的时钟信号由时钟产生电路分频得到，输出电压的波动大小由负载电流和单比特数控电阻模块800的数控电阻决定。
MASH模块700实现单比特积分-差分调制，由于噪声整形效应，输出的量化误差被推向高频。因之在输出节点产生的高频噪声大部分将被负载电容滤除，进而使输出电压波动减小。值得注意的是，输出电压波动的大小仅由负载电流和细调环路中的单比特数控电阻决定，与粗调环路中的二进制晶体管阵列无关。因此二进制晶体管阵列的匹配度不会影响输出电压波动的大小。
本实施例中，当细调控制字为低电平时，单比特数控电阻模块800的数控电阻开启；当细调控制字为高电平时，单比特数控电阻模块800的数控电阻关闭；
单比特数控电阻模块800的数控电阻的取值大于K比特PMOS晶体管阵列中最小的等效电阻。
如图2所示，本发明实施例中还提供了一种数字积分差分型低压线性稳压器的控制方法，包括以下步骤：
S1、使能粗调环路，关闭细调环路控制；
计数器模块输出的粗调使能信号为高电平，细调使能信号为低电平。
S2、判断粗调控制字是否满偏，若是则执行步骤S4，若否则执行步骤S3；
该判断过程由有限状态机粗调在每个采样时钟上升沿进行。当粗调控制字满偏时，计数器模块的置位信号变为高电平，计数器模块输出的粗调使能信号置为低，细调使能信号置为高。
S3、判断计数器模块的输出信号的跳变次数是否达到预设次数，若是则执行步骤S4，若否则返回步骤S1；
当计数器模块的输出信号的跳变次数为N(预设次数)时，计数器模块输出的粗调使能信号置为低，细调使能信号置为高。
S4、使能细调环路，关闭粗调环路控制；
有限状态机粗调的时钟关闭，粗调控制字保持恒定。
S5、判断细调控制字是否上溢出或下溢出，若是则返回步骤S1，若否则维持稳定状态；
该判断过程由有限状态机细调在每个采样时钟上升沿进行。当细调控制字等于0或等于2M-1时(细调控制字为M比特)，计数器模块输出的粗调使能信号置为高，细调使能信号置为低，即细调环路关闭，粗调环路重新开启。否则维持稳定状态。
S6、进行动态检测，判断比较器模块的输出电压是否在预设的阈值范围内，若是则返回步骤S4，若否则返回步骤S1。
当输出电压小于Vref-ΔV1或大于Vref+ΔV2时，计数器模块输出的粗调使能信号置为高，细调使能信号置为低，即细调环路关闭，粗调环路重新开启。
上述控制方法采用粗调、细调双环路，其中粗调环路中使用二进制权重的晶体管阵列，细调环路中使用单比特积分-差分调制控制单比特电阻来覆盖负载电流随PVT产生的偏差。相比于传统的数字低压线性稳压器，降低了硬件复杂度和对晶体管阵列匹配度的要求，同时动态检测模块的引入减小了输出电压波动和动态响应时间。该数字积分差分型低压线性稳压器可以提供电源电压给锁相环等时钟产生电路中的关键模块，如相位检测器、时间-数字转换器、压控振荡器等，能够降低时钟产生电路对工艺、电压和温度的敏感度，提高其噪声性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种数字积分差分型低压线性稳压器，其特征在于，包括:粗调环路和细调环路，以及动态检测模块和计数器模块；
所述粗调环路包括：比较器模块、有限状态机粗调模块和数控晶体管阵列模块，所述细调环路包括：有限状态机细调模块、MASH模块和单比特数控电阻模块；
所述比较器模块比较正端输入的参考电压与负端输入的输出电压，生成的输出信号作为所述有限状态机粗调模块、所述有限状态机细调模块的输入信号和所述计数器模块的时钟信号，所述有限状态机粗调模块根据所述计数器模块产生的粗调使能信号和所述比较器模块输出的输出信号产生所述数控晶体管阵列模块的粗调控制字和所述计数器模块的置位信号，根据所述粗调控制字控制所述数控晶体管阵列模块开关和粗调输入电压节点和输出电压节点之间的等效电阻；
所述动态检测模块用于检测所述输出电压是否超出预设的阈值范围，若超出则产生所述计数器模块的复位信号；
所述有限状态机细调模块根据所述计数器模块产生的细调使能信号和所述比较器模块输出的输出信号产生所述MASH模块的细调控制字和所述计数器模块的粗调复位信号，所述MASH模块根据所述细调控制字产生单比特积分-差分调制信号，控制所述单比特数控电阻模块细调所述输入电压节点和所述输出电压节点之间的等效电阻。
2.根据权利要求1所述的一种数字积分差分型低压线性稳压器，其特征在于，所述比较器模块在采样时钟的上升沿比较所述参考电压与所述输出电压，当所述参考电压大于所述输出电压时，所述比较器模块输出为高电平，当所述参考电压小于所述输出电压时，所述比较器模块输出为低电平。
3.根据权利要求2所述的一种数字积分差分型低压线性稳压器，其特征在于，当所述粗调环路稳定时，所述比较器模块的输出信号在高电平和低电平之间跳变，成为所述计数器模块的时钟信号；
当所述输出信号的跳变次数达到预设次数或所述计数器模块的置位信号为高电平时，所述计数器模块输出的粗调使能信号置为低，细调使能信号置为高；
当所述计数器模块的复位信号为低电平时，所述计数器模块的计数器清零，同时输出的粗调使能信号置为高，细调使能信号置为低。
4.根据权利要求3所述的一种数字积分差分型低压线性稳压器，其特征在于，所述预设的阈值范围为[Vref-ΔV1,Vref+ΔV2]，Vref为所述参考电压，ΔV1和ΔV2为根据实际需求设计得到。
5.根据权利要求4所述的一种数字积分差分型低压线性稳压器，其特征在于，当所述粗调使能信号为高电平时，在采样时钟的上升沿，所述有限状态机粗调模块对所述比较器模块输入的输入信号进行判断，如果该输入信号为高电平，则输出的粗调控制字减1，如果该输入信号为低电平，则输出的粗调控制字加1；
当所述粗调使能信号为低电平时，输出的粗调控制字不变；
当所述粗调控制字满偏时，将所述计数器模块的置位信号置为高电平；
所述粗调控制字为K比特粗调控制字，所述粗调控制字满偏，即所述粗调控制字等于2k-1，K为大于1的正整数。
6.根据权利要求5所述的一种数字积分差分型低压线性稳压器，其特征在于，所述数控晶体管阵列模块为二进制权重的K比特PMOS晶体管阵列；
当所述粗调控制字减小时，开启的晶体管数量增加，输入电压节点和输出电压节点之间的等效电阻减小；
当所述粗调控制字增加时，开启的晶体管数量减少，输入电压节点和输出电压节点之间的等效电阻增大。
7.根据权利要求6所述的一种数字积分差分型低压线性稳压器，其特征在于，当所述细调使能信号为高电平时，在采样时钟的上升沿，所述有限状态机细调模块对所述比较器模块输入的输入信号进行判断，如果该输入信号为高电平，则输出的细调控制字减小，如果该输入信号为低电平，则输出的增大；
所述细调控制字为M比特细调控制字，M为大于1的正整数。
8.根据权利要求7所述的一种数字积分差分型低压线性稳压器，其特征在于，所述MASH模块的时钟信号由时钟产生电路分频得到，所述输出电压的波动大小由负载电流和所述单比特数控电阻模块的数控电阻决定。
9.根据权利要求8所述的一种数字积分差分型低压线性稳压器，其特征在于，当所述细调控制字为低电平时，所述单比特数控电阻模块的数控电阻开启；当所述细调控制字为高电平时，所述单比特数控电阻模块的数控电阻关闭；
所述单比特数控电阻模块的数控电阻的取值大于所述K比特PMOS晶体管阵列中最小的等效电阻。
10.一种积分差分型数字低压线性稳压器的控制方法，应用于权利要求9所述的一种数字积分差分型低压线性稳压器，其特征在于，包括以下步骤：
S1、使能粗调环路，关闭细调环路控制；
S2、判断粗调控制字是否满偏，若是则执行步骤S4，若否则执行步骤S3；
S3、判断计数器模块的输出信号的跳变次数是否达到预设次数，若是则执行步骤S4，若否则返回步骤S1；
S4、使能所述细调环路，关闭所述粗调环路控制；
S5、判断细调控制字是否上溢出或下溢出，若是则返回步骤S1，若否则维持稳定状态；
S6、进行动态检测，判断比较器模块的输入端连接的输出电压是否在预设的阈值范围内，若是则返回步骤S4，若否则返回步骤S1。
CN201910462824.3A 2019-05-30 2019-05-30 一种数字积分差分型低压线性稳压器及其控制方法 Active CN110311555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910462824.3A CN110311555B (zh) 2019-05-30 2019-05-30 一种数字积分差分型低压线性稳压器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910462824.3A CN110311555B (zh) 2019-05-30 2019-05-30 一种数字积分差分型低压线性稳压器及其控制方法

Publications (2)

Publication Number Publication Date
CN110311555A CN110311555A (zh) 2019-10-08
CN110311555B true CN110311555B (zh) 2020-05-26

Family

ID=68075584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910462824.3A Active CN110311555B (zh) 2019-05-30 2019-05-30 一种数字积分差分型低压线性稳压器及其控制方法

Country Status (1)

Country Link
CN (1) CN110311555B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112068630B (zh) * 2020-10-10 2021-04-20 华南理工大学 一种快速响应的数字低压差稳压器
CN114895740B (zh) * 2022-05-31 2022-12-20 上海大学 一种双环路无电容数字低压差线性稳压器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576734A (zh) * 2013-10-21 2014-02-12 电子科技大学 一种双环控制自适应电压调节方法及装置
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
CN108388301A (zh) * 2018-02-11 2018-08-10 北京时代民芯科技有限公司 一种抗单粒子加固数字低压差线性稳压器及控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576734A (zh) * 2013-10-21 2014-02-12 电子科技大学 一种双环控制自适应电压调节方法及装置
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
CN108388301A (zh) * 2018-02-11 2018-08-10 北京时代民芯科技有限公司 一种抗单粒子加固数字低压差线性稳压器及控制方法

Also Published As

Publication number Publication date
CN110311555A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
US10707854B2 (en) Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US6967514B2 (en) Method and apparatus for digital duty cycle adjustment
US9231519B2 (en) Temperature compensation for oscillator
JP6121749B2 (ja) フェーズロックドループ
US7907022B2 (en) Phase-locked loop and method for operating the same
US8106697B2 (en) Circuit and method for providing a corrected duty cycle
EP1716634B1 (en) Improvement of the coarse tuning time in pll with lc oscillator
US8570113B2 (en) Digital VCO calibration method and apparatus
CN107431488B (zh) 锁相环(pll)架构
EP4222578A1 (en) Dynamic scaling of system clock signal in response to detection of supply voltage droop
US8253458B2 (en) Digital phase locked loop with reduced switching noise
JP2010252289A (ja) 電圧制御発振器のための補償回路
CN110311555B (zh) 一种数字积分差分型低压线性稳压器及其控制方法
WO2011115653A1 (en) Phase locked loop (pll) with analog and digital feedback controls
US20240171180A1 (en) Triple-path clock and data recovery circuit, oscillator circuit and method for clock and data recovery
CN116015287B (zh) 一种基于频率转电压电路校正tdc步进的方法及装置
US6646512B2 (en) Self-bias and differential structure based PLL with fast lockup circuit and current range calibration for process variation
US7501900B2 (en) Phase-locked loop bandwidth calibration
US7920000B2 (en) PLL circuit and method of controlling the same
US9374099B2 (en) Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator
JP2012114716A (ja) Ｔｄｃ装置とｔｄｃのキャリブレーション方法
EP1811669A1 (en) Phase locked loop architecture with partial cascode
US20230344434A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
US11075638B1 (en) System and method for calibrating digital phase locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant