CN113258903A - 振荡器及其工作方法 - Google Patents
振荡器及其工作方法 Download PDFInfo
- Publication number
- CN113258903A CN113258903A CN202110464858.3A CN202110464858A CN113258903A CN 113258903 A CN113258903 A CN 113258903A CN 202110464858 A CN202110464858 A CN 202110464858A CN 113258903 A CN113258903 A CN 113258903A
- Authority
- CN
- China
- Prior art keywords
- comparator
- reference voltage
- circuit
- voltage
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000008030 elimination Effects 0.000 claims description 73
- 238000003379 elimination reaction Methods 0.000 claims description 73
- 239000003990 capacitor Substances 0.000 claims description 50
- 238000009966 trimming Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 29
- 238000007599 discharging Methods 0.000 claims description 17
- 230000009471 action Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 29
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 17
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 4
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 4
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 4
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 3
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 3
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101100202645 Arabidopsis thaliana SDN1 gene Proteins 0.000 description 2
- 101100497923 Viola odorata Voc1 gene Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100202646 Arabidopsis thaliana SDN2 gene Proteins 0.000 description 1
- 101100043830 Cavia porcellus STD2 gene Proteins 0.000 description 1
- 101100388504 Chlamydomonas reinhardtii ODA4 gene Proteins 0.000 description 1
- 101100119048 Ogataea pini SUP2 gene Proteins 0.000 description 1
- 101150034806 STD1 gene Proteins 0.000 description 1
- 101100065564 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP35 gene Proteins 0.000 description 1
- 101100389631 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP45 gene Proteins 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- XGVXKJKTISMIOW-ZDUSSCGKSA-N simurosertib Chemical class N1N=CC(C=2SC=3C(=O)NC(=NC=3C=2)[C@H]2N3CCC(CC3)C2)=C1C XGVXKJKTISMIOW-ZDUSSCGKSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Abstract
本发明实施例提供一种振荡器及其工作方法，其中，该振荡器包括：两个充放电电路的输出端分别与两个比较器的负输入端连接；两个基准电压生成电路的输出端分别与两个比较器的输入端连接，在两个基准电压生成电路的逻辑时序控制下，每个比较周期的前半周期，第一比较器处于预充电阶段，第一比较器的输入电压充电至第一基准电压，第二比较器处于充电阶段，第二比较器的输入电压由第一基准电压充电至第二基准电压；每个比较周期的后半周期，第一比较器处于充电阶段，第一比较器的输入电压由第一基准电压充电至第二基准电压，第二比较器处于预充电阶段，第二比较器的输入电压由第二基准电压复位后充电至第一基准电压，第一基准电压小于第二基准电压。
Description
技术领域
本发明涉及电子设备技术领域，特别涉及一种振荡器及其工作方法。
背景技术
用RC选频网络构成的振荡电路称为RC振荡电路，片上时钟产生器(OCO,On ChipOscillator)因为低成本、易集成的特点被广泛应用于各类芯片中。振荡器输出时钟频率fo由算式①决定：
在实际工艺中由于电阻电容器件随温度电压条件变化特性会发生变化，根据设计需求会采用不同的电路结构来实现振荡的功能。目前常用的电路结构主要有两种：
1、张弛振荡器(Relaxation oscillator)。这种振荡器结构通常使用于低频振荡(小于10MHz)、精度要求不高(大于5％)的应用场合，具有结构简单、启动时间短(小于2周期)、低频时效率高的特点。
2、闭环振荡器(Close Loop oscillator)。这种振荡器结构使用环路反馈的原理，在环路内部加入了温度补偿等模块，提高了的时钟精度，适用于对时钟精度要求高(小于3％)、时钟频率高(大于20MHz)的应用场合，但电路结构复杂，设计周期长，面积较大，消费电流大(高频时电流效率较高)。
针对张弛振荡器，以图1所示的现有的OCO结构电路为例，如图2所示，电路使能后，CK信号为低，Ic对Vc1节点充电，当Vc1电压大于基准电压VcM后，CMP1输出由L→H，CK由L→H，Vc1节点充电结束电压被复位到0，此时CKB为低，Vc2节点开始充电，如此往复形成时钟信号。
输出时钟频率f0由算式②决定：
其中，f0为输出时钟频率，Iref为基准电流，VCM为基准电压，Req为时钟产生电路中电阻，R为固定电阻，Rtrim为修调电阻，Vos1为比较器1失调电压，Vos2为比较器2失调电压，t1为比较器1时间常数，t2为比较器2时间常数，td1为比较器1延迟时间，td2为比较器2延迟时间，C为时钟产生电路电容。
可见，该电路结构的比较器迟延在温度、电压条件变化时存在较大变动，导致频率精度变差，精度成为限制其使用范围的决定性因素。
发明内容
本发明实施例提供了一种振荡器，以解决现有技术中振荡器由于比较器存在延迟导致频率精度低的技术问题。该振荡器包括：
两个比较器，用于输出脉冲信号；
两个充放电电路，两个所述充放电电路中的第一充放电电路的输出端与两个所述比较器中的第一比较器的负输入端连接，两个所述充放电电路中的第二充放电电路的输出端与两个所述比较器中的第二比较器的负输入端连接；
两个基准电压生成电路，两个所述基准电压生成电路中的第一基准电压生成电路的基准电压输出端与所述第一比较器的正输入端连接，两个所述基准电压生成电路中的第一基准电压生成电路的比较器失调消除基准电压输出端与所述第一比较器的比较器失调消除基准电压输入端连接，两个所述基准电压生成电路中的第二基准电压生成电路的基准电压输出端与所述第二比较器的正输入端连接，两个所述基准电压生成电路中的第二基准电压生成电路的比较器失调消除基准电压输出端与所述第二比较器的比较器失调消除基准电压输入端连接，在两个所述基准电压生成电路的逻辑时序控制下，每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，所述第一比较器处于预充电阶段，所述第一比较器的输入电压充电至第一基准电压，所述第二比较器处于充电阶段，所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，所述第一比较器处于充电阶段，所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器处于预充电阶段，所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压，同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，其中，所述第一基准电压小于所述第二基准电压。
本发明实施例还提供了一种振荡器的工作方法，以解决现有技术中振荡器由于比较器存在延迟导致频率精度低的技术问题。该方法包括：
在两个所述基准电压生成电路的逻辑时序控制下，每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，对所述第一比较器进入预充电阶段，所述第一比较器进行输入电压失调消除动作后，将所述第一比较器的输入电压充电至第一基准电压，对所述第二比较器进行充电阶段，将所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，对所述第一比较器进行充电阶段，将所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，对所述第二比较器进行预充电阶段，所述第二比较器进行输入电压失调消除动作后，将所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压，使得同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，其中，所述第一基准电压小于所述第二基准电压。
在本发明实施例中，提出了在振荡器中增加两个相同结构的基准电压生成电路，基准电压生成电路为比较器提供两个不同电位的基准电压，通过逻辑时序控制，使得比较器每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，所述第一比较器处于预充电阶段，所述第一比较器的输入电压充电至第一基准电压，所述第二比较器处于充电阶段，所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，所述第一比较器处于充电阶段，所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器处于预充电阶段，所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压。同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，即实现了每个比较器在一个比较周期内进行两次充电，且在同一个比较周期内两个比较器分别处于不同的充电阶段，在前半周期内第一比较器处于预充电阶段，第二比较器处于充电阶段，而在后半周期内第一比较器处于充电阶段，第二比较器处于预充电阶段，两个比较器的充电是分时且阶段错开进行的，这样使得同一个比较周期内比较器的两次比较过程中的延迟和电压失调互相抵消，与现有技术中的振荡器相比，实现了消除振荡器延迟的功能，从而提高振荡器的频率精度，进而有利于扩宽振荡器的使用范围。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1是现有技术中的振荡器的电路结构图；
图2是现有技术中的振荡器的动作时序示意图；
图3是本发明实施例提供的一种振荡器的电路结构图；
图4是本发明实施例提供的一种IREF电路的结构示意图；
图5是本发明实施例提供的一种CMP电路的结构示意图；
图6是本发明实施例提供的一种DELAY电路的结构示意图；
图7是本发明实施例提供的一种LOGCI电路的结构示意图；
图8是本发明实施例提供的一种采用半周期预充电补偿技术的电阻电容型张弛振荡器的结构图；
图9是本发明实施例提供的一种图8中电阻电容型弛豫振荡器半周期预充电补偿技术的控制逻辑时序图；
图10是本发明实施例提供的一种比较器输入失调引起电路无法动作的时序图；
图11是本发明实施例提供的一种基准电压生成电路的结构示意图；
图12是本发明实施例提供的一种基准电压生成电路与比较器连接的结构示意图；
图13是本发明实施例提供的一种时钟生成电路的动作逻辑时序示意图；
图14是本发明实施例提供的一种上述振荡器的逻辑时序示意图；
图15是本发明实施例提供的一种失调电压消除电路与比较器连接的结构示意图；
图16是本发明实施例提供的一种正系数基准电流电路和负系数基准电流电路的结构示意图；
图17是本发明实施例提供的一种温度系数补偿的原理示意图；
图18是本发明实施例提供的一种充放电电路的结构示意图；
图19是本发明实施例提供的一种CHOP电路的结构示意图；
图20是本发明实施例提供的一种频率温度调整的曲线示意图；
图21是本发明实施例提供的一种频率绝对值调整的曲线示意图；
图22是本发明实施例提供的一种振荡器的工作方法。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
在本发明实施例中，提供了一种振荡器，如图3所示，该振荡器包括：
两个比较器，用于输出脉冲信号；
两个充放电电路，两个所述充放电电路中的第一充放电电路C1的输出端与两个所述比较器中的第一比较器CMP1的负输入端连接，两个所述充放电电路中的第二充放电电路C2的输出端与两个所述比较器中的第二比较器CMP2的负输入端连接；
两个基准电压生成电路，两个所述基准电压生成电路中的第一基准电压生成电路REF1的基准电压输出端与所述第一比较器CMP1的正输入端连接，两个所述基准电压生成电路中的第一基准电压生成电路REF1的比较器失调消除基准电压输出端与所述第一比较器CMP1的比较器失调消除基准电压输入端连接，两个所述基准电压生成电路中的第二基准电压生成电路REF2基准电压输出端与所述第二比较器CMP2的正输入端连接，两个所述基准电压生成电路中的第二基准电压生成电路REF2的比较器失调消除基准电压输出端与所述第一比较器CMP2的比较器失调消除基准电压输入端连接，在两个所述基准电压生成电路的逻辑时序控制下，每个比较周期包括预充电阶段和充电阶段，如图13中的b图所示，每个比较周期的前半周期，所述第一比较器CMP1处于预充电阶段，所述第一比较器CMP1的输入电压充电至第一基准电压，所述第二比较器CMP2处于充电阶段，所述第二比较器CMP2的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，所述第一比较器CMP1处于充电阶段，所述第一比较器CMP1的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器CMP2处于预充电阶段，所述第二比较器CMP2的输入电压由所述第二基准电压复位后充电至所述第一基准电压，同一个比较周期内比较器的两次比较过程中的延迟和电压失调互相抵消，其中，所述第一基准电压小于所述第二基准电压。
由图3所示可知，在本发明实施例中，提出了在振荡器中增加两个相同结构的基准电压生成电路，基准电压生成电路为比较器提供两个不同电位的基准电压，通过逻辑时序控制，使得比较器每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，所述第一比较器处于预充电阶段，所述第一比较器的输入电压充电至第一基准电压，所述第二比较器处于充电阶段，所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，所述第一比较器处于充电阶段，所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器处于预充电阶段，所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压，同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，即实现了每个比较器在一个比较周期内进行两次充电，且在同一个比较周期内两个比较器分别处于不同的充电阶段，在前半周期内第一比较器处于预充电阶段，第二比较器处于充电阶段，而在后半周期内第一比较器处于充电阶段，第二比较器处于预充电阶段，两个比较器的充电是分时且阶段错开进行的，这样使得同一个比较周期内比较器的两次比较过程中的延迟和电压失调互相抵消，与现有技术中的振荡器相比，实现了可以消除振荡器的延迟的功能，从而提高振荡器的频率精度，进而有利于扩宽振荡器的使用范围。
具体实施时，上述振荡器可以在现有的张弛振荡器的结构基础上改造、添加两个基准电压生成电路实现，如图3所示，上述振荡器基于的现有的张弛振荡器振荡器可以包括由IREF电路、CMP电路(如第一比较器CMP1和第二比较器CMP2)、延迟生成(DELAY)电路(如DELAY1和DELAY2)、逻辑控制(LOGIC)电路(如LOGCI1和LOGCI2)、充放电电路(如C1和C2)、斩波电路(CHOP)电路(如CHOP1等，具体的，本申请中的振荡器包括的IREF电路、CMP电路、DELAY电路、LOGCI电路、充放电电路、CHOP电路均可以采用现有电路结构，如图，IREF电路结构如图4所示，CMP电路结构如图5所示，DELAY电路结构如图6所示；LOGIC电路结构如图7所示。
具体实施时，采用半周期预充电补偿技术来消除比较器及控制环路延迟时间对频率精度的影响的电路结构如图8所示，比较器通过控制逻辑电路控制选择器选择在预充电和充电阶段比较器的第一基准电压和第二基准电压，其中，第一基准电压Vbase为每个周期充电阶段计时电容器上的最高电压与参考电压VREF的差值，由逻辑控制信号STD1控制开关对两充放电电容充电产生，预充电阶段将电容上极板充至Vbase，充电阶段将电容电压从Vbase充电至Vbase+Vref，两次充电过程中电容上极板过充电压相同，因此实际充电电压值为Vref，大大改善了比较器和控制环路延迟时间对频率精度影响。如图10所示，工作原理如下：充放电控制逻辑产生电路根据五个输入信号S、R、Q、QB和OSC_CTRL产生充放电控制信号SUP1、SUP2、SDN1、SDN2、STD1和STD2。图9所示为计时电容器充放电电路1的控制信号：在正常充电阶段，计时电容器上的电压超过VREF并经过一定延迟后，S信号跳变为高电平，则经过SR锁存器后Q信号跳变为高电平；(1)Q信号的上升通过充放电控制逻辑产生电路产生SDN1信号的跳变，导致计时电容器C1的放电，其上极板电压变为零，从而导致S信号的下降；(2)S信号的下降通过充放电控制逻辑产生电路产生STD1信号的下降沿跳变；(3)STD1信号为低电平，通过MUX1将比较器COMP1负输入端所接的参考电平从VREF切换到零，打开预充电阶段充电开关MP2对计时电容器C1开始充电；(4)C1上的电压预充电至比较器COMP1输出发生翻转，再次使S信号发生上升沿跳变，预充电阶段将把C1上的电压充至Vbase(Vbase＝Vtd)；(5)S信号的上升跳变通过充放电控制逻辑产生电路产生STD1信号的上升沿跳变，将STD1信号拉回至高电平，从而停止预充电并保持C1上的电压不变，直至整个预充电阶段的半个周期结束，从而下一个周期的正常充电阶段的到来。类似的，计时电容器充放电电路2在每个周期的工作过程与计时电容器充放电电路1相对称，计时电容器充放电电路1处于正常充电阶段时计时电容器充放电电路2处于预充电阶段，计时电容器充放电电路1处于预充电阶段时计时电容器充放电电路2处于正常充电阶段。由上面工作过程可知，该方案中第一基准电压生成的前提是充电电压一定要超过基准电压，利用过充电压与基准电压之差即为第一基准电压值，但实际工作过程中随工艺器件变动、温度变动、电压变动等原因，比较器输入失配可能导致充电电压未达到第二基准电压比较器就已经翻转的情况，此时第一基准电压Vbase＝Vpeak-Vref<0，此种情况下，第一比较器预充电阶段比较器不能正常翻转，直接进入下一阶段充电过程，与此同时，第二比较器充电电压上升直至比较器输出翻转，此时两比较器的输出，即SR触发器输入同时为高，SR输出处于保持状态，输出时钟不能正常翻转，导致逻辑错误。另外，该方案仅改善了比较器和环路延迟时间对输出频率的影响，电容温度系数未作处理，而未解决张弛振荡器中决定频率精度的电容随温度偏移的问题，电阻采用了正负温度系数电阻加权补偿方案，实际工艺中不一定包含正负温度系数电阻，从而限制了此结构电路的应用。
本申请发明人发现，为保证比较器能够正常动作必须满足Vpeak+|Voffset|<Vbase<Vref，其中Vpeak为比较器翻转时电容上极板充电电压和第二基准电压差的绝对值，Voffset为比较器自身的失调电压，Vbase为比较器的第一基准电压，Vref为比较器的第二基准电压，采用图8的结构无法保证上述电压逻辑需求，因此在本实施例中，提出了产生第一基准电压和第二基准电压的基准电压生成电路，同时为了彻底解决因工艺、温度、电压等因素导致振荡器无法动作的情况，对第一基准电压加入了第一基准电压修调模式。另外，通过创新的基准电压生成电路产生的第一基准电压和第二基准电压在预充电和充电两次比较器比较过程中，利用第二基准电压和第一基准电压差值的温度特性，抵消了决定频率精度的电阻电容的温度偏移，在消除了比较器和控制环路延迟时间影响的基础上，进一步改善了频率精度。
具体的，如图11所示，基准电压生成电路包括：
正系数基准电流电路(图11中未示出)，用于产生电流大小与温度系数成正比的正温度系数电流；
负系数基准电流电路(图11中未示出)，用于产生电流大小与温度系数成反比的负温度系数电流；
补偿电流电路(图11中未示出)，所述补偿电流电路的输入端分别与所述正系数基准电流电路的输出端和所述负系数基准电流电路的输出端连接，用于对所述正温度系数电流和所述负温度系数电流进行加权处理产生指定温度系数的电流；
第一开关管(例如，为PMOS开关管)，所述第一开关管的输入端(即源极)与所述补偿电流电路的输出端连接，所述第一开关管的输入端用于接收所述补偿电流电路输出的电流Ic1；
第二开关管(例如，为PMOS开关管)，所述第二开关管的输入端(即源极)与所述补偿电流电路的输出端连接，所述第二开关管的输入端用于接收所述补偿电流电路输出的电流Ic2，通过斩波控制信号ICHSEL信号交替选择所述第一开关管或所述第二开关管输入电流；例如，当使用CHOP方式时，通过ICHSEL信号交替选择所述第一开关管或所述第二开关管输入电流，
绝对精度修调电阻，所述绝对精度修调电阻的输入端与所述第一开关管的输出端(即漏极)和所述第二开关管的输出端(漏极)连接，用于改变绝对值修调信号来调节第二基准电压的绝对值；例如，通过改变8bit WT<7:0>修调信号可以调节第二基准电压绝对值，
第一固定电阻，所述第一固定电阻的输入端与所述绝对精度修调电阻的输出端连接；
温度修调电阻，所述温度修调电阻的输入端与所述第一固定电阻的输出端连接，用于通过温度系数修调信号来改变第二基准电压的绝对值，例如，通过改变温度系数修调信号来改变温度修调电阻中正温度系数电流的输入节点；例如，通过改变6bit REF_TRIM<5:0>修调信号可以改变与温度修调电阻与正温度系数电流Iptat1输出端相连的节点位置；
第一基准电压修调电阻，所述第一基准电压修调电阻的输入端与所述温度修调电阻的输出端连接，所述第一基准电压修调电阻的输出端接地，用于通过修调信号改变第一基准电压的绝对值，第一基准电压修调信号通过改变连接到输出信号的抽头来调整第一基准电压的绝对值，例如，通过VL_TRIM<4:0>的修调信号可以改变第一基准电压的绝对值，第一基准电压的绝对值即第一基准电压的输出端VL与地之间电阻值乘以流过可修调电阻的电流，所述可修调电阻的一端为所述基准电压生成电路的第一基准电压的输出端VL，即VL是第一基准电压的输出节点，与比较器的第一基准电压端子相连；
第三开关管(例如，为PMOS开关管)，所述第三开关管的控制端与基准电压选择信号相连接，所述第三开关管的输入端与所述绝对精度修调电阻的选择输出端连接；
第四开关管(例如，为PMOS开关管)，所述第四开关管的控制端与基准电压选择信号s3a的反向信号相连接，所述第四开关管的输入端(即源极)与所述第一基准电压修调电阻的选择输出端VL连接，所述第四开关管的输出端与所述第三开关管的输出端连接，该连接处作为所述基准电压生成电路的基准电压输出端；
第五开关管(例如，为PMOS开关管)，所述第五PMOS开关管的控制端与失调消除控制信号soc1相连接，所述第五PMOS开关管的输入与所述绝对精度修调电阻的选择输出端VH连接；
第六开关管(例如，为PMOS开关管)，所述六PMOS开关管的控制端与失调消除控制信号soc1的反向信号相连接，所述第六PMOS开关管的输入与所述基准电压生成电路的基准电压输出端VREF连接，所述第六开关管的输出端与所述第五开关管的输出端连接，该连接处作为所述基准电压生成电路的比较器失调消除基准电压输出端Voc1。
具体实施时，上述两个基准电压生成电路与比较器的连接方式如图12所示，第一基准电压生成电路REF1的两个基准电压输出端与所述第一比较器CMP1的正输入端连接，第二基准电压生成电路REF2的两个基准电压输出端与所述第二比较器CMP2的正输入端连接，此时即可以通过两个所述基准电压生成电路的逻辑时序控制切换比较器的基准电压。
具体实施时，在两个所述基准电压生成电路的逻辑时序控制下对两个比较器进行充电的动作时序如图13中的b图所示，每个比较周期由一个CK信号的上升沿开始，在每个比较周期的前半周期，所述第一比较器CMP1处于预充电阶段，所述第一比较器CMP1的输入电压Vc1复位后进入比较器失调消除模式，所述第一比较器失调消除模式结束后，所述第一比较器的输入电压充电至所述第一基准电压并保持，所述第一比较器CMP1的输入电压Vc1充电至所述第一基准电压Vl并保持至前半周期结束，所述第二比较器CMP2处于充电阶段，所述第二比较器CMP2的输入电压Vc2由所述第一基准电压Vl充电至所述第二基准电压Vh并复位，前半周期时长由第二比较器CMP2充电时间决定；在每个比较周期的后半周期，所述第一比较器CMP1处于充电阶段，当所述第二比较器CMP2的输入电压Vc2复位的同时所述第一比较器CMP1进行充电，所述第一比较器CMP1的输入电压Vc1由所述第一基准电压Vl充电至所述第二基准电压Vh，所述第二比较器CMP2处于预充电阶段，所述第二比较器CMP2的输入电压Vc2由所述第二基准电压Vh复位后，进入比较器失调消除模式，所述第一比较器失调消除模式结束后，所述第二比较器的输入电压Vc2充电至所述第一基准电压Vl并保持至后半周期结束，后半周期时长由第二比较器CMP1充电时间决定，其中，所述比较器失调消除时长和Vc由0充电至Vl时长总和必须小于所述比较周期的半周期。每个比较器在一个比较周期内进行两次充电，且在同一个比较周期内两个比较器分别处于不同的充电阶段，在前半周期内第一比较器处于预充电阶段，第二比较器处于充电阶段，而在后半周期内第一比较器处于充电阶段，第二比较器处于预充电阶段，两个比较器的充电是分时且阶段错开进行的，在每个比较周期内如此往复对第一比较器和第二比较器进行充电，利用第一比较器和第二比较器产生时钟沿来产生输出时钟，在一个比较周期内两次充电过程中，对于同一个比较器而言，Vos1＝Vos2，td1＝td2，则可以得到上述振荡器的频率如公式②所示，通过时序控制，同一个动作周期内比较器的两次比较过程中延迟和电压失调互相抵消，消除了延迟对频率精度的影响。
此外，上述振荡器的逻辑时序如图14所示，以输出时钟信号CK上升沿为起点，此时第二比较器处于充电过程，第一比较器复位后，输出时钟信号CK和时钟延迟信号CK_D1在第一逻辑电路LOGIC1中通过异或逻辑产生复位脉冲信号OC1，OC1为高电平时，第一比较器进行电压失调消除动作，OC1为低时，第一充电电路进入预充电模式，直至充电电压Vc1到达第一基准电压Vl，预充电结束，Vc1电压保持，当第二比较器的充电信号Vc2电压从Vl充电到Vh，第二比较器输出翻转，输出时钟翻转，第一比较器进入到充电阶段，第二比较器复位后，输出时钟信号反向信号CK_B和CK_B反向信号CK_D2在第二逻辑电路LOGIC2中通过异或逻辑产生复位脉冲信号OC2，OC2为高电平时，第二比较器进行电压失调消除动作，OC2为低时，第一充电电路进入预充电模式，直至充电电压Vc2到达第一基准电压Vl，预充电结束，Vc2电压保持，当比较器1的充电信号Vc1电压从Vl充电到Vh，第一比较器输出翻转，输出时钟翻转，转到下一个周期上升沿，通过这种往复动作产生输出时钟信号。由公式③结果可知，使用此逻辑后时钟输出的频率与比较器的延迟及失调电压无关，从而改善了时钟精度。
其中，f0为输出时钟频率；T为时钟周期；t1为一个周期内低电平时间；t2为一个周期内高电平时间；Vl为第一基准电压；Vh为第二基准电压；Vos11为预充电阶段第一比较器失调电压；Vos12为充电阶段比较器1失调电压；Vos21为预充电阶段第二比较器失调电压；为Vos22充电阶段第二比较器失调电压；td11为预充电阶段第一比较器延迟时间；td12为充电阶段第一比较器延迟时间；td21为预充电阶段第二比较器延迟时间；td22为充电阶段第二比较器延迟时间。
具体实施时，比较器由于器件的匹配及增益等原因存在失调电压，也会导致输出频率精度变差，现有技术中，为了减小比较器随机失调电压对频率精度的影响，采用的方式是比较器输入管和负载管采用较大的尺寸，但是对于相同速度要求的前提下，增大器件尺寸意味着需要更大的驱动电流，进而会导致功耗增加，因此，为了实现进一步提高频率精度，在本实施例中，提出了一种消除失调电压同时降低比较器功耗的方法。例如，加入两个失调电压消除电路，两个所述失调电压消除电路中的第一失调电压消除电路的第一基准电压端与所述第一基准电压生成电路的基准电压的输出端连接，所述第一失调电压消除电路的第二基准电压端与所述第一基准电压生成电路的比较器失调电压基准电压的输出端连接，所述第一失调电压消除电路的负输入端与所述第一充放电电路的输出端连接，所述第一失调电压消除电路的正输出端与所述第一比较器电路的正输入端连接，所述第一失调电压消除电路的第一负输出端与所述第一比较器的负输入端连接，所述第一失调电压消除电路的第二负输出端与所述第一比较器的输出端连接，所述第一失调消除电路的逻辑控制信号输入端与第一逻辑控制模块的输出端连接；两个所述失调电压消除电路中的第二失调电压消除电路的第一基准电压端与所述第二基准电压生成电路的基准电压的输出端连接，所述第二失调电压消除电路的第二基准电压端与所述第二基准电压生成电路的比较器失调电压基准电压的输出端连接，所述第二失调电压消除电路的负输入端与所述第二充放电电路的输出端连接，所述第二失调电压消除电路的正输出端与所述第二比较器的正输入端连接，所述第二失调电压消除电路的第一负输出端与所述第二比较器的负输入端连接，所述第二失调电压消除电路的第二负输出端与所述第二比较器的输出端连接，所述第二失调消除电路的逻辑控制信号输入端与第二逻辑控制模块的输出端连接。
具体实施时，两个失调电压消除电路可以采用相同的结构，失调电压消除电路也可以采用现有的电路结构实现。例如，以第一失调电压消除电路为例，结合图12说明该失调电压消除电路的结构，第一失调电压消除电路的第一基准电压端通过第一开关连接第一电容的正极板，第一电容的负极为第一电压失调消除电路的正输出端，第一失调电压消除电路的第二基准电压端通过第二开关和第三开关分别连接到第一电容的正负极板，第一失调电压消除电路的负输入端通过第四开关连接到第二电容的正极，第二电容的负极为第一电压失调消除电路的第一负输出端，第五开关连接第一电容和第二电容的正极，第六开关一端连接第二电容的负极，第六开关的另外一端作为第一电压失调电路的第二负输出端，所述第一电压失调电路的逻辑控制信号输入端的逻辑控制信号控制第二开关、第三开关、第四开关、第五开关以及第六开关，所述第一电压失调电路的逻辑控制信号通过第一反相器后的反向信号控制第一开关和第四开关。
具体实施时，针对所述第一失调电压消除电路，在逻辑控制信号输入端的逻辑控制信号为高电平信号时，所述第一比较器的输入电压复位时，将所述第一比较器的正输入端电压固定为比较器失调基准电压，将所述第一比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时所述第一比较器的失调信号放大后存储在所述第一失调电压消除电路的电容(即失调电压消除电路的第二电容)中，在逻辑控制信号输入端的逻辑控制信号为低电平信号时，所述第一基准电压生成电路输出给所述第一失调电压消除电路第一基准电压，所述第一充放电电路输出给所述第一失调电压消除电路的电压与存储在所述第一失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过第一失调消除电路的第一负输出端输出给所述第一比较器负输入端；针对所述第二失调电压消除电路，在逻辑控制信号输入端的逻辑控制信号为高电平信号时，所述第二比较器的输入电压复位时，将所述第二比较器的正输入端电压固定为比较器失调基准电压，将所述第二比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时所述第二比较器的失调信号放大后存储在所述第二失调电压消除电路的电容(即失调电压消除电路的第二电容)中，在逻辑控制信号输入端的逻辑控制信号为低电平信号时，所述第二基准电压生成电路输出给所述第二失调电压消除电路第一基准电压，所述第二充放电电路输出给所述第二失调电压消除电路的电压与存储在所述第二失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过第二失调消除电路的第一负输出端输出给所述第二比较器负输入端。
具体实施时，上述失调电压消除电路可以采用现有的失调电压消除电路实现，例如，失调电压消除电路与第一比较器CMP1的连接结构如图15所示，第一失调电压消除电路的第二基准电压端VH1和第一基准电压端VL1分别连接于比较器失调基准电压输出端及VOC1于第一基准电压生成电路REF1的输出端，第一失调电压消除电路的负输入端VC1与第一充放电电路C1的输出端连接，第一失调电压消除电路的两个输出端分别与第一比较器CMP1的正负输入端连接，第一失调电压消除电路控制端OC1与第一比较器CMP1的控制端连接。第二失调电压消除电路和第二比较器CMP2的连接方式与第一失调电压消除电路和第一比较器CMP1的连接方式类似。
具体的，基于如图15所示的结构，第一失调电压消除电路控制端的控制信号OC1＝高电平信号时，开关SW1(第一开关)、SW2(第二开关)、SW5(第五开关)和SW6(第六开关)导通，开关SW3(第三开关)和SW4(第四开关)断开，第一比较器复位时，Va＝Vb＝Vc＝VH1(即比较器失调基准电压)，第一比较器将失调信号放大后存储在第一失调电压消除电路的电容C中；第一失调电压消除电路控制端的控制信号OC1＝低电平信号时，开关SW1、SW2、SW5和SW6断开，开关SW3和SW4导通，所述第一基准电压生成电路输出给所述第一失调电压消除电路的基准电压(包括第一基准电压和第二基准电压)和所述第一充放电电路输出给所述第一失调电压消除电路的电压Vc1与存储在所述第一失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过输出端输出给所述第一比较器CMP1。由于负反馈的原理，由公式④可知，大大减小了电压失调。通过失调电压消除电路来实现电压失调消除后，对于由电路结构、版图、工艺等因素引起的失调电压要求大大降低，且不需要采用大尺寸器件来解决随机失调电压对频率精度影响的问题，从而大大降低了比较器的功耗。
(VOS-VOUT)A＝VOUT
Residual offset＝VOS/1+A ④
其中，VOS为失调电压，VOUT为比较器输出电压，A为比较器的增益，Residual offset为比较器的偏移电压。
具体实施时，由于集成电路工艺原因，片上振荡器RC都有一定的温度系数，导致温度变化时OCO输出频率会随温度变化而发生偏移，在RC温度系数大，芯片工作温度范围大的情况下，频率精度变差尤其明显，而由公式②可以得出通过调整电流与电压的比例，能够实现抵消RC的温度系数的目的，因此，为了进一步提高频率精度，在本实施例中，提出了一种补偿温度系数的方法。例如，如图17所示，上述振荡器还包括：正系数基准电流电路，所述正系数基准电流电路的电流大小与温度系数成正比；负系数基准电流电路，所述负系数基准电流电路的输入端与所述正系数基准电流电路的电流输出端连接，所述负系数基准电流电路的电流大小与温度系数成反比；通过补偿电流电路将所述正系数基准电流电路的电流和所述负系数基准电流电路的电流用加权方式产生补偿电流与所述振荡器中电阻电容的温度系数互相抵消。
具体的，通常为获得一个指定温度系数的电压会使用BGR+Buff的形式来实现，但这种方法的缺点是需要消耗较大的功耗和面积，电路设计也很复杂，而本实施例提出了正系数基准电流电路和所述负系数基准电流电路的电路结构，如图16所示，正系数基准电流电路可以采用现有电路结构，例如，应用不同电流密度下三极管基极-发射极电压差值与绝对温度成正比，通过PMOS电流镜将相同电流分别加在不同尺寸的三极管集电极上，在尺寸大的三极管发射极下端接到固定电阻，两个三极管基极-发射极产生电压差施加在固定电阻上产生正温度系数电流IPTAT；负系数基准电流电路为本实施例提出的结构，其包括：
第一PMOS电流镜，用于拷贝所述正系数基准电流电路输出的正温度系数电流；
第一三极管，所述第一三极管的基极和集电极相连之后与所述第一PMOS电流镜的漏端相连，用于接收所述正温度系数电流；
第二固定电阻，连接在所述第一三极管的基极与地之间，随温度升高，所述第一三极管的基极的电压降低，通过所述第二固定电阻的电流呈负温度系数特性，通过所述第一三极管的差值电流为正温度系数电流减去所述第二固定电阻中的负温度系数电流；
第二PMOS电流镜，用于拷贝所述正系数基准电流电路输出的正温度系数电流；
第二三极管，所述第二三极管的集电极与所述第二PMOS电流镜的漏端相连，所述第二三极管的基极连接到第一三极管的基极，形成电流镜结构，通过所述第二三极管的电流与所述第一三极管电流相等，均为正温度系数电流减去所述第二固定电阻中负温度系数电流，所述第二三极管的集电极与所述第二PMOS电流镜的漏端的相处作为负系数基准电流电路的输出端，负系数基准电流电路的输出端输出的电流为所述第二PMOS电流镜拷贝的正温度系数电流与第二三极管流过的电流的差值。
具体实施时，补偿电流电路，包括：
第三PMOS电流镜，用于拷贝所述正系数基准电流电路输出的正温度系数电流；
加权电流NMOS管，所述加权电流NMOS管的栅极和漏极相连，所述加权电流NMOS管的源极接地，所述第三PMOS电流镜的漏极与所述加权电流NMOS管的漏极连接，所述加权电流NMOS管的漏极用于输入所述负温度系数电流和所述正温度系数电流，实现对所述正温度系数电流和所述负温度系数电流的加权产生指定温度系数的电流；
输出NMOS管，所述输出NMOS的栅极与所述加权电流NMOS管的栅极相连，所述输出NMOS的源极接地，形成电流镜结构，所述输出NMOS管的漏极作为所述补偿电流电路的输出端，输出指定温度系数的电流。
具体的，首先BIAS电路(补偿电流电路)产生不同温度系数的电流源Iptat和Ictat，再通过电流镜产生不同温度系数的电流源IA、IB和IC，然后通过修调开关调节IC电流的接入点，来实现比例电流温度系数和RC温度系数相互抵消的目的。此时频率公式变为式⑤，此电路结构简单，不需要其他的辅助电路，在同等电流条件下比传统结构有更快的响应速度。温度补偿电路将温度系数调整电路和振荡器修调电阻结合在一起，节省了芯片面积。
IA＝AIptat-(NIptat-Ictat)
IB＝BIptat-(NIptat-Ictat)
IC＝CIptat-(NIptat-Ictat)
其中，Iptat为正温度系数电压，Vbe为三极管的阈值，M为BIAS电路中三极管个数比例，RP为产生正温度系数电流电阻，Rc为产生负温度系数电流电阻，A、B、C为补偿电流中Iptat电流的系数。
具体实施，如图17所示，振荡器本身的温度系数随电流增大而增大，正系数基准电流电路和所述负系数基准电流电路产生的补偿温度系数随电流增大而减小，补偿温度系数与所述振荡器的温度系数互相抵消。
具体实施时，上述振荡器频率产生基于电容充放电原理，由于工艺制造、版图布局及芯片应力等原因，充电电流的失配会对时钟频率进度有一定影响，为了解决充放电电流镜失配对时钟精度的影响，在本实施例中，所述充放电电路和基准电压生成电路的电流输入采用CHOP电路实现了斩波形式，所述充放电电路和基准电压生成电路的两个电流输入端按照预设周期进行切换。电流输入端为斩波形式的充放电电路如图18所示，斩波CHOP电路控制信号产生逻辑如图19所示，电流输入端为斩波形式的基准电压生成电路如图11所示。
具体实施时，由于比较器采用预充电与充电时序控制，随工艺、电压、温度等因素比较器在预充电模式时对各阶段时序有一定要求，即Tpre＝Toff+Tvlc+Tcmp_delay<Tclk/2，当时序发生问题导致无法正常振荡工作时，可以通过改变VL_TRIM<4:0>修调信号来改变第一基准电压值从而调整Tvlc，满足上式要求。其中Tpre为预充电最大时长，Toff为比较器失调消除电路动作需要时长，Tvlc为充电电容从0充电至第一基准电压需要时长，Tcmp_delay为比较器翻转响应时长。
以下是使用上述振荡器电路产生8MHz时钟的示例。
1、频率修调信号WT<7:0>设置为default值，扫描REF_TRIM<5:0>信号，调整振荡器的温度系数，测试-40℃和105℃时频率，找到温度调整的最适值，如图20(图17的横坐标REF_TRIM是REFGEN模块的输入信号，功能是修调频率的温度系数)所示，本例中温度调整的最适值为16。
2、温度固定在25度，扫描WT<7:0>信号，调整振荡器绝对值，找到距中心频率最近的Code，如图21(图21的横坐标WT是REFGEN模块的输入信号，功能是修调频率绝对值)所示，本例中为108。
3、将最适的WT<7:0>和REF_TRIM<5:0>存于寄存器中，完成频率修调。
本申请中上述振荡器与现有振荡器的特性对比如表1所示，现有振荡器电路和本申请中上述振荡器电路的中心目标频率和使用温度范围相同，本申请中上述振荡器的电压变动范围更大，由设计结果可以看出本申请中上述振荡器的电路频率相对现有振荡器的电路频率的温度/电压变动率都有一个数量级的改善，考虑到随机误差对频率的影响，本申请中上述振荡器的频率精度由7.11％提升到0.99％，同时功耗也减小了20％以上。
温度补偿电路的加入，改善了现有振荡器电路频率随温度变动大的问题，温度变动率由原来的1.85％减小到本专利的0.141％。
频率的电压变动率主要是由比较器在不同电压温度条件下比较器速度偏差引起，传统改善方法是提高比较器的消费电流减小延迟的误差，本申请在不增加比较器消费电流的前提下，使用了延迟消除技术和电压失调消除技术后，频率的电压依存性由原来的1.98％/0.1V改善到0.063％/0.1V。
表1
基于同一发明构思，本发明实施例中还提供了一种振荡器的工作方法，如下面的实施例所述。由于振荡器的工作方法解决问题的原理与振荡器相似，因此振荡器的工作方法的实施可以参见振荡器的实施，重复之处不再赘述。
图22是本发明实施例的振荡器的工作方法的一种流程图，如图22所示，该方法包括：
步骤2202：在两个所述基准电压生成电路的逻辑时序控制下，每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，对所述第一比较器进行预充电阶段，所述第一比较器进行输入电压失调消除动作后，将所述第一比较器的输入电压充电至第一基准电压，对所述第二比较器进行充电阶段，将所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；
步骤2204：在每个比较周期的后半周期，对所述第一比较器进行充电阶段，将所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，对所述第二比较器进行预充电阶段，所述第二比较器进行输入电压失调消除动作后，将所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压，使得同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，其中，所述第一基准电压小于所述第二基准电压。
在一个实施例中，还包括：
针对所述第一失调电压消除电路，在逻辑控制信号输入端的控制信号为高电平信号时，在所述第一比较器的输入电压复位时，将所述第一比较器的正输入端电压固定为比较器失调基准电压，将所述第一比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时所述第一比较器的失调信号放大后存储在所述第一失调电压消除电路的电容中，在逻辑控制信号输入端的控制信号为低电平信号时，所述第一基准电压生成电路输出给所述第一失调电压消除电路第一基准电压，所述第一充放电电路输出给所述第一失调电压消除电路的电压与存储在所述第一失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过所述第一失调消除电路的第一负输出端输出给所述第一比较器的负输入端；针对所述第二失调电压消除电路，在逻辑控制信号输入端的控制信号为高电平信号时，在所述第二比较器的输入电压复位时，将所述第二比较器的正输入端电压固定为比较器失调基准电压，将所述第二比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时所述第二比较器的失调信号放大后存储在所述第二失调电压消除电路的电容中，在逻辑控制信号输入端的控制信号为低电平信号时，所述第二基准电压生成电路输出给所述第二失调电压消除电路第一基准电压，所述第二充放电电路输出给所述第二失调电压消除电路的电压与存储在所述第二失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过第二失调消除电路的第一负输出端输出给所述第二比较器负输入端，其中，两个所述失调电压消除电路中的第一失调电压消除电路的第一基准电压端与所述第一基准电压生成电路的基准电压输出端连接，所述第一失调电压消除电路的第二基准电压端与所述第一基准电压生成电路的比较器失调基准电压输出端连接，所述第一失调电压消除电路的负输入端与所述第一充放电电路的输出端连接，所述第一失调电压消除电路的正输出端与所述第一比较器的正输入端连接，所述第一失调电压消除电路的第一负输出端与所述第一比较器的负输入端连接，所述第一失调电压消除电路的第二负输出端与所述第一比较器的输出端连接，所述第一失调消除电路的逻辑控制信号输入端与第一逻辑控制模块的输出端连接；两个所述失调电压消除电路中的第二失调电压消除电路的第一基准电压端与所述第二基准电压生成电路的基准电压输出端连接，所述第二失调电压消除电路的第二基准电压端与所述第二基准电压生成电路的比较器失调基准电压的输出端连接，所述第二失调电压消除电路的负输入端与所述第二充放电电路的输出端连接，所述第二失调电压消除电路的正输出端与所述第二比较器的正输入端连接，所述第二失调电压消除电路的第一负输出端与所述第二比较器的负输入端连接，所述第二失调电压消除电路的第二负输出端与所述第二比较器的输出端连接，所述第二失调消除电路的逻辑控制信号输入端与第二逻辑控制模块的输出端连接。
本发明实施例实现了如下技术效果：提出了在振荡器中增加两个相同结构的基准电压生成电路，基准电压生成电路为比较器提供两个不同电位的基准电压，通过逻辑时序控制，使得比较器每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，所述第一比较器处于预充电阶段，所述第一比较器的输入电压充电至第一基准电压，所述第二比较器处于充电阶段，所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，所述第一比较器处于充电阶段，所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器处于预充电阶段，所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压。同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，即实现了每个比较器在一个比较周期内进行两次充电，且在同一个比较周期内两个比较器分别处于不同的充电阶段，在前半周期内第一比较器处于预充电阶段，第二比较器处于充电阶段，而在后半周期内第一比较器处于充电阶段，第二比较器处于预充电阶段，两个比较器的充电是分时且阶段错开进行的，这样使得同一个比较周期内比较器的两次比较过程中的延迟和电压失调互相抵消，与现有技术中的振荡器相比，实现了消除振荡器延迟的功能，从而提高振荡器的频率精度，进而有利于扩宽振荡器的使用范围。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种振荡器，其特征在于，包括：
两个比较器，用于输出脉冲信号；
两个充放电电路，两个所述充放电电路中的第一充放电电路的输出端与两个所述比较器中的第一比较器的负输入端连接，两个所述充放电电路中的第二充放电电路的输出端与两个所述比较器中的第二比较器的负输入端连接；
两个基准电压生成电路，两个所述基准电压生成电路中的第一基准电压生成电路的基准电压输出端与所述第一比较器的正输入端连接，两个所述基准电压生成电路中的第一基准电压生成电路的比较器失调消除基准电压输出端与所述第一比较器的比较器失调消除基准电压输入端连接，两个所述基准电压生成电路中的第二基准电压生成电路的基准电压输出端与所述第二比较器的正输入端连接，两个所述基准电压生成电路中的第二基准电压生成电路的比较器失调消除基准电压输出端与所述第二比较器的比较器失调消除基准电压输入端连接，在两个所述基准电压生成电路的逻辑时序控制下，每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，所述第一比较器处于预充电阶段，所述第一比较器的输入电压充电至第一基准电压，所述第二比较器处于充电阶段，所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；在每个比较周期的后半周期，所述第一比较器处于充电阶段，所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器处于预充电阶段，所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压，同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，其中，所述第一基准电压小于所述第二基准电压。
2.如权利要求1所述的振荡器，其特征在于，
在每个比较周期的前半周期，所述第一比较器处于预充电阶段，所述第一比较器的输入电压复位后进入失调消除模式，所述第一比较器失调消除模式结束后开始预充电，所述第一比较器的输入电压充电至所述第一基准电压并保持，所述第二比较器处于充电阶段，所述第二比较器的输入电压由所述第一基准电压充电至所述第二基准电压并复位；在每个比较周期的后半周期，所述第一比较器处于充电阶段，当所述第二比较器的输入电压复位的同时所述第一比较器进行充电，所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，所述第二比较器处于预充电阶段，所述第二比较器的输入电压由所述第二基准电压复位后进入失调消除模式，所述第二比较器失调消除模式结束后开始预充电，所述第二比较器的输入电压充电至所述第一基准电压并保持，其中，所述失调消除模式的时长与预充电的时长的总和小于所述比较周期的半周期。
3.如权利要求1所述的振荡器，其特征在于，还包括：
两个失调电压消除电路，两个所述失调电压消除电路中的第一失调电压消除电路的第一基准电压端与所述第一基准电压生成电路的基准电压的输出端连接，所述第一失调电压消除电路的第二基准电压端与所述第一基准电压生成电路的比较器失调消除基准电压输出端连接，所述第一失调电压消除电路的负输入端与所述第一充放电电路的输出端连接，所述第一失调电压消除电路的正输出端与所述第一比较器的正输入端连接，所述第一失调电压消除电路的第一负输出端与所述第一比较器的负输入端连接，所述第一失调电压消除电路的第二负输出端与所述第一比较器的输出端连接，所述第一失调消除电路的逻辑控制信号输入端与第一逻辑控制模块的输出端连接；两个所述失调电压消除电路中的第二失调电压消除电路的第一基准电压端与所述第二基准电压生成电路的基准电压的输出端连接，所述第二失调电压消除电路的第二基准电压端与所述第二基准电压生成电路的比较器失调消除基准电压输出端连接，所述第二失调电压消除电路的负输入端与所述第二充放电电路的输出端连接，所述第二失调电压消除电路的正输出端与所述第二比较器的正输入端连接，所述第二失调电压消除电路的第一负输出端与所述第二比较器的负输入端连接，所述第二失调电压消除电路的第二负输出端与所述第二比较器的输出端连接，所述第二失调消除电路的逻辑控制信号输入端与第二逻辑控制模块的输出端连接；针对所述第一失调电压消除电路，在逻辑控制信号输入端的控制信号为高电平信号时，在所述第一比较器的输入电压复位时，将所述第一比较器的正输入端电压固定为比较器失调消除基准电压，将所述第一比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时所述第一比较器的失调信号放大后存储在所述第一失调电压消除电路的电容中，在逻辑控制信号输入端的控制信号为低电平信号时，所述第一基准电压生成电路输出给所述第一失调电压消除电路第一基准电压，所述第一充放电电路输出给所述第一失调电压消除电路的电压与存储在所述第一失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过所述第一失调消除电路的第一负输出端输出给所述第一比较器的负输入端；针对所述第二失调电压消除电路，在逻辑控制信号输入端的控制信号为高电平信号时，在所述第二比较器的输入电压复位时，将所述第二比较器的正输入端电压固定为比较器失调消除基准电压，将所述第二比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时所述第二比较器的失调信号放大后存储在所述第二失调电压消除电路的电容中，在逻辑控制信号输入端的控制信号为低电平信号时，所述第二基准电压生成电路输出给所述第二失调电压消除电路第一基准电压，所述第二充放电电路输出给所述第二失调电压消除电路的电压与存储在所述第二失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过第二失调消除电路的第一负输出端输出给所述第二比较器负输入端。
4.如权利要求1至3中任一项所述的振荡器，其特征在于，所述基准电压生成电路，包括：
正系数基准电流电路，用于产生电流大小与温度系数成正比的正温度系数电流；
负系数基准电流电路，用于产生电流大小与温度系数成反比的负温度系数电流；
补偿电流电路，所述补偿电流电路的输入端分别与所述正系数基准电流电路的输出端和所述负系数基准电流电路的输出端连接，用于对所述正温度系数电流和所述负温度系数电流进行加权处理产生指定温度系数的电流；
第一开关管，所述第一开关管的输入端与所述补偿电流电路的输出端连接，所述第一开关管的输入端用于接收所述补偿电流电路输出的电流；
第二开关管，所述第二开关管的输入端与所述补偿电流电路的输出端连接，所述第二开关管的输入端用于接收所述补偿电流电路输出的电流，通过斩波控制信号交替选择所述第一开关管或所述第二开关管输入电流；
绝对精度修调电阻，所述绝对精度修调电阻的输入端与所述第一开关管的输出端和所述第二开关管的输出端连接，用于改变绝对值修调信号来调节第二基准电压的绝对值；
第一固定电阻，所述第一固定电阻的输入端与所述绝对精度修调电阻的输出端连接；
温度修调电阻，所述温度修调电阻的输入端与所述第一固定电阻的输出端连接，所述温度修调电阻的选择输入端与正系数基准电流电路的输出端相连，用于通过温度系数修调信号来改变第二基准电压的绝对值；
第一基准电压修调电阻，所述第一基准电压修调电阻的输入端与所述温度修调电阻的输出端连接，所述第一基准电压修调电阻的输出端接地，用于通过修调信号来调整第一基准电压的绝对值；
第三开关管，所述第三开关管的控制端与基准电压选择信号相连接，所述第三开关管的输入端与所述绝对精度修调电阻的选择输出端连接；
第四开关管，所述第四开关管的控制端与基准电压选择信号的反向信号相连接，所述第四开关管的输入端与所述第一基准电压修调电阻的选择输出端连接，所述第四开关管的输出端与所述第三开关管的输出端连接，该连接处作为所述基准电压生成电路的基准电压输出端；
第五开关管，所述第五开关管的控制端与失调消除控制信号相连接，所述第五开关管的输入端与所述绝对精度修调电阻的选择输出端连接；
第六开关管，所述六开关管的控制端与失调消除控制信号的反向信号相连接，所述第六开关管的输入端与所述基准电压生成电路的基准电压输出端连接，所述第六开关管的输出端与所述第五开关管的输出端连接，该连接处作为所述基准电压生成电路的比较器失调消除基准电压输出端。
5.如权利要求4所述的振荡器，其特征在于，所述负系数基准电流电路，包括：
第一PMOS电流镜，用于拷贝所述正系数基准电流电路输出的正温度系数电流；
第一三极管，所述第一三极管的基极和集电极相连之后与所述第一PMOS电流镜的漏端相连，用于接收所述正温度系数电流；
第二固定电阻，连接在所述第一三极管的基极与地之间，随温度升高，所述第一三极管的基极的电压降低，通过所述第二固定电阻的电流呈负温度系数特性，通过所述第一三极管的差值电流为正温度系数电流减去所述第二固定电阻中的负温度系数电流；
第二PMOS电流镜，用于拷贝所述正系数基准电流电路输出的正温度系数电流；
第二三极管，所述第二三极管的集电极与所述第二PMOS电流镜的漏端相连，所述第二三极管的基极连接到第一三极管的基极，形成电流镜结构，通过所述第二三极管的电流与所述第一三极管电流相等，均为正温度系数电流减去所述第二固定电阻中负温度系数电流，所述第二三极管的集电极与所述第二PMOS电流镜的漏端的连接处作为负系数基准电流电路的输出端，负系数基准电流电路的输出端输出的电流为所述第二PMOS电流镜拷贝的正温度系数电流与第二三极管流过的电流的差值。
6.如权利要求4所述的振荡器，其特征在于，所述补偿电流电路，包括：
第三PMOS电流镜，用于拷贝所述正系数基准电流电路输出的正温度系数电流；
加权电流NMOS管，所述加权电流NMOS管的栅极和漏极相连，所述加权电流NMOS管的源极接地，所述第三PMOS电流镜的漏极与所述加权电流NMOS管的漏极连接，所述加权电流NMOS管的漏极用于输入所述负温度系数电流和所述正温度系数电流，实现对所述正温度系数电流和所述负温度系数电流的加权产生指定温度系数的电流；
输出NMOS管，所述输出NMOS的栅极与所述加权电流NMOS管的栅极相连，所述输出NMOS的源极接地，形成电流镜结构，所述输出NMOS管的漏极作为所述补偿电流电路的输出端，输出指定温度系数的电流。
7.如权利要求1至3中任一项所述的振荡器，其特征在于，所述充放电电路和基准电压生成电路的电流输入端为斩波形式，所述充放电电路和基准电压生成电路的两个电流输入端按照预设周期进行切换。
8.一种权利要求1至7中任一项所述的振荡器的工作方法，其特征在于，包括：
在两个所述基准电压生成电路的逻辑时序控制下，每个比较周期包括预充电阶段和充电阶段，在每个比较周期的前半周期，对所述第一比较器进行预充电阶段，所述第一比较器进行输入电压失调消除动作后，将所述第一比较器的输入电压充电至第一基准电压，对所述第二比较器进行充电阶段，将所述第二比较器的输入电压由所述第一基准电压充电至第二基准电压；
在每个比较周期的后半周期，对所述第一比较器进行充电阶段，将所述第一比较器的输入电压由所述第一基准电压充电至所述第二基准电压，对所述第二比较器进行预充电阶段，所述第二比较器进行输入电压失调消除动作后，将所述第二比较器的输入电压由所述第二基准电压复位后充电至所述第一基准电压，使得同一个比较周期内比较器的两次比较过程中的延迟与电压失调互相抵消，其中，所述第一基准电压小于所述第二基准电压。
9.如权利要求8所述的振荡器的工作方法，其特征在于，还包括：
在第一失调电压消除电路的逻辑控制信号输入端的控制信号为高电平信号时，在所述第一比较器的输入电压复位时，第一比较器的正输入端电压固定为比较器失调消除基准电压，将所述第一比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时将所述第一比较器的失调信号放大后存储在所述第一失调电压消除电路的电容中，在逻辑控制信号输入端的控制信号为低电平信号时，所述第一基准电压生成电路输出给所述第一失调电压消除电路第一基准电压，所述第一充放电电路输出给所述第一失调电压消除电路的电压与存储在所述第一失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过所述第一失调消除电路的第一负输出端输出给所述第一比较器的负输入端，其中，第一失调电压消除电路的第一基准电压端与所述第一基准电压生成电路的基准电压输出端连接，所述第一失调电压消除电路的第二基准电压端与所述第一基准电压生成电路的比较器失调消除基准电压的输出端连接，所述第一失调电压消除电路的负输入端与所述第一充放电电路的输出端连接，所述第一失调电压消除电路的正输出端与所述第一比较器的正输入端连接，所述第一失调电压消除电路的第一负输出端与所述第一比较器的负输入端连接，所述第一失调电压消除电路的第二负输出端与所述第一比较器的输出端连接，所述第一失调消除电路的逻辑控制信号输入端与第一逻辑控制模块的输出端连接；
在第二失调电压消除电路的逻辑控制信号输入端的控制信号为高电平信号时，在所述第二比较器的输入电压复位时，将所述第二比较器的正输入端电压固定为比较器失调消除基准电压，将所述第二比较器的负输入端连接到输出端，形成单位增益负反馈形式，此时将所述第二比较器的失调信号放大后存储在所述第二失调电压消除电路的电容中，在逻辑控制信号输入端的控制信号为低电平信号时，所述第二基准电压生成电路输出给所述第二失调电压消除电路基准电压，所述第二充放电电路输出给所述第二失调电压消除电路的电压与存储在所述第二失调电压消除电路的电容中的失调信号叠加，叠加后的信号通过第二失调消除电路的第一负输出端输出给所述第二比较器负输入端，其中，第二失调电压消除电路的第一基准电压端与所述第二基准电压生成电路的基准电压输出端连接，所述第二失调电压消除电路的第二基准电压端与所述第二基准电压生成电路的比较器失调消除基准电压的输出端连接，所述第二失调电压消除电路的负输入端与所述第二充放电电路的输出端连接，所述第二失调电压消除电路的正输出端与所述第二比较器的正输入端连接，所述第二失调电压消除电路的第一负输出端与所述第二比较器的负输入端连接，所述第二失调电压消除电路的第二负输出端与所述第二比较器的输出端连接，所述第二失调消除电路的逻辑控制信号输入端与第二逻辑控制模块的输出端连接。
10.如权利要求8或9所述的振荡器的工作方法，其特征在于，所述充放电电路和基准电压生成电路的电流输入端为斩波形式，所述充放电电路和基准电压生成电路的两个电流输入端按照预设周期进行切换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110464858.3A CN113258903B (zh) | 2021-04-27 | 2021-04-27 | 振荡器及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110464858.3A CN113258903B (zh) | 2021-04-27 | 2021-04-27 | 振荡器及其工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113258903A true CN113258903A (zh) | 2021-08-13 |
| CN113258903B CN113258903B (zh) | 2024-03-22 |
Family
ID=77221992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110464858.3A Active CN113258903B (zh) | 2021-04-27 | 2021-04-27 | 振荡器及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113258903B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114726315A (zh) * | 2022-06-01 | 2022-07-08 | 苏州聚元微电子股份有限公司 | Rc张弛振荡电路及rc张弛振荡器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101977035A (zh) * | 2010-11-19 | 2011-02-16 | 无锡灿星科技有限公司 | 一种温度补偿失调消除的rc振荡器 |
| WO2015037252A1 (ja) * | 2013-09-10 | 2015-03-19 | 日立オートモティブシステムズ株式会社 | 発振回路、それを用いた半導体集積回路装置および回転角検出装置 |
| US20150222272A1 (en) * | 2012-08-09 | 2015-08-06 | Ams Ag | Oscillator circuit and method for generating an oscillator signal |
| CN105071786A (zh) * | 2015-07-30 | 2015-11-18 | 北京大学 | 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器 |
| CN108667439A (zh) * | 2017-04-01 | 2018-10-16 | 杭州晶华微电子有限公司 | 一种新型低功耗高精度低温漂rc振荡器 |
| CN109525197A (zh) * | 2018-11-28 | 2019-03-26 | 中国电子科技集团公司第四十七研究所 | 可修调高精度rc振荡器 |
-
2021
- 2021-04-27 CN CN202110464858.3A patent/CN113258903B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101977035A (zh) * | 2010-11-19 | 2011-02-16 | 无锡灿星科技有限公司 | 一种温度补偿失调消除的rc振荡器 |
| US20150222272A1 (en) * | 2012-08-09 | 2015-08-06 | Ams Ag | Oscillator circuit and method for generating an oscillator signal |
| WO2015037252A1 (ja) * | 2013-09-10 | 2015-03-19 | 日立オートモティブシステムズ株式会社 | 発振回路、それを用いた半導体集積回路装置および回転角検出装置 |
| CN105071786A (zh) * | 2015-07-30 | 2015-11-18 | 北京大学 | 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器 |
| CN108667439A (zh) * | 2017-04-01 | 2018-10-16 | 杭州晶华微电子有限公司 | 一种新型低功耗高精度低温漂rc振荡器 |
| CN109525197A (zh) * | 2018-11-28 | 2019-03-26 | 中国电子科技集团公司第四十七研究所 | 可修调高精度rc振荡器 |
Non-Patent Citations (1)
| Title |
|---|
| 林雨佳;范超;: "一种新型可修调高精度低功耗RC振荡器设计", 微处理机, no. 01, 15 February 2020 (2020-02-15) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114726315A (zh) * | 2022-06-01 | 2022-07-08 | 苏州聚元微电子股份有限公司 | Rc张弛振荡电路及rc张弛振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113258903B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100750650B1 (ko) | 튜닝 회로. | |
| US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| US9099994B2 (en) | Relaxation oscillator | |
| US7800419B2 (en) | Differential amplitude controlled sawtooth generator | |
| US10742200B2 (en) | Oscillator circuit and method for generating a clock signal | |
| JP2004229431A (ja) | チャージポンプ型ｄｃ／ｄｃコンバータ | |
| JP2008079274A (ja) | 周波数比較器、周波数合成器及び関連方法 | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| US7852642B2 (en) | Full digital soft-start circuit and power supply system using the same | |
| US10931234B2 (en) | Oscillator circuit | |
| US9374007B2 (en) | DC/DC converter | |
| CN113258903A (zh) | 振荡器及其工作方法 | |
| CN105680692A (zh) | 开关电源装置 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| WO2019084921A1 (en) | Rc oscillator using thermometer codes and binary codes for linear and monotonic tuning | |
| JP2001102866A (ja) | Ｃｒ発振回路 | |
| JP3897942B2 (ja) | 電圧供給回路 | |
| CN108702131B (zh) | 使用温度计码和二进制码进行线性和单调调谐的rc振荡器 | |
| JPH11214971A (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| CN114204919A (zh) | 延时电路和延时结构 | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| CN111682863B (zh) | 一种输出幅度稳定的三角波产生电路 | |
| CN113037281B (zh) | 时钟信号生成装置及时钟信号生成方法 | |
| JP4400145B2 (ja) | 電源装置 | |
| CN108649900B (zh) | 一种振荡器链路延时校正电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |