CN101820261B - 一种滤波器截止频率的校正装置 - Google Patents
一种滤波器截止频率的校正装置 Download PDFInfo
- Publication number
- CN101820261B CN101820261B CN 201010153052 CN201010153052A CN101820261B CN 101820261 B CN101820261 B CN 101820261B CN 201010153052 CN201010153052 CN 201010153052 CN 201010153052 A CN201010153052 A CN 201010153052A CN 101820261 B CN101820261 B CN 101820261B
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistance
- time constant
- array
- follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种滤波器截止频率的校正装置及方法。一种滤波器截止频率的校正装置包括:RC时间常数检测电路,用于检测实际RC时间常数;与所述RC时间常数检测电路相连的数字电路,用于根据所述实际RC时间常数,计算出RC设计偏差,根据所述RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。由于本发明通过调用数字映射表产生控制信号,不需要根据时间延迟φ1和由延迟产生器产生的时间延迟φ0的比较结果产生控制信号,因此解决现有技术方案中由于延迟产生器不是理想器件的原因而导致时间延迟φ0的精度低,进而导致滤波器截止频率的校正精度低的问题。
Description
技术领域
本发明涉及滤波器技术领域,尤其涉及一种滤波器截止频率的校正装置。
背景技术
进入21世纪以来,CMOS技术的射频收发芯片发展特别迅速,集成度越来越高,芯片尺寸和成本都越来越小。在目前的射频收发芯片中,普遍采用低中频或者零中频的方案将射频信号混频到低频,但是同时也会将临道的信号混频到低频中,因此必须设计一种截止频率足够精确的滤波器,在保证射频信号不被衰减的同时,把临道的信号抑制到我们期望的值。
滤波器的截止频率与时间常数成比例关系,因为电容和电阻值的变化会导致时间常数产生变化,而电容和电阻的工艺偏差会导致电容和电阻值产生变化,所以电容和电阻的工艺偏差使得滤波器的截止频率发生偏离,甚至会使截止频率偏离±30%。为了保证滤波器的截止频率不发生偏离,因此必须设计一个自动调节截止频率的电路来校正滤波器的截止频率。
目前,现有技术中有源RC滤波器的调节截止频率电路使用数字延迟锁存环路调节滤波器的截止频率。该数字延迟锁存环路的工作原理是:为数字延迟锁存环路提供一个参考时钟。参考时钟被分为两路。第一路参考时钟通过除8或除16电路产生低频信号,该低频信号经过电阻阵列或者电容阵列组成的一阶低通滤波器后,会产生一定的时间延迟φ1。被延迟的低频信号通过比较器转化为数字信号fd,因此该数字信号fd也具有时间延迟φ1。第二路参考时钟通过延迟产生器产生延迟脉冲信号fc,该延迟脉冲信号fc具有时间延迟φ0。信号fd和fc同时发送到锁存器中,其中fc作为锁存器的时钟信号。当φ1﹥φ0时,锁存器输出0,反之输出1。锁存器的输出发送给数字计数器,数字计数器根据锁存器的输出产生控制信号,控制组成滤波器的电阻阵列或者电容阵列中每个与电阻或者电容相连接的开关的开启或关闭,进而校正滤波器的截止频率。有源RC调节电路校正截止频率的校正精度与电容阵列的位数或者电阻阵列的位数有关,并且与时间延迟φ0的精度有关。时间延迟φ0是由第二路参考时钟经过延迟产生器产生的,与工艺偏差无关。由于该延迟产生器不是理想器件,因此导致时间延迟φ0的精度降低,进而导致滤波器截止频率的校正精度低。
发明内容
有鉴于此,本发明的目的在于提供一种滤波器截止频率的校正装置及方法,以解决现有技术方案中由于延迟产生器不是理想器件导致时间延迟φ0的精度低,进而导致滤波器的校正精度低的问题。技术方案如下:
本发明提供一种滤波器截止频率的校正装置,其特征在于,包括:
RC(电阻电容)时间常数检测电路,用于检测实际RC时间常数;
与所述RC时间常数检测电路相连的数字电路,用于根据所述实际RC时间常数,计算出RC设计偏差,根据所述RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
本发明还提供一种滤波器截止频率的校正方法,其特征在于,包括:
RC时间常数检测电路检测实际RC时间常数;
数字电路根据所述实际RC时间常数,计算出RC设计偏差;
根据所述RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
应用上述技术方案,RC时间常数检测电路检测实际RC时间常数,数字电路根据实际RC时间常数,计算出RC设计偏差,根据RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制滤波器中与电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合,实现对滤波器截止频率的校正。由于本发明通过调用数字映射表产生控制信号,不需要根据时间延迟φ1和由延迟产生器产生的时间延迟φ0的比较结果产生控制信号,因此解决现有技术方案中由于延迟产生器不是理想器件的原因而导致时间延迟φ0的精度低,进而导致滤波器截止频率的校正精度低的问题。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的滤波器截止频率的校正装置的结构示意图;
图2为图1中的RC时间常数检测电路的结构示意图;
图3为图1中的数字电路的结构示意图;
图4为一阶低通滤波器的电容阵列的结构示意图;
图5为本发明实施例提供的滤波器截止频率的校正方法的流程图;
图6为图5中产生控制信号的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
本发明实施例公开了一种滤波器截止频率的校正装置及方法,通过RC时间常数检测电路和数字电路产生控制信号,该控制信号用于控制滤波器中与电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合,实现对滤波器截止频率的校正。由于本发明通过调用数字映射表产生控制信号,不需要根据时间延迟φ1和由延迟产生器产生的时间延迟φ0的比较结果产生控制信号,因此解决现有技术方案中由于延迟产生器不是理想器件的原因而导致时间延迟φ0的精度低,进而导致滤波器截止频率的校正精度低的问题。
首先对本发明实施例提供的滤波器截止频率的校正装置进行说明,该校正装置的结构示意图可以参照图1所示,包括:RC时间常数检测电路10和数字电路20;
其中,RC时间常数检测电路10,用于检测实际RC时间常数。RC时间常数检测电路10的结构示意图如图2所示,包括:电阻阵列101、第一跟随器102、第二跟随器B103、积分器104和比较器105。
其中,电阻阵列101,用于根据RC时间常数检测电路10的输入电压产生电压1、电压2和电压3,电压2的值位于电压1和电压3的值之间,并且电压1的值高于电压3的值。电阻阵列101包括5个电阻和一个场效应管。5个电阻串联连接在RC时间常数检测电路10的输入电压和场效应管的d极,场效应管的s极接地,g极接始能信号。本发明实施例中,场效应管是n沟道场效应管。
第一跟随器102,用于将电压1发送给积分器104,第二跟随器103用于将电压2发送给积分器104。
积分器104,用于对电压1和电压2的电压差值积分,检测实际RC时间常数,并将积分器104的输出电压发送给比较器105的负极输入端。积分器104包括第三跟随器、电阻、电容和开关。电阻连接在第三跟随器的负极输入端和第一跟随器的输出端之间。电容和开关并联连接在第三跟随器的输出端和第三跟随器的负极输入端与电阻的链接点之间。第三跟随器的正极输入端连接第二跟随器的输出端。本发明实施例中,积分器104积分前,积分器104中第三跟随器的正极和负极输入端的电压值相等。为了保证电压值相等,电阻阵列101中的电阻的电阻值与积分器104中的电阻的电阻值相等。
比较器105,用于比较积分器104发送给比较器105的电压和电阻阵列101发送给比较器105的电压3,根据比较结果判断积分器104的积分状态以及检测实际RC时间常数的状态。当积分器104发送的电压等于电阻阵列101发送的电压3时,积分器104积分结束,实际RC时间常数检测结束,得出实际RC时间常数。
数字电路20,用于根据RC时间常数检测电路10检测的实际RC时间常数,计算出RC设计偏差,根据RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制滤波器中与电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
数字电路20的结构示意图如图3所示,包括:计算模块201、与计算模块201相连接的调用模块202和与调用模块202相连接的控制信号产生模块。其中:
计算模块201,用于根据实际RC时间常数,计算出RC设计偏差,根据RC设计偏差,计算出电容阵列或者电阻阵列中用于校正截止频率所需的与开关相连接的电容或电阻的总个数。
调用模块202,用于根据计算出的总个数调用数字映射表,获取与该总个数相对应的二维数组。
控制信号产生模块203,用于根据二维数组产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
应用上述技术方案,RC时间常数检测电路10检测实际RC时间常数,数字电路20根据实际RC时间常数,计算出RC设计偏差,根据RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制滤波器中与电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合,实现对滤波器截止频率的校正。由于本发明通过调用数字映射表产生控制信号,不需要根据时间延迟φ1和由延迟产生器产生的时间延迟φ0的比较结果产生控制信号,因此解决现有技术方案中由于延迟产生器不是理想器件的原因而导致时间延迟φ0的精度低,进而导致滤波器截止频率的校正精度低的问题。
本发明实施例中滤波器截止频率的校正精度只与电容阵列或者电阻阵列的位数有关,位数越高,校正精度越高,反之越小。校正精度的计算公式如下:
其中:N为电容阵列或者电阻阵列的位数,A为时间常数。
当N=5,A=0.3时,R=2.1%。
为了更好的阐述本发明,下面使用一阶低通滤波器分别从电路原理和芯片的实际应用进行说明。首先从电路原理进行说明。
图4是一阶低通滤波器的电容阵列的结构示意图。该电容阵列包括固定电容Cnom和5个通过开关控制的开关电容ΔC,5个开关电容ΔC的取值成2的倍数关系,8ΔC代表8ΔC所在线路上ΔC的个数为8个。电容阵列的实际电容值为:
C=Cmin+bN-12N-1ΔC+bN-22N-2ΔC+···+b121ΔC+b0ΔC
=Cmin+nΔC (0<n<2N-1)
其中:Cmin=Cnom/1+A
在上述公式中,n为用于调节滤波器截止频率所需的ΔC的总个数,A为时间常数,即实际RC时间常数可以在1±A范围内进行调节。x为RC设计偏差,当由于工艺偏差或温度变化引起实际RC时间常数偏离设计值1+x倍后,可以通过改变n来调节滤波器的截止频率,保证截止频率不发生偏离。n的计算公式如下:
其中:0≤n≤2N-1,-A≤x≤A
从上式可以看出,当获得x的值,则能够计算出n的值。x是由数字电路20根据RC时间常数检测电路10产生的RC时间延迟计算出的。产生x的具体步骤如下:令RC时间常数检测电路10的pwr=1,开关1闭合2个时钟周期,积分器104的两个输入端的强制节点m和n的电压等于V2,开关1断开,积分器104开始对V1和V2的差值积分,检测实际RC时间常数。当d点的电压等于V3时,比较器105判断积分器104发送的电压与电阻阵列101发送的电压相等,从而判断积分器104积分结束,检测出实际RC时间常数。数字电路20根据实际RC时间常数,计算出RC设计偏差,即计算出x,从而根据x计算出用于调节滤波器截止频率的n的值。由图2得到:
其中:
从上面两个式子得出:实际RC时间常数Δt=3R0×C0
其中,为实际RC时间常数,Δtnom为设计RC时间常数,因为Δtnom已知,所以
因为RC时间常数检测电路已经得出Δt,所以根据上面的式子即可得出x的值,进而得出n的值,根据n的值调节滤波器截止频率,保证截止频率不发生偏离。
下面通过一阶低通滤波器芯片的实际应用阐述本发明。为了保证在RC时间常数检测电路10和一阶低通滤波器中采用的电容和电阻工艺偏差一致,在RC时间常数检测电路10和一阶低通滤波器中采用的电容和电阻必须为同一类型。假设一阶低通滤波器的频率为1M,截止频率为3dB,Rnom=40KΩ,则Cnom=1/2πfRnom=3.98pF。由于在最恶劣情况下RC工艺偏差为30%,时间常数A的值等于RC工艺偏差的值,因此,A=0.3,则
在RC常数检测电路10中,取R0=382.94KΩ,C0=3.22pF,则Δt=3R0C0=3.69μS。假如芯片的设计RC时间常数Δtnom=3.85μS,则则
数字电路20调用数字映射表找出与9相对应的二维数组01001,根据该二维数组产生控制信号,控制电容阵列中与电容相连接的开关的开启或闭合,以调节滤波器的截止频率。以图4为例,当n的值为9时,即为了保证一阶低通滤波器的截止频率不发生偏离,需要9个开关电容ΔC,由于每条线路上ΔC前的数字代表该线路上ΔC的个数,所以电容阵列中的开关1和开关4闭合,开关2、开关3和开关5开启。
本发明实施例在保证滤波器的截止频率不发生偏移的前提下,解决了由于使用非理想器件延迟产生器导致时间延迟φ0的精度低,进而导致滤波器截止频率的校正精度低的问题。
此外,现有的有源RC滤波器的调节截止频率电路需要用到数字延迟环路完成对截止频率的校正,该数字延迟环路包括比较器、锁存器、数字计数器和延迟产生器,而延迟产生器又包括很多的除法器和逻辑门电路,因此数字延迟环路的结构非常复杂。而本发明实施例提供的装置只需要由电阻阵列、跟随器、积分器和比较器组成的RC时间常数检测电路,通过数字电路调用映射表即可完成对截止频率的校正。相对于数字延迟锁存环路,本发明实施例提供的校正装置结构简单。
另外,现有的有源RC滤波器的调节截止频率电路需要校正电容阵列或电阻阵列从全0到全1,如果电容阵列或者电阻阵列的位数为5位,则最长需要校正32步才可以完成对电容阵列或者电阻阵列中与电容或电阻相连接的开关的控制。而本发明实施例提供的校正装置只需要调用数字映射表,即校正一步即可完成对电容阵列或者电阻阵列中与电容或电阻相连接的开关的控制,相对于现有的有源RC滤波器的调节截止频率电路,本发明实施例提供的装置的校正速度非常快。
本发明实施例还提供一种滤波器截止频率的校正方法,该校正方法的流程图如图5所示,包括:
S101:RC时间常数检测电路检测实际RC时间常数;
S201:数字电路根据实际RC时间常数,计算出RC设计偏差;
S301:根据RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
其中,S301的具体方式可以参照图6所示的流程图,具体方式为:
S3011:根据RC设计偏差,计算出电容阵列或者电阻阵列中用于校正截止频率所需的与开关相连接的电容或电阻的总个数;
S3012:根据计算出的总个数调用数字映射表,获取与该总个数相对应的二维数组;
S3013:根据二维数组产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种滤波器截止频率的校正装置,其特征在于,包括:
电阻电容RC时间常数检测电路,用于检测实际RC时间常数;
与所述RC时间常数检测电路相连的数字电路,用于根据所述实际RC时间常数,计算出RC设计偏差,根据所述RC设计偏差,调用数字映射表,产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合;
其中,所述RC时间常数检测电路包括电阻阵列、第一跟随器、第二跟随器、积分器和比较器;
所述电阻阵列,用于根据所述RC时间常数检测电路的输入电压产生电压(1)、电压(2)和电压(3),所述电压(2)的值位于所述电压(1)和所述电压(3)的值之间,并且所述电压(1)的值高于所述电压(3)的值;
所述第一跟随器和所述第二跟随器,用于分别将所述电压(1)和所述电压(2)发送给所述积分器;
所述积分器,用于对所述电压(1)和所述电压(2)的电压差值积分,检测实际RC时间常数,并将输出电压发送给所述比较器;
所述比较器,用于比较所述积分器发送给所述比较器的电压和所述电阻阵列发送给所述比较器的电压(3),根据比较结果判断所述积分器的检测实际RC时间常数的状态。
2.根据权利要求1所述的校正装置,其特征在于,所述数字电路包括:
计算模块,用于根据所述实际RC时间常数,计算出RC设计偏差,根据所述RC设计偏差,计算出电容阵列或者电阻阵列中用于校正截止频率所需的与开关相连接的电容或电阻的总个数;
与所述计算模块相连接的调用模块,用于根据所述计算出的总个数调用数字映射表,获取与该总个数相对应的二维数组;
与所述调用模块相连接的控制信号产生模块,用于根据所述二维数组产生控制信号,该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关的开启或闭合。
3.根据权利要求1所述的校正装置,其特征在于,所述电阻阵列包括5个电阻和一个场效应管;
所述5个电阻串联连接在所述RC时间常数检测电路的输入电压和所述场效应管的d极;
所述场效应管的s极接地,g极接始能信号。
4.根据权利要求3所述的校正装置,其特征在于,所述场效应管是n沟道场效应管。
5.根据权利要求1所述的校正装置,其特征在于,所述积分器包括第三跟随器、电阻、电容和开关;
所述电阻连接在所述第三跟随器的负极输入端和所述第一跟随器的输出端之间;
所述电容和所述开关并联连接在所述第三跟随器的输出端和所述第三跟随器的负极输入端与所述电阻的连接点之间;
所述第三跟随器正极输入端连接所述第二跟随器的输出端。
6.根据权利要求5所述的校正装置,其特征在于,在所述积分器积分前,所述积分器中的第三跟随器的两个输入端电压的值相等。
7.根据权利要求6所述的校正装置,其特征在于,所述电阻阵列中的电阻和所述积分器中的电阻的阻值相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010153052 CN101820261B (zh) | 2010-04-21 | 2010-04-21 | 一种滤波器截止频率的校正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010153052 CN101820261B (zh) | 2010-04-21 | 2010-04-21 | 一种滤波器截止频率的校正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101820261A CN101820261A (zh) | 2010-09-01 |
CN101820261B true CN101820261B (zh) | 2013-03-27 |
Family
ID=42655233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010153052 Expired - Fee Related CN101820261B (zh) | 2010-04-21 | 2010-04-21 | 一种滤波器截止频率的校正装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101820261B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102226822A (zh) * | 2011-04-01 | 2011-10-26 | 广州润芯信息技术有限公司 | 一种差分电容的rc常数测量方法 |
CN102281056A (zh) * | 2011-04-07 | 2011-12-14 | 清华大学 | 滤波器时间常数的校正装置 |
CN102710234A (zh) * | 2012-07-03 | 2012-10-03 | 复旦大学 | 一种有源-电阻电容滤波器的自动频率校正方法和电路 |
CN113985959B (zh) * | 2021-10-27 | 2024-03-26 | 中国科学院高能物理研究所 | 开关电容阵列芯片间时间差的校正方法、装置及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1111793A (zh) * | 1993-12-28 | 1995-11-15 | 株式会社日立制作所 | 有源滤波器控制装置 |
CN1499631A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 在芯片内部集成电阻电容乘积的时间常数测试电路 |
JP2004172911A (ja) * | 2002-11-19 | 2004-06-17 | Matsushita Electric Ind Co Ltd | フィルタ装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100750650B1 (ko) * | 2005-06-22 | 2007-08-20 | 인티그런트 테크놀로지즈(주) | 튜닝 회로. |
-
2010
- 2010-04-21 CN CN 201010153052 patent/CN101820261B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1111793A (zh) * | 1993-12-28 | 1995-11-15 | 株式会社日立制作所 | 有源滤波器控制装置 |
CN1499631A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 在芯片内部集成电阻电容乘积的时间常数测试电路 |
JP2004172911A (ja) * | 2002-11-19 | 2004-06-17 | Matsushita Electric Ind Co Ltd | フィルタ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101820261A (zh) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103036538A (zh) | 校准比较器失调电压的电路及其方法 | |
CN101820261B (zh) | 一种滤波器截止频率的校正装置 | |
CN105763047B (zh) | 一种全波电感电流采样电路 | |
CN101227184B (zh) | 高速占空比校准电路 | |
CN102230959A (zh) | 一种电能表的校正方法、系统及电能表 | |
CN101807922B (zh) | 采用补偿方式提高性能的采样保持电路 | |
CN206331020U (zh) | 抗干扰延时可控的低电压检测装置 | |
CN102130679B (zh) | 一种有源rc滤波器带宽校准方法 | |
CN107454350B (zh) | 脉冲宽度调制型图像传感器电路及其处理方法 | |
CN102253358A (zh) | 一种应用校正系统校正电能表的方法及校正系统 | |
CN104660216B (zh) | 一种用于Gm‑C滤波器的高精度频率校准电路 | |
CN107231150A (zh) | 时钟校正装置及时钟校正方法 | |
CN101951149A (zh) | 一种适用于固定关断时间控制升压变换器的频率控制电路 | |
CN104253613A (zh) | 一种sar adc的低压超低功耗高精度比较器 | |
CN108322199A (zh) | 一种动态比较方法 | |
CN202075343U (zh) | 一种三相电能表及三相电能校正系统 | |
CN201766572U (zh) | 一种dac校准电路 | |
CN202075344U (zh) | 一种电能表及电能校正系统 | |
CN104092374A (zh) | 开关电源的斜坡补偿电路及方法 | |
CN104868916A (zh) | 模数转换器及其控制方法 | |
CN102006018B (zh) | 一种用于ab类音频放大器的开启控制电路 | |
CN102281056A (zh) | 滤波器时间常数的校正装置 | |
CN104113311A (zh) | 一种开关电容型比较器的失调校正电路及其控制方法 | |
CN204559546U (zh) | 模数转换器 | |
CN201766574U (zh) | 一种高速共模不敏感电荷比较器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 Termination date: 20210421 |