CN107231150A - 时钟校正装置及时钟校正方法 - Google Patents

Abstract

本发明提供的时钟校正装置并行或并列地进行输入时钟的偏斜调整和占空比校正。该时钟校正装置具备：校正电路，其通过模拟控制来进行输入时钟的偏斜调整，并且接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正，所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号；偏斜检测电路，其接收所述输出时钟和所述参考时钟，并在仅所述参考时钟处于预定的状态时，输出成为所述预定的状态的检测信号；积分电路，其对所述检测信号进行积分而生成第一电压信号；以及比较器，其通过对所述第一电压信号和第一参考信号进行比较来生成所述偏斜调整信号。

Description

时钟校正装置及时钟校正方法

技术领域

本发明涉及一种时钟校正装置及时钟校正方法，尤其是涉及用于调整多相时钟的偏斜和占空比的时钟校正装置及时钟校正方法。

背景技术

近年，在无源光纤网络(Passive Optical Network，PON)和/或时序控制器等通信领域中的通信数据量持续增长。因此，对于该领域中所使用的半导体集成电路要求更高的速度。在这种半导体集成电路中，虽然与单相时钟相比，多相时钟有时会发生时钟偏斜(是指时钟到达半导体集成电路的各节点的时间的偏差。也可称为时序偏斜。以下称为“偏斜”)，但是由于单相时钟难以高速化及分配，因此，通过降低频率而进行多相化来使时钟的变化时序高速化的方法得到广泛使用。

作为使用多相时钟的半导体集成电路，典型的有利用发送装置生成4相等多相时钟，并利用时钟分配电路(CLK Distribution)将该生成的多相时钟分配到各个接收装置的半导体集成电路。

在此，多相时钟所包含的时钟之间的相位存在因在各个接收装置等中使用的元件的不匹配、和/或该多相时钟分配时的带宽不足而产生偏差的情况。尤其是，在利用时钟分配电路将高速的多相时钟分配到各个接收装置时，难以避免时钟之间发生相位偏差。

此外，在多相时钟所包含的时钟之间产生有相位偏差的状态下，输入到进行相位插值的相位插值电路(Phase Interpolator)时，抖动容限会恶化。这是由于在相位插值电路中，多相时钟所包含的时钟之间的相位偏差相当于抖动。在PON等对抖动规格要求严格的领域中，上述的抖动容限的恶化将成为大问题。

基于以上说明，可以说重要的是一般被称为偏斜调整的对多相时钟的相位偏差进行校正。

另外，在上述的半导体集成电路中，还需要多相时钟所包含的各个时钟的占空比是正确的。这是由于在占空比不合适的情况下，会影响到半导体集成电路的动作。因此，除了上述的偏斜调整以外，进行占空比校正也是重要的。

下述专利文献1公开了一种时钟生成电路，该时钟生成电路具备：偏斜调整电路，其接收第一时钟并生成经偏斜调整的第二时钟；以及延迟锁相环(Delay Locked Loop，DLL)电路，其接收第二时钟而生成时钟延迟时间被锁定的多相时钟。

此外，下述专利文献2公开了一种进行多相时钟的偏斜调整、占空比校正等的时钟调整电路。在上述时钟调整电路中，通过数字校正来进行偏斜调整、占空比校正等。

现有技术文献

专利文献

专利文献1：日本特开2009-44579号公报

专利文献2：国际公开第2008/032701号公报

发明内容

技术问题

上述的专利文献1所公开的时钟生成电路具有偏斜调整电路。然而，由于该偏斜调整电路是在生成多相时钟时进行偏斜调整，因此通过上述时钟生成电路无法校正在多相时钟之间产生的相位偏差。另外，上述时钟生成电路不具有占空比校正功能，因此无法进行占空比校正。

此外，上述的专利文献2所公开的时钟调整电路，虽然能够除了偏斜调整以外，还进行占空比校正，然而，由于偏斜调整和占空比校正都是数字式地进行处理，因此存在偏斜调整后进行占空比校正时，再次产生相位偏差的问题。

因此，本发明的目的在于提供一种进行多相时钟的偏斜调整和占空比校正的时钟校正装置及时钟校正方法，能够不受占空比校正的影响而进行多相时钟的偏斜调整。

技术方案

用于解决上述课题的本发明构成为包括以下所示的技术特征或者发明具体事项。

即，根据一个观点的本发明是一种可进行输入时钟的偏斜调整和占空比校正并输出输出时钟的时钟校正装置。所述时钟校正装置具备：校正电路，其通过模拟控制来进行所述输入时钟的偏斜调整，并且接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正，所述模拟控制使用基于所述输出时钟与参考时钟之间的相位差的偏斜调整信号；偏斜检测电路，其接收所述输出时钟和所述参考时钟，并在仅所述参考时钟处于预定的状态(例如，“H(高电平)”)时，输出成为所述预定的状态(例如，“H(高电平)”)的检测信号；积分电路，其对所述检测信号进行积分而生成第一电压信号；以及比较器，其对所述第一电压信号和第一参考信号进行比较，并基于该比较结果生成所述偏斜调整信号。

所述时钟校正装置可包括封装电路。所述积分电路可基于来自所述封装电路的指示，不对所述检测信号进行积分，而对所述输出时钟进行积分并生成第二电压信号。所述比较器可不对所述第一电压信号和所述第一参考信号进行比较，而对所述第二电压信号和第二参考信号进行比较并生成校正完成信号。所述封装电路可改变所述占空比控制信号的值，直至所述校正完成信号达到预定值为止。

此外，根据另一个观点的本发明是一种进行彼此具有预定的相位差的多相时钟的偏斜调整和占空比校正的多相时钟校正装置。所述多相时钟校正装置可具备：多级连接的多个校正电路，所述多个校正电路的各个校正电路通过模拟控制来进行输入时钟的偏斜调整，并且接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正，所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号。此外，多相时钟校正装置可具备：偏斜检测电路，其接收所述多个校正电路中的一个校正电路的所述输出时钟、以及作为所述参考时钟的所述一个校正电路的前级的所述校正电路的所述输出时钟，并在仅所述参考时钟处于预定的状态(例如，“H(高电平)”)时，输出成为所述预定的状态(例如，“H(高电平)”)的检测信号；积分电路，其对所述检测信号进行积分而生成第一电压信号；以及比较器，其对所述第一电压信号和第一参考信号进行比较来生成所述一个校正电路的所述偏斜调整信号。

多相时钟校正装置可包含封装电路。所述积分电路可基于来自所述封装电路的指示，不对所述检测信号进行积分，而对所述多个校正电路中的预定的级的校正电路的所述输出时钟进行积分并生成第二电压信号。此外，所述比较器可不对所述第一电压信号和所述第一参考信号进行比较，而对所述第二电压信号和第二参考信号进行比较并生成所述预定的级的校正电路的校正完成信号。另外，所述封装电路可改变所述任意的级的校正电路的所述占空比控制信号的值，直至所述预定的级的校正电路的所述校正完成信号达到预定值为止。

此外，根据另一个观点的本发明是一种包含多级连接的多个校正电路的多相时钟校正装置中的多相时钟的时钟校正方法。该时钟校正方法可包括：通过模拟控制来进行输入时钟的偏斜调整的步骤，所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号；以及接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正的步骤。所述偏斜调整的步骤包括：接收所述多个校正电路中的一个校正电路的所述输出时钟、以及成为所述参考时钟的所述一级校正电路的前级的所述校正电路的所述输出时钟，并在仅所述参考时钟处于预定的状态(例如，“H(高电平)”)时，输出成为预定的状态(例如，“H(高电平)”)的检测信号的步骤；对所述检测信号进行积分而生成第一电压信号的步骤；以及比较所述第一电压信号和第一参考信号并生成所述一个校正电路的所述偏斜调整信号的步骤。

所述占空比校正的步骤包括：对所述多个校正电路中的预定的级的校正电路的所述输出时钟进行积分并生成第二电压信号的步骤；对所述第二电压信号和第二参考信号进行比较并生成所述预定的级的校正电路的校正完成信号的步骤；以及改变所述预定的级的校正电路的所述占空比控制信号的值，直至所述任意的级的校正电路的所述校正完成信号达到预定值为止的步骤。

技术效果

根据本发明的时钟校正装置及时钟校正方法，能够不受占空比校正的影响而进行多相时钟的偏斜调整。

通过参照附图对本发明的实施方式进行说明，可清楚了解本发明的其它技术特征、目的、及作用效果或优点。

附图说明

图1是用于说明本发明的一个实施方式的多相时钟校正装置的框图。

图2是用于说明本发明的一个实施方式的多相时钟校正装置所包含的校正处理电路的框图。

图3是用于说明本发明的一个实施方式的多相时钟校正装置的校正处理电路所包含的校正电路的电路图。

图4A是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK的占空比校正的波形图。

图4B是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK之间的偏斜调整的波形图。

图5A是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_0的占空比校正的框图。

图5B是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_180的占空比校正的框图。

图5C是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_90的占空比校正以及偏斜调整的框图。

图5D是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_270的占空比校正以及偏斜调整的框图。

图6是用于说明本发明的一个实施方式的多相时钟校正装置的校正处理电路所包含的偏斜检测电路的动作的图。

图7A是用于说明本发明的一个实施方式的多相时钟校正方法的流程图。

图7B是对本发明的一个实施方式的多相时钟校正方法中时钟CLK_0的占空比校正进行说明的流程图。

图7C是对本发明的一个实施方式的多相时钟校正方法中时钟CLK_180的占空比校正进行说明的流程图。

图7D是对本发明的一个实施方式的多相时钟校正方法中时钟CLK_90的占空比校正进行说明的流程图。

图7E是对本发明的一个实施方式的多相时钟校正方法中时钟CLK_270的占空比校正进行说明的流程图。

图8是示出用于说明本发明的一个实施方式的多相时钟校正装置所进行的占空比校正例的各处的波形的图。

图9A是示出进行本发明的偏斜调整前的各处的波形的图。

图9B是示出用于说明本发明的一个实施方式的多相时钟校正装置所进行的偏斜调整例的各处的波形的图。

符号说明

1 多相时钟校正装置

10 校正处理电路

11 校正电路

111、112、113、114 晶体管

115 开关

116 反相器

117 电容器

118 反相器

12 偏斜检测电路

13、13A、13B、13C 开关

14 积分电路

15 可变电源

16 比较器

17、17A、17B、17C 开关

20 封装电路

具体实施方式

以下，参照附图对本发明的实施方式进行说明。但是，以下所说明的实施方式只是示例，并无意排除以下未明示的各种变形或技术应用。本发明可以在不脱离其主旨的范围内进行各种变形(例如，对各实施方式进行组合等)而实施。另外，在以下的附图记载中，对相同或者类似的部分标记表示有相同或者类似的符号。附图是示意性的，并不一定与实际的尺寸或比例等一致。在附图之间，也含有相互的尺寸关系或比例不同的部分。

图1是示出本发明的一个实施方式的多相时钟校正装置的一例的框图。如该图所示，多相时钟校正装置1构成为包括校正处理电路10、和与该校正处理电路10连接的封装(Wrapper)电路20。

校正处理电路10是并行或并列地进行构成多相时钟的各个时钟CLK之间的偏斜和各个时钟CLK的占空比的校正，并输出该校正后的多相时钟的电路。此外，校正处理电路10在预定的条件下将校正完成信号输出到封装电路20。在本例中，校正处理电路10是由已知的元件所构成的电路。详细情况将在后面说明。

封装电路20是接收从校正处理电路10输出的校正完成信号，并进行预定的处理的电路。封装电路20典型的为接口电路，但并不限于此。在本例中，封装电路20包括用于控制校正处理电路10的动作的控制电路。此外，封装电路20是由已知的数字元件所构成的数字电路。

图2是示出本发明的一个实施方式的多相时钟校正装置的校正处理电路的一例的框图。如该图所示，校正处理电路10例如包括：校正部UNIT_0、校正部UNIT_90、校正部UNIT_180和校正部UNIT_270，并将它们多级地进行连接。应予说明，以下，以多相时钟为由时钟CLK_0、时钟CLK_90、时钟CLK_180和时钟CLK_270这四个时钟CLK构成进行说明。

校正部UNIT_0对时钟CLK_0进行占空比校正。也就是说，校正部UNIT_0接收作为校正前的时钟CLK_0的输入时钟IN_0，并输出作为占空比校正后的时钟CLK_0的输出时钟OUT_0。此外，校正部UNIT_0从封装电路20接收用于校正输入时钟IN_0的占空比的占空比控制信号DUTY_0。

校正部UNIT_90对时钟CLK_90进行偏斜调整和占空比校正。也就是说，校正部UNIT_90接收作为校正前的时钟CLK_90的输入时钟IN_90，并输出作为偏斜调整和占空比校正后的时钟CLK_90的输出时钟OUT_90。另外，校正部UNIT_90从校正部UNIT_0接收输出时钟OUT_0，并从校正部UNIT_270接收输出时钟OUT_270。进一步地，校正部UNIT_90从封装电路20接收用于校正输入时钟IN_90的占空比的占空比控制信号DUTY_90和用于切换该校正部UNIT_90的动作模式的比较模式信号CM90。另外，校正部UNIT_90向封装电路20输出报告时钟CLK_0的占空比校正完成的校正完成信号CD1和报告时钟CLK_270的占空比校正完成的校正完成信号CD4。

校正部UNIT_180对时钟CLK_180进行占空比校正。也就是说，校正部UNIT_180接收作为校正前的时钟CLK_180的输入时钟IN_180，并输出作为占空比校正后的时钟CLK_180的输出时钟OUT_180。此外，校正部UNIT_180从封装电路20接收用于校正输入时钟IN_180的占空比的占空比控制信号DUTY_180。

校正部UNIT_270对时钟CLK_270进行偏斜调整和占空比校正。也就是说，校正部UNIT_270接收作为校正前的时钟CLK_270的输入时钟IN_270，并输出作为偏斜调整和占空比校正后的时钟CLK_270的输出时钟OUT_270。另外，校正部UNIT_270从校正部UNIT_90接收输出时钟OUT_90，并从校正部UNIT_180接收输出时钟OUT_180。进一步地，校正部UNIT_270从封装电路20接收用于校正输入时钟IN_270的占空比的占空比控制信号DUTY_270和用于切换该校正部UNIT_270的动作模式的比较模式信号CM270。另外，校正部UNIT_270向封装电路20输出报告时钟CLK_180的占空比校正完成的校正完成信号CD2和报告时钟CLK_90的占空比校正完成的校正完成信号CD3。

图3是示出本发明的一个实施方式的多相时钟校正装置的校正处理电路所包含的校正电路的一例的电路图。如该图所示，校正电路11包括晶体管111、晶体管112、晶体管113、多个晶体管114、多个开关115、反相器116、电容器117以及反相器118。应予说明，校正电路11分别设置在校正部UNIT_0、校正部UNIT_90、校正部UNIT_180和校正部UNIT_270。

晶体管111例如是P沟道MOSFET，其栅极端子与晶体管112的栅极端子连接，其源极端子与电源连接，其漏极端子与晶体管113的漏极端子和栅极端子连接。此外，校正部UNIT_0和UNIT_180的晶体管111的栅极端子接收预定的恒定电压信号。另一方面，校正部UNIT_90和UNIT_270的晶体管111的栅极端子接收偏斜调整信号SA。

晶体管112例如是P沟道MOSFET，其源极端子与电源连接，其漏极端子与反相器116连接。此外，晶体管112的栅极端子，如上所述与晶体管111的栅极端子连接，因此在校正部UNIT_0和UNIT_180中接收预定的恒定电压信号，在校正部UNIT_90和UNIT_270中接收偏斜调整信号SA。由此，晶体管112根据在栅极端子接收的预定的恒定电压信号或偏斜调整信号SA，来将在漏极端子流通的电流作为电源电流输出到反相器116。

晶体管113例如是N沟道MOSFET，其栅极端子经由各个开关115与各个晶体管114的栅极端子连接，其源极端子接地。另外，晶体管113的漏极端子和栅极端子，如上所述与晶体管111的漏极端子连接。由此，晶体管113的漏极端子和栅极端子根据晶体管111的栅极端子所接收的预定的恒定电压信号或偏斜调整信号SA，来接收在该晶体管111的漏极端子流通的电流。

为了改变作为电源电流输出到反相器116的电流的值，晶体管114可以设置预定数量。在本例中，如图所示，例如，设置有4个晶体管114[1]～114[4]。各个晶体管114例如是N沟道MOSFET，其漏极端子与反相器116连接，其源极端子接地。另外，各个晶体管114的栅极端子，如上所述经由各个开关115与晶体管113的栅极端子连接。由此，晶体管114与晶体管113构成多级式电流镜电路。因此，晶体管114根据动作的晶体管114的数量来使在晶体管113的漏极端子流通的电流值倍增，并作为电源电流从漏极端子输出到反相器116。

开关115与晶体管114对应设置。因此，在本例中，设置有4个开关115[1]～115[4]。各个开关115分别连接于晶体管113的栅极端子与对应的晶体管114的栅极端子之间，并通过变为开启来使对应的晶体管114动作。应予说明，开关115根据来自封装电路20的占空比控制信号DUTY而被控制开启/关闭。

反相器116接收输入时钟IN，使该输入时钟IN的波形根据作为电源电流而从晶体管112和晶体管114接收的电流的值来改变并进行反转，从而生成并输出内部调整波形VA。

反相器118接收由电容器117根据在晶体管112和晶体管114流通的电流调整上升时间而得到的内部调整波形VA，并输出使该内部调整波形VA反转而生成的输出时钟OUT。

图4A是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK的占空比校正的波形图。也就是说，该图示出在校正电路11中，从反相器116输出的内部调整波形VA和从反相器118输出的输出时钟OUT的波形。

内部调整波形VA的下降沿的偏斜根据反相器116作为电源电流从晶体管114接收的电流的值，而如箭头A那样变化。应予说明，该电流的值如上所述根据动作的晶体管114的数量而变化。

输出时钟OUT的占空比根据内部调整波形VA的下降沿的偏斜的变化而进行变化。这是由于反相器118所输出的输出时钟OUT在内部调整波形VA的电位为图示的阈值以上的电位时，成为“L(低电平)”，并在内部调整波形VA的电位为小于该阈值的电位时，成为“H(高电平)”。如此一来，校正电路11能够对时钟CLK进行占空比校正。

图4B是用于说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK之间的偏斜调整的波形图。该图与图4A的情况相同，示出在校正电路11中，从反相器116输出的内部调整波形VA和从反相器118输出的输出时钟OUT的波形。应予说明，图4B示出了在晶体管111的栅极端子接收到偏斜调整信号SA的情况，即校正部UNIT_90和UNIT_270中的波形图。

内部调整波形VA的上升沿和下降沿的偏斜通过使反相器116作为电源电流而从晶体管112和晶体管114接收的电流的值同时改变，来如箭头B1和B2所示那样同时变化。应予说明，反相器116作为电源电流而从晶体管112和晶体管114接收的电流的值是通过使偏斜调整信号SA变化而同时改变的。

输出时钟OUT的相位通过内部调整波形VA的上升沿和下降沿同时变化而进行变化。这是由于反相器118所输出的输出时钟OUT，如上所述在内部调整波形VA的电位为图示的阈值以上的电位时，成为“L(低电平)”，并在内部调整波形VA的电位为小于该阈值的电位时，成为“H(高电平)”。如此一来，在多相时钟校正装置1中，能够进行时钟CLK之间的偏斜调整。

图5A是说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_0的占空比校正的图。为方便说明，在该图中仅示出了校正部UNIT_0和UNIT_90的构成。

校正部UNIT_0例如包括校正电路11。校正电路11接收输入时钟IN_0和占空比控制信号DUTY_0，并对该输入时钟IN_0的占空比进行校正，而输出输出时钟OUT_0。

另一方面，校正部UNIT_90构成为包括例如校正电路11、偏斜检测电路12、开关13、积分电路14、可变电源15、比较器16和开关17。

校正电路11接收输入时钟IN_90、占空比控制信号DUTY_90以及偏斜调整信号SA_90，对该输入时钟IN_90的占空比进行校正并进行偏斜调整，而输出输出时钟OUT_90。

偏斜检测电路12接收输出时钟OUT_0和输出时钟OUT_90,并输出检测信号DET_0-90。应予说明，检测信号DET_0-90是由图6所示的逻辑电路生成，例如，在仅输出时钟OUT_0为“H(高电平)”时，检测信号DET_0-90为“H(高电平)”，在其它情况下，检测信号DET_0-90为“L(低电平)”。

返回到图5A，开关13构成为包括例如开关13A、开关13B和开关13C。开关13基于来自封装电路20的比较模式信号CM90的内容，来使任意一个开关开启。具体而言，在比较模式信号CM90指示校正部UNIT_90在正常模式下动作时，开关13A为开启，因此积分电路14接收来自偏斜检测电路12的检测信号DET_0-90。另外，在比较模式信号CM90指示校正部UNIT_90在比较模式下动作，并指示对时钟CLK_0占空比校正时，开关13B为开启，因此积分电路14接收输出时钟OUT_0。进一步地，在比较模式信号CM90指示校正部UNIT_90在比较模式下动作，并指示对时钟CLK_270占空比校正时，开关13C为开启，因此积分电路14接收输出时钟OUT_270。

积分电路14对输入的信号进行积分，生成经平滑处理的电压信号并输出到比较器16的-(负)输入端子。

在比较模式信号CM90指示校正部UNIT_90在正常模式下动作时，可变电源15生成第一参考信号并输出到比较器16的+(正)输入端子。另一方面，在比较模式信号CM90指示校正部UNIT_90在比较模式下动作时，可变电源15生成第二参考信号并输出到比较器16的+输入端子。

比较器16将从积分电路14提供的电压信号与从可变电源15提供的第一参考信号或第二参考信号进行比较，并输出比较结果。

开关17构成为包括例如开关17A、开关17B和开关17C。开关17基于来自封装电路20的比较模式信号CM90的内容，来使任意一个开关开启。具体而言，在比较模式信号CM90指示校正部UNIT_90在正常模式下动作时，开关17A为开启，因此比较器16向校正电路11输出偏斜调整信号SA_90。另外，在比较模式信号CM90指示校正部UNIT_90在比较模式下动作，并指示对时钟CLK_0占空比校正时，开关17B为开启，因此比较器16向封装电路20输出校正完成信号CD1。进一步地，在比较模式信号CM90指示校正部UNIT_90在比较模式下动作，并指示对时钟CLK_270占空比校正时，开关17C为开启，因此比较器16向封装电路20输出校正完成信号CD4。

在使用了如上所述构成的校正部UNIT_0和UNIT_90的时钟CLK_0的占空比校正中，首先，将用于指示校正部UNIT_90在比较模式下动作并指示对时钟CLK_0占空比校正的比较模式信号CM90从封装电路20输出到校正部UNIT_90。由此，在开关13中，开关13B为开启，在开关17中，开关17B为开启。另外，可变电源15生成第二参考信号并输出到比较器16的+输入端子。

基于以上所述，校正部UNIT_90的积分电路14接收输出时钟OUT_0，对该输出时钟OUT_0进行积分而生成经平滑处理的电压信号并输出到比较器16的-输入端子。

在此，设各个时钟CLK的占空比的设定值为50％。在这种情况下，若输出时钟OUT_0也如设定值一样，则由积分电路14生成的电压信号的电位成为1/2vdd(vdd为电源电压)。因此，由可变电源15生成的第二参考信号设为1/2vdd，由积分电路14生成的电压信号与该第二参考信号的比较在比较器16中进行。

在比较器16中进行上述比较的期间，封装电路20数字式地改变输出到校正部UNIT_0的校正电路11的占空比控制信号DUTY_0的值。由此，图3所示的多个晶体管114中动作的晶体管114的数量发生变化，因此反相器116作为电源电流而从晶体管114的漏极端子接收的电流的值变化。也就是说，该电流的值根据使用了占空比控制信号DUTY_0的封装电路20所进行的数字控制而变化。

如利用图4A所说明的那样，通过改变反相器116作为电源电流而从晶体管114的漏极端子接收的电流的值，输出时钟OUT_0的占空比发生变化。并且，在使输出时钟OUT_0的占空比变化的过程中，若输出时钟OUT_0的占空比成为作为设定值的50％，则由积分电路14生成的电压信号成为1/2vdd。因此，在比较器16中，来自积分电路14的电压信号与第二参考信号一致，将表示时钟CLK_0的占空比校正已完成的意思的校正完成信号CD1输出到封装电路20。由此，封装电路20固定占空比控制信号DUTY_0的值并输出到校正部UNIT_0的校正电路11，使输出时钟OUT_0的占空比维持在50％。至此，使用了数字控制的时钟CLK_0的占空比校正完成。

图5B是说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_180的占空比校正例的图。为方便说明，在该图中仅示出了校正部UNIT_180和UNIT_270的构成。

校正部UNIT_180具有与校正部UNIT_0相同的构成，构成为包括校正电路11。校正电路11接收输入时钟IN_180和占空比控制信号DUTY_180，并对该输入时钟IN_180的占空比进行校正，而输出输出时钟OUT_180。

校正部UNIT_270具有与校正部UNIT_90相同的构成，构成为包括例如校正电路11、偏斜检测电路12、开关13、积分电路14、可变电路15、比较器16和开关17。

校正电路11接收输入时钟IN_270、占空比控制信号DUTY_270以及偏斜调整信号SA_270，对该输入时钟IN_270的占空比进行校正并进行偏斜调整，而输出输出时钟OUT_270。

偏斜检测电路12接收输出时钟OUT_180和输出时钟OUT_270,并输出检测信号DET_180-270。应予说明，在仅输出时钟OUT_180为“H(高电平)”时，检测信号DET_180-270为“H(高电平)”，在其它情况下，检测信号DET_180-270为“L(低电平)”。

开关13基于来自封装电路20的比较模式信号CM270的内容，来使任意一个开关开启。具体而言，在来自封装电路20的比较模式信号CM270指示校正部UNIT_270在正常模式下动作时，开关13A为开启，因此积分电路14接收来自偏斜检测电路12的检测信号DET_180-270。另外，在比较模式信号CM270指示校正部UNIT_270在比较模式下动作，并指示对时钟CLK_180占空比校正时，开关13B为开启，因此积分电路14接收输出时钟OUT_180。进一步地，在比较模式信号CM270指示校正部UNIT_270在比较模式下动作，并指示对时钟CLK_90占空比校正时，开关13C为开启，因此积分电路14接收输出时钟OUT_90。

在比较模式信号CM270指示校正部UNIT_270在正常模式下动作时，可变电源15生成第一参考信号并输出到比较器16的+输入端子。另一方面，在比较模式信号CM270指示校正部UNIT_270在比较模式下动作时，可变电源15生成第二参考信号并输出到比较器16的+输入端子。

开关17基于来自封装电路20的比较模式信号CM270的内容，来使任意一个开关开启。在比较模式信号CM270指示校正部UNIT_270在正常模式下动作时，开关17A为开启，因此比较器16向校正电路11输出偏斜调整信号SA_270。另外，在比较模式信号CM270指示校正部UNIT_270在比较模式下动作，并指示对时钟CLK_180占空比校正时，开关17B为开启，因此比较器16向封装电路20输出校正完成信号CD2。进一步地，在比较模式信号CM270指示校正部UNIT_270在比较模式下动作，并指示对时钟CLK_90占空比校正时，开关17C为开启，因此比较器16向封装电路20输出校正完成信号CD3。

在使用了如上所述构成的校正部UNIT_180和UNIT_270的时钟CLK_180的占空比校正中，首先，将用于指示校正部UNIT_270在比较模式下动作并指示对时钟CLK_180占空比校正的比较模式信号CM270从封装电路20输出到校正部UNIT_270。由此，开关13中，开关13B为开启，开关17中，开关17B为开启。另外，可变电源15生成第二参考信号并输出到比较器16的+输入端子。

基于以上所述，校正部UNIT_270的积分电路14接收输出时钟OUT_180，对该输出时钟OUT_180进行积分而生成经平滑处理的电压信号并输出到比较器16的-输入端子。

并且，在比较器16中，在进行由积分电路14生成的电压信号与第二参考信号的比较时，封装电路20改变输出到校正部UNIT_180的校正电路11的占空比控制信号DUTY_180的值。由此，输出时钟OUT_180的占空比发生变化。

若输出时钟OUT_180的占空比成为作为设定值的50％，则来自积分电路14的电压信号与第二参考信号一致，因此比较器16输出表示时钟CLK_180的占空比校正已完成的意思的校正完成信号CD2，并输出到封装电路20。由此，封装电路20固定占空比控制信号DUTY_180的值并输出到校正部UNIT_180的校正电路11，使输出时钟OUT_180的占空比维持在50％。至此，使用了数字控制的时钟CLK_180的占空比校正完成。

图5C是说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_90的占空比校正及偏斜调整例的图。为方便说明，在该图中示出了上述的校正部UNIT_90和UNIT_270的构成。

先对时钟CLK_90的占空比校正进行说明。在时钟CLK_90的占空比校正中，首先，将用于指示校正部UNIT_270在比较模式下动作并指示对时钟CLK_90占空比校正的比较模式信号CM270从封装电路20输出到校正部UNIT_270。由此，开关13中，开关13C为开启，开关17中，开关17C为开启。另外，可变电源15生成第二参考信号并输出到比较器16的+输入端子。

基于以上所述，校正部UNIT_270的积分电路14接收输出时钟OUT_90，对该输出时钟OUT_90进行积分而生成经平滑处理的电压信号并输出到比较器16的-输入端子。

并且，在比较器16中，在进行由积分电路14生成的电压信号与第二参考信号的比较时，封装电路20改变输出到校正部UNIT_90的校正电路11的占空比控制信号DUTY_90的值。由此，输出时钟OUT_90的占空比发生变化。

若输出时钟OUT_90的占空比成为作为设定值的50％，则来自积分电路14的电压信号与第二参考信号一致，因此比较器16输出表示时钟CLK_90的占空比校正已完成的意思的校正完成信号CD3，并输出到封装电路20。由此，封装电路20固定占空比控制信号DUTY_90的值并输出到校正部UNIT_90的校正电路11，使输出时钟OUT_90的占空比维持在50％。至此，使用了数字控制的时钟CLK_90的占空比校正完成。

接着，对时钟CLK_90的偏斜调整进行说明。在时钟CLK_90的偏斜调整中，首先，将指示校正部UNIT_90在正常模式下动作的比较模式信号CM90从封装电路20输出到校正部UNIT_90。由此，开关13中，开关13A为开启，开关17中，开关17A为开启。另外，可变电源15生成第一参考信号并输出到比较器16的+输入端子。

基于以上所述，校正部UNIT_90的积分电路14接收由偏斜检测电路12生成的检测信号DET_0-90，对该检测信号DET_0-90进行积分而生成经平滑处理的电压信号并输出到比较器16的-输入端子。

在此，在输出时钟OUT_90相对于输出时钟OUT_0的相位差为理想的90度时，由偏斜检测电路12生成的检测信号DET_0-90的占空比成为25％。因此，在输出时钟OUT_90相对于输出时钟OUT_0的相位差为理想值时，由积分电路14生成的电压信号的电位成为1/4vdd。基于这一点，由可变电源15生成的第一参考信号设为1/4vdd，由积分电路14生成的电压信号与该第一参考信号的比较在比较器16中进行。并且，比较器16将该比较结果作为偏斜调整信号SA而输出到校正电路11，因此构成模拟负反馈回路。

在校正电路11中，根据偏斜调整信号SA的值的变化，晶体管112的漏极端子作为电源电流而向反相器116输出的电流的值与晶体管114的漏极端子作为电源电流而向反相器116输出的电流的值同时发生变化，因此如利用图4B所说明的那样，输出时钟OUT_90的相位发生变化。并且，由于如上所述构成有模拟负反馈回路，因此利用模拟控制对输出时钟OUT_90进行偏斜调整，将输出时钟OUT_90相对于输出时钟OUT_0的相位差调整为作为理想值的90度。

应予说明，输出时钟OUT_90的偏斜调整可以与上述的输出时钟OUT_90的占空比校正同时进行。另外，输出时钟OUT_90的偏斜调整也可以与时钟CLK_180的占空比校正同时进行。

图5D是说明本发明的一个实施方式的多相时钟校正装置中的时钟CLK_270的占空比校正及偏斜调整例的图。为方便说明，在该图中仅示出了上述的校正部UNIT_270和UNIT_90的构成。

先对时钟CLK_270的占空比校正进行说明。在时钟CLK_270的占空比校正中，首先，将用于指示校正部UNIT_90在比较模式下动作并指示对时钟CLK_270占空比校正的比较模式信号CM90从封装电路20输出到校正部UNIT_90。由此，开关13中，开关13C为开启，开关17中，开关17C为开启。另外，可变电源15生成第二参考信号并输出到比较器16的+输入端子。

基于以上所述，校正部UNIT_90的积分电路14接收输出时钟OUT_270，对该输出时钟OUT_270进行积分而生成经平滑处理的电压信号并输出到比较器16的-输入端子。

并且，在比较器16中，在进行由积分电路14生成的电压信号与第二参考信号的比较时，封装电路20改变发送到校正部UNIT_270的校正电路11的占空比控制信号DUTY_270的值。由此，输出时钟OUT_270的占空比发生变化。

若输出时钟OUT_270的占空比成为作为设定值的50％，则来自积分电路14的电压信号与第二参考信号一致，因此比较器16输出表示时钟CLK_270的占空比校正已完成的意思的校正完成信号CD4，并输出到封装电路20。由此，封装电路20固定占空比控制信号DUTY_270的值并发送到校正部UNIT_270的校正电路11，使输出时钟OUT_270的占空比维持在50％。至此，使用了数字控制的时钟CLK_270的占空比校正完成。

接着，对时钟CLK_270的偏斜调整进行说明。在时钟CLK_270的偏斜调整中，首先，将指示校正部UNIT_270在正常模式下动作的比较模式信号CM270从封装电路20输出到校正部UNIT_270。由此，开关13中，开关13A为开启，开关17中，开关17A为开启。另外，可变电源15生成第一参考信号并输出到比较器16的+输入端子。

基于以上所述，校正部UNIT_270的积分电路14接收由偏斜检测电路12生成的检测信号DET_180-270，对该检测信号DET_180-270进行积分而生成经平滑处理的电压信号并输出到比较器16的-输入端子。

比较器16进行由积分电路14生成的电压信号与第一参考信号的比较，并将该比较结果作为偏斜调整信号SA输出到校正电路11，因此构成模拟负反馈回路。

在校正电路11中，根据偏斜调整信号SA的值的变化，输出时钟OUT_270的相位发生变化。并且，由于如上所述构成有模拟负反馈回路，因此利用模拟控制对输出时钟OUT_270进行偏斜调整，将输出时钟OUT_270相对于输出时钟OUT_180的相位差调整为作为理想值的90度。

应予说明，输出时钟OUT_270的偏斜调整可以与上述的输出时钟OUT_270的占空比校正同时进行。另外，输出时钟OUT_270的偏斜调整也可以与时钟CLK_0的占空比校正同时进行。

图7A至图7E是说明本发明的一个实施方式的多相时钟校正方法的流程图。上述时钟校正方法是利用多相时钟校正装置1执行的处理。

首先，如图7A所示，封装电路20使校正处理电路10在正常模式下动作(S701)。正常模式是指利用校正部UNIT_90对时钟CLK_90进行偏斜调整，并利用校正部UNIT_270对时钟CLK_270进行偏斜调整的模式。在这种情况下，不进行时钟CLK_0、时钟CLK_90、时钟CLK_180和时钟CLK_270的占空比校正。应予说明，正常模式是通过封装电路20向校正部UNIT_90输出指示在正常模式下动作的比较模式信号CM90，并向校正部UNIT_270输出指示在正常模式下动作的比较模式信号CM270来设定的。

接着，封装电路20判断是否被未图示的其它的电路等要求执行对时钟CLK_0、时钟CLK_90、时钟CLK_180和时钟CLK_270进行占空比校正的校准模式(S702)。在判断为未被要求执行校准模式时(S702中为“否”时)，封装电路20维持正常模式。另一方面，在判断为被要求执行校准模式时(S702中为“是”时)，封装电路20对时钟CLK_0进行占空比校正(S703)。

在时钟CLK_0的占空比校正中，如图7B所示，首先，封装电路20将用于指示校正部UNIT_90在比较模式下动作并指示对时钟CLK_0占空比校正的比较模式信号CM90输出到校正部UNIT_90(S7031)。

接着，封装电路20将向校正部UNIT_0输出的占空比控制信号DUTY_0的值变更为设定值(S7032)。具体而言，封装电路20在校准模式开始后，初次的S7032中，将占空比控制信号DUTY_0的值变更为预先设定的设定值，并在第二次以后的S7032中，将占空比控制信号DUTY_0的值变更为在后述的S7034中所设定的设定值。封装电路20接下来判断是否从校正部UNIT_90接收到表示时钟CLK_0的占空比校正完成的校正完成信号CD1(S7033)。在封装电路20判断为接收到校正完成信号CD1时(S7033中为“是”时)，结束时钟CLK_0的占空比校正，并移至图7A的S704。另一方面，在封装电路20未接收到校正完成信号CD1时(S7033中为“否”时)，变更占空比控制信号DUTY_0的设定值(S7034)，返回到S7032的处理。

接着，封装电路20如图7A所示进行时钟CLK_180的占空比校正(S704)。在时钟CLK_180的占空比校正中，如图7C所示，首先，封装电路20将用于指示校正部UNIT_270在比较模式下动作并指示对时钟CLK_180占空比校正的比较模式信号CM270输出到校正部UNIT_270(S7041)。

接着，封装电路20将向校正部UNIT_180输出的占空比控制信号DUTY_180的值变更为设定值(S7042)。也就是说，封装电路20在校准模式开始后，初次的S7042中，将占空比控制信号DUTY_180的值变更为预先设定的设定值，并在第二次以后的S7042中，将占空比控制信号DUTY_180的值变更为在后述的S7044中所设定的设定值。然后，封装电路20判断是否从校正部UNIT_270接收到表示时钟CLK_180的占空比校正完成的校正完成信号CD2(S7043)。在封装电路20判断为接收到校正完成信号CD2时(S7043中为“是”时)，结束时钟CLK_180的占空比校正，并移至图7A的S705。另一方面，在封装电路20判断为未接收到校正完成信号CD2时(S7043中为“否”时)，变更占空比控制信号DUTY_180的设定值(S7044)，返回到S7042的处理。

接着，封装电路20如图7A所示进行时钟CLK_90的占空比校正(S705)。在时钟CLK_90的占空比校正中，如图7D所示，首先，封装电路20将用于指示校正部UNIT_270在比较模式下动作并指示对时钟CLK_90占空比校正的比较模式信号CM270输出到校正部UNIT_270(S7051)。在这种情况下，由于比较模式信号CM90保持指示校正部UNIT_90在正常模式下动作的状态，因此在校正部UNIT_90中继续进行时钟CLK_90的偏斜调整。

接着，封装电路20将向校正部UNIT_90输出的占空比控制信号DUTY_90的值变更为设定值(S7052)。也就是说，封装电路20在校准模式开始后，初次的S7052中，将占空比控制信号DUTY_90的值变更为预先设定的设定值，并在第二次以后的S7052中，将占空比控制信号DUTY_90的值变更为在后述的S7054中所设定的设定值。然后，封装电路20判断是否从校正部UNIT_270接收到表示时钟CLK_90的占空比校正完成的校正完成信号CD3(S7053)。在封装电路20接收到校正完成信号CD3时(S7053中为“是”时)，结束时钟CLK_90的占空比校正，并移至图7A的S706。另一方面，在封装电路20未接收到校正完成信号CD3时(S7053中为“否”时)，变更占空比控制信号DUTY_90的设定值(S7054)，返回到S7052的处理。

接着，封装电路20如图7A所示进行时钟CLK_270的占空比校正(S706)。在时钟CLK_270的占空比校正中，如图7E所示，首先，封装电路20将用于指示校正部UNIT_270在正常模式下动作的比较模式信号CM270输出到校正部UNIT_270，并将用于指示校正部UNIT_90在比较模式下动作并指示对时钟CLK_270占空比校正的比较模式信号CM90输出到校正部UNIT_90(S7061)。应予说明，如此一来，在校正部UNIT_270中还进行时钟CLK_270的偏斜调整。

接着，封装电路20将向校正部UNIT_270输出的占空比控制信号DUTY_270的值变更为设定值(S7062)。也就是说，封装电路20在校准模式开始后，初次的S7062中，将占空比控制信号DUTY_270的值变更为预先设定的设定值，并在第二次以后的S7062中，将占空比控制信号DUTY_270的值变更为在后述的S7064中所设定的设定值。然后，封装电路20判断是否从校正部UNIT_90接收到表示时钟CLK_270的占空比校正完成的校正完成信号CD4(S7063)。在封装电路20接收到校正完成信号CD4时(S7063中为“是”时)，返回到图7A的S701，使校正处理电路10在正常模式下动作。另一方面，在封装电路20未接收到校正完成信号CD4时(S7063中为“否”时)，变更占空比控制信号DUTY_270的设定值(S7064)，返回到S7062。

图8是示出用于说明本发明的一个实施方式的多相时钟校正装置中的占空比校正例的各处的波形的图。在该图中，为了说明时钟CLK_0的占空比校正例，示出有校正部UNIT_0中的输入时钟IN_0、内部调整波形VA以及输出时钟OUT_0。

在图8中，输入时钟IN_0产生了占空比误差，成为大于作为设定值的50％的占空比。

因此，在多相时钟校正装置1中，通过改变从封装电路20输出到校正部UNIT_0的占空比控制信号DUTY_0的值，来使校正部UNIT_0内的内部调整波形VA的下降沿如图所示变化为所期望的斜率。并且，多相时钟校正装置1通过校正部UNIT_0使该内部调整波形VA反转，而输出完成了占空比校正的输出时钟OUT_0。

图9A和图9B是示出用于说明本发明的一个实施方式的多相时钟校正装置中的偏斜调整例的各处的波形的图，图9A表示未进行本发明的校正的情况，图9B表示进行了本发明的校正的情况。在该图中，为了说明时钟CLK_90和时钟CLK_270的偏斜调整例，示出有校正部UNIT_0中的输入时钟IN_0和输出时钟OUT_0、校正部UNIT_90中的输入时钟IN_90和输出时钟OUT_90、校正部UNIT_180中的输入时钟IN_180和输出时钟OUT_180、校正部UNIT_270中的输入时钟IN_270和输出时钟OUT_270。除此之外，在该图中还示出有从校正部UNIT_90的偏斜检测电路12输出的检测信号DET_0-90和从校正部UNIT_270的偏斜检测电路12输出的检测信号DET_180-270。

在图9A和图9B中，输入时钟IN_0与输入时钟IN_90的相位差小于90度，处于产生偏斜误差的状态。在这种状态下的检测信号DET_0-90如图9A所示，成为25％以下的占空比。

因此，多相时钟校正装置1在校正部UNIT_90中生成基于检测信号DET_0-90的偏斜调整信号SA并发送至校正电路11，由此进行模拟负反馈控制。如此一来，在多相时钟校正装置1中进行输出时钟OUT_90的偏斜调整，如图9B所示，使输出时钟OUT_0与时钟CLK_90的相位差为90度。

另外，在图9A中，输入时钟IN_180与输入时钟IN_270的相位差也小于90度，处于产生偏斜误差的状态。在这种状态下的检测信号DET_180-270如图9A所示，成为25％以下的占空比。

因此，多相时钟校正装置1在校正部UNIT_270中生成基于检测信号DET_180-270的偏斜调整信号SA并发送至校正电路11，由此进行模拟负反馈控制。如此一来，在多相时钟校正装置1中进行输出时钟OUT_270的偏斜调整，如图9B所示，使输出时钟OUT_180与时钟CLK_270的相位差为90度。

上述各实施方式是用于说明本发明的例示，并不旨在将本发明仅限于这些实施方式。就本发明而言，只要不脱离其主旨就可以以各种方式进行实施。

例如，在本说明书所公开的方法中，只要其结果不产生矛盾，则可以将步骤、动作或功能并行实施或按不同的顺序实施。所说明的步骤、动作和功能仅作为示例而提供，在不脱离发明的主旨的范围内，可以将步骤、动作和功能中的几个省略，另外，可以通过相互结合而成为一个，另外，也可以追加其它步骤、动作或功能。

此外，通过多相时钟校正装置1进行偏斜调整和占空比校正的多相时钟不限于4相时钟。在多相时钟校正装置1中可以通过适当地增设校正部UNIT，来进行更多相的时钟的偏斜调整和占空比校正。此时，由可变电源15生成的第一参考信号根据多相时钟的相数而改变。

另外，在本说明书中，虽然公开了各种实施方式，但是，也可以对一个实施方式中的特定的特征(技术事项)进行适当改进，并且追加到其它实施方式中，或者与该其它实施方式中的特定的特征调换，这样的方式也包含在本发明的主旨内。

工业上的可利用性

本发明能够广泛用于半导体集成电路领域。

Claims (6)

1.一种时钟校正装置，其特征在于，具备：

校正电路，其通过模拟控制来进行输入时钟的偏斜调整，并且接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正，所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号；

偏斜检测电路，其接收所述输出时钟和所述参考时钟，并在仅所述参考时钟处于预定的状态时，输出成为所述预定的状态的检测信号；

积分电路，其对所述检测信号进行积分而生成第一电压信号；以及

比较器，其通过对所述第一电压信号和第一参考信号进行比较来生成所述偏斜调整信号。

2.根据权利要求1所述的时钟校正装置，其特征在于，

还具备封装电路，

所述积分电路基于来自所述封装电路的指示，不对所述检测信号进行积分，而对所述输出时钟进行积分并生成第二电压信号，

所述比较器不对所述第一电压信号和所述第一参考信号进行比较，而对所述第二电压信号和第二参考信号进行比较并生成校正完成信号，

所述封装电路改变所述占空比控制信号的值，直至所述校正完成信号达到预定值为止。

3.一种时钟校正装置，为进行彼此具有预定的相位差的多相时钟的偏斜调整和占空比校正的多相时钟校正装置，其特征在于，具备：

多级连接的多个校正电路，所述校正电路通过模拟控制来进行输入时钟的偏斜调整，并且接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正，所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号；

偏斜检测电路，其接收所述多个校正电路中的一个校正电路的所述输出时钟、以及作为所述参考时钟的所述一个校正电路的前级的所述校正电路的所述输出时钟，并在仅所述参考时钟处于预定的状态时，输出成为所述预定的状态的检测信号；

积分电路，其对所述检测信号进行积分而生成第一电压信号；以及

比较器，其通过对所述第一电压信号和第一参考信号进行比较来生成所述一个校正电路的所述偏斜调整信号。

4.根据权利要求3所述的时钟校正装置，其特征在于，

还具备封装电路，

所述积分电路基于来自所述封装电路的指示，不对所述检测信号进行积分，而对所述多个校正电路中的预定的级的校正电路的所述输出时钟进行积分并生成第二电压信号，

所述比较器不对所述第一电压信号和所述第一参考信号进行比较，而对所述第二电压信号和第二参考信号进行比较并生成所述预定的级的校正电路的校正完成信号，

所述封装电路改变所述预定的级的校正电路的所述占空比控制信号的值，直至所述预定的级的校正电路的所述校正完成信号达到预定值为止。

5.一种时钟校正方法，为包含多级连接的多个校正电路的多相时钟校正装置中的多相时钟的时钟校正方法，其特征在于，包括：

通过模拟控制来进行输入时钟的偏斜调整的步骤，所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号；以及

接收占空比控制信号，通过数字控制来进行所述输入时钟的占空比校正的步骤，

所述偏斜调整的步骤包括：

接收所述多个校正电路中的一个校正电路的所述输出时钟、以及成为所述参考时钟的所述一个校正电路的前级的所述校正电路的所述输出时钟，并在仅所述参考时钟处于预定的状态时，输出成为所述预定的状态的检测信号的步骤；

对所述检测信号进行积分而生成第一电压信号的步骤；以及

比较所述第一电压信号和第一参考信号并生成所述一个校正电路的所述偏斜调整信号的步骤。

6.根据权利要求5所述的时钟校正方法，其特征在于，

所述占空比校正的步骤包括：

对所述多个校正电路中的预定的级的校正电路的所述输出时钟进行积分并生成第二电压信号的步骤；

对所述第二电压信号和第二参考信号进行比较并生成所述预定的级的校正电路的校正完成信号的步骤；以及

改变所述预定的级的校正电路的所述占空比控制信号的值，直至所述预定的级的校正电路的所述校正完成信号达到预定值为止的步骤。