JP6783535B2 - クロック補正装置及びクロック補正方法 - Google Patents

Description

本発明は、クロック補正装置及びクロック補正方法に関し、特に、多相クロックのスキューとデューティを調整するためのクロック補正装置及びクロック補正方法に関する。

近年、ＰＯＮ（Passive Optical Network）やタイミングコントローラなどの通信分野における通信データ量は増加し続けている。そのため、当該分野に用いられる半導体集積回路には、一層の高速化が求められている。このような半導体集積回路において、多相クロックは、単相クロックと比較して、クロックスキュー（半導体集積回路の各ノードへのクロックの到達タイミングのずれ。タイミングスキューと呼ばれることもある。以下、「スキュー」という。）が発生してしまう場合があるが、単相クロックでの高速化、及び分配は困難であることから、周波数を下げて、多相化することにより、クロックの変化のタイミングを高速化する手法が、広く使用されている。

多相クロックを使用する半導体集積回路としては、典型的には、送信装置で４相など多相クロックを生成し、該生成した多相クロックを各受信装置にクロック分配回路（CLK Distribution）を用いて分配するものがある。

ここで、多相クロックに含まれるクロック間の位相は、各受信装置などで使用される素子のミスマッチや、当該多相クロックの分配時における帯域不足によりずれを生じる場合がある。特に、高速の多相クロックを、クロック分配回路を用いて各受信装置に分配する場合には、クロック間の位相ずれの発生を避けることが困難となる。

また、多相クロックに含まれるクロック間の位相ずれが生じたままで、位相の補間を行う位相補間回路（Phase Interpolator）に入力した場合には、ジッタトレランスが悪化する。これは、位相補間回路において、多相クロックに含まれるクロック間の位相のずれがジッタに相当するためである。ＰＯＮなどのジッタスペックが厳しい分野においては、上述のジッタトレランスの悪化が大きな問題となる。

以上に基づき、一般にスキュー調整と呼ばれる多相クロックの位相ずれを補正することは、重要なことであるといえる。

また、上述の半導体集積回路においては、多相クロックに含まれる各クロックのデューティも正確である必要がある。デューティが適切でない場合には、半導体集積回路の動作に影響を及ぼすためである。したがって、上述のスキュー調整に加え、チューティ補正を行うことも、重要なことである。

下記特許文献１は、第１のクロックを受けスキュー調整された第２のクロックを生成するスキュー調整回路と、第２クロックを受けてクロック遅延時間がロックされた多相クロックを生成するＤＬＬ（Delay Locked Loop）回路とを備えるクロック生成回路が開示されている。

また、下記特許文献２には、多相クロックのスキュー調整、デューティ補正等を行うクロック調整回路が開示されている。かかるクロック調整回路では、デジタル補正にて、スキュー調整や、デューティ補正等を行う。

特開２００９−４４５７９号公報 国際公開第２００８／０３２７０１号

上述した特許文献１に開示されるクロック生成回路は、スキュー調整回路を有する。しかしながら、該スキュー調整回路は、多相クロックの生成時にスキュー調整を行うものであるため、かかるクロック生成回路によっては、多相クロック間に生じた位相ずれを補正することができない。また、かかるクロック生成回路は、デューティ補正機能を有していないため、デューティ補正を行うことができない。

また、上述した特許文献２に開示されるクロック調整回路は、スキュー調整に加えてデューティ補正も行うことができるものの、スキュー調整及びデューティ補正をいずれもデジタル的に処理することに起因して、スキュー調整後にデューティ補正を行った際に、再び位相ずれを生じてしまうという問題がある。

そこで、本発明は、多相クロックのスキュー調整及びデューティ補正を行うクロック補正装置及びクロック補正方法であって、デューティ補正の影響を受けずに多相クロックのスキュー調整を行うことができるクロック補正装置及びクロック補正方法を提供することを目的とする。

上記課題を解決するための本発明は、以下に示す発明特定事項乃至は技術的特徴を含んで構成される。

すなわち、ある観点に従う発明は、入力クロックのスキュー調整及びデューティ補正を行い出力クロックとして出力可能なクロック補正装置であって、前記出力クロックと参照クロックの位相差に基づくスキュー調整信号を用いたアナログ制御による前記入力クロックのスキュー調整を行うと共に、デューティ制御信号を受け取りデジタル制御による前記入力クロックのデューティ補正を行う補正回路と、前記出力クロックと前記参照クロックとを入力されて、前記参照クロックのみが“Ｈ”であるときに“Ｈ”となる検出信号を出力するスキュー検出回路と、前記検出信号を積分して第１電圧信号を生成する積分回路と、前記第１電圧信号と第１参照信号とを比較して前記スキュー調整信号を生成する比較器と、を含む。

ここで、ラッパー回路、を含み、前記ラッパー回路からの指示に基づき、前記積分回路において、前記検出信号に代わり、前記出力クロックを積分して第２電圧信号を生成すると共に、前記比較器において、前記第１電圧信号と前記第１参照信号との比較に代わり、前記第２電圧信号と第２参照信号を比較して補正完了信号を生成し、前記ラッパー回路は、前記補正完了信号が所定値となるまで、前記デューティ制御信号の値を変化させ得る。

また、ある観点に従う発明は、互いに所定の位相差を有する多相クロックのスキュー調整及びデューティ補正を行う多相クロック補正装置であって、入力クロックのスキュー調整及びデューティ補正を行い出力クロックとして出力可能であり、前記出力クロックと参照クロックの位相差に基づくスキュー調整信号を用いたアナログ制御による前記入力クロックのスキュー調整を行うと共に、デューティ制御信号を受け取りデジタル制御による前記入力クロックのデューティ補正を行う補正回路、を複数含み、前記補正回路を多段に接続し、前記補正回路のうち一の段の補正回路の前記出力クロックと、前記参照クロックとされる前記一の段の補正回路の前段の前記補正回路の前記出力クロックとを入力されて、前記参照クロックのみが“Ｈ”であるときに“Ｈ”となる検出信号を出力するスキュー検出回路と、前記検出信号を積分して第１電圧信号を生成する積分回路と、前記第１電圧信号と第１参照信号とを比較して、前記一の段の補正回路の前記スキュー調整信号を生成する比較器と、を含む。

ここで、ラッパー回路、を含み、前記ラッパー回路からの指示に基づき、前記積分回路において、前記検出信号からの出力に代わり、前記補正回路のうち任意の段の補正回路の前記出力クロックを積分して第２電圧信号を生成すると共に、前記比較器において、前記第１電圧信号と前記第１参照信号との比較に代わり、前記第２電圧信号と第２参照信号を比較して、前記任意の段の補正回路の補正完了信号を生成し、前記ラッパー回路は、前記任意の段の補正回路の前記補正完了信号が所定値となるまで、前記任意の段の補正回路の前記デューティ制御信号の値を変化させ得る。

また、ある観点に従う本発明は、入力クロックのスキュー調整及びデューティ補正を行い出力クロックとして出力可能な複数の補正回路を多段に接続した構成を含む多相スキュー調整回路における多相クロックのクロック補正方法であって、前記出力クロックと参照クロックの位相差に基づくスキュー調整信号を用いたアナログ制御による前記入力クロックのスキュー調整を行うスキュー調整ステップと、デューティ制御信号を受け取りデジタル制御による前記入力クロックのデューティ補正を行うデューティ補正ステップと、を含み、前記スキュー調整ステップは、前記補正回路のうち一の段の補正回路の前記出力クロックと、前記参照クロックとされる前記一の段の補正回路の前段の前記補正回路の前記出力クロックとのうち、前記参照クロックのみが“Ｈ”であるときに“Ｈ”となる検出信号を出力するスキュー検出ステップと、前記検出信号を積分して第１電圧信号を生成する第１積分ステップと、前記第１電圧信号と第１参照信号とを比較して、前記一の段の補正回路のスキュー調整信号を生成する第１比較ステップと、を含む。

ここで、前記デューティ補正ステップは、前記補正回路のうち任意の段の補正回路の前記出力クロックを積分して第２電圧信号を生成する第２積分ステップと、前記第２電圧信号と第２参照信号を比較して、前記任意の段の前記補正回路の補正完了信号を生成する第２比較ステップと、前記任意の段の補正回路の前記補正完了信号が所定値となるまで、前記任意の段の補正回路の前記デューティ制御信号の値を変化させる変更ステップと、を含み得る。

本発明によれば、クロック補正装置及びクロック補正方法は、デューティ補正の影響を受けずに多相クロックのスキュー調整を行うことができる。

本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。

本発明の一実施形態に係る多相クロック補正装置を説明するためのブロックダイアグラムである。 本発明の一実施形態に係る多相クロック補正装置が含む補正処理回路を説明するためのブロックダイアグラムである。 本発明の一実施形態に係る多相クロック補正装置の補正処理回路が含む補正回路を説明するための回路図である。 本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫのデューティ補正を説明するための波形図である。 本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ間のスキュー調整を説明するための波形図である。 本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿０のデューティ補正を説明するためのブロックダイアグラムである。 本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿１８０のデューティ補正を説明するためのブロックダイアグラムである。 本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿９０のデューティ補正及びスキュー調整を説明するためのブロックダイアグラムである。 本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿２７０のデューティ補正及びスキュー調整を説明するためのブロックダイアグラムである。 本発明の一実施形態に係る多相クロック補正装置の補正処理回路が含むスキュー検出回路の動作を説明するための図である。 本発明の一実施形態に係る多相クロック補正方法を説明するためのフローチャートである。 本発明の一実施形態に係る多相クロック補正方法のうち、クロックＣＬＫ＿０のデューティ補正について説明するフローチャートである。 本発明の一実施形態に係る多相クロック補正方法のうち、クロックＣＬＫ＿１８０のデューティ補正について説明するフローチャートである。 本発明の一実施形態に係る多相クロック補正方法のうち、クロックＣＬＫ＿９０のデューティ補正について説明するフローチャートである。 本発明の一実施形態に係る多相クロック補正方法のうち、クロックＣＬＫ＿２７０のデューティ補正について説明するフローチャートである。 本発明の一実施形態に係る多相クロック補正装置によるデューティ補正例を説明するための各所の波形を示す図である。 本発明のスキュー調整を行なう前の各所の波形を示す図である。 本発明の一実施形態に係る多相クロック補正装置によるスキュー調整例を説明するための各所の波形を示す図である。

以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。本発明は、その趣旨を逸脱しない範囲で種々変形（例えば各実施形態を組み合わせる等）して実施することができる。また、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付して表している。図面は模式的なものであり、必ずしも実際の寸法や比率等とは一致しない。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。

図１は、本発明の一実施形態に係る多相クロック補正装置の一例を示すブロックダイアグラムである。同図に示すように、多相クロック補正装置１は、補正処理回路１０と、これに接続されるラッパー回路２０とを含み構成される。

補正処理回路１０は、多相クロックを構成する各クロックＣＬＫ間のスキュー及び各クロックＣＬＫのデューティの補正を並行又は並列的に行い、かかる補正した多相クロックを出力する回路である。本例では、補正処理回路１０は、既知の素子によって構成される回路である。詳細については後述する。

ラッパー回路２０は、補正処理回路１０から出力される多相クロックを受けて、所定の処理を行う回路である。ラッパー回路２０は、典型的には、インターフェース回路であるが、これに限られない。本例では、ラッパー回路２０は、補正処理回路１０の動作を制御するための制御回路を含む。また、ラッパー回路２０は、既知のデジタル素子によって構成されるデジタル回路である。

図２は、本発明の一実施形態に係る多相クロック補正装置の補正処理回路の一例を示すブロックダイアグラムである。同図に示すように、補正処理回路１０は、例えば、補正部ＵＮＩＴ＿０、ＵＮＩＴ＿９０、ＵＮＩＴ＿１８０、及びＵＮＩＴ＿２７０を含み、それらが多段に接続される。なお、以下では、多相クロックは、クロックＣＬＫ＿０、ＣＬＫ＿９０、ＣＬＫ＿１８０、ＣＬＫ＿２７０の４つのクロックＣＬＫにより構成されるものとして説明する。

補正部ＵＮＩＴ＿０は、クロックＣＬＫ＿０のデューティ補正を行う。すなわち、補正部ＵＮＩＴ＿０は、補正前のクロックＣＬＫ＿０である入力クロックＩＮ＿０を受け取り、デューティ補正後のクロックＣＬＫ＿０である出力クロックＯＵＴ＿０を出力する。また、補正部ＵＮＩＴ＿０は、入力クロックＩＮ＿０のデューティを補正するためのデューティ制御信号ＤＵＴＹ＿０をラッパー回路２０から受け取る。

補正部ＵＮＩＴ＿９０は、クロックＣＬＫ＿９０のスキュー調整及びデューティ補正を行う。すなわち、補正部ＵＮＩＴ＿９０は、補正前のクロックＣＬＫ＿９０である入力クロックＩＮ＿９０を受け取り、スキュー調整及びデューティ補正後のクロックＣＬＫ＿９０である出力クロックＯＵＴ＿９０を出力する。また、補正部ＵＮＩＴ＿９０は、補正部ＵＮＩＴ＿０から出力クロックＯＵＴ＿０を受け取ると共に、ＵＮＩＴ＿２７０から出力クロックＯＵＴ＿２７０を受け取る。さらに、補正部ＵＮＩＴ＿９０は、入力クロックＩＮ＿９０のデューティを補正するためのデューティ制御信号ＤＵＴＹ＿９０及び当該補正部ＵＮＩＴ＿９０の動作モードを切り替えるための比較モード信号ＣＭ９０を、ラッパー回路２０から受け取る。また、補正部ＵＮＩＴ＿９０は、クロックＣＬＫ＿０のデューティ補正完了を通知する補正完了信号ＣＤ１と、クロックＣＬＫ＿２７０のデューティ補正完了を通知する補正完了信号ＣＤ４とを、ラッパー回路２０に出力する。

補正部ＵＮＩＴ＿１８０は、クロックＣＬＫ＿１８０のデューティ補正を行う。すなわち、補正部ＵＮＩＴ＿１８０は、補正前のクロックＣＬＫ＿１８０である入力クロックＩＮ＿１８０を受け取り、デューティ補正後のクロックＣＬＫ＿１８０である出力クロックＯＵＴ＿１８０を出力する。また、補正部ＵＮＩＴ＿１８０は、入力クロックＩＮ＿１８０のデューティを補正するためのデューティ制御信号ＤＵＴＹ＿１８０をラッパー回路２０から受け取る。

補正部ＵＮＩＴ＿２７０は、クロックＣＬＫ＿２７０のスキュー調整及びデューティ補正を行う。すなわち、補正部ＵＮＩＴ＿２７０は、補正前のクロックＣＬＫ＿２７０である入力クロックＩＮ＿２７０を受け取り、スキュー調整及びデューティ補正後のクロックＣＬＫ＿２７０である出力クロックＯＵＴ＿２７０を出力する。また、補正部ＵＮＩＴ＿２７０は、補正部ＵＮＩＴ＿９０から出力クロックＯＵＴ＿９０を受け取ると共に、補正部ＵＮＩＴ＿１８０から出力クロックＯＵＴ＿１８０を受け取る。さらに、補正部ＵＮＩＴ＿２７０は、入力クロックＩＮ＿２７０のデューティを補正するためのデューティ制御信号ＤＵＴＹ＿２７０及び当該補正部ＵＮＩＴ＿２７０の動作モードを切り替えるための比較モード信号ＣＭ２７０を、ラッパー回路２０から受け取る。また、補正部ＵＮＩＴ＿２７０は、クロックＣＬＫ＿１８０のデューティ補正完了を通知する補正完了信号ＣＤ２、及びクロックＣＬＫ＿９０のデューティ補正完了を通知する補正完了信号ＣＤ３を、ラッパー回路２０に出力する。

図３は、本発明の一実施形態に係る多相クロック補正装置の補正処理回路に含まれる補正回路の一例を示す回路図である。同図に示すように、補正回路１１は、トランジスタ１１１と、トランジスタ１１２と、トランジスタ１１３と、複数のトランジスタ１１４と、複数のスイッチ１１５と、インバータ１１６と、コンデンサ１１７と、インバータ１１８とを含む。なお、補正回路１１は、補正部ＵＮＩＴ＿０、ＵＮＩＴ＿９０、ＵＮＩＴ＿１８０、及びＵＮＩＴ＿２７０の夫々に設けられる。

トランジスタ１１１は、例えばＰチャネルＭＯＳＦＥＴであり、そのゲート端子はトランジスタ１１２のゲート端子と接続され、そのソース端子は電源に接続され、そのドレイン端子はトランジスタ１１３のドレイン端子及びゲート端子に接続される。また、補正部ＵＮＩＴ＿０及びＵＮＩＴ＿１８０のトランジスタ１１１のゲート端子は、所定の定電圧信号を受け取る。一方、補正部ＵＮＩＴ＿９０及びＵＮＩＴ＿２７０のトランジスタ１１１のゲート端子は、スキュー調整信号ＳＡを受け取る。

トランジスタ１１２は、例えばＰチャネルＭＯＳＦＥＴであり、そのソース端子は電源に接続され、そのドレイン端子はインバータ１１６に接続される。また、トランジスタ１１２のゲート端子は、上述のようにトランジスタ１１１のゲート端子と接続されていることから、補正部ＵＮＩＴ＿０及びＵＮＩＴ＿１８０において所定の定電圧信号を受け取り、補正部ＵＮＩＴ＿９０及びＵＮＩＴ＿２７０においてスキュー調整信号ＳＡを受け取る。これにより、トランジスタ１１２は、ゲート端子で受け取った所定の定電圧信号又はスキュー調整信号ＳＡに応じてドレイン端子に流れる電流を、インバータ１１６へ電源電流として出力する。

トランジスタ１１３は、例えばＮチャネルＭＯＳＦＥＴであり、そのゲート端子は各トランジスタ１１４のゲート端子にスイッチ１１５を介して接続され、そのソース端子は接地される。また、トランジスタ１１３のドレイン端子及びゲート端子は、上述のように、トランジスタ１１１のドレイン端子に接続される。これにより、トランジスタ１１３のドレイン端子及びゲート端子は、トランジスタ１１１のゲート端子が受け取る所定の定電圧信号又はスキュー調整信号ＳＡに応じて、該トランジスタ１１１のドレイン端子に流れる電流を受け取る。

トランジスタ１１４は、インバータ１１６に電源電流として出力する電流の値を変化させるため所定個数設けられ得る。本例では、図示するように、例えば、４個のトランジスタ１１４［１］〜１１４［４］が設けられている。各トランジスタ１１４は、例えば、ＮチャネルＭＯＳＦＥＴであり、そのドレイン端子はインバータ１１６に接続され、そのソース端子は接地される。また、各トランジスタ１１４のゲート端子は、上述のように、トランジスタ１１３のゲート端子にスイッチ１１５を介して接続される。これにより、トランジスタ１１４は、トランジスタ１１３と多段式のカレントミラー回路を構成する。したがって、トランジスタ１１４は、動作する個数に応じてトランジスタ１１３のドレイン端子に流れる電流値を増倍し、ドレイン端子からインバータ１１６へ電源電流として出力する。

スイッチ１１５は、トランジスタ１１４に対応して設けられる。したがって、本例では、４個のスイッチ１１５［１］〜１１５［４］が設けられる。各スイッチ１１５は、夫々、トランジスタ１１３のゲート端子と対応するトランジスタ１１４のゲート端子との間に接続され、オンになることで、対応するトランジスタ１１４を動作させる。なお、スイッチ１１５は、ラッパー回路２０からのデューティ制御信号ＤＵＴＹに応じてオン／オン制御される。

インバータ１１６は、入力クロックＩＮを受け取り、該入力クロックＩＮの波形をトランジスタ１１２及びトランジスタ１１４から電源電流として受け取る電流の値に応じて変化させると共に反転させて、内部調整波形ＶＡを生成し出力する。

インバータ１１８は、コンデンサ１１７でトランジスタ１１２と１１４に流れる電流から立ち上がり時間を調整した内部調整波形ＶＡを受け取り、それを反転させて生成した出力クロックＯＵＴを出力する。

図４Ａは、本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫのデューティ補正を説明するための波形図である。すなわち、同図は、補正回路１１において、インバータ１１６から出力される内部調整波形ＶＡ及びインバータ１１８から出力される出力クロックＯＵＴの波形を示す。

内部調整波形ＶＡの立下りのスキューは、インバータ１１６がトランジスタ１１４より電源電流として受け取る電流の値に応じて、矢印Ａのように変化する。なお、該電流の値は、上述のように、動作するトランジスタ１１４の個数に応じて変化する。

出力クロックＯＵＴのデューティは、内部調整波形ＶＡの立下りのスキューの変化に応じて変化する。これは、インバータ１１８が出力する出力クロックＯＵＴは、内部調整波形ＶＡの電位が、図示する閾値以上の電位の場合に“Ｌ”となり、該閾値より小さい電位の場合に“Ｈ”となるためである。このようにして、補正回路１１は、クロックＣＬＫのデューティ補正を行うことができる。

図４Ｂは、本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ間のスキュー調整を説明するための波形図である。同図は、図４Ａと同様に、補正回路１１において、インバータ１１６から出力される内部調整波形ＶＡ及びインバータ１１８から出力される出力クロックＯＵＴの波形を示す。なお、同図は、トランジスタ１１１のゲート端子がスキュー調整信号ＳＡを受け取っている場合、すなわち補正部ＵＮＩＴ＿９０及びＵＮＩＴ＿２７０における波形図を示している。

内部調整波形ＶＡの立上り及び立下りのスキューは、インバータ１１６がトランジスタ１１２及びトランジスタ１１４から電源電流として受け取る電流の値を同時に変化させることで、矢印Ｂ１及びＢ２のように同時に変化する。なお、インバータ１１６がトランジスタ１１２及びトランジスタ１１４から電源電流として受け取る電流の値は、スキュー調整信号ＳＡを変化させることで同時に変化する。

出力クロックＯＵＴの位相は、内部調整波形ＶＡの立上り及び立下りが同時に変化することで変化する。これは、インバータ１１８が出力する出力クロックＯＵＴは、上述のように、内部調整波形ＶＡの電位が、図示する閾値以上の電位の場合に“Ｌ”となり、該閾値より小さい電位の場合に“Ｈ”となるためである。このようにして、多相クロック補正装置１では、クロックＣＬＫ間のスキュー調整を行うことができる。

図５Ａは、本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿０のデューティ補正を説明する図である。同図では、便宜上、補正部ＵＮＩＴ＿０及びＵＮＩＴ＿９０のみの構成が示されている。

補正部ＵＮＩＴ＿０は、例えば、補正回路１１を含む。補正回路１１は、入力クロックＩＮ＿０とデューティ制御信号ＤＵＴＹ＿０とを受け取って、該入力クロックＩＮ＿０のデューティを補正し、出力クロックＯＵＴ＿０として出力する。

一方、補正部ＵＮＩＴ＿９０は、例えば、補正回路１１と、スキュー検出回路１２と、スイッチ１３と、積分回路１４と、可変電源１５と、比較器１６と、スイッチ１７とを含み構成される。

補正回路１１は、入力クロックＩＮ＿９０、デューティ制御信号ＤＵＴＹ＿９０及びスキュー調整信号ＳＡ＿９０を受け取って、該入力クロックＩＮ＿９０のデューティを補正すると共にスキュー調整を行い、出力クロックＯＵＴ＿９０として出力する。

スキュー検出回路１２は、出力クロックＯＵＴ＿０と出力クロックＯＵＴ＿９０とを受け取り、検出信号ＤＥＴ＿０−９０を出力する。なお、検出信号ＤＥＴ＿０−９０は、図６に示すような論理回路で生成され、例えば、出力クロックＯＵＴ＿０のみが“Ｈ”であるときに“Ｈ”となり、その他の場合に“Ｌ”となる。

図５Ａに戻り、スイッチ１３は、例えば、スイッチ１３Ａと、スイッチ１３Ｂと、スイッチ１３Ｃとを含み構成される。スイッチ１３は、ラッパー回路２０からの比較モード信号ＣＭ９０の内容に基づき、いずれか１つのスイッチをオンとされる。具体的には、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して通常モードでの動作を指示する場合、スイッチ１３Ａがオンとなるので、積分回路１４は、スキュー検出回路１２からの検出信号ＤＥＴ＿０−９０を受け取る。また、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿０に対してデューティ補正を指示する場合、スイッチ１３Ｂがオンとなるので、積分回路１４は、出力クロックＯＵＴ＿０を受け取る。さらに、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿２７０に対してデューティ補正を指示する場合、スイッチ１３Ｃがオンとなるので、積分回路１４は、出力クロックＯＵＴ＿２７０を受け取る。

積分回路１４は、入力された信号を積分して、平滑化された電圧信号を作成し、比較器１６の−（マイナス）入力端子に出力する。

可変電源１５は、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して通常モードでの動作を指示する場合に、第１参照信号を生成し、比較器１６の＋（プラス）入力端子に出力する。一方、可変電源１５は、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示する場合、第２参照信号を生成し、比較器１６の＋入力端子に出力する。

比較器１６は、積分回路１４から供給された電圧信号と、可変電源１５から供給された第１参照信号又は第２参照信号とを比較し、比較結果を出力する。

スイッチ１７は、例えば、スイッチ１７Ａと、スイッチ１７Ｂと、スイッチ１７Ｃを含み構成される。スイッチ１７は、ラッパー回路２０からの比較モード信号ＣＭ９０の内容に基づき、いずれか１つのスイッチをオンとされる。具体的には、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して通常モードでの動作を指示する場合、スイッチ１７Ａがオンとなるので、比較器１６は、補正回路１１へスキュー調整信号ＳＡ＿９０を出力する。また、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿０に対してデューティ補正を指示する場合、スイッチ１７Ｂがオンとなるので、比較器１６は、ラッパー回路２０へ補正完了信号ＣＤ１を出力する。さらに、比較モード信号ＣＭ９０が補正部ＵＮＩＴ＿９０の比較モードでの動作を指示し、かつ、クロックＣＬＫ＿２７０に対してデューティ補正を指示する場合、スイッチ１７Ｃがオンとなるので、比較器１６は、ラッパー回路２０へ補正完了信号ＣＤ４を出力する。

以上のように構成される補正部ＵＮＩＴ＿０及びＵＮＩＴ＿９０を用いたクロックＣＬＫ＿０のデューティ補正においては、まず、補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿０に対してデューティ補正を指示するための比較モード信号ＣＭ９０が、ラッパー回路２０から補正部ＵＮＩＴ＿９０に出力される。これにより、スイッチ１３においてスイッチ１３Ｂがオンとなり、スイッチ１７においてスイッチ１７Ｂがオンとなる。また、可変電源１５は第２参照電位を生成して、比較器１６の＋入力端子へ出力する。

以上より、補正部ＵＮＩＴ＿９０の積分回路１４は、出力クロックＯＵＴ＿０を受け取り、該出力クロックＯＵＴ＿０を積分して平滑化された電圧信号を生成し、比較器１６の−入力端子へ出力する。

ここで、各クロックＣＬＫのデューティの設定値を５０％とする。この場合において、出力クロックＯＵＴ＿０が設定値どおりであるとすると、積分回路１４で生成される電圧信号の電位は、１／２ｖｄｄ（ｖｄｄは電源電圧）となる。したがって、可変電源１５で生成される第２参照信号は１／２ｖｄｄとされ、積分回路１４で生成される電圧信号と当該第２参照信号の比較が、比較器１６において行われる。

比較器１６においてかかる比較が行われている間、ラッパー回路２０は、補正部ＵＮＩＴ＿０の補正回路１１に出力するデューティ制御信号ＤＵＴＹ＿０の値をデジタル的に変化させる。これにより、図３に示す複数のトランジスタ１１４のうち動作する個数が変化するので、インバータ１１６がトランジスタ１１４のドレイン端子より電源電流として受け取る電流の値は変化する。すなわち、該電流の値は、デューティ制御信号ＤＵＴＹ＿０を用いたラッパー回路２０によるデジタル制御により変化する。

インバータ１１６がトランジスタ１１４のドレイン端子より電源電流として受け取る電流の値を変化させることで、図４Ａを用いて説明したように、出力クロックＯＵＴ＿０のデューティは変化する。そして、出力クロックＯＵＴ＿０のデューティの変化をさせている中で、出力クロックＯＵＴ＿０のデューティが設定値である５０％となると、積分回路１４で生成される電圧信号が１／２ｖｄｄとなる。したがって、比較器１６では、積分回路１４からの電圧信号と第２参照信号とが一致し、クロックＣＬＫ＿０のデューティ補正が完了した旨を示す補正完了信号ＣＤ１をラッパー回路２０に出力する。これにより、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿０の値を固定して、補正部ＵＮＩＴ＿０の補正回路１１に出力し、出力クロックＯＵＴ＿０のデューティを５０％に維持する。以上により、デジタル制御を用いたクロックＣＬＫ＿０のデューティ補正が完了する。

図５Ｂは、本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿１８０のデューティ補正例を説明する図である。同図では、便宜上、補正部ＵＮＩＴ＿１８０及びＵＮＩＴ＿２７０のみの構成が示されている。

補正部ＵＮＩＴ＿１８０は、補正部ＵＮＩＴ＿０と同様の構成を有するものであり、補正回路１１を含み構成される。補正回路１１は、入力クロックＩＮ＿１８０とデューティ制御信号ＤＵＴＹ＿１８０とを受け取って、該入力クロックＩＮ＿１８０のデューティを補正し、出力クロックＯＵＴ＿１８０として出力する。

補正部ＵＮＩＴ＿２７０は、補正部ＵＮＩＴ＿９０と同様の構成を有するものであり、例えば、補正回路１１と、スキュー検出回路１２と、スイッチ１３と、積分回路１４と、可変電源１５と、比較器１６と、スイッチ１７とを含み構成される。

補正回路１１は、入力クロックＩＮ＿２７０、デューティ制御信号ＤＵＴＹ＿２７０、及びスキュー調整信号ＳＡ＿２７０を受け取って、該入力クロックＩＮ＿２７０のデューティを補正すると共にスキュー調整を行い、出力クロックＯＵＴ＿２７０として出力する。

スキュー検出回路１２は、出力クロックＯＵＴ＿１８０と出力クロックＯＵＴ＿２７０とを受け取り、検出信号ＤＥＴ＿１８０−２７０を出力する。なお、検出信号ＤＥＴ＿１８０−２７０は、出力クロックＯＵＴ＿１８０のみが“Ｈ”であるときに“Ｈ”となり、その他の場合に“Ｌ”となる。

スイッチ１３は、ラッパー回路２０からの比較モード信号ＣＭ２７０の内容に基づき、いずれか１つのスイッチをオンとされる。具体的には、ラッパー回路２０からの比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して通常モードでの動作を指示する場合、スイッチ１３Ａがオンとなるので、積分回路１４は、スキュー検出回路１２からの検出信号ＤＥＴ＿１８０−２７０を受け取る。また、比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿１８０に対してデューティ補正を指示する場合、スイッチ１３Ｂがオンとなるので、積分回路１４は、出力クロックＯＵＴ＿１８０を受け取る。さらに、比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿９０に対してデューティ補正を指示する場合、スイッチ１３Ｃがオンとなるので、積分回路１４は出力クロックＯＵＴ＿９０を受け取る。

可変電源１５は、比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して通常モードでの動作を指示する場合に、第１参照信号を生成し、比較器１６の＋入力端子へ入力する。一方、可変電源１５は、比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示する場合に、第２参照信号を生成し、比較器１６の＋端子へ出力する。

スイッチ１７は、ラッパー回路２０からの比較モード信号ＣＭ２７０の内容に基づき、いずれか１つのスイッチをオンとされる。比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して通常モードでの動作を指示する場合、スイッチ１７Ａがオンとなるので、比較器１６は、補正回路１１へスキュー調整信号ＳＡ＿２７０を出力する。また、比較モード信号ＣＭ２７０が、補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿１８０に対してデューティ補正を指示する場合、スイッチ１７Ｂがオンとなるので、比較器１６は、ラッパー回路２０へ補正完了信号ＣＤ２を出力する。さらに、比較モード信号ＣＭ２７０が補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿９０に対してデューティ補正を指示する場合、スイッチ１７Ｃがオンとなるので、比較器１６は、ラッパー回路２０へ補正完了信号ＣＤ３を出力する。

以上のように構成される補正部ＵＮＩＴ＿１８０、ＵＮＩＴ＿２７０を用いたクロックＣＬＫ＿１８０のデューティ補正においては、まず、補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿１８０に対してデューティ補正を指示するための比較モード信号ＣＭ２７０が、ラッパー回路２０から補正部ＵＮＩＴ＿２７０に出力される。これにより、スイッチ１３はスイッチ１３Ｂがオンとなり、スイッチ１７はスイッチ１７Ｂがオンとなる。また、可変電源１５は第２参照電位を生成して、比較器１６の＋入力端子へ出力する。

以上に基づき、補正部ＵＮＩＴ＿２７０の積分回路１４は、出力クロックＯＵＴ＿１８０を受け取り、該出力クロックＯＵＴ＿１８０を積分して平滑化された電圧信号を生成し、比較器１６の−入力端子へ出力する。

そして、比較器１６において、積分回路１４で生成される電圧信号と第２参照信号の比較が行われている際に、ラッパー回路２０は、補正部ＵＮＩＴ＿１８０の補正回路１１に出力するデューティ制御信号ＤＵＴＹ＿１８０の値を変化させる。これにより、出力クロックＯＵＴ＿１８０のデューティが変化する。

出力クロックＯＵＴ＿１８０のデューティが設定値である５０％となると、積分回路１４からの電圧信号と第２参照信号とが一致するので、比較器１６は、クロックＣＬＫ＿１８０のデューティ補正が完了した旨を示す補正完了信号ＣＤ２を出力して、ラッパー回路２０に出力する。これにより、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿１８０の値を固定して、補正部ＵＮＩＴ＿１８０の補正回路１１に出力し、出力クロックＯＵＴ＿１８０のデューティを５０％に維持する。以上により、デジタル制御を用いたクロックＣＬＫ＿１８０のデューティ補正が完了する。

図５Ｃは、本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿９０のデューティ補正及びスキュー調整例を説明する図である。同図では、便宜上、上述の補正部ＵＮＩＴ＿９０及びＵＮＩＴ＿２７０の構成を示している。

先に、クロックＣＬＫ＿９０のデューティ補正について説明する。クロックＣＬＫ＿９０のデューティ補正においては、まず、ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿９０に対してデューティ補正を指示するための比較モード信号ＣＭ２７０が、ラッパー回路２０から補正部ＵＮＩＴ＿２７０に出力される。これにより、スイッチ１３はスイッチ１３Ｃがオンとなり、スイッチ１７はスイッチ１７Ｃがオンとなる。また、可変電源１５は第２参照電位を生成して、比較器１６の＋入力端子へ出力する。

以上に基づき、補正部ＵＮＩＴ＿２７０の積分回路１４は、出力クロックＯＵＴ＿９０を受け取り、該出力クロックＯＵＴ＿９０を積分して平滑化された電圧信号を生成し、比較器１６の−入力端子へ出力する。

そして、比較器１６において、積分回路１４で生成される電圧信号と第２参照信号の比較が行われている際に、ラッパー回路２０は、補正部ＵＮＩＴ＿９０の補正回路１１に出力するデューティ制御信号ＤＵＴＹ＿９０の値を変化させる。これにより、出力クロックＯＵＴ＿９０のデューティが変化する。

出力クロックＯＵＴ＿９０のデューティが設定値である５０％になると、積分回路１４からの電圧信号と第２参照信号とが一致するので、比較器１６は、クロックＣＬＫ＿９０のデューティ補正が完了した旨を示す補正完了信号ＣＤ３を出力して、ラッパー回路２０に出力する。これにより、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿９０の値を固定して、補正部ＵＮＩＴ＿９０の補正回路１１に出力し、出力クロックＯＵＴ＿９０のデューティを５０％に維持する。以上により、デジタル制御を用いたクロックＣＬＫ＿９０のデューティ補正が完了する。

次に、クロックＣＬＫ＿９０のスキュー調整について説明する。クロックＣＬＫ＿９０のスキュー調整においては、まず、補正部ＵＮＩＴ＿９０に対して通常モードでの動作を指示する比較モード信号ＣＭ９０が、ラッパー回路２０より補正部ＵＮＩＴ＿９０に出力される。これにより、スイッチ１３はスイッチ１３Ａがオンとなり、スイッチ１７はスイッチ１７Ａがオンとなる。また、可変電源１５は第１参照電位を生成して、比較器１６の＋入力端子へ出力する。

以上に基づき、補正部ＵＮＩＴ＿９０の積分回路１４は、スキュー検出回路１２で生成された検出信号ＤＥＴ＿０−９０を受け取り、該検出信号ＤＥＴ＿０−９０を積分して平滑化された電圧信号を生成し、比較器１６の−端子へ出力する。

ここで、出力クロックＯＵＴ＿０に対する出力クロックＯＵＴ＿９０の位相差は、理想的に９０度である場合、スキュー検出回路１２で生成される検出信号ＤＥＴ＿０−９０のデューティは２５％となる。したがって、出力クロックＯＵＴ＿０に対する出力クロックＯＵＴ＿９０の位相差が理想値である場合、積分回路１４で生成される電圧信号の電位は、１／４ｖｄｄとなる。これに基づき、可変電源１５で生成される第１参照信号は１／４ｖｄｄとされ、積分回路１４で生成される電圧信号と当該第１参照信号の比較が、比較器１６において行われる。そして、比較器１６は、該比較結果を、スキュー調整信号ＳＡとして補正回路１１へ出力するので、アナログネガティブフィードバックループが構築されることとなる。

補正回路１１では、スキュー調整信号ＳＡの値の変化により、トランジスタ１１２のドレイン端子がインバータ１１６に電源電流として出力する電流の値とトランジスタ１１４のドレイン端子がインバータ１１６に電源電流として出力する電流の値とが同時に変化するので、図４Ｂを用いて説明したように出力クロックＯＵＴ＿９０の位相が変化する。そして、上述のようにアナログネガティブフィードバックループが構築されているので、出力クロックＯＵＴ＿９０は、アナログ制御を用いてスキュー調整されて、出力クロックＯＵＴ＿０に対する位相差を、理想値である９０度に調整される。

なお、出力クロックＯＵＴ＿９０のスキュー調整は、上述の出力クロックＯＵＴ＿９０のデューティ補正と同時に行うことができる。また、出力クロックＯＵＴ＿９０のスキュー調整は、クロックＣＬＫ＿１８０のデューティ補正とも同時に行うことができる。

図５Ｄは、本発明の一実施形態に係る多相クロック補正装置におけるクロックＣＬＫ＿２７０のデューティ補正及びスキュー調整例を説明する図である。同図では、便宜上、上述の補正部ＵＮＩＴ＿２７０及びＵＮＩＴ＿９０のみの構成が示されている。

先に、クロックＣＬＫ＿２７０のデューティ補正について説明する。クロックＣＬＫ＿２７０のデューティ補正においては、まず、補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿２７０に対してデューティ補正を指示するための比較モード信号ＣＭ９０が、ラッパー回路２０より補正部ＵＮＩＴ＿９０に出力される。これにより、スイッチ１３はスイッチ１３Ｃがオンとなり、スイッチ１７はスイッチ１７Ｃがオンとなる。また、可変電源１５は第２参照電位を生成して、比較器１６の＋入力端子へ出力する。

以上に基づき、補正部ＵＮＩＴ＿９０の積分回路１４は、出力クロックＯＵＴ＿２７０を受け取り、該出力クロックＯＵＴ＿２７０を積分して平滑化された電圧信号を生成し、比較器１６の−入力端子へ出力する。

そして、比較器１６において、積分回路１４で生成される電圧信号と第２参照信号の比較が行われている際に、ラッパー回路２０は、補正部ＵＮＩＴ＿２７０の補正回路１１に送るデューティ制御信号ＤＵＴＹ＿２７０の値を変化させる。これにより、出力クロックＯＵＴ＿２７０のデューティが変化する。

出力クロックＯＵＴ＿２７０のデューティが設定値である５０％になると、積分回路１４からの電圧信号と第２参照信号とが一致するので、比較器１６は、クロックＣＬＫ＿２７０のデューティ補正が完了した旨を示す補正完了信号ＣＤ４を出力して、ラッパー回路２０に出力する。これにより、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿２７０の値を固定して、補正部ＵＮＩＴ＿２７０の補正回路１１に送り、出力クロックＯＵＴ＿２７０のデューティを５０％に維持する。以上により、デジタル制御を用いたクロックＣＬＫ＿２７０のデューティ補正が完了する。

次に、クロックＣＬＫ＿２７０のスキュー調整について説明する。クロックＣＬＫ＿２７０のスキュー調整においては、まず、補正部ＵＮＩＴ＿２７０に対して通常モードでの動作を指示する比較モード信号ＣＭ２７０が、ラッパー回路２０より補正部ＵＮＩＴ＿２７０に出力される。これにより、スイッチ１３はスイッチ１３Ａがオンとなり、スイッチ１７はスイッチ１７Ａがオンとなる。また、可変電源１５は第１参照電位を生成して、比較器１６の＋入力端子へ出力する。

以上に基づき、補正部ＵＮＩＴ＿２７０の積分回路１４は、スキュー検出回路１２で生成された検出信号ＤＥＴ＿１８０−２７０を受け取り、該検出信号ＤＥＴ＿１８０−２７０を積分して平滑化された電圧信号を生成し、比較器１６の−端子へ出力する。

比較器１６は、積分回路１４で生成される電圧信号と第１参照信号の比較を行い、該比較結果をスキュー調整信号ＳＡとして、補正回路１１へ出力するので、アナログネガティブフィードバックが構築されることになる。

補正回路１１では、スキュー調整信号ＳＡの値の変化により、出力クロックＯＵＴ＿２７０の位相が変化する。そして、上述のようにアナログネガティブフィードバックループが構築されているので、出力クロックＯＵＴ＿２７０は、アナログ制御を用いてスキュー調整されて、出力クロックＯＵＴ＿１８０に対する位相差を、理想値である９０度に調整される。

なお、出力クロックＯＵＴ＿２７０のスキュー調整は、上述の出力クロックＯＵＴ＿２７０のデューティ補正と同時に行うことができる。また、出力クロックＯＵＴ＿２７０のスキュー調整は、クロックＣＬＫ＿０のデューティ補正とも同時に行うことができる。

図７Ａ〜図７Ｅは、本発明の一実施形態に係る多相クロック補正方法を説明するフローチャートである。かかるクロック補正方法は、多相クロック補正装置１にて実行される処理である。

まず、ラッパー回路２０は、図７Ａに示すように、補正処理回路１０を通常モードで動作させる（Ｓ７０１）。通常モードとは、補正部ＵＮＩＴ＿９０でクロックＣＬＫ＿９０のスキュー調整を行うと共に、補正部ＵＮＩＴ＿２７０でクロックＣＬＫ＿２７０のスキュー調整を行うモードである。この場合、クロックＣＬＫ＿０、ＣＬＫ＿９０、ＣＬＫ＿１８０、ＣＬＫ＿２７０のデューティ補正は行われない。なお、通常モードは、ラッパー回路２０が、補正部ＵＮＩＴ＿９０に対して、通常モードでの動作を指示する比較モード信号ＣＭ９０を出力すると共に、補正部ＵＮＩＴ＿２７０に対して、通常モードでの動作を指示する比較モード信号ＣＭ２７０を出力することで設定される。

続いて、ラッパー回路２０は、図示しない他の回路などから、クロックＣＬＫ＿０、ＣＬＫ＿９０、ＣＬＫ＿１８０、ＣＬＫ＿２７０のデューティ補正を行うキャリブレーションモードの実行を要求されているか否かを判断する（Ｓ７０２）。キャリブレーションモードの実行が要求されていないと判断される場合（Ｓ７０２のＮｏ）、ラッパー回路２０は通常モードを維持する。一方、キャリブレーションモードの実行が要求されていると判断される場合（Ｓ７０２のＹｅｓ）、ラッパー回路２０は、クロックＣＬＫ＿０のデューティ補正を行う（Ｓ７０３）。

クロックＣＬＫ＿０のデューティ補正においては、図７Ｂに示すように、まず、ラッパー回路２０が、補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿０に対してデューティ補正を指示するための比較モード信号ＣＭ９０を、補正部ＵＮＩＴ＿９０に出力する（Ｓ７０３１）。

続いて、ラッパー回路２０は、補正部ＵＮＩＴ＿０に対して出力しているデューティ制御信号ＤＵＴＹ＿０の値を設定値に変更する（Ｓ７０３２）。具体的には、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿０の値を、キャリブレーションモード開始後、初回のＳ７０３２においてはあらかじめ設定されている設定値に変更し、２回目以降のＳ７０３２においては、後述するＳ７０３４で設定された設定値に変更する。ラッパー回路２０は次に、補正部ＵＮＩＴ＿９０から、クロックＣＬＫ＿０のデューティ補正の完了を示す補正完了信号ＣＤ１を受け取っているか否かを判断する（Ｓ７０３３）。ラッパー回路２０は、補正完了信号ＣＤ１を受け取っていると判断する場合（Ｓ７０３３のＹｅｓ）、クロックＣＬＫ＿０のデューティ補正を終了し、図７ＡのＳ７０４へ進む。一方、ラッパー回路２０は、補正完了信号ＣＤ１を受け取っていない場合（Ｓ７０３３のＮｏ）、デューティ制御信号ＤＵＴＹ＿０の設定値を変更し（Ｓ７０３４）、Ｓ７０３２の処理に戻る。

続いて、ラッパー回路２０は、図７Ａに示すように、クロックＣＬＫ＿１８０のデューティ補正を行う（Ｓ７０４）。クロックＣＬＫ＿１８０のデューティ補正においては、図７Ｃに示すように、まず、ラッパー回路２０が、補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿１８０に対してデューティ補正を指示するための比較モード信号ＣＭ２７０を、補正部ＵＮＩＴ＿２７０に出力する（Ｓ７０４１）。

続いて、ラッパー回路２０は、補正部ＵＮＩＴ＿１８０に対して出力しているデューティ制御信号ＤＵＴＹ＿１８０の値を設定値に変更する（Ｓ７０４２）。すなわち、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿１８０の値を、キャリブレーションモード開始後、初回のＳ７０４２においてはあらかじめ設定されている設定値に変更し、２回目以降のＳ７０４２においては、後述するＳ７０４４で設定された設定値に変更する。そして、ラッパー回路２０は、補正部ＵＮＩＴ＿２７０から、クロックＣＬＫ＿１８０のデューティ補正の完了を示す補正完了信号ＣＤ２を受け取っているか否かを判断する（Ｓ７０４３）。ラッパー回路２０は、補正完了信号ＣＤ２を受け取っていると判断する場合（Ｓ７０４３のＹｅｓ）、クロックＣＬＫ＿１８０のデューティ補正を終了し、図７ＡのＳ７０５に進む。一方、ラッパー回路２０は、補正完了信号ＣＤ２を受け取っていないと判断する場合（Ｓ７０４３のＮｏ）、デューティ制御信号ＤＵＴＹ＿１８０の設定値を変更し（Ｓ７０４４）、Ｓ７０４２の処理に戻る。

続いて、ラッパー回路２０は、図７Ａに示すように、クロックＣＬＫ＿９０のデューティ補正を行う（Ｓ７０５）。クロックＣＬＫ＿９０のデューティ補正においては、図７Ｄに示すように、まず、ラッパー回路２０が、補正部ＵＮＩＴ＿２７０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿９０に対してデューティ補正を指示するための比較モード信号ＣＭ２７０を、補正部ＵＮＩＴ＿２７０に出力する（Ｓ７０５１）。この場合、比較モード信号ＣＭ９０は、補正部ＵＮＩＴ＿９０に対して通常モードでの動作を指示したままになるので、補正部ＵＮＩＴ＿９０では、クロックＣＬＫ＿９０のスキュー調整が継続される。

続いて、ラッパー回路２０は、補正部ＵＮＩＴ＿９０に対し出力しているデューティ制御信号ＤＵＴＹ＿９０の値を設定値に変更する（Ｓ７０５２）。すなわち、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿９０の値を、キャリブレーションモード開始後、初回のＳ７０５２においてはあらかじめ設定されている設定値に変更し、２回目以降のＳ７０５２においては、後述するＳ７０５４で設定された設定値に変更する。そして、ラッパー回路２０は、補正部ＵＮＩＴ＿２７０から、クロックＣＬＫ＿９０のデューティ補正の完了を示す補正完了信号ＣＤ３を受け取っているか否かを判断する（Ｓ７０５３）。ラッパー回路２０は、補正完了信号ＣＤ３を受け取っている場合（Ｓ７０５３のＹｅｓ）、クロックＣＬＫ＿９０のデューティ補正を終了し、図７ＡのＳ７０６に進む。一方、ラッパー回路２０は、補正完了信号ＣＤ３を受け取っていない場合（Ｓ７０５３のＮｏ）、デューティ制御信号ＤＵＴＹ＿９０の設定値を変更し（Ｓ７０５４）、Ｓ７０５２の処理に戻る。

続いて、ラッパー回路２０は、図７Ａに示すように、クロックＣＬＫ＿２７０のデューティ補正を行う（Ｓ７０６）。クロックＣＬＫ＿２７０のデューティ補正においては、図７Ｅに示すように、まず、ラッパー回路２０が、補正部ＵＮＩＴ＿２７０に対して通常モードでの動作を指示するための比較モード信号ＣＭ２７０を、補正部ＵＮＩＴ＿２７０に出力すると共に、補正部ＵＮＩＴ＿９０に対して比較モードでの動作を指示し、かつ、クロックＣＬＫ＿２７０に対してデューティ補正を指示するための比較モード信号ＣＭ９０を、補正部ＵＮＩＴ＿９０に出力する（Ｓ７０６１）。なお、これにより、補正部ＵＮＩＴ＿２７０では、クロックＣＬＫ＿２７０のスキュー調整も実行されるようになる。

続いて、ラッパー回路２０は、補正部ＵＮＩＴ＿２７０に対し出力しているデューティ制御信号ＤＵＴＹ＿２７０を設定値に変更する（Ｓ７０６２）。すなわち、ラッパー回路２０は、デューティ制御信号ＤＵＴＹ＿２７０の値を、キャリブレーションモード開始後、初回のＳ７０６２においてはあらかじめ設定されている設定値に変更し、２回目以降のＳ７０６２においては、後述するＳ７０６４で設定された設定値に変更する。そして、ラッパー回路２０は、補正部ＵＮＩＴ＿９０から、クロックＣＬＫ＿２７０のデューティ補正の完了を示す補正完了信号ＣＤ４を受け取っているか否かを判断する（Ｓ７０６３）。ラッパー回路２０は、補正完了信号ＣＤ４を受け取っている場合（Ｓ７０６３のＹｅｓ）、図７ＡのＳ７０１に戻り、補正処理回路１０を通常モードで動作させる。一方、ラッパー回路２０は、補正完了信号ＣＤ４を受け取っていない場合（Ｓ７０６３のＮｏ）、デューティ制御信号ＤＵＴＹ＿２７０の設定値を変更し（Ｓ７０６４）、Ｓ７０６２に戻る。

図８は、本発明の一実施形態に係る多相クロック補正装置でのデューティ補正例を説明するための各所の波形を示す図である。同図においては、クロックＣＬＫ＿０のデューティ補正例を説明するため、補正部ＵＮＩＴ＿０における入力クロックＩＮ＿０、内部調整波形ＶＡ、及び出力クロックＯＵＴ＿０を示している。

同図において、入力クロックＩＮ＿０は、デューティエラーが生じており、設定値である５０％を超えたデューティとなっている。

そこで、多相クロック補正装置１では、ラッパー回路２０から補正部ＵＮＩＴ＿０に出力するデューティ制御信号ＤＵＴＹ＿０の値を変化させることで、補正部ＵＮＩＴ＿０内の内部調整波形ＶＡの立下りを、図示するように所望の傾きに変化させる。そして、多相クロック補正装置１は、補正部ＵＮＩＴ＿０にて、当該内部調整波形ＶＡを反転させて、チューティ補正がなされた出力クロックＯＵＴ＿０を出力する。

図９Ａ及び９Ｂは、本発明の一実施形態に係る多相クロック補正装置でのスキュー調整例を説明するための各所の波形を示す図であり、図９Ａは本発明による補正を行なわない場合を、図９Ｂは本発明による補正を行なった場合を示している。同図においては、クロックＣＬＫ＿９０及びクロックＣＬＫ＿２７０のスキュー調整例を説明するために、補正部ＵＮＩＴ＿０における入力クロックＩＮ＿０及び出力クロックＯＵＴ＿０、補正部ＵＮＩＴ＿９０における入力クロックＩＮ＿９０及び出力クロックＯＵＴ＿９０、補正部ＵＮＩＴ＿１８０における入力クロックＩＮ＿１８０及び出力クロックＯＵＴ＿１８０、補正部ＵＮＩＴ＿２７０における入力クロックＩＮ＿２７０及び出力クロックＯＵＴ＿２７０を示している。加えて、同図においては、補正部ＵＮＩＴ＿９０のスキュー検出回路１２から出力される検出信号ＤＥＴ＿０−９０、及び補正部ＵＮＩＴ＿９０のスキュー検出回路１２から出力される検出信号ＤＥＴ＿１８０−２７０を示している。

両図において、入力クロックＩＮ＿０と入力クロックＩＮ＿９０との位相差は、９０度未満となっており、スキューエラーが生じた状態となっている。この状態における検出信号ＤＥＴ＿０−９０は、図９Ａに図示するように、２５％以下のデューティとなっている。

そこで、多相クロック補正装置１では、補正部ＵＮＩＴ＿９０において、検出信号ＤＥＴ＿０−９０に基づくスキュー調整信号ＳＡを生成し、補正回路１１へ送ることで、アナログネガティブフィードバック制御を行う。これにより、多相クロック補正装置１では、出力クロックＯＵＴ＿９０のスキュー調整を行い、図９Ｂに示すように、出力クロックＯＵＴ＿０とクロックＣＬＫ＿９０の位相差を９０度とする。

また、図９Ａにおいて、入力クロックＩＮ＿１８０と入力クロックＩＮ＿２７０との位相差も、９０度未満となっており、スキューエラーが生じた状態となっている。この状態における検出信号ＤＥＴ＿１８０−２７０は、図９Ａに図示するように、２５％以下のデューティとなっている。

そこで、多相クロック補正装置１では、補正部ＵＮＩＴ＿２７０において、検出信号ＤＥＴ＿１８０−２７０に基づくスキュー調整信号ＳＡを生成し、補正回路１１へ送ることで、アナログネガティブフィードバック制御を行う。これにより、多相クロック補正装置１では、出力クロックＯＵＴ＿２７０のスキュー調整を行い、図９Ｂに示すように、出力クロックＯＵＴ＿１８０とクロックＣＬＫ＿２７０の位相差を９０度とする。

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。

例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。

また、多相クロック補正装置１により、スキュー調整及びデューティ補正を行う多相クロックは４相クロックに限定されない。多相クロック補正装置１では、適宜、補正部ＵＮＩＴを増設することで、より多相のクロックのスキュー調整及びデューティ補正を行うことができる。この際、可変電源１５で生成される第１参照信号は、多相クロックの相数に応じて変更される。

また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を、適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。

本発明は、半導体集積回路の分野に広く利用することができる。

１…多相クロック補正装置
１０…補正処理回路
１１…補正回路
１１１…トランジスタ
１１２…トランジスタ
１１３…トランジスタ
１１４…トランジスタ
１１５…スイッチ
１１６…インバータ
１１７…コンデンサ
１１８…インバータ
１２…スキュー検出回路
１３…スイッチ
１３Ａ…スイッチ
１３Ｂ…スイッチ
１３Ｃ…スイッチ
１４…積分回路
１５…可変電源
１６…比較器
１７…スイッチ
１７Ａ…スイッチ
１７Ｂ…スイッチ
１７Ｃ…スイッチ
２０…ラッパー回路

Claims (6)

1. 入力クロックのスキュー調整及びデューティ補正を行い出力クロックとして出力可能なクロック補正装置であって、
   前記入力クロックのスキュー調整及び前記入力クロックのデューティ補正を行う補正回路と、
   前記出力クロックと参照クロックとの入力に対して、前記参照クロックのみが“Ｈ”であるときに“Ｈ”となる検出信号を出力するスキュー検出回路と、
   前記検出信号を積分して第１電圧信号を生成する積分回路と、
   前記第１電圧信号と第１参照信号とを比較した比較信号をスキュー調整信号として出力する比較器と、を含み、
   前記補正回路は、
   スキュー調整モードで、前記スキュー調整信号を用いて前記入力クロックの前記スキュー調整を行い、
   ディーティ補正モードで、デューティ制御信号を用いて前記入力クロックの前記デューティ補正を行う、
   クロック補正装置。
2. ラッパー回路、を含み、
   前記ラッパー回路からの前記ディーティ補正モードの指示に基づき、前記積分回路は、前記検出信号に代わり、前記出力クロックを積分して第２電圧信号を生成し、前記比較器は、前記第１電圧信号と前記第１参照信号との比較に代わり、前記第２電圧信号と第２参照信号とを比較して、前記第２電圧信号が前記第２参照信号と一致したときに比較信号を前記デューティ補正の完了を示す信号として前記ラッパー回路に出力し、
   前記ラッパー回路は、前記デューティ補正の完了を示す信号を受け取るまで、前記デューティ制御信号の値を変化させる、
   請求項１記載のクロック補正装置。
3. 互いに所定の位相差を有する多相クロックのスキュー調整及びデューティ補正を行う多相クロック補正装置であって、
   入力クロックのスキュー調整及びデューティ補正を行い出力クロックとして出力する複数の補正回路を含み、
   前記複数の補正回路は、多段に接続され、
   前記複数の補正回路のうち一の段の補正回路の前記出力クロックと、前記参照クロックとされる前記一の段の補正回路の前段の前記補正回路の前記出力クロックとの入力に対して、前記参照クロックのみが“Ｈ”であるときに“Ｈ”となる検出信号を出力するスキュー検出回路と、
   前記検出信号を積分して第１電圧信号を生成する積分回路と、
   前記第１電圧信号と第１参照信号とを比較して、前記一の段の補正回路のスキュー調整信号を生成する比較器と、を含み、
   前記一の段の補正回路は、
   スキュー調整モードで、前記スキュー調整信号を用いて前記入力クロックの前記スキュー調整を行い、
   ディーティ補正モードで、デューティ制御信号を用いて前記入力クロックの前記デューティ補正を行う、
   多相クロック補正装置。
4. ラッパー回路、を含み、
   前記ラッパー回路からの前記ディーティ補正モードの指示に基づき、前記積分回路は、前記検出信号に代わり、前記補正回路のうち任意の段の補正回路の前記出力クロックを積分して第２電圧信号を生成し、前記比較器は、前記第１電圧信号と前記第１参照信号との比較に代わり、前記第２電圧信号と第２参照信号とを比較して、前記第２電圧信号が前記第２参照信号と一致したときに前記任意の段の補正回路の比較信号を前記デューティ補正の完了を示す信号として前記ラッパー回路に出力し、
   前記ラッパー回路は、前記任意の段の補正回路の前記デューティ補正の完了を示す信号を受け取るまで、前記任意の段の補正回路の前記デューティ制御信号の値を変化させる、
   請求項３記載の多相クロック補正装置。
5. 入力クロックのスキュー調整及びデューティ補正を行い出力クロックとして出力可能な複数の補正回路を多段に接続した構成を含む多相スキュー調整回路における多相クロックのクロック補正方法であって、
   スキュー調整モードで、スキュー調整信号を用いて前記入力クロックのスキュー調整を行うスキュー調整ステップと、
   ディーティ補正モードで、デューティ制御信号を用いて前記入力クロックのデューティ補正を行うデューティ補正ステップと、を含み、
   前記スキュー調整ステップは、
   前記複数の補正回路のうち一の段の補正回路の前記出力クロックと、前記参照クロックとされる前記一の段の補正回路の前段の前記補正回路の前記出力クロックとの入力に対して、前記参照クロックのみが“Ｈ”であるときに“Ｈ”となる検出信号を出力するスキュー検出ステップと、
   前記検出信号を積分して第１電圧信号を生成する第１積分ステップと、
   前記第１電圧信号と第１参照信号とを比較した比較信号を、前記一の段の補正回路のスキュー調整信号として出力する第１比較ステップと、を含む、
   多相クロックのクロック補正方法。
6. 前記デューティ補正ステップは、
   前記複数の補正回路のうち任意の段の補正回路の前記出力クロックを積分して第２電圧信号を生成する第２積分ステップと、
   前記第２電圧信号と第２参照信号を比較した前記任意の段の補正回路の比較信号を出力する第２比較ステップと、
   前記任意の段の補正回路の前記比較信号が前記デューティ補正の完了を示すまで、前記任意の段の補正回路の前記デューティ制御信号の値を変化させる変更ステップと、を含む、
   請求項５記載の多相クロックのクロック補正方法。