JP5308510B2 - 位相調整回路 - Google Patents

位相調整回路 Download PDF

Info

Publication number
JP5308510B2
JP5308510B2 JP2011501353A JP2011501353A JP5308510B2 JP 5308510 B2 JP5308510 B2 JP 5308510B2 JP 2011501353 A JP2011501353 A JP 2011501353A JP 2011501353 A JP2011501353 A JP 2011501353A JP 5308510 B2 JP5308510 B2 JP 5308510B2
Authority
JP
Japan
Prior art keywords
phase
clock
circuit
divide
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011501353A
Other languages
English (en)
Other versions
JPWO2010097846A1 (ja
Inventor
和昭 曽川
雅善 木下
祐嗣 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011501353A priority Critical patent/JP5308510B2/ja
Publication of JPWO2010097846A1 publication Critical patent/JPWO2010097846A1/ja
Application granted granted Critical
Publication of JP5308510B2 publication Critical patent/JP5308510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、入力されるクロックなどを位相調整の基準となるクロックとしたとき、この位相基準クロックに対して所定の位相差を持つ位相調整クロックを生成、出力する位相調整回路の改良に関する。
一般に、Duty50%のクロックを生成する場合、Duty50%が必要となるクロック周波数の倍周波数のクロックを生成し、そのクロックを2分周回路で分周して、Duty50%のクロックを生成する手法が最も簡単な手法として知られている。
しかしながら、2分周回路の出力クロックの位相状態は、2分周回路の初期状態に起因して、相互に位相が180°異なる2状態が存在する。このため、位相基準クロックに対して所定の位相差を持つ位相調整クロックを生成する位相調整回路において前記手法を適用したときには、2分周回路から出力されるクロックの位相は、この2分周回路の初期状態に応じて前記2状態のうち何れか一方の位相となって、位相基準クロックに対して不確定となり、このため、位相調整回路の立ち上げ時毎に位相基準クロックに対する位相調整クロックの位相差が180°変化してしまう可能性がある。尚、位相基準クロックの2倍周波数のクロックを生成したとき、そのクロックは、位相基準クロックに対して2つの位相の位置に立ち上がりエッジを持つので、仮にリセット制御などにより2分周回路の初期状態を揃えても、何れの位相位置の立ち上がりエッジが先に入力されるかによって、位相基準クロックに対する2分周回路の出力位相は異なってしまう。
このように位相基準クロックに対して2分周回路の出力位相が不確定となる問題を解決するため、従来では、2分周回路の出力クロックと位相基準クロックとの位相比較を行い、その位相比較結果が所望の位相関係でない場合には2分周回路の出力位相を反転させることにより、位相基準クロックと2分周回路の出力クロックとの位相関係を一定に保っている。以下、この従来の手法を用いたDuty50%の位相調整クロックを生成出力する位相調整回路の構成を、図10に示して、説明する。
図10に示すように、Duty50%の位相調整クロックを生成する位相調整回路は、位相基準クロック1の2倍周波数の多相クロック生成する多相クロック生成回路10と、前記多相クロックの1つを位相選択信号2に基づき選択し、選択クロック3として出力する選択回路20と、選択クロック3を2分周して位相調整クロック4として出力する位相反転機能を有する2分周回路50と、位相基準クロック1と位相調整クロック4との位相関係が位相選択信号2に基づいた位相関係になるように、位相反転機能を有する2分周回路50の出力位相を制御する位相制御回路70とにより構成されている。
更に、図10において、位相反転機能を有する2分周回路50は、選択クロック3を2分周して2分周選択クロック52を出力する2分周回路51と、2分周選択クロック52の反転クロックを生成するインバータ53と、2分周選択クロック52とその反転クロックの何れかを選択し、位相調整クロック4として出力する選択回路54とにより構成されている。
また、位相制御回路70は、位相基準クロック1と2分周選択クロック52との位相比較を行い、2分周選択クロック52の位相基準クロック1に対する位相が0°〜180°の範囲にあるか、180°〜360°の範囲にあるかを判定する位相比較部71と、その比較結果が位相選択信号2に基づいた位相範囲になっている場合は、2分周選択クロック52を、そうでない場合は2分周選択クロック52の反転クロックを選択して位相調整クロック4として出力するように選択回路54を制御する制御部72とにより構成されている。
次に、図10に示したDuty50%の位相調整クロック4を生成する位相調整回路の動作について説明する。ここでは、多相クロック生成回路10は、4相の多相クロック生成回路を例として説明する。
先ず、4相の多相クロック生成回路10は、位相基準クロック1の2倍周波数の4相クロックを生成する。次に、位相選択信号2に基づいて4相クロックの1つを選択クロック3として選択回路20で選択する。ここで4相クロックは、位相基準クロック1の半周期を4等分した位相間隔のクロックになっており、位相選択信号2を切り替えることにより、4階調の位相調整が可能となる。尚、図11には、位相基準クロック1、4相クロック及び4相クロックのうち記号[1]のクロックを選択した場合の選択クロック3の例を示している。
次に、選択回路20で選択された選択クロック3は、2分周回路51で2分周され、2分周選択クロック52を生成する。ここで、2分周選択クロック52の位相状態は、2分周回路51の初期状態や選択クロック3の入力タイミングにより、位相基準クロック1に対する位相が0°〜180°の範囲、又は180°〜360°の範囲の何れを取るか不確定となる。尚、図11(a)には、2分周選択クロック52の位相が位相基準クロック1に対して0°〜180°の範囲となった場合を、同図(b)には、2分周選択クロック52の位相が位相基準クロック1に対して180°〜360°の範囲となった場合を示している。
そこで、位相制御回路の位相比較部71において、位相基準クロック1と2分周選択クロック52との位相比較を行い、2分周選択クロック52の位相基準クロック1に対する位相が、0°〜180°の範囲にあるか、180°〜360°の範囲にあるかを判定する。そして、位相制御回路70の制御部72において、その比較結果が位相選択信号2に基づいた位相範囲になっている場合は、2分周選択クロック52を、そうでない場合は2分周選択クロック52の反転クロックを位相調整クロック4として選択するように選択回路54を制御する。
例えば、2分周選択クロック52の位相基準クロック1に対する位相が0°〜180°となった場合を考える。この場合、位相制御回路70の制御部72において、例えば0°〜180°の範囲に制御するように位相選択信号2が与えられている場合は、2分周選択クロック52をそのまま(正転クロックを)位相調整クロック4として出力し、180°〜360°の範囲に制御するように位相選択信号2が与えられている場合は、2分周選択クロック52の反転クロックを位相調整クロック4として出力するように選択回路54を制御する。尚、図11(a)には、2分周選択クロック52の位相が位相基準クロック1に対して0°〜180°の範囲となった場合において、0°〜180°、180°〜360°の各々の位相範囲に制御した場合の位相調整クロック4を示している。また、図11(b)は、2分周選択クロック52の位相が位相基準クロック1に対して180°〜360°の範囲となった場合について示している。
このような位相制御回路70の働きにより、位相基準クロック1に対する位相調整クロック4の位相調整範囲は、2分周回路51の初期状態や入力クロックのタイミングに関係なく、位相選択信号2により選択される位相範囲に制御されることになる。
すなわち、位相調整回路において、2倍周波数のクロックを生成して2分周することによりDuty50%のクロックを得る手法を適用しても、2分周回路の初期状態や2分周回路への入力クロックのタイミングに影響を受けることなく、位相調整クロックを生成することが可能である。
尚、2分周回路の出力クロックと基準クロックとの位相比較を行い、その位相比較結果が所望の位相関係でない場合に、2分周回路の出力位相を反転させることにより、2分周回路の出力位相を所望の位相状態に制御する手法は、特許文献1に記載のクロック切替調整方法の中で開示されている。
特開2000−244311号公報
しかしながら、従来のDuty50%の位相調整クロックを生成する位相調整回路において、位相調整クロックを位相基準クロックの近接位相に調整する場合、クロック周波数が高くなればなるほど、また、位相分解能が高くなればなるほど、位相基準クロックと位相調整クロックとの位相差が小さくなるため、クロックジッタによって位相差が変動すると、位相制御回路における位相基準クロックと位相調整クロックとの位相関係の判定が安定せず、位相調整クロックの位相反転動作が繰り返されるという課題があった。
本発明は、前記従来の課題を解決するものであり、その目的は、位相制御回路における位相判定の不安定性の課題を改善して、位相分解能を高めても安定してDuty50%の位相調整クロックを生成することのできる位相調整回路を提供することにある。
前記目的を達成するために、本発明では、位相基準クロックと位相調整クロックとに対して位相が離れた中間基準クロックを生成し、この中間基準クロックと位相基準クロックとの位相関係が所望の位相状態になるように前記中間基準クロックの位相を制御し、次いで前記中間基準クロックと位相調整クロックとの位相関係が所望の位相状態になるように位相調整クロックの位相を制御し、これにより、位相基準クロックと位相調整クロックとの位相を直接比較せずに、中間基準クロックを介して、間接的に位相基準クロックに対する位相調整クロックの位相を制御することとする。
具体的に、請求項1記載の発明の位相調整回路は、基準クロックの2倍周波数の多相クロックを生成する多相クロック生成回路と、位相選択信号に基づいて前記多相クロックの1つを選択し、選択クロックとして出力する第1の選択回路と、前記基準クロック及び前記選択クロックと位相の離れたクロックを前記多相クロックから選択し、中間クロックとして出力する第2の選択回路と、前記中間クロックを2分周して中間基準クロックとして出力する第1の位相反転機能を有する2分周回路と、前記選択クロックを2分周して位相調整クロックとして出力する第2の位相反転機能を有する2分周回路と、前記基準クロックと前記中間基準クロックとの位相関係が前記位相選択信号に基づいた位相関係になるように、前記中間基準クロックを生成する第1の位相反転機能を有する2分周回路の出力位相を制御する第1の位相制御回路と、前記中間基準クロックと前記位相調整クロックとの位相関係が前記位相選択信号に基づいた位相関係になるように、前記位相調整クロックを生成する第2の位相反転機能を有する2分周回路の出力位相を制御する第2の位相制御回路とを有することを特徴とする。
請求項2記載の発明は、前記請求項1記載の位相調整回路において、前記第1の位相反転機能を有する2分周回路は、前記中間クロックを2分周して2分周中間クロックを生成する第1の2分周回路と、前記2分周中間クロックの反転クロックを生成するインバータと、前記2分周中間クロックと前記2分周中間クロックの反転クロックとの何れか一方を反転制御信号により選択して中間基準クロックとして出力する選択回路とにより構成され、前記第2の位相反転機能を有する2分周回路は、前記選択クロックを2分周して2分周選択クロックを生成する第2の2分周回路と、前記2分周選択クロックの反転クロックを生成するインバータと、前記2分周選択クロックと前記2分周選択クロックの反転クロックとの何れか一方を反転制御信号により選択して位相調整クロックとして出力する選択回路とにより構成され、前記第1の位相制御回路は、前記基準クロックと前記2分周中間クロックとの位相比較を行う位相比較部と、前記位相比較部の位相比較結果が位相選択信号に基づいた位相関係となっている場合は前記2分周中間クロックを、そうでない場合は前記2分周中間クロックの反転クロックを中間基準クロックとして出力するように前記第1の位相反転機能を有する2分周回路の前記反転制御信号を制御する制御部とにより構成され、前記第2の位相制御回路は、前記中間基準クロックと前記2分周選択クロックとの位相比較を行う位相比較部と、前記位相比較部の位相比較結果が位相選択信号に基づいた位相関係となっている場合は前記2分周選択クロックを、そうでない場合は前記2分周選択クロックの反転クロックを位相調整クロックとして出力するように前記第2の位相反転機能を有する2分周回路の前記反転制御信号を制御する制御部とにより構成されていることを特徴とする。
請求項3記載の発明は、前記請求項1記載の位相調整回路において、前記第1の位相反転機能を有する2分周回路は、前記中間クロックをクロック信号とし、その出力を中間基準クロックとして出力するD型フリップフロップと、前記D型フリップフロップの出力と反転制御信号とを入力とし、その出力が前記D型フリップフロップのデータ入力に接続されるEX−NOR回路とにより構成され、前記第2の位相反転機能を有する2分周回路は、前記選択クロックをクロック信号とし、その出力を位相調整クロックとして出力するD型フリップフロップと、前記D型フリップフロップの出力と反転制御信号とを入力とし、その出力が前記D型フリップフロップのデータ入力に接続されるEX−NOR回路とにより構成され、前記第1の位相制御手段は、前記基準クロックと前記中間基準クロックとの位相比較を行う位相比較部と、前記位相比較部の位相比較結果が位相選択信号に基づいた位相関係となっていない場合にのみ、前記中間クロックの周期に等しいパルス幅の信号を前記第1の位相反転機能を有する2分周回路の反転制御信号に与えて、中間基準クロックの位相反転制御を行う制御部とにより構成され、前記第2の位相制御手段は、前記中間基準クロックと前記位相調整クロックとの位相比較を行う位相比較部と、前記位相比較器の位相比較結果が位相選択信号に基づいた位相関係となっていない場合にのみ、前記選択クロックの周期に等しいパルス幅の信号を前記第2の位相反転機能を有する2分周回路の反転制御信号に与えて、位相調整クロックの位相反転制御を行う制御部とにより構成されることを特徴とする。
請求項4記載の発明は、前記請求項1記載の位相調整回路において、前記第2の位相反転機能を有する2分周回路は、前記選択クロックを2分周して2分周選択クロックを生成する第2の2分周回路と、前記2分周選択クロックの反転クロックを生成するインバータと、前記2分周選択クロックと前記2分周選択クロックの反転クロックとの何れか一方を反転制御信号により選択して位相調整クロックとして出力する選択回路とにより構成され、前記第2の位相制御回路は、前記選択クロックを2分周して第2の2分周選択クロックを出力する第3の2分周回路と、前記中間基準クロックと前記第2の2分周選択クロックとの位相比較を行う位相比較部と、前記位相比較部の位相比較結果が前記位相選択信号に基づいた位相関係となっている場合は、前記2分周選択クロックを、そうでない場合は前記2分周選択クロックの反転クロックを位相調整クロックとして出力するように前記第2の位相反転機能を有する2分周回路の前記反転制御信号を制御する制御部とにより構成されていることを特徴とする。
請求項5記載の発明は、前記請求項1〜4の何れか1項に記載の位相調整回路において、前記多相クロック生成回路は、入力クロックとフィードバッククロックとの位相比較を行う位相比較器と、前記位相比較器の位相比較結果に応じた電荷を充放電するチャージポンプ回路と、前記チャージポンプ回路の充放電電荷を平滑化するループフィルタと、前記ループフィルタの電圧に応じた周波数の多相クロックを出力する多相出力電圧制御発振器と、前記多相出力電圧制御発振器の多相出力の1つを2分周して前記位相比較器の入力である前記フィードバッククロックとする2分周回路とにより構成される2逓倍の位相同期回路で構成されており、前記位相同期回路の入力クロックを前記位相基準クロックとすることを特徴とする。
請求項6記載の発明は、前記請求項1〜4の何れか1項に位相調整回路において、前記多相クロック生成回路は、入力クロックとフィードバッククロックとの位相比較を行う位相比較器と、前記位相比較器の位相比較結果に応じた電荷を充放電するチャージポンプ回路と、前記チャージポンプ回路の充放電電荷を平滑化するループフィルタと、前記ループフィルタの電圧に応じた周波数の多相クロックを出力する多相出力電圧制御発振器と、前記多相出力電圧制御発振器の多相出力の1つを2分周して前記位相比較器の入力である前記フィードバッククロックとする2分周回路とにより構成される2逓倍の位相同期回路で構成されており、前記位相同期回路のフィードバッククロックを前記位相基準クロックとすることを特徴とする。
以上により、請求項1〜6記載の発明では、位相基準クロック及び選択クロックと位相の離れた中間クロックを第1の位相反転機能を有する2分周回路により2分周することにより、位相基準クロックと位相調整クロックとに対して位相が離れた中間基準クロックを生成することができ、また、第1の位相制御回路において位相基準クロックと中間基準クロックとの位相関係が所望の位相状態になるように中間基準クロックの位相を制御し、次に、第2の位相制御回路において中間基準クロックと位相調整クロックとの位相関係が所望の位相状態になるように位相調整クロックの位相を制御する。すなわち、位相基準クロックと位相調整クロックとの位相を直接比較せずに、中間基準クロックを介して間接的に位相基準クロックに対する位相調整クロックの位相を制御する。従って、位相調整クロックが位相基準クロックに対して近接位相に位相調整される場合でも、第1及び第2の位相制御回路での位相関係の判定は、位相の離れたクロック間で行われることとなるので、位相分解能を高めても、位相判定回路は不安定にならず、安定して動作する位相調整回路が実現される。
また、本発明では、第1及び第2の位相反転機能を有する2分周回路並びに第1及び第2の位相制御回路を簡単な回路で構成することができる。
更に、本発明では、出力位相の反転制御が行われても、第1、第2の位相反転機能を有する2分周回路におけるクロック遅延が変わらないので、位相調整クロックの位相位置が変動しない効果が得られる。
加えて、本発明では、第2の位相制御回路の位相比較部において第2の2分周選択クロックを2分周選択クロックの代わりに利用するので、第2の位相反転機能を有する2分周回路をDuty劣化抑制のためにDuty50%のクロックが必要なブロックの近くに配置した場合でも、第2の位相制御回路の位相比較部で位相比較するクロック間の位相差に影響しないので、第2の位相制御回路を安定動作させることが可能である。
また、本発明では、位相基準クロックの2倍周波数で位相同期したクロックを簡単に得ることができる。
更に、本発明では、位相同期回路を構成する位相比較器やチャージポンプ回路などに起因する定常位相誤差のばらつきの影響を排除できるので、第1の位相制御回路での位相基準クロックと中間基準クロックとの位相関係のばらつきを抑制することができ、更に安定して動作する位相調整回路を実現することができる。
以上説明したように、本発明の位相調整回路によれば、位相基準クロックに対して近接位相に位相調整クロックが位相調整される場合でも、位相基準クロックと位相調整クロックとの位相を直接比較せずに、中間基準クロックを介して、間接的に位相基準クロックに対する位相調整クロックの位相を制御したので、位相分解能を高めても、位相判定を安定に行い得る位相調整回路を実現することができる。
本発明の実施形態1の位相調整回路のブロック構成図である。 同位相調整回路の具体的回路構成を示す図である。 本発明の実施形態2の位相調整回路の具体的回路構成を示す図である。 本発明の実施形態3の位相調整回路の具体的回路構成を示す図である。 本発明の実施形態4の位相調整回路の具体的回路構成を示す図である。 本発明の実施形態1の位相調整回路において位相調整クロックを位相基準クロックの0°〜90°の範囲に調整する場合の各クロック波形を示す図である。 同位相調整回路において位相調整クロックを位相基準クロックの90°〜180°の範囲に調整する場合の各クロック波形を示す図である。 同位相調整回路において位相調整クロックを位相基準クロックの180°〜270°の範囲に調整する場合の各クロック波形を示す図である。 同位相調整回路において位相調整クロックを位相基準クロックの270°〜360°の範囲に調整する場合の各クロック波形を示す図である。 従来の位相調整回路の構成を示す図である。 (a)は同位相調整回路において2分周選択クロックの位相が位相基準クロックに対して0°〜180°の範囲となった場合の各クロック波形を示す図、同図(b)は同2分周選択クロックの位相が位相基準クロックに対して180°〜360°の範囲となった場合の各クロック波形を示す図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
(実施形態1)
図1は、本発明の実施形態1における位相調整回路の構成を示す。
図1において、実施形態1における位相調整回路は、位相基準クロック1の2倍周波数の多相クロックを生成する多相クロック生成回路10と、位相選択信号2に基づいて前記多相クロックの1つを選択し、選択クロック3として出力する第1の選択回路20と、位相基準クロック1及び選択クロック3と位相の離れたクロックを前記多相クロックから選択し、中間クロック5として出力する第2の選択回路30と、前記中間クロック5を2分周して中間基準クロック6として出力する第1の位相反転機能を有する2分周回路40と、選択クロック3を2分周して位相調整クロック4として出力する第2の位相反転機能を有する2分周回路50と、位相基準クロック1と中間基準クロック6との位相関係が位相選択信号2に基づいた位相関係になるように、中間基準クロック6を生成する第1の位相反転機能を有する2分周回路40の出力位相を制御する第1の位相制御回路60と、中間基準クロック6と位相調整クロック4との位相関係が位相選択信号2に基づいた位相関係になるように、位相調整クロック4を生成する第2の位相反転機能を有する2分周回路50の出力位相を制御する第2の位相制御回路70とにより構成されている。
次に、実施形態1において位相調整回路を構成する第1、第2の位相反転機能を有する2分周回路40、50及び第1、第2の位相制御回路60、70の具体的な回路構成例を図2に示す。
図2において、第1の位相反転機能を有する2分周回路40は、中間クロック5を2分周して2分周中間クロック42を生成する第1の2分周回路41と、2分周中間クロック42の反転クロックを生成するインバータ43と、2分周中間クロック42と2分周中間クロック42の反転クロックとの何れか一方を反転制御信号45により選択して中間基準クロック6として出力する選択回路44とにより構成されている。
また、第2の位相反転機能を有する2分周回路50は、選択クロック3を2分周して2分周選択クロック52を生成する第2の2分周回路51と、2分周選択クロック52の反転クロックを生成するインバータ53と、2分周選択クロック52と2分周選択クロック52の反転クロックとの何れか一方を反転制御信号55により選択して位相調整クロック4として出力する選択回路54とにより構成されている。
また、第1の位相制御回路60は、位相基準クロック1と2分周中間クロック42との位相比較を行う位相比較部61と、位相比較部61の位相比較結果が位相選択信号2に基づいた位相関係となっている場合は、2分周中間クロック42を、そうでない場合は2分周中間クロック42の反転クロックを中間基準クロック6として出力するように第1の位相反転機能を有する2分周回路40の反転制御信号45を制御する制御部62とにより構成されている。
また、第2の位相制御回路70は、中間基準クロック6と2分周選択クロック52との位相比較を行う位相比較部71と、位相比較部71の位相比較結果が位相選択信号2に基づいた位相関係となっている場合は、2分周選択クロック52を、そうでない場合は2分周選択クロック52の反転クロックを位相調整クロック4として出力するように第2の位相反転機能を有する2分周回路50の反転制御信号55を制御する制御部72とにより構成されている。
更に、図2においては、多相クロック生成回路10は、入力クロックとフィードバッククロック16との位相比較を行う位相比較器11と、位相比較器11の位相比較結果に応じた電荷を充放電するチャージポンプ回路12と、チャージポンプ回路12の充放電電荷を平滑化するループフィルタ13と、ループフィルタ13の電圧に応じた周波数の多相クロックを出力する多相出力電圧制御発振器14と、多相出力電圧制御発振器14の多相出力の1つを2分周して位相比較器11の入力であるフィードバッククロック16とする2分周回路15とにより構成される2逓倍の位相同期回路で構成されている。また、この位相同期回路の入力クロックを位相基準クロック1としている。
以上のように構成された位相調整回路ついて、以下、動作を説明する。
ここで、多相クロック生成回路10を構成する位相同期回路は、8相クロックを出力するものとして説明する。
先ず、8相クロック出力を持つ位相同期回路は、位相基準クロック1の2倍周波数の8相クロックを生成する。ここで、図6、図7、図8、図9において8相クロックと示した部分は、位相同期回路から出力される8相クロックを模式化して示したものである。↑は、各相のクロックの立ち上がりエッジを示しており、位相基準クロック1の半分の周期を8等分した位相間隔で8相のクロックが生成されている。また、8相クロックを生成する位相同期回路の多相クロックのうち、フィードバッククロック16となるクロックを0位相のクロックとすれば、図6、図7、図8、図9に示すように0位相の立ち上がりエッジと位相基準クロック1の位相がほぼ一致するようにクロックが生成される。
次に、第1の選択回路20により選択される選択クロック3及び第2の選択回路30により選択される中間クロック5の選択方法について説明する。
図6、図7、図8及び図9は、位相基準クロック1に対して位相調整クロック4を0°〜90°、90°〜180°、180°〜270°、270°〜360°の範囲に位相調整される各々の場合において、8相のクロックから、どのように選択クロック3、中間クロック4を選択するか示している。実施形態1では、図6、図8に示すように位相調整クロック4を0°〜90°及び180°〜270°の範囲に位相調整する場合は、0位相〜3位相のクロックを選択クロック3として選択し、6位相のクロックを中間クロック5として選択する。また、図7、図9に示すように位相調整クロックを90°〜180°及び270°〜360°の範囲に位相調整する場合は、4位相〜7位相のクロックを選択クロック3として選択し、2位相のクロックを中間クロック5として選択する。こうすることにより、図6、図7、図8、図9の全てにおいて、位相基準クロック1及び選択クロック3から45°以上、位相の離れたクロックが中間クロック5として選択される。
次に、中間基準クロック6の位相制御について説明する。
先ず、2分周中間クロック42は、中間クロック5を第1の2分周回路41により2分周することにより生成される。このとき、位相基準クロック1に対する2分周中間クロック42の位相が0°〜180°、180°〜360°の何れの範囲になるかは、第1の2分周回路41の初期状態と中間クロック5の入力タイミングに依存するため、不定である。そこで、第1の位相制御回路60の位相比較部61により、位相基準クロック1と2分周中間クロック42との位相比較を行い、0°〜180°、180°〜360°の何れの範囲にあるかを判定する。次に、位相比較部61の位相比較結果が位相選択信号2に基づいた位相関係となっている場合は2分周中間クロック42を、そうでない場合は2分周中間クロック42の反転クロックを中間基準クロック6として出力するように第1の位相反転機能を有する2分周回路40の反転制御信号45を制御部62で制御する。こうすることにより、第1の位相反転機能を有する2分周回路40を構成する第1の2分周回路41の初期状態に拘わらず、中間基準クロック6の位相は、位相基準クロック1に対して位相選択信号2に基づいた位相に制御される。
本実施形態1では、図6及び図8に示すように、位相調整クロック4を位相基準クロック1の0°〜90°、180°〜270°の範囲に位相調整する場合は、位相基準クロック1に対する中間基準クロック6の位相を180°〜360°の範囲に制御している。また、図7及び図9に示すように、位相調整クロック4を位相基準クロック1の90°〜180°、270°〜360°の範囲に位相調整する場合は、位相基準クロック1に対する中間基準クロック6の位相を0°〜180°の範囲に制御している。
尚、本実施形態では、位相調整範囲に応じて(位相選択信号2に基づいて)位相制御後の位相基準クロック1に対する中間基準クロック6の位相範囲を決めているが、位相調整範囲(位相選択信号2)に拘わらず、常に一定の位相範囲になるようにしても良い。但し、その場合は、以下に説明する位相調整クロックの位相制御を変更する必要がある。
次に、位相調整クロック4の位相制御について説明する。
先ず、2分周選択クロック52は、選択クロック3を第2の2分周回路51により2分周することにより生成される。このとき、位相基準クロック1に対する2分周選択クロック52の位相が0°〜180°、180°〜360°の何れの範囲になるかは、第2の2分周回路51の初期状態と選択クロック3の入力タイミングに依存するため不定である。そこで、第2の位相制御回路70の位相比較部71により、中間基準クロック6と2分周選択クロック52との位相比較を行い、0°〜180°、180°〜360°の何れの範囲にあるかを判定する。次に、位相比較部71の位相比較結果が位相選択信号2に基づいた位相関係となっている場合は2分周選択クロック52を、そうでない場合は2分周選択クロック52の反転クロックを位相調整クロック4として出力するように第2の位相反転機能を有する2分周回路50の反転制御信号55を制御部72で制御する。
こうすることにより、第2の位相反転機能を有する2分周回路50を構成する第2の2分周回路51の初期状態に拘わらず、位相調整クロック4の位相は、中間基準クロック6に対して位相選択信号2に基づいた位相に制御される。ここで、先に述べたように中間基準クロック6の位相は、位相基準クロック1に対して位相制御されているので、その中間基準クロック6を基準に位相選択信号2に基づいて位相制御された位相調整クロック4は、位相基準クロック1に対して位相調整されたクロックとなる。
本実施形態1では、図6及び図7に示すように、位相調整クロック4を位相基準クロック1の0°〜90°、90°〜180°の範囲に位相調整する場合は、中間基準クロック6に対する位相調整クロック4の位相を0°〜180°の範囲に制御している。この位相制御により、図6では、位相調整クロック4は、位相基準クロック1に対して0°〜90°の範囲に位相調整されており、また、図7では、位相調整クロック4は位相基準クロック1に対して90°〜180°の範囲に位相調整されていることが判る。次に、図8及び図9に示すように、位相調整クロック4を位相基準クロック1の180°〜270°、270°〜360°の範囲に位相調整する場合は、中間基準クロック6に対する位相調整クロック4の位相を180°〜360°の範囲に制御している。この位相制御により、図8では、位相調整クロック4は位相基準クロック1に対して180°〜270°の範囲に位相調整されており、また、図9では、位相調整クロック4は位相基準クロック1に対して270°〜360°の範囲に位相調整されていることが判る。
以上のように、位相基準クロック1及び選択クロック3と位相の離れた中間クロック5を2分周することにより、位相基準クロック1と位相調整クロック4とに対して位相が離れた中間基準クロック6を生成することができ、また、第1の位相制御回路60で位相基準クロック1と中間基準クロック6との位相関係が位相選択信号2に基づいた位相状態になるように中間基準クロック6の位相を制御し、次に、第2の位相制御回路70で中間基準クロック6と位相調整クロック4との位相関係が位相選択信号2に基づいた位相状態になるように位相調整クロック4の位相を制御することにより、位相基準クロック1と位相調整クロック4との位相を直接比較せずに、中間基準クロック6を介して、間接的に位相基準クロック1に対する位相調整クロック4の位相を制御することができる。
従って、本実施形態によれば、位相基準クロック1に対して近接位相に位相調整クロック4が位相調整される場合でも、第1、第2の位相制御回路60、70の位相比較部61、71での位相関係の判定は、位相の離れたクロック間で行われ、また、同一周波数であれば、位相分解能を高めても、位相基準クロック1と中間基準クロック6との最小位相差、及び位相調整クロック4と中間基準クロック6との最小位相差は変わらないので、位相比較部61、71が安定して動作する位相調整回路が実現可能となる。
(実施形態2)
以下、本発明の実施形態2における位相調整回路について、図面を参照しながら説明する。尚、本実施形態において、実施形態1と同様の部分については同一符号を付し、その詳細の説明は省略する。
図3は実施形態2の位相調整回路の回路構成図を示す。本実施形態と実施形態1との相違点は、第1、第2の位相反転機能を有する2分周回路及び第1、第2の位相制御回路の構成が異なる点である。
図3において、第1の位相反転機能を有する2分周回路40は、中間クロック5をクロック信号とし、その出力を中間基準クロック6として出力するD型フリップフロップ46と、前記D型フリップフロップ46の出力と反転制御信号45とを入力とし、その出力が前記D型フリップフロップ46のデータ入力に接続されるEX−NOR回路47とにより構成している。
また、第2の位相反転機能を有する2分周回路50は、選択クロック3をクロック信号とし、その出力を位相調整クロック4として出力するD型フリップフロップ56と、D型フリップフロップ56の出力と反転制御信号55とを入力とし、その出力が前記D型フリップフロップ56のデータ入力に接続されるEX−NOR回路57とにより構成している。
また、第1の位相制御回路60は、位相基準クロック1と中間基準クロック6との位相比較を行う位相比較部61と、位相比較部61の位相比較結果が位相選択信号2に基づいた位相関係となっていない場合にのみ、中間クロック5の周期に等しいパルス幅の信号を、第1の位相反転機能を有する2分周回路40の反転制御信号45に与えて、中間基準クロック6の位相反転制御を行う制御部62とにより構成している。
更に、第2の位相制御回路70は、中間基準クロック6と位相調整クロック4との位相比較を行う位相比較部71と、位相比較器71の位相比較結果が位相選択信号2に基づいた位相関係となっていない場合にのみ、選択クロック4の周期に等しいパルス幅の信号を、第2の位相反転機能を有する2分周回路50の反転制御信号55に与えて、位相調整クロック4の位相反転制御を行う制御部72とにより構成している。
以上のように構成された、第1、第2の位相反転機能を有する2分周回路40、50及び第1、第2の位相制御回路60、70について、以下に説明する。
先ず、第1の位相反転機能を有する2分周回路40を構成するEX−NOR回路47に、反転制御信号45が入力されていない場合(“0”が入力されている場合)は、EX−NOR回路47は、反転回路として動作する。従って、D型フリップフロップ46のデータ入力には、その出力の反転信号が入力されるので、2分周回路として動作する。次に、第1の位相反転機能を有する2分周回路40の出力クロックである中間基準クロック6の位相を反転させる必要がある場合は、第1の位相制御回路60の制御部62から、中間クロック5の周期に等しいパルス幅の信号が反転制御信号45に入力される。この場合、EX−NOR回路47は、中間クロック5の1周期の期間、正転回路として動作する。これにより、D型フリップフロップ46、EX−NOR回路47で構成される回路は、中間クロック5の1周期の期間同じ状態を保ち、その後、また2分周回路として動作する。この動作により、第1の位相反転機能を有する2分周回路40の出力位相が反転制御される。
第2の位相反転機能を有する2分周回路50についても同様である。
本実施形態のように、第1、第2の位相反転機能を有する2分周回路の構成とすることにより、出力位相の反転制御が行われても、第1、第2の位相反転機能を有する2分周回路40、50におけるクロック遅延が変わらので、位相調整クロックの位相位置が変動しないという効果が得られる。
(実施形態3)
以下、本発明の実施形態3における位相調整回路について、図面を参照しながら説明する。尚、本実施形態において、実施形態1と同様の部分については同一符号を付し、その詳細の説明は省略する。
図4は、実施形態3の位相調整回路の回路構成図である。本実施形態と実施形態1との相違点は、第2の位相制御回路70の構成が異なる点である。
図4において、第2の位相制御回路70は、選択クロック3を2分周して第2の2分周選択クロック74を出力する第3の2分周回路73と、中間基準クロック6と第2の2分周選択クロック74との位相比較を行う位相比較部71と、位相比較部71の位相比較結果が位相選択信号2に基づいた位相関係となっている場合は2分周選択クロック52を、そうでない場合は2分周選択クロック52の反転クロックを位相調整クロック4として出力するように第2の位相反転機能を有する2分周回路50の反転制御信号55を制御する制御部72とにより構成されている。
以上のように構成された実施形態3の位相調整回路について、以下、その動作を説明する。
実施形態1の第2の位相制御回路70では、第2の位相反転機能を有する2分周回路50の2分周選択クロック52と中間基準クロック6との位相比較を行い、その位相関係と位相選択信号2に応じて第2の位相反転機能を有する2分周回路50の出力位相を制御していた。本実施形態3では、第2の位相反転機能を有する2分周回路50の2分周選択クロック52の代わりに、第2の位相制御回路70に設けた第3の2分周回路73から出力される第2の2分周選択クロック74と中間基準クロック6との位相比較を行い、その位相関係と位相選択信号2とに応じて第2の位相反転機能を有する2分周回路50の出力位相を制御する構成となっている。
ここで、第2の2分周回路51と第3の2分周回路73との初期状態をリセット制御で同じ状態で動作を開始すれば、入力クロックは同じ選択クロック3であるので、2分周回路51、73へのクロックの入力タイミングに関係なく第1、第2の2分周回路51、73の出力クロックの位相状態は同じとなる。
従って、2分周選択クロック52の代わりに第2の2分周選択クロック74を利用しても実施形態1と同様に位相調整クロック4の位相調整が可能である。
ここで、位相調整クロック4を供給するブロックが遠くに配置されている場合には、位相調整クロック4の供給経路におけるバッファ回路等によりDuty劣化が考えられるため、Duty50%のクロックが必要なブロックの近くに第2の位相反転機能を有する2分周回路50を配置することが望ましい。
しかしながら、実施形態1においては、第2の位相反転機能を有する2分周回路50と第2の位相制御回路70との距離が離れるため、2分周選択クロック52を位相比較部71に入力する経路が長くなり、その経路における遅延が、中間基準クロック6と2分周選択クロック52との位相関係に影響する。この影響により、クロック間の位相が近接すると、ジッタなどの影響で位相関係が反転し易くなるため、位相比較部71による位相判定が不安定となり、位相調整回路が正常動作しなくなる可能性が高くなる。
一方、本実施形態3の構成では、第2の位相反転機能を有する2分周回路50をDuty50%のクロックが必要なブロックの近くに配置しても、2分周選択クロック52に代わる第2の2分周選択クロック74を生成する第3の2分周回路73を有するので、位相比較部71の配置を変更する必要はなく、位相比較部71で位相比較する中間基準クロック6と第2の2分選択クロック74との位相差は変化しない。
従って、本実施形態3の構成とすることにより、Duty劣化を抑制するために第2の位相反転機能を有する2分周回路50をDuty50%のクロックが必要なブロックの近くに配置した場合でも、第2の位相制御回路70を安定動作させることが可能となる。
尚、本実施形態は実施形態2に対しても適用可能である。
(実施形態4)
以下、本発明の実施形態4における位相調整回路について、図面を参照しながら説明する。尚、本実施形態においては、前記実施形態1と同様の部分については同一符号を付し、その詳細の説明は省略する。
図5は実施形態4の位相調整回路の回路構成図である。同図において、多相クロック生成回路10は、実施形態1と同様に、入力クロックとフィードバッククロックとの位相比較を行う位相比較器11と、位相比較器11の位相比較結果に応じた電荷を充放電するチャージポンプ回路12と、チャージポンプ回路12の充放電電荷を平滑化するループフィルタ13と、ループフィルタ13の電圧に応じた周波数の多相クロックを出力する多相出力電圧制御発振器14と、多相出力電圧制御発振器14の多相出力の1つを2分周して位相比較器11の入力であるフィードバッククロック16とする2分周回路15とにより構成される2逓倍の位相同期回路で構成されている。
ここで、本実施形態と実施形態1との相違点は、位相基準クロック1をフィードバッククロック16としている点である。
こうすることにより、位相同期回路を構成する位相比較器11やチャージポンプ回路12などに起因する定常位相誤差のばらつきを排除できるので、第1の位相制御回路60の位相比較部61での位相基準クロック1と中間基準クロック6との位相差のばらつきを抑制でき、実施形態1よりも更に安定して動作する位相調整回路を実現することができる。
尚、本実施形態は前記実施形態2、実施形態3に対しても適用可能である。
以上説明したように、本発明は、必要クロック周波数の2倍周波数のクロックを生成し、そのクロックを2分周することにより、Duty50%の位相調整クロックを生成する場合に、高い位相分解能を実現する位相調整回路として有用である。
1 位相基準クロック
2 位相選択信号
3 選択クロック
4 位相調整クロック
5 中間クロック
6 中間基準クロック
10 多相クロック生成回路
11 位相比較器
12 チャージポンプ回路
13 ループフィルタ
14 多相出力電圧制御発振器
15 2分周回路
16 フィードバッククロック
20 第1の選択回路
30 第2の選択回路
40 第1の位相反転機能を有する2分周回路
50 第2の位相反転機能を有する2分周回路
41、51 2分周回路
42 2分周中間クロック
52 2分周選択クロック
43、53 インバータ回路
44、54 選択回路
45、55 反転制御信号
46、56 D型フリップフロップ
47、57 EX−NOR回路
60 第1の位相制御回路
70 第2の位相制御回路
61、71 位相比較部
62、72 制御部
73 2分周回路
74 第2の2分周選択クロック

Claims (6)

  1. 基準クロックの2倍周波数の多相クロックを生成する多相クロック生成回路と、
    位相選択信号に基づいて前記多相クロックの1つを選択し、選択クロックとして出力する第1の選択回路と、
    前記基準クロック及び前記選択クロックと位相の離れたクロックを前記多相クロックから選択し、中間クロックとして出力する第2の選択回路と、
    前記中間クロックを2分周して中間基準クロックとして出力する第1の位相反転機能を有する2分周回路と、
    前記選択クロックを2分周して位相調整クロックとして出力する第2の位相反転機能を有する2分周回路と、
    前記基準クロックと前記中間基準クロックとの位相関係が前記位相選択信号に基づいた位相関係になるように、前記中間基準クロックを生成する第1の位相反転機能を有する2分周回路の出力位相を制御する第1の位相制御回路と、
    前記中間基準クロックと前記位相調整クロックとの位相関係が前記位相選択信号に基づいた位相関係になるように、前記位相調整クロックを生成する第2の位相反転機能を有する2分周回路の出力位相を制御する第2の位相制御回路とを有する
    ことを特徴とする位相調整回路。
  2. 前記請求項1記載の位相調整回路において、
    前記第1の位相反転機能を有する2分周回路は、
    前記中間クロックを2分周して2分周中間クロックを生成する第1の2分周回路と、
    前記2分周中間クロックの反転クロックを生成するインバータと、
    前記2分周中間クロックと前記2分周中間クロックの反転クロックとの何れか一方を反転制御信号により選択して中間基準クロックとして出力する選択回路とにより構成され、
    前記第2の位相反転機能を有する2分周回路は、
    前記選択クロックを2分周して2分周選択クロックを生成する第2の2分周回路と、
    前記2分周選択クロックの反転クロックを生成するインバータと、
    前記2分周選択クロックと前記2分周選択クロックの反転クロックとの何れか一方を反転制御信号により選択して位相調整クロックとして出力する選択回路とにより構成され、
    前記第1の位相制御回路は、
    前記基準クロックと前記2分周中間クロックとの位相比較を行う位相比較部と、
    前記位相比較部の位相比較結果が位相選択信号に基づいた位相関係となっている場合は前記2分周中間クロックを、そうでない場合は前記2分周中間クロックの反転クロックを中間基準クロックとして出力するように前記第1の位相反転機能を有する2分周回路の前記反転制御信号を制御する制御部とにより構成され、
    前記第2の位相制御回路は、
    前記中間基準クロックと前記2分周選択クロックとの位相比較を行う位相比較部と、
    前記位相比較部の位相比較結果が位相選択信号に基づいた位相関係となっている場合は前記2分周選択クロックを、そうでない場合は前記2分周選択クロックの反転クロックを位相調整クロックとして出力するように前記第2の位相反転機能を有する2分周回路の前記反転制御信号を制御する制御部とにより構成されている
    ことを特徴とする位相調整回路。
  3. 前記請求項1記載の位相調整回路において、
    前記第1の位相反転機能を有する2分周回路は、
    前記中間クロックをクロック信号とし、その出力を中間基準クロックとして出力するD型フリップフロップと、
    前記D型フリップフロップの出力と反転制御信号とを入力とし、その出力が前記D型フリップフロップのデータ入力に接続されるEX−NOR回路とにより構成され、
    前記第2の位相反転機能を有する2分周回路は、
    前記選択クロックをクロック信号とし、その出力を位相調整クロックとして出力するD型フリップフロップと、
    前記D型フリップフロップの出力と反転制御信号とを入力とし、その出力が前記D型フリップフロップのデータ入力に接続されるEX−NOR回路とにより構成され、
    前記第1の位相制御手段は、
    前記基準クロックと前記中間基準クロックとの位相比較を行う位相比較部と、
    前記位相比較部の位相比較結果が位相選択信号に基づいた位相関係となっていない場合にのみ、前記中間クロックの周期に等しいパルス幅の信号を前記第1の位相反転機能を有する2分周回路の反転制御信号に与えて、中間基準クロックの位相反転制御を行う制御部とにより構成され、
    前記第2の位相制御手段は、
    前記中間基準クロックと前記位相調整クロックとの位相比較を行う位相比較部と、
    前記位相比較器の位相比較結果が位相選択信号に基づいた位相関係となっていない場合にのみ、前記選択クロックの周期に等しいパルス幅の信号を前記第2の位相反転機能を有する2分周回路の反転制御信号に与えて、位相調整クロックの位相反転制御を行う制御部とにより構成される
    ことを特徴とする位相調整回路。
  4. 前記請求項1記載の位相調整回路において、
    前記第2の位相反転機能を有する2分周回路は、
    前記選択クロックを2分周して2分周選択クロックを生成する第2の2分周回路と、
    前記2分周選択クロックの反転クロックを生成するインバータと、
    前記2分周選択クロックと前記2分周選択クロックの反転クロックとの何れか一方を反転制御信号により選択して位相調整クロックとして出力する選択回路とにより構成され、
    前記第2の位相制御回路は、
    前記選択クロックを2分周して第2の2分周選択クロックを出力する第3の2分周回路と、
    前記中間基準クロックと前記第2の2分周選択クロックとの位相比較を行う位相比較部と、
    前記位相比較部の位相比較結果が前記位相選択信号に基づいた位相関係となっている場合は、前記2分周選択クロックを、そうでない場合は前記2分周選択クロックの反転クロックを位相調整クロックとして出力するように前記第2の位相反転機能を有する2分周回路の前記反転制御信号を制御する制御部とにより構成されている
    ことを特徴とする位相調整回路。
  5. 前記請求項1〜4の何れか1項に記載の位相調整回路において、
    前記多相クロック生成回路は、
    入力クロックとフィードバッククロックとの位相比較を行う位相比較器と、
    前記位相比較器の位相比較結果に応じた電荷を充放電するチャージポンプ回路と、
    前記チャージポンプ回路の充放電電荷を平滑化するループフィルタと、
    前記ループフィルタの電圧に応じた周波数の多相クロックを出力する多相出力電圧制御発振器と、
    前記多相出力電圧制御発振器の多相出力の1つを2分周して前記位相比較器の入力である前記フィードバッククロックとする2分周回路とにより構成される2逓倍の位相同期回路で構成されており、
    前記位相同期回路の入力クロックを前記位相基準クロックとする
    ことを特徴とする位相調整回路。
  6. 前記請求項1〜4の何れか1項に記載の位相調整回路において、
    前記多相クロック生成回路は、
    入力クロックとフィードバッククロックとの位相比較を行う位相比較器と、
    前記位相比較器の位相比較結果に応じた電荷を充放電するチャージポンプ回路と、
    前記チャージポンプ回路の充放電電荷を平滑化するループフィルタと、
    前記ループフィルタの電圧に応じた周波数の多相クロックを出力する多相出力電圧制御発振器と、
    前記多相出力電圧制御発振器の多相出力の1つを2分周して前記位相比較器の入力である前記フィードバッククロックとする2分周回路とにより構成される2逓倍の位相同期回路で構成されており、
    前記位相同期回路のフィードバッククロックを前記位相基準クロックとする
    ことを特徴とする位相調整回路。
JP2011501353A 2009-02-26 2009-07-14 位相調整回路 Expired - Fee Related JP5308510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011501353A JP5308510B2 (ja) 2009-02-26 2009-07-14 位相調整回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009044678 2009-02-26
JP2009044678 2009-02-26
JP2011501353A JP5308510B2 (ja) 2009-02-26 2009-07-14 位相調整回路
PCT/JP2009/003305 WO2010097846A1 (ja) 2009-02-26 2009-07-14 位相調整回路

Publications (2)

Publication Number Publication Date
JPWO2010097846A1 JPWO2010097846A1 (ja) 2012-08-30
JP5308510B2 true JP5308510B2 (ja) 2013-10-09

Family

ID=42665074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501353A Expired - Fee Related JP5308510B2 (ja) 2009-02-26 2009-07-14 位相調整回路

Country Status (4)

Country Link
US (1) US8106691B2 (ja)
JP (1) JP5308510B2 (ja)
CN (1) CN102318192B (ja)
WO (1) WO2010097846A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7302436B2 (ja) 2019-10-29 2023-07-04 京セラドキュメントソリューションズ株式会社 画像読取装置及び画像形成装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI422157B (zh) * 2009-12-02 2014-01-01 Mstar Semiconductor Inc 相位產生裝置及相位產生方法
TWI465045B (zh) * 2011-02-01 2014-12-11 Novatek Microelectronics Corp 延遲鎖定迴路及時脈訊號產生方法
EP2600529A3 (en) * 2011-11-30 2016-02-24 Sequans Communications Limited Control circuitry
JP6024489B2 (ja) * 2013-01-31 2016-11-16 富士通株式会社 クロック再生回路及びクロックデータ再生回路
KR101326117B1 (ko) * 2013-06-25 2013-11-06 홍익대학교 산학협력단 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로 및 제어방법
CN108781080B (zh) * 2016-03-11 2022-04-08 株式会社索思未来 分频电路、分路器电路、以及半导体集成电路
JP6783535B2 (ja) * 2016-03-24 2020-11-11 株式会社メガチップス クロック補正装置及びクロック補正方法
EP3600553A4 (en) 2017-03-26 2020-09-02 Mapi Pharma Ltd. GLATIRAMER DEPOT SYSTEMS FOR TREATMENT OF PROGRESSIVE FORMS OF MULTIPLE SCLEROSIS
US10944360B2 (en) * 2017-09-19 2021-03-09 Mitsubishi Electric Corporation Local oscillator
US10741231B1 (en) * 2019-05-10 2020-08-11 Realtek Semiconductor Corporation Memory access interface device including phase and duty cycle adjusting circuits for memory access signals
JP7427957B2 (ja) * 2019-12-20 2024-02-06 ヤマハ株式会社 音信号変換装置、楽器、音信号変換方法および音信号変換プログラム
JP7116342B2 (ja) * 2021-01-07 2022-08-10 株式会社ソシオネクスト デマルチプレクサ回路、及び半導体集積回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244311A (ja) * 1999-02-24 2000-09-08 Nec Corp クロック切替調整方法及び回路
JP2001283534A (ja) * 2000-03-30 2001-10-12 Ricoh Co Ltd クロック生成回路
JP2003008435A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp Pll回路
JP2007316723A (ja) * 2006-05-23 2007-12-06 Nec Electronics Corp クロック切替回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022821A (ja) * 1996-06-28 1998-01-23 Nec Corp 位相合わせによる系切替方式
US5969552A (en) 1998-01-15 1999-10-19 Silicon Image, Inc. Dual loop delay-locked loop
US6968026B1 (en) * 2000-06-01 2005-11-22 Micron Technology, Inc. Method and apparatus for output data synchronization with system clock in DDR
KR100477808B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
JP4063001B2 (ja) * 2002-07-19 2008-03-19 日本電気株式会社 多相クロック生成回路
KR100486268B1 (ko) * 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
KR100578232B1 (ko) * 2003-10-30 2006-05-12 주식회사 하이닉스반도체 지연 고정 루프
KR100553833B1 (ko) 2003-12-24 2006-02-24 삼성전자주식회사 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치
US20060001494A1 (en) * 2004-07-02 2006-01-05 Bruno Garlepp Cascaded locked-loop circuits deriving high-frequency, low noise clock signals from a jittery, low-frequency reference
KR100696957B1 (ko) * 2005-03-31 2007-03-20 주식회사 하이닉스반도체 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법
KR100743493B1 (ko) * 2006-02-21 2007-07-30 삼성전자주식회사 적응식 지연 고정 루프
CN101455023B (zh) * 2006-03-31 2011-07-20 安立股份有限公司 数据识别装置和错误测定装置
KR100881715B1 (ko) * 2007-11-02 2009-02-06 주식회사 하이닉스반도체 지연고정루프 및 그의 동작방법
TWI355805B (en) * 2008-06-03 2012-01-01 Ind Tech Res Inst Frequency divider
KR20110003189A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 듀티 사이클 에러 보정 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244311A (ja) * 1999-02-24 2000-09-08 Nec Corp クロック切替調整方法及び回路
JP2001283534A (ja) * 2000-03-30 2001-10-12 Ricoh Co Ltd クロック生成回路
JP2003008435A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp Pll回路
JP2007316723A (ja) * 2006-05-23 2007-12-06 Nec Electronics Corp クロック切替回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7302436B2 (ja) 2019-10-29 2023-07-04 京セラドキュメントソリューションズ株式会社 画像読取装置及び画像形成装置

Also Published As

Publication number Publication date
US20110291715A1 (en) 2011-12-01
WO2010097846A1 (ja) 2010-09-02
CN102318192B (zh) 2013-11-20
JPWO2010097846A1 (ja) 2012-08-30
US8106691B2 (en) 2012-01-31
CN102318192A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP5308510B2 (ja) 位相調整回路
US8106690B2 (en) Semiconductor integrated circuit device
JP5799536B2 (ja) フラクショナルpll回路
JP5672092B2 (ja) スペクトラム拡散クロック発生回路
US20080094113A1 (en) Fraction-N Frequency Divider and Method Thereof
JP4110081B2 (ja) 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ
CN105306050B (zh) 时钟生成电路
JP2006319399A (ja) パルス幅変調回路及び多相クロック生成回路
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
US20080100364A1 (en) Multiphase clock generation circuit
JP3566686B2 (ja) 逓倍クロック生成回路
JP2008172512A (ja) 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
JP5500227B2 (ja) クロック生成回路、及びクロック生成方法
JP6322995B2 (ja) スペクトラム拡散クロック発生回路及び電子機器
US9385860B2 (en) Fractional PLL circuit
JP2006211208A (ja) スペクトラム拡散クロック生成回路
US10560053B2 (en) Digital fractional frequency divider
JP3854065B2 (ja) 位相補償用クロック同期回路
JP2005079835A (ja) Pll発振回路及びこれを用いた電子機器
JP3109550B2 (ja) 位相同期発振器
JP7113788B2 (ja) 位相同期回路
JP3915024B2 (ja) クロック同期回路
JP3853268B2 (ja) 多相出力クロック発生回路
JP3729041B2 (ja) クロック補正回路
JP2015154088A (ja) 信号生成回路および電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees