CN102318192B - 相位调整电路 - Google Patents
相位调整电路 Download PDFInfo
- Publication number
- CN102318192B CN102318192B CN2009801564761A CN200980156476A CN102318192B CN 102318192 B CN102318192 B CN 102318192B CN 2009801564761 A CN2009801564761 A CN 2009801564761A CN 200980156476 A CN200980156476 A CN 200980156476A CN 102318192 B CN102318192 B CN 102318192B
- Authority
- CN
- China
- Prior art keywords
- phase
- clock
- frequency
- circuit
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000052 comparative effect Effects 0.000 claims description 27
- 238000009499 grossing Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明提供一种相位调整电路,在将2倍频率时钟进行二分频而得到占空比50%的时钟的相位调整电路中,第一具有相位反相功能的二分频电路(40),生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟(6)。第一相位控制电路(60),相对于所述相位基准时钟(1),将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70),相对于所述中间基准时钟(6),将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此,在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下,即使当相位调整时钟被相位调整为相位基准时钟的接近相位时,该两时钟之间的相位差由于时钟抖动而发生变动,也能够正确且稳定地进行该相位差的判定。
Description
技术领域
本发明涉及当将所输入的时钟等作为成为相位调整的基准的时钟时,生成并输出相对于该相位基准时钟具有规定相位差的相位调整时钟的相位调整电路的改良。
背景技术
一般地,当生成占空比(Duty)50%的时钟时,作为最简单的方法而公知以下方法:生成需要占空比50%的时钟频率的倍频时钟,且用二分频电路对该时钟进行分频来生成占空比50%的时钟。
然而,二分频电路的输出时钟的相位状态,取决于二分频电路的初始状态,且存在彼此相位180°不同的两种状态。因此,在生成相对于相位基准时钟具有规定相位差的相位调整时钟的相位调整电路中应用了所述方法时,从二分频电路输出的时钟的相位,根据该二分频电路的初始状态而成为两种状态之中的任一者的相位,相对于相位基准时钟不确定,因此,每当相位调整电路的启动时,相位调整时钟相对于相位基准时钟的相位差会有发生180°变化的可能性。此外,当生成了相位基准时钟的2倍频率的时钟时,由于该时钟相对于相位基准时钟在两个相位的位置上具有上升沿,因此,即使假设通过复位控制等而使二分频电路的初始状态一致,也会根据先输入哪个相位位置的上升沿的不同,而使相对于相位基准时钟的二分频电路的输出相位不同。
为了解决如此二分频电路的输出相位相对于相位基准时钟不确定的问题,在现有技术中,进行二分频电路的输出时钟与相位基准时钟的相位比较,当该相位比较结果不是所希望的相位关系时,通过使二分频电路的输出相位反相,将相位基准时钟与二分频电路的输出时钟的相位关系保持恒定。以下,对图10所示的采用了该现有方法的生成并输出占空比50%的相位调整时钟的相位调整电路的结构进行说明。
如图10所示,生成占空比50%的相位调整时钟相位调整电路由以下部分构成:进行相位基准时钟1的2倍频率的多相时钟生成的多相时钟生成电路10;根据相位选择信号2来选择所述多相时钟的一个,作为选择时钟3进行输出的选择电路20;将选择时钟3进行二分频后,作为相位调整时钟4进行输出的具有相位反相功能的二分频电路50;和控制具有相位反相功能的二分频电路50的输出相位,以使相位基准时钟1与相位调整时钟4的相位关系成为基于相位选择信号2的相位关系的相位控制电路70。
而且,在图10中,具有相位反相功能的二分频电路50由以下部分构成:将选择时钟3进行二分频而输出二分频选择时钟52的二分频电路51;生成二分频选择时钟52的反相时钟的反相器53;和选择二分频选择时钟52和其反相时钟的任一者,作为相位调整时钟4进行输出的选择电路54。
此外,相位控制电路70由以下部分构成:进行相位基准时钟1与二分频选择时钟52的相位比较,且判定相对于二分频选择时钟52的相位基准时钟1的相位是在0°~180°的范围、还是在180°~360°的范围的相位比较部71;和将选择电路54控制为当该比较结果为基于相位选择信号2的相位范围时选择二分频选择时钟52作为相位调整时钟4进行输出,当不是上述情况时选择二分频选择时钟52的反相时钟作为相位调整时钟4进行输出的控制部72。
接着,针对图10所示的生成占空比50%的相位调整时钟4的相位调整电路的工作进行说明。在此,多相时钟生成电路10,以四相的多相时钟生成电路为例进行说明。
首先,四相的多相时钟生成电路10,生成相位基准时钟1的2倍频率的四相时钟。接着,利用选择电路20根据相位选择信号2来选择一个四相时钟作为选择时钟3。在此,四相时钟成为将相位基准时钟1的半周期进行4等分后得到的相位间隔的时钟,通过切换相位选择信号2,能够进行4等级的相位调整。此外,图11表示选择了相位基准时钟1、四相位时钟和四相位时钟之中标号[1]的时钟时的选择时钟3的示例。
接着,利用选择电路20选择的选择时钟3,通过二分频电路51被二分频,生成二分频选择时钟52。在此,二分频选择时钟52的相位状态,根据二分频电路51的初始状态或选择时钟3的输入时刻,相对于相位基准时钟1的相位是取0°~180°的范围、或180°~360°的范围的哪一个并不确定。此外,图11(a)表示二分频选择时钟52的相位相对于相位基准时钟1为0°~180°的范围的情况,图11(b)表示二分频选择时钟52的相位相对于相位基准时钟1为180°~360°的范围的情况。
因此,在相位控制电路的相位比较部71中,进行相位基准时钟1与二分频选择时钟52的相位比较,判定二分频选择时钟52的相对于相位基准时钟1的相位是在0°~180°的范围、还是在180°~360°的范围。然后,在相位控制电路70的控制部72中,控制选择电路54,以便当该比较结果为基于相位选择信号2的相位范围时选择二分频选择时钟52作为相位调整时钟4,当不是上述情况时选择二分频选择时钟52的反相时钟作为相位调整时钟4。
例如,考虑二分频选择时钟52的相位相对于相位基准时钟1为0°~180°的范围的情况。此时,在相位控制电路70的控制部72中,控制选择电路54,以便当以控制在0°~180°的范围的方式赋予了相位选择信号2时,将二分频选择时钟52直接(正相时钟)作为相位调整时钟4来输出,当以控制在180°~360°的范围的方式赋予了相位选择信号2时,将二分频选择时钟52的反相时钟作为相位调整时钟4来输出。此外,图11(a)表示在二分频选择时钟52的相位相对于相位基准时钟1为0°~180°的范围的情况下,控制在0°~180°、180°~360°的各个相位范围时的相位调整时钟4。此外,图11(b)表示二分频选择时钟52的相位相对于相位基准时钟1为180°~360°的范围的情况。
通过这样的相位控制电路70的作用,相对于相位基准时钟1的相位调整时钟4的相位调整范围,与二分频电路51的初始状态或输入时钟的时刻无关,而被控制在由相位选择信号2所选择的相位范围。
即,在相位调整电路中,即使采用通过生成2倍频率的时钟而进行二分频来获取占空比50%的时钟的方法,也能够使二分频电路的初始状态或向二分频电路输入输入时钟的时刻不受影响地生成相位调整时钟。
此外,在专利文献1记载的时钟切换调整方法中公开有以下方法:进行二分频电路的输出时钟与基准时钟的相位比较,当该相位比较结果不是所希望的相位关系时,通过使二分频电路的输出相位反相,从而将二分频电路的输出相位控制为所希望的相位状态。
专利文献1:JP特开2000-244311号公报
然而,在生成现有的占空比50%的相位调整时钟的相位调整电路中,存在以下问题:当将相位调整时钟调整为相位基准时钟的接近相位时,时钟频率越高,或者相位分辨率越高,相位基准时钟与相位调整时钟的相位差越小,因此,若由于时钟抖动而相位差发生变动,则相位控制电路中的相位基准时钟与相位调整时钟的相位关系的判定会不稳定,相位调整时钟的相位反相动作会被反复。
发明内容
本发明是解决上述现有技术问题的发明,其目的在于,提供一种通过改善相位控制电路中的相位判定的不稳定性的问题,从而即使提高相位分辨率也能够稳定地生成占空比50%的相位调整时钟的相位调整电路。
为达到上述目的,在本发明中,生成相位与相位基准时钟和相位调整时钟分离的中间基准时钟,并对所述中间基准时钟的相位进行控制,以使该中间基准时钟与相位基准时钟的相位关系成为所希望的相位状态,接着,对相位调整时钟的相位进行控制,以使所述中间基准时钟与相位调整时钟的相位关系成为所希望的相位状态,由此,不直接比较相位基准时钟与相位调整时钟的相位,而通过中间基准时钟,间接地控制相对于相位基准时钟的相位调整时钟的相位。
具体而言,本发明的相位调整电路,具有:多相时钟生成电路,其生成基准时钟的2倍频率的多相时钟;第一选择电路,其根据相位选择信号来选择所述多相时钟的一个,作为选择时钟进行输出;第二选择电路,其从所述多相时钟中选择与所述基准时钟以及所述选择时钟相位分离的时钟,作为中间时钟进行输出;第一具有相位反相功能的二分频电路,其将所述中间时钟进行二分频而作为中间基准时钟进行输出;第二具有相位反相功能的二分频电路,其将所述选择时钟进行二分频而作为相位调整时钟进行输出;第一相位控制电路,其对生成所述中间基准时钟的第一具有相位反相功能的二分频电路的输出相位进行控制,以使所述基准时钟与所述中间基准时钟的相位关系成为基于所述相位选择信号的相位关系;和第二相位控制电路,其对生成所述相位调整时钟的第二具有相位反相功能的二分频电路的输出相位进行控制,以使所述中间基准时钟与所述相位调整时钟的相位关系成为基于所述相位选择信号的相位关系。
本发明在所述相位调整电路中,所述第一具有相位反相功能的二分频电路由以下部分构成:第1二分频电路,其将所述中间时钟进行二分频而生成二分频中间时钟;反相器,其生成所述二分频中间时钟的反相时钟;和选择电路,其通过相位选择信号来选择所述二分频中间时钟和所述二分频中间时钟的反相时钟的任一者,作为中间基准时钟进行输出。所述第二具有相位反相功能的二分频电路由以下部分构成:第2二分频电路,其对所述选择时钟进行二分频而生成二分频选择时钟;反相器,其生成所述二分频选择时钟的反相时钟;和选择电路,其通过相位选择信号来选择所述二分频选择时钟和所述二分频选择时钟的反相时钟的任一者,作为相位调整时钟进行输出。所述第一相位控制电路由以下部分构成:相位比较部,其进行所述基准时钟与所述二分频中间时钟的相位比较;和控制部,其对所述第一具有相位反相功能的二分频电路的反相控制信号进行控制,以使当所述相位比较部的相位比较结果成为基于相位选择信号的相位关系时,将所述二分频中间时钟作为中间基准时钟进行输出,当不是上述情况时,将所述二分频中间时钟的反相时钟作为中间基准时钟进行输出。所述第二相位控制电路由以下部分构成:相位比较部,其进行所述中间基准时钟与所述二分频选择时钟的相位比较;和相位控制电路,其对所述第二具有相位反相功能的二分频电路的反相控制信号进行控制,以使当所述相位比较部的相位比较结果成为基于相位选择信号的相位关系时,将所述二分频选择时钟作为相位调整时钟进行输出,当不是上述情况时,将所述二分频选择时钟的反相时钟作为相位调整时钟进行输出。
本发明在所述相位调整电路中,所述第一具有相位反相功能的二分频电路由以下部分构成:D型触发器,将所述中间时钟作为时钟信号,并将其输出作为中间基准时钟进行输出;和EX-NOR电路,将所述D型触发器的输出和反相控制信号作为输入,且其输出与所述D型触发器的数据输入连接。所述第二具有相位反相功能的二分频电路由以下部分构成:D型触发器,将所述选择时钟作为时钟信号,并将其输出作为相位调整时钟进行输出;和EX-NOR电路,将所述D型触发器的输出和反相控制信号作为输入,且其输出与所述D型触发器的数据输入连接。所述第一相位控制单元由以下部分构成:相位比较部,其进行所述基准时钟与所述中间基准时钟的相位比较;和控制部,其仅在所述相位比较部的相位比较结果不为基于相位选择信号的相位关系时,将脉冲宽度与所述中间时钟的周期相等的信号赋予所述第一具有相位反相功能的二分频电路的反相控制信号,以进行中间基准时钟的相位反相控制。所述第二相位控制单元由以下部分构成:相位比较部,其进行所述中间基准时钟与所述相位调整时钟的相位比较;和控制部,其仅在所述相位比较器的相位比较结果不为基于相位选择信号的相位关系时,将脉冲宽度与所述选择时钟的周期相等的信号赋予所述第二具有相位反相功能的二分频电路的反相控制信号,以进行相位调整时钟的相位反相控制。
本发明在所述相位调整电路中,所述第二具有相位反相功能的二分频电路由以下部分构成:第2二分频电路,其对所述选择时钟进行二分频而生成二分频选择时钟;反相器,其生成所述二分频选择时钟的反相时钟;和选择电路,其通过相位选择信号来选择所述二分频选择时钟和所述二分频选择时钟的反相时钟的任一者,作为相位调整时钟进行输出。所述第二相位控制电路由以下部分构成:第3二分频电路,其对所述选择时钟进行二分频而输出第2二分频选择时钟;相位比较部,其进行所述中间基准时钟与所述第2二分频选择时钟的相位比较;和相位控制电路,其对所述第二具有相位反相功能的二分频电路的反相控制信号进行控制,以使当所述相位比较部的相位比较结果成为基于所述相位选择信号的相位关系时,将所述二分频选择时钟作为相位调整时钟进行输出,当不是上述情况时,将所述二分频选择时钟的反相时钟作为相位调整时钟进行输出。
本发明在所述相位调整电路中,所述多相时钟生成电路由2倍相位同步电路构成,该2倍相位同步电路由以下部分构成:相位比较器,其进行输入时钟与反馈时钟的相位比较;充电泵电路,其充放电与所述相位比较器的相位比较结果对应的电荷;环路滤波器,其对所述充电泵电路的充放电电荷进行平滑化;多相输出电压控制振荡器,其输出与所述环路滤波器的电压对应的频率的多相时钟的多相输出;和二分频电路,其将所述多相输出电压控制振荡器的多相输出的一个进行二分频,以作为所述相位比较器的输入即所述反馈时钟,所述多相时钟生成电路将所述相位同步电路的输入时钟作为所述相位基准时钟。
本发明在所述相位调整电路中,所述多相时钟生成电路由2倍相位同步电路构成,该2倍相位同步电路由以下部分构成:相位比较器,其进行输入时钟与反馈时钟的相位比较;充电泵电路,其充放电与所述相位比较器的相位比较结果对应的电荷;环路滤波器,其对所述充电泵电路的充放电电荷进行平滑化;多相输出电压控制振荡器,其输出与所述环路滤波器的电压对应的频率的多相时钟的多相输出;和二分频电路,其将所述多相输出电压控制振荡器的多相输出的一个进行二分频,以作为所述相位比较器的输入即所述反馈时钟,所述多相时钟生成电路将所述相位同步电路的反馈时钟作为所述相位基准时钟。
根据上述,在本发明中,通过由第一具有相位反相功能的二分频电路将相位与基准时钟以及选择时钟分离的中间时钟进行二分频,能够生成相位与相位基准时钟和相位调整时钟分离的中间基准时钟,此外,在第一相位控制电路中,对相位基准时钟的相位进行控制,以使相位基准时钟与中间基准时钟的相位关系成为所希望的相位状态,接着,在第二相位控制电路中,对相位调整时钟的相位进行控制,以使中间基准时钟与相位调整时钟的相位关系成为希望的相位状态。即,不直接比较相位基准时钟与相位调整时钟的相位,而通过中间基准时钟间接地控制相对于相位基准时钟的相位调整时钟的相位。因此,即使相位调整时钟相对于相位基准时钟被相位调整为接近相位,第一以及第二相位控制电路中的相位关系的判定也在相位分离的时钟之间进行,因此,即使提高相位分辨率,相位判定电路也不会不稳定,会实现稳定工作的相位调整电路。
此外,在本发明中,能够通过简单的电路来构成第一以及第二具有相位反相功能的二分频电路、和第一以及第二相位控制电路。
而且,在本发明中,即使进行输出相位的反相控制,第一、第二具有相位反相功能的二分频电路中的时钟延迟也不变,因此,能够取得相位调整时钟的相位位置不发生变动的效果。
除此之外,在本发明中,由于在第二相位控制电路的相位比较部中,利用第2二分频选择时钟来代替二分频选择时钟,因此,即使为了抑制占空比变差而在需要占空比50%的时钟的模块附近配置第二具有相位反相功能的二分频电路时,在第二相位控制电路的相位比较部进行相位比较的时钟之间的相位差也不受影响,因此,能够使第二相位控制电路稳定工作。
此外,在本发明中,能够简单地以相位基准时钟的2倍频率得到相位同步的时钟。
而且,在本发明中,能够排除由构成相位同步电路的相位比较器或充电泵电路等引起的恒定相位误差的散差的影响,能够抑制第一相位控制电路中的相位基准时钟与中间基准时钟的相位关系的散差,能够实现更稳定工作的相位调整电路。
(发明效果)
如以上所说明,根据本发明的相位调整电路,即使相位调整时钟相对于相位基准时钟被相位调整为接近相位,也不直接比较相位基准时钟与相位调整时钟的相位,而通过中间基准时钟,间接地控制相对于相位基准时钟的相位调整时钟的相位,因此,即使提高相位分辨率,也能够实现可稳定进行相位判定的相位调整电路。
附图说明
图1是表示本发明的实施方式1的相位调整电路的方框结构图。
图2是表示图1的相位调整电路的具体电路结构的图。
图3是表示本发明的实施方式2的相位调整电路的具体电路结构的图。
图4是表示本发明的实施方式3的相位调整电路的具体电路结构的图。
图5是表示本发明的实施方式4的相位调整电路的具体电路结构的图。
图6是表示在本发明的实施方式1的相位调整电路中,将相位调整时钟调整为相位基准时钟的0°~90°的范围时的各时钟波形的图。
图7是表示在图6的相位调整电路中,将相位调整时钟调整为相位基准时钟的90°~180°的范围时的各时钟波形的图。
图8是表示在图6的相位调整电路中,将相位调整时钟调整为相位基准时钟的180°~270°的范围时的各时钟波形的图。
图9是表示在图6的相位调整电路中,将相位调整时钟调整为相位基准时钟的270°~360°的范围时的各时钟波形的图。
图10是表示现有的相位调整电路的结构的图。
图11(a)表示在图10的相位调整电路中,二分频选择时钟的相位相对于相位基准时钟为0°~180°的范围时的各时钟波形,图11(b)表示该二分频选择时钟的相位相对于相位基准时钟为180°~360°的范围时的各时钟波形的图。
具体实施方式
以下,针对本发明的实施方式,参照附图进行说明。
(实施方式1)
图1表示本发明的实施方式1中的相位调整电路的结构。
在图1中,实施方式1中的相位调整电路由以下部分构成:生成相位基准时钟1的2倍频率的多相时钟的多相时钟生成电路10;根据相位选择信号2来选择所述多相时钟的一个作为选择时钟3进行输出的第一选择电路20;从所述多相时钟中选择相位与相位基准时钟1以及选择时钟3分离的时钟作为中间时钟5进行输出的第二选择电路30;将所述中间时钟进行二分频而作为中间基准时钟6进行输出的第一具有相位反相功能的二分频电路40;将选择时钟3进行二分频而作为相位调整时钟4进行输出的第二具有相位反相功能的二分频电路50;控制生成中间基准时钟6的第一具有相位反相功能的二分频电路40的输出相位,以使相位基准时钟1与中间基准时钟6的相位关系成为基于相位选择信号2的相位关系的第一相位控制电路60;以及控制生成相位调整时钟4的第二具有相位反相功能的二分频电路50的输出相位,以使中间基准时钟6与相位调整时钟4的相位关系成为基于相位选择信号2的相位关系的第二相位控制电路70。
接着,图2表示在实施方式1中,构成相位调整电路的第一、第二具有相位反相功能的二分频电路40、50以及第一、第二相位控制电路60、70的具体的电路结构例。
在图2中,第一具有相位反相功能的二分频电路40由以下部分构成:将中间时钟5进行二分频而生成二分频中间时钟42的第1二分频电路41;生成二分频中间时钟42的反相时钟的反相器43;以及通过反相控制信号45来选择二分频中间时钟42和二分频中间时钟42的反相时钟中的任一者作为中间基准时钟6进行输出的选择电路44。
此外,第二具有相位反相功能的二分频电路50由以下部分构成:将选择时钟3进行二分频而生成二分频选择时钟52的第2二分频电路51;生成二分频选择时钟52的反相时钟的反相器53;以及通过反相控制信号55来选择二分频选择时钟52和二分频选择时钟52的反相时钟中的任一者作为相位调整时钟4进行输出的选择电路54。
此外,第一相位控制电路60由以下部分构成:进行相位基准时钟1与二分频中间时钟42的相位比较的相位比较部61;和对第一具有相位反相功能的二分频电路40的反相控制信号45进行控制,以便当相位比较部61的相位比较结果成为基于相位选择信号2的相位关系时,将二分频中间时钟42作为中间基准时钟6进行输出,当不是上述情况时,将二分频中间时钟42的反相时钟作为中间基准时钟6进行输出的控制部62。
此外,第二相位控制电路70由以下部分构成:进行中间基准时钟6与二分频选择时钟52的相位比较的相位比较部71;和对第二具有相位反相功能的二分频电路50的反相控制信号55进行控制,以便当相位比较部71的相位比较结果成为基于相位选择信号2的相位关系时,将二分频选择时钟52作为相位调整时钟4进行输出,当不是上述情况时,将二分频选择时钟52的反相时钟作为相位调整时钟4进行输出的控制部72。
而且,在图2中,多相时钟生成电路10由2倍相位同步电路构成,该2倍相位同步电路由以下部分构成:进行输入时钟与反馈时钟16的相位比较的相位比较器11;充放电与相位比较器11的相位比较结果对应的电荷的充电泵电路12;对充电泵电路12的充放电电荷进行平滑化的环路滤波器13;输出与环路滤波器13的电压对应的频率的多相时钟的多相输出电压控制振荡器14;以及将多相输出电压控制振荡器14的多相输出的一个进行二分频作为相位比较器11的输入即反馈时钟16的二分频电路15。此外,将该相位同步电路的输入时钟作为相位基准时钟1。
针对如上述构成的相位调整电路,以下对其动作进行说明。
在此,构成多相时钟生成电路10的相位同步电路,作为输出八相时钟的电路进行说明。
首先,具有八相时钟输出的相位同步电路,生成相位基准时钟1的2倍频率的八相时钟。在此,在图6、图7、图8、图9中表示为八相时钟的部分,是示意性表示从相位同步电路输出的八相时钟的部分。“↑”表示各相的时钟的上升沿,以将相位基准时钟1的半周期进行8等分后的相位间隔,生成八相时钟。此外,若将在生成八相时钟的相位周期电路的多相时钟之中成为反馈时钟16的时钟设置为0相位的时钟,则如图6、图7、图8、图9所示,以使0相位的上升沿与相位基准时钟1的相位几乎一致的方式生成时钟。
接着,针对由第一选择电路20选择的选择时钟3以及由第二选择电路30选择的中间时钟5的选择方法进行说明。
图6、图7、图8以及图9表示在相对于相位基准时钟1,将相位调整时钟4分别相位调整为0°~90°、90°~180°、180°~270°、270°~360°的范围时,从八相时钟中如何选择选择时钟3、中间时钟4。在实施方式1中,如图6、图8所示,当相位调整时钟4被相位调整为0°~90°以及180°~270°的范围时,选择0相位~3相位的时钟作为选择时钟3,选择6相位作为中间时钟5。此外,如图7、图9所示,当相位调整时钟4被相位调整为90°~180°以及270°~360°的范围时,选择4相位~7相位的时钟作为选择时钟3,选择2相位的时钟作为中间时钟5。由此,在全部图6、图7、图8、图9中,从相位基准时钟1以及选择时钟3中选择45°以上相位分离的时钟作为中间时钟5。
接着,针对中间基准时钟6的相位控制进行说明。
首先,二分频中间时钟42是通过由第1二分频电路41对中间时钟5进行二分频而生成的。此时,相对于相位基准时钟1的二分频中间时钟42的相位为0°~180°、180°~360°的哪个范围,取决于第1二分频电路41的初始状态和中间时钟5的输入时刻,因此不确定。为此,通过第一相位控制电路60的相位比较部61,进行相位基准时钟1与二分频中间时钟42的相位比较,判定是在0°~180°、180°~360°的哪个范围。接着,通过控制部62对第一具有相位反相功能的二分频电路40的反相控制信号45进行控制,以便当相位比较部61的相位比较结果成为基于相位选择信号2的相位关系时,将二分频中间时钟42作为中间基准时钟6进行输出,当不是上述情况时,将二分频中间时钟42的反相时钟作为中间基准时钟6进行输出。由此,将中间基准时钟6的相位相对于相位基准时钟1控制为基于相位选择信号2的相位,而与构成第一具有相位反相功能的二分频电路40的第1二分频电路41的初始状态无关。
在本实施方式1中,如图6以及图8所示,当相位调整时钟4被相位调整为相位基准时钟1的0°~90°、180°~270°的范围时,将相对于相位基准时钟1的中间基准时钟6的相位控制在180°~360°的范围。此外,如图7以及图9所示,当相位调整时钟4被相位调整为相位基准时钟1的90°~180°、270°~360°的范围时,将相对于相位基准时钟1的中间基准时钟6的相位控制在0°~180°的范围。
此外,在本实施方式中,虽然根据相位调整范围(根据相位选择信号2)来决定了相对于相位控制后的相位基准时钟1的中间基准时钟6的相位范围,但也可以总是为恒定的相位范围,而与相位调整范围(相位选择信号2)无关。但是,此时需要变更以下说明的相位调整时钟的相位控制。
接着,针对相位调整时钟4的相位控制进行说明。
首先,二分频选择时钟52是通过由第2二分频电路51对选择时钟3进行二分频而生成的。此时,相对于相位基准时钟1的二分频选择时钟52的相位为0°~180°、180°~360°的哪个范围,取决于第2二分频电路51的初始状态和选择时钟3的输入时刻,因此不确定。为此,通过第二相位控制电路70的相位比较部71,进行中间基准时钟6与二分频选择时钟52的相位比较,判定是在0°~180°、180°~360°的哪个范围。接着,通过控制部72对第二具有相位反相功能的二分频电路50的反相控制信号55进行控制,以便当相位比较部71的相位比较结果为基于相位选择信号2的相位关系时将二分频中间时钟52作为相位调整时钟4进行输出,当不是上述情况时将二分频中间时钟52的反相时钟作为相位调整时钟4进行输出。
由此,将相位调整时钟4的相位相对于中间基准时钟6控制为基于相位选择信号2的相位,而与构成第二具有相位反相功能的二分频电路50的第2二分频电路51的初始状态无关。在此,如上所述,中间基准时钟6的相位被相对于相位基准时钟1进行了相位控制,因此,以该中间基准时钟6为基准,根据相位选择信号2而被进行了相位控制的相位调整时钟4,成为被相对于相位基准时钟1进行了相位调整的时钟。
在本实施方式1中,如图6以及图7所示,当相位调整时钟4被相位调整为相位基准时钟1的0°~90°、90°~270°的范围时,将相对于中间基准时钟6的相位调整时钟4的相位控制在0°~180°的范围。通过该相位控制可知,在图6中,相位调整时钟4相对于相位基准时钟1被相位调整为0°~90°的范围,此外,在图7中,相位调整时钟4相对于相位基准时钟1被相位调整为90°~180°的范围。接着,如图8以及图9所示,当相位调整时钟4被相位调整为相位基准时钟1的180°~270°、270°~360°的范围时,将相对于中间基准时钟6的相位调整时钟4的相位控制在180°~360°的范围。通过该相位控制可知,在图8中,相位调整时钟4相对于相位基准时钟1被相位调整为180°~270°的范围,此外,在图9中,相位调整时钟4相对于相位基准时钟1被相位调整为270°~360°的范围。
如上所述,通过对相位与相位基准时钟1以及选择时钟3分离的中间时钟5进行二分频,能够生成相位与相位基准时钟1和相位调整时钟4分离的中间基准时钟6,此外,由第一相位控制电路60来控制中间基准时钟6的相位,以使相位基准时钟1与中间基准时钟6的相位关系成为基于相位选择信号2的相位状态,接着,由第二相位控制电路70来控制相位调整时钟4的相位,以使中间基准时钟6与相位调整时钟4的相位关系成为基于相位选择信号2的相位状态,由此,能够不直接比较相位基准时钟1与相位调整时钟4的相位,而通过中间基准时钟6间接地控制相对于相位基准时钟1的相位调整时钟4的相位。
因此,根据本实施方式,即使在相位调整时钟4相对于相位基准时钟1被相位调整为接近相位时,在第一、第二相位控制电路60、70的相位比较部61、71中的相位关系的判定也在相位分离的时钟之间进行,此外,若为相同频率,则即使提高相位分辨率,相位基准时钟1与中间基准时钟6的最小相位差、以及相位调整时钟4与中间基准时钟6的最小相位差也不变,因此,能够实现相位比较部61、71稳定工作的相位调整电路。
(实施方式2)
以下,针对本发明的实施方式2中的相位调整电路,参照附图进行说明。此外,在本实施方式中,针对与实施方式1相同的部分,赋予相同符号,并省略其详细的说明。
图3表示实施方式2的相位调整电路的电路结构。本实施方式与实施方式1的不同在于,第一、第二具有相位反相功能的二分频电路以及第一、第二相位控制电路的结构不同。
在图3中,第一具有相位反相功能的二分频电路40由以下部分构成:将中间时钟5作为时钟信号,且将其输出作为中间基准时钟6进行输出的D型触发器46;和将所述D型触发器46的输出与反相控制信号45作为输入,且将其输出与所述D型触发器46的数据输入连接的EX-NOR电路47。
此外,第二具有相位反相功能的二分频电路50由以下部分构成:将选择时钟3作为时钟信号,且将其输出作为相位调整时钟4进行输出的D型触发器56;和将D型触发器56的输出与反相控制信号55作为输入,且将其输出与所述D型触发器56的数据输入连接的EX-NOR电路57。
此外,第一相位控制电路60由以下部分构成:进行相位基准时钟1与中间基准时钟6的相位比较的相位比较部61;和仅在相位比较部61的相位比较结果不为基于相位选择信号2的相位关系时,将脉冲宽度与中间时钟5的周期相等的信号赋予第一具有相位反相功能的二分频电路40的反相控制信号45,从而进行中间基准时钟6的相位反相控制的控制部62。
而且,第二相位控制电路70由以下部分构成:进行中间基准时钟6与相位调整时钟4的相位比较的相位比较部71;和仅在相位比较部71的相位比较结果不为基于相位选择信号2的相位关系时,将脉冲宽度与选择时钟4的周期相等的信号赋予第二具有相位反相功能的二分频电路50的反相控制信号55,从而进行相位调整时钟4的相位反相控制的控制部72。
以下,针对如上所述构成的第一、第二具有相位反相功能的二分频电路40、50以及第一、第二相位控制电路60、70进行说明。
首先,在对构成第一具有相位反相功能的二分频电路40的EX-NOR电路47未输入反相控制信号45时(输入“0”时),EX-NOR电路47作为反相电路进行工作。因此,在D型触发器46的数据输入处,输入其输出反相信号,因此,作为二分频电路进行工作。接着,当需要使第一具有相位反相功能的二分频电路40的输出时钟即中间基准时钟6的相位反相时,从第一相位控制电路60的控制部62,将脉冲宽度与中间时钟5的周期相等的信号输入反相控制信号45。此时,EX-NOR电路47在中间时钟5的1周期的期间作为正转电路进行工作。由此,由D型触发器46、EX-NOR电路47构成的电路,在中间时钟5的1周期的期间,保持相同的状态,之后,又作为二分频电路进行工作。通过该动作,对第一具有相位反相功能的二分频电路40的输出相位进行反相控制。
对于第二具有相位反相功能的二分频电路50也同样。
如本实施方式所示,由于即使通过设为第一、第二具有相位反相功能的二分频电路的结构,即使进行输出相位的反相控制,第一、第二具有相位反相功能的二分频电路40、50中的时钟延迟也不变化,因此,能够获得相位调整时钟的相位位置不变动这一效果。
(实施方式3)
以下,针对本发明的实施方式3中的相位调整电路,参照附图进行说明。此外,在本实施方式中,针对与实施方式1相同的部分赋予相同符号,并省略其详细说明。
图4是实施方式3的相位调整电路的电路结构图。本实施方式与实施方式1的不同在于,第二相位控制电路70的结构不同。
在图4中,第二相位控制电路70由以下部分构成:将选择时钟3进行二分频而输出第2二分频选择时钟74的第3二分频电路73;进行中间基准时钟6与第2二分频选择时钟74的相位比较的相位比较部71;和控制部72,其将第二具有相位反相功能的二分频电路50的反相控制信号55控制为:当相位比较部71的相位比较结果成为基于相位选择信号2的相位关系时,将二分频选择时钟52作为相位调整时钟4进行输出,当不是上述情况时,将二分频选择时钟52的反相时钟作为相位调整时钟4进行输出。
针对如上所述构成的实施方式3的相位调整电路,以下,对其工作进行说明。
在实施方式1的第二相位控制电路70中,进行第二具有相位反相功能的二分频电路50的二分频选择时钟52与中间基准时钟6的相位比较,根据该相位关系和相位选择信号2,对第二具有相位反相功能的二分频电路50的输出相位进行了控制。在本实施方式3中,代替第二具有相位反相功能的二分频电路50的二分频选择时钟52,而构成为:进行从设置在第二相位控制电路70中的第3二分频电路73输出的第2二分频选择时钟74与中间基准时钟6的相位比较,根据该相位关系与相位选择信号2,对第二具有相位反相功能的二分频电路50的输出相位进行控制。
在此,若通过对第2二分频电路51与第3二分频电路73的初始状态进行复位控制而在相同状态下开始工作,则输入时钟是相同选择时钟3,因此,第1、第2二分频电路51、73的输出时钟的相位状态相同,而与向二分频电路51、73输入的时钟的输入时刻无关。
因此,即使利用第2二分频选择时钟74来代替二分频选择时钟52,也能够与实施方式1同样地进行相位调整时钟4的相位调整。
在此,当远距离配置供给相位调整时钟4的模块时,由于要考虑因相位调整时钟4的供给经路中的缓冲电路等会使占空比变差,因此优选在需要占空比50%的时钟的模块附近,配置第二具有相位反相功能的二分频电路50。
然而,在实施方式1中,由于第二具有相位反相功能的二分频电路50与第二相位控制电路70的距离较远,因此,将二分频选择时钟52输入相位比较部71的路径变长,该路径中的延迟,会对中间基准时钟6与二分频选择时钟52的相位关系产生影响。由于该影响,若时钟之间的相位接近,则因时基误差(jitter)等的影响会使相位关系易于反相,因此基于相位比较部71的相位判定变得不稳定,相位调整电路不能正常工作的可能性变大。
另一方面,在本实施方式3的结构中,由于即使在需要占空比50%的时钟的模块附近配置第二具有相位反相功能的二分频电路50,也具有生成代替二分频选择时钟52的第2二分频选择时钟74的第3二分频电路73,因此,不需要变更相位比较部71的配置,在相位比较部71中进行相位比较的中间基准时钟6与第2二分频选择时钟74的相位差不会发生变化。
因此,通过设为本实施方式3的结构,即使为了抑制占空比变差而在需要占空比50%的时钟的模块的附近配置第二具有相位反相功能的二分频电路50,也能够使第二相位控制电路70稳定工作。
此外,本实施方式对于实施方式2也能够应用。
(实施方式4)
以下,针对本发明的实施方式4中的相位调整电路,参照附图进行说明。此外,在本实施方式中,针对与所述实施方式1相同的部分赋予相同符号,并省略其详细说明。
图5是实施方式4的相位调整电路的电路结构图。在该图中,多相时钟生成电路10与实施方式1相同,由2倍相位同步电路构成,该由2倍相位同步电路由以下部分构成:进行输入时钟与反馈时钟的相位比较的相位比较器11;充放电与相位比较器11的相位比较结果相对应的电荷的充电泵电路12;对充电泵电路12的充放电电荷进行平滑化的环路滤波器13;输出与环路滤波器13的电压对应的频率的多相时钟的多相输出电压控制振荡器14;以及将多相输出电压控制振荡器14的多相输出的一个进行二分频作为相位比较器11的输入即反馈时钟16的二分频电路15。
在此,本实施方式与实施方式1的不同在于,将相位基准时钟1作为反馈时钟16。
通过这样,能够排除由构成相位同步电路的相位比较器11或充电泵电路12等引起的恒定相位误差的散差,因此,能够抑制在第一相位控制电路60的相位比较部61中的相位基准时钟1与中间基准时钟6的相位差的散差,能够实现比实施方式1更稳定工作的相位调整电路。
此外,本实施方式对于所述实施方式2、实施方式3也能够应用。
(产业上的可利用性)
如上所述,本发明通过生成需要时钟频率的2倍频率的时钟,并将该时钟进行二分频,从而当生成占空比50%的相位调整时钟时,作为实现高的相位分辨率的相位调整电路是有用的。
附图符号的说明:
1-相位基准时钟,
2-相位选择信号,
3-选择时钟,
4-相位调整时钟,
5-中间时钟,
6-中间基准时钟,
10-多相时钟生成电路,
11-相位比较器,
12-充电泵电路,
13-环路滤波器,
14-多相输出电压控制振荡器,
15-二分频电路,
16-反馈时钟,
20-第一选择电路,
30-第二选择电路,
40-第一具有相位反相功能的二分频电路,
50-第二具有相位反相功能的二分频电路,
41、51-二分频电路,
42-二分频中间时钟,
52-二分频选择时钟,
43、53-反相器电路,
44、54-选择电路,
45、55-反相控制信号,
46、56-D型触发器,
47、57-EX-NOR电路,
60-第一相位控制电路,
70-第二相位控制电路,
61、71-相位比较器,
62、72-控制部,
73-二分频电路,
74-第2二分频选择时钟。
Claims (6)
1.一种相位调整电路,具有:
多相时钟生成电路,其生成基准时钟的2倍频率的多相时钟;
第一选择电路,其根据相位选择信号来选择所述多相时钟的一个,作为选择时钟进行输出;
第二选择电路,其从所述多相时钟中选择相位与所述基准时钟以及所述选择时钟分离的时钟,作为中间时钟进行输出;
第一具有相位反相功能的二分频电路,其将所述中间时钟进行二分频而作为中间基准时钟进行输出;
第二具有相位反相功能的二分频电路,其将所述选择时钟进行二分频而作为相位调整时钟进行输出;
第一相位控制电路,其对生成所述中间基准时钟的第一具有相位反相功能的二分频电路的输出相位进行控制,以使所述基准时钟与所述中间基准时钟的相位关系成为基于所述相位选择信号的相位关系;和
第二相位控制电路,其对生成所述相位调整时钟的第二具有相位反相功能的二分频电路的输出相位进行控制,以使所述中间基准时钟与所述相位调整时钟的相位关系成为基于所述相位选择信号的相位关系。
2.根据权利要求1所述的相位调整电路,其特征在于,
所述第一具有相位反相功能的二分频电路由以下部分构成:
第1二分频电路,其对所述中间时钟进行二分频而生成二分频中间时钟;
反相器,其生成所述二分频中间时钟的反相时钟;和
选择电路,其通过相位选择信号来选择所述二分频中间时钟和所述二分频中间时钟的反相时钟的任一者,作为中间基准时钟进行输出,
所述第二具有相位反相功能的二分频电路由以下部分构成:
第2二分频电路,其对所述选择时钟进行二分频而生成二分频选择时钟;
反相器,其生成所述二分频选择时钟的反相时钟;和
选择电路,其通过相位选择信号来选择所述二分频选择时钟和所述二分频选择时钟的反相时钟的任一者,作为相位调整时钟进行输出,
所述第一相位控制电路由以下部分构成:
相位比较部,其进行所述基准时钟与所述二分频中间时钟的相位比较;和
控制部,其对所述第一具有相位反相功能的二分频电路的反相控制信号进行控制,以使当所述相位比较部的相位比较结果成为基于相位选择信号的相位关系时,将所述二分频中间时钟作为中间基准时钟进行输出,当不是上述情况时,将所述二分频中间时钟的反相时钟作为中间基准时钟进行输出,
所述第二相位控制电路由以下部分构成:
相位比较部,其进行所述中间基准时钟与所述二分频选择时钟的相位比较;和
相位控制电路,其对所述第二具有相位反相功能的二分频电路的反相控制信号进行控制,以便当所述相位比较部的相位比较结果成为基于相位选择信号的相位关系时,将所述二分频选择时钟作为相位调整时钟进行输出,当不是上述情况时,将所述二分频选择时钟的反相时钟作为相位调整时钟进行输出。
3.根据权利要求1所述的相位调整电路,其特征在于,
所述第一具有相位反相功能的二分频电路由以下部分构成:
D型触发器,将所述中间时钟作为时钟信号,并将其输出作为中间基准时钟进行输出;和
EX-NOR电路,将所述D型触发器的输出和反相控制信号作为输入,且其输出与所述D型触发器的数据输入连接,
所述第二具有相位反相功能的二分频电路由以下部分构成:
D型触发器,将所述选择时钟作为时钟信号,并将其输出作为相位调整时钟进行输出;和
EX-NOR电路,将所述D型触发器的输出和反相控制信号作为输入,且其输出与所述D型触发器的数据输入连接,
所述第一相位控制电路由以下部分构成:
相位比较部,其进行所述基准时钟与所述中间基准时钟的相位比较;
和
控制部,其仅在所述相位比较部的相位比较结果不为基于相位选择信号的相位关系时,将脉冲宽度与所述中间时钟的周期相等的信号赋予第一具有相位反相功能的二分频电路的反相控制信号,以进行中间基准时钟的相位反相控制,
所述第二相位控制电路由以下部分构成:
相位比较部,其进行所述中间基准时钟与所述相位调整时钟的相位比较;和
控制部,其仅在所述相位比较部的相位比较结果不为基于相位选择信号的相位关系时,将脉冲宽度与所述选择时钟的周期相等的信号赋予所述第二具有相位反相功能的二分频电路的反相控制信号,以进行相位调整时钟的相位反相控制。
4.根据权利要求1所述的相位调整电路,其特征在于,
所述第二具有相位反相功能的二分频电路由以下部分构成:
第2二分频电路,其对所述选择时钟进行二分频而生成二分频选择时钟;
反相器,其生成所述二分频选择时钟的反相时钟;和
选择电路,其通过相位选择信号来选择所述二分频选择时钟和所述二分频选择时钟的反相时钟的任一者,作为相位调整时钟进行输出,
所述第二相位控制电路由以下部分构成:
第3二分频电路,其对所述选择时钟进行二分频而输出第2二分频选择时钟;
相位比较部,其进行所述中间基准时钟与所述第2二分频选择时钟的相位比较;和
相位控制电路,其对所述第二具有相位反相功能的二分频电路的反相控制信号进行控制,以使当所述相位比较部的相位比较结果成为基于所述相位选择信号的相位关系时,将所述二分频选择时钟作为相位调整时钟进行输出,当不是上述情况时,将所述二分频选择时钟的反相时钟作为相位调整时钟进行输出。
5.根据权利要求1~4中任一项所述的相位调整电路,其特征在于,
所述多相时钟生成电路由2倍相位同步电路构成,该2倍相位同步电路由以下部分构成:
相位比较器,其进行输入时钟与反馈时钟的相位比较;
充电泵电路,其充放电与所述相位比较器的相位比较结果对应的电荷;
环路滤波器,其对所述充电泵电路的充放电电荷进行平滑化;
多相输出电压控制振荡器,其输出与所述环路滤波器的电压对应的频率的多相时钟;和
二分频电路,其将所述多相输出电压控制振荡器的多相输出的一个进行二分频,以作为所述相位比较器的输入即所述反馈时钟,
所述多相时钟生成电路将所述相位同步电路的输入时钟作为所述基准时钟。
6.根据权利要求1~4中任一项所述的相位调整电路,其特征在于,
所述多相时钟生成电路由2倍相位同步电路构成,该2倍相位同步电路由以下部分构成:
相位比较器,其进行输入时钟与反馈时钟的相位比较;
充电泵电路,其充放电与所述相位比较器的相位比较结果对应的电荷;
环路滤波器,其对所述充电泵电路的充放电电荷进行平滑化;
多相输出电压控制振荡器,其输出与所述环路滤波器的电压对应的频率的多相时钟;和
二分频电路,其将所述多相输出电压控制振荡器的多相输出的一个进行二分频,以作为所述相位比较器的输入即所述反馈时钟,
所述多相时钟生成电路将所述相位同步电路的反馈时钟作为所述基准时钟。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-044678 | 2009-02-26 | ||
JP2009044678 | 2009-02-26 | ||
PCT/JP2009/003305 WO2010097846A1 (ja) | 2009-02-26 | 2009-07-14 | 位相調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102318192A CN102318192A (zh) | 2012-01-11 |
CN102318192B true CN102318192B (zh) | 2013-11-20 |
Family
ID=42665074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801564761A Expired - Fee Related CN102318192B (zh) | 2009-02-26 | 2009-07-14 | 相位调整电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8106691B2 (zh) |
JP (1) | JP5308510B2 (zh) |
CN (1) | CN102318192B (zh) |
WO (1) | WO2010097846A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI422157B (zh) * | 2009-12-02 | 2014-01-01 | Mstar Semiconductor Inc | 相位產生裝置及相位產生方法 |
TWI465045B (zh) * | 2011-02-01 | 2014-12-11 | Novatek Microelectronics Corp | 延遲鎖定迴路及時脈訊號產生方法 |
EP2600529A3 (en) * | 2011-11-30 | 2016-02-24 | Sequans Communications Limited | Control circuitry |
JP6024489B2 (ja) * | 2013-01-31 | 2016-11-16 | 富士通株式会社 | クロック再生回路及びクロックデータ再生回路 |
KR101326117B1 (ko) * | 2013-06-25 | 2013-11-06 | 홍익대학교 산학협력단 | 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로 및 제어방법 |
EP3641138A1 (en) | 2016-03-11 | 2020-04-22 | Socionext Inc. | Demultiplexer circuit, and semiconductor integrated circuit |
JP6783535B2 (ja) * | 2016-03-24 | 2020-11-11 | 株式会社メガチップス | クロック補正装置及びクロック補正方法 |
US11167003B2 (en) | 2017-03-26 | 2021-11-09 | Mapi Pharma Ltd. | Methods for suppressing or alleviating primary or secondary progressive multiple sclerosis (PPMS or SPMS) using sustained release glatiramer depot systems |
JP6338033B1 (ja) * | 2017-09-19 | 2018-06-06 | 三菱電機株式会社 | 局部発振器 |
US10741231B1 (en) * | 2019-05-10 | 2020-08-11 | Realtek Semiconductor Corporation | Memory access interface device including phase and duty cycle adjusting circuits for memory access signals |
JP7302436B2 (ja) | 2019-10-29 | 2023-07-04 | 京セラドキュメントソリューションズ株式会社 | 画像読取装置及び画像形成装置 |
JP7427957B2 (ja) * | 2019-12-20 | 2024-02-06 | ヤマハ株式会社 | 音信号変換装置、楽器、音信号変換方法および音信号変換プログラム |
JP7116342B2 (ja) * | 2021-01-07 | 2022-08-10 | 株式会社ソシオネクスト | デマルチプレクサ回路、及び半導体集積回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1170898A (zh) * | 1996-06-28 | 1998-01-21 | 日本电气株式会社 | 基于相位匹配的系统切换电路 |
CN1480814A (zh) * | 2002-07-19 | 2004-03-10 | �ձ�������ʽ���� | 多相时钟发生电路 |
CN1487669A (zh) * | 2002-10-05 | 2004-04-07 | ���ǵ�����ʽ���� | 内部修正占空比的延时锁定环电路及其占空比修正方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5969552A (en) | 1998-01-15 | 1999-10-19 | Silicon Image, Inc. | Dual loop delay-locked loop |
JP3239945B2 (ja) * | 1999-02-24 | 2001-12-17 | 日本電気株式会社 | クロック切替調整方法及び回路 |
JP2001283534A (ja) * | 2000-03-30 | 2001-10-12 | Ricoh Co Ltd | クロック生成回路 |
US6968026B1 (en) * | 2000-06-01 | 2005-11-22 | Micron Technology, Inc. | Method and apparatus for output data synchronization with system clock in DDR |
JP2003008435A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | Pll回路 |
KR100477808B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
KR100578232B1 (ko) * | 2003-10-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
KR100553833B1 (ko) | 2003-12-24 | 2006-02-24 | 삼성전자주식회사 | 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치 |
US20060001494A1 (en) * | 2004-07-02 | 2006-01-05 | Bruno Garlepp | Cascaded locked-loop circuits deriving high-frequency, low noise clock signals from a jittery, low-frequency reference |
KR100696957B1 (ko) * | 2005-03-31 | 2007-03-20 | 주식회사 하이닉스반도체 | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 |
KR100743493B1 (ko) * | 2006-02-21 | 2007-07-30 | 삼성전자주식회사 | 적응식 지연 고정 루프 |
US8005180B2 (en) * | 2006-03-31 | 2011-08-23 | Anritsu Corporation | Data decision apparatus and error measurement apparatus |
JP4745127B2 (ja) * | 2006-05-23 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | クロック切替回路 |
KR100881715B1 (ko) * | 2007-11-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 지연고정루프 및 그의 동작방법 |
TWI355805B (en) * | 2008-06-03 | 2012-01-01 | Ind Tech Res Inst | Frequency divider |
KR20110003189A (ko) * | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 듀티 사이클 에러 보정 회로 |
-
2009
- 2009-07-14 JP JP2011501353A patent/JP5308510B2/ja not_active Expired - Fee Related
- 2009-07-14 WO PCT/JP2009/003305 patent/WO2010097846A1/ja active Application Filing
- 2009-07-14 CN CN2009801564761A patent/CN102318192B/zh not_active Expired - Fee Related
-
2011
- 2011-08-09 US US13/206,182 patent/US8106691B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1170898A (zh) * | 1996-06-28 | 1998-01-21 | 日本电气株式会社 | 基于相位匹配的系统切换电路 |
CN1480814A (zh) * | 2002-07-19 | 2004-03-10 | �ձ�������ʽ���� | 多相时钟发生电路 |
CN1487669A (zh) * | 2002-10-05 | 2004-04-07 | ���ǵ�����ʽ���� | 内部修正占空比的延时锁定环电路及其占空比修正方法 |
Non-Patent Citations (2)
Title |
---|
JP特开2000-244311A 2000.09.08 |
JP特开2003-8435A 2003.01.10 |
Also Published As
Publication number | Publication date |
---|---|
WO2010097846A1 (ja) | 2010-09-02 |
US20110291715A1 (en) | 2011-12-01 |
JP5308510B2 (ja) | 2013-10-09 |
JPWO2010097846A1 (ja) | 2012-08-30 |
US8106691B2 (en) | 2012-01-31 |
CN102318192A (zh) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102318192B (zh) | 相位调整电路 | |
US8085101B2 (en) | Spread spectrum clock generation device | |
JP4536610B2 (ja) | 半導体試験装置 | |
JP4063001B2 (ja) | 多相クロック生成回路 | |
CN101694998A (zh) | 一种锁定系统及方法 | |
US7088155B2 (en) | Clock generating circuit | |
US8406271B2 (en) | Spread spectrum clock generating circuit | |
JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたpll回路 | |
JP4029568B2 (ja) | クロック生成回路、シリアル/パラレル変換装置及びパラレル/シリアル変換装置並びに半導体装置 | |
CN105577142A (zh) | 时钟占空比调整装置及方法 | |
KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
KR100629046B1 (ko) | 발진기 | |
JP4540247B2 (ja) | Pll回路 | |
US20150091620A1 (en) | Reducing current variation when switching clocks | |
CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
JP5433432B2 (ja) | 位相周波数比較器およびシリアル伝送装置 | |
CN205407759U (zh) | 时钟占空比调整装置 | |
JP2007006388A (ja) | 周波数逓倍回路 | |
JP3655878B2 (ja) | Pll回路 | |
JP2007068081A (ja) | Pll回路 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
JP2003289248A (ja) | Pll回路 | |
JPH10270999A (ja) | 半導体装置 | |
KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131120 Termination date: 20150714 |
|
EXPY | Termination of patent right or utility model |