CN105577142A - 时钟占空比调整装置及方法 - Google Patents

Abstract

本发明涉及一种时钟占空比调整装置及方法。该装置包括：延时模块，用于对输入时钟信号进行延时，生成n个延时时钟信号，其中，n为大于或等于2的自然数；选择模块，用于根据期望的时钟占空比，从所述延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；时钟合成模块，用于将所述输入时钟信号和所述目标延时时钟信号合成为目标时钟信号，所述目标时钟信号的占空比为所述期望的时钟占空比。本发明用以降低对输出时钟信号的抖动性影响，提高时钟信号的性能。

Description

时钟占空比调整装置及方法

技术领域

本发明涉及电子电路领域，尤其涉及一种时钟占空比调整装置及方法。

背景技术

在片上系统中，数字部分和射频部分都需要用到时钟电路，在一些系统中，需要对时钟占空比进行调整。例如：对于低频正交下变频接收机系统，首先由晶体振荡器得到系统的输入时钟信号，根据输入时钟信号得到占空比为50％的输出时钟信号，然后可以由占空比为50％的输出时钟信号生成正交时钟信号。然而由于晶体振荡器受制造工艺的偏差和外部环境的影响，通过根据晶体振荡器得到的输入时钟信号生成输出时钟信号时，该输出时钟信号的实际占空比可能在40％-60％之间变化，这时，需要对输入时钟信号进行调整，使得生成的输出时钟信号的占空比为50％。

如图1所示，为现有技术中基于延时锁定环(Delay-lockedLoop，简称：DLL)结构的占空比调整电路，该电路包括两个环路，延时锁定环路11和占空比调整控制环路12。其中，延时锁定环路11包括控制单元111、压控延时链112，占空比调整控制环路12包括脉宽调整单元121和占空比控制单元122。在延时锁定环路11中，控制单元111用于输出控制信号，该控制信号控制压控延时链112输出的延时，控制单元111具体可以包括：鉴相器、电荷泵和环路滤波器，其中，鉴相器将反馈时钟信号与输入时钟信号的相位进行比较，电荷泵根据鉴相器的比较结果输出电流信号，环路滤波器对该电流信号进行滤波，最终得到控制信号。压控延时链112在控制信号的作用下，对压控延时链112的输入时钟信号进行延时得到输出时钟信号，同时输入到占空比控制单元122，并且该输出作为前述的反馈时钟信号输入到控制单元111。通过延时锁定环路11中控制信号控制压控延时链112输出的延时，可以实现输入时钟信号与输出时钟信号的相位相差一个时钟周期。在占空比调整控制环路12中，占空比调整单元122控制脉宽调整单元121中输入时钟信号的脉宽，从而可以调整压控延时链112输入的时钟信号脉宽，调整压控延时链112输入的时钟信号的占空比。压控延时链112输出的时钟信号的占空比与输入压控延时链112的时钟信号占空比是一致的，这样就可以通过调整输入时钟信号的占空比，得到具有期望的时钟占空比的输出时钟信号，并且输出时钟信号与输入时钟信号是同步的。

但是，现有技术中由于需要采用脉宽调整模块121对输入时钟信号的脉宽进行调整，这就会造成输入时钟信号的抖动性比较大，从而对输出时钟信号的抖动性影响比较大，影响时钟信号的性能。

发明内容

本发明提供一种时钟占空比调整装置及方法，用以降低对输出时钟信号的抖动性影响，提高时钟信号的性能。

本发明提供一种时钟占空比调整装置，包括：

延时模块，用于对所述输入时钟信号进行延时，生成n个延时时钟信号，其中，n为大于或等于2的自然数；

选择模块，用于根据期望的时钟占空比，从所述延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；

时钟合成模块，用于将所述输入时钟信号和所述目标延时时钟信号合成为目标时钟信号，所述目标时钟信号的占空比为所述期望的时钟占空比。

本发明还提供一种时钟占空比调整方法，包括：

对输入时钟信号进行延时，生成n个延时时钟信号，其中，n为大于或等于2的自然数；

根据期望的时钟占空比，从所述延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；

将所述输入时钟信号和所述目标延时时钟信号合成为目标时钟信号，所述目标时钟信号的占空比为所述期望的时钟占空比。

在本发明中，延时模块对输入时钟信号进行延时，生成n个延时时钟信号，然后选择模块根据期望的时钟占空比，从延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号，然后时钟合成模块将输入时钟信号和目标延时时钟信号合成为目标时钟信号，该目标时钟信号的占空比就是期望的时钟占空比。这样，通过从n个延时时钟信号中选择目标延时时钟信号，并将输入时钟信号和目标延时时钟信号合成为目标时钟信号，不需要改变输入时钟信号的脉宽，可以降低输入时钟信号的抖动性，从而降低对输出时钟信号的抖动性的影响，提高时钟信号的性能。

附图说明

图1为现有技术中基于延时锁定环结构的占空比调整电路；

图2为本发明时钟占空比调整装置实施例的结构示意图；

图3为本发明时钟占空比调整方法实施例的流程示意图；

图4为本发明时钟占空比调整装置实施例中延时模块21的结构示意图；

图5为本发明时钟占空比调整装置实施例中延时单元的结构示意图；

图6为时钟占空比调整装置实施例中时钟合成模块23的一种结构示意图；

图7为本发明时钟占空比调整装置实施例中图6所示时钟合成模块23的具体实例的结构示意图；

图8为本发明时钟占空比调整装置实施例中图7所示时钟合成模块23的工作时序图；

图9为本发明时钟占空比调整装置实施例中时钟合成模块23的另一种结构示意图；

图10为本发明时钟占空比调整方法实施例中图9所示时钟合成模块23的工作流程示意图；

图11为本发明时钟占空比调整装置实施例中图9所示时钟合成模块23的具体实例的结构示意图；

图12为本发明时钟占空比调整装置实施例中图11所示时钟合成模块23的工作时序图。

具体实施方式

下面结合说明书附图和具体实施方式对本发明作进一步的描述。

如图2所示，为本发明时钟占空比调整装置实施例的结构示意图，该装置可以包括：延时模块21、选择模块22和时钟合成模块23，选择模块22与延时模块21连接，时钟合成模块23与选择模块22连接，延时模块21和时钟合成模块23分别与输入时钟连接。

在本实施例中，延时模块21用于对输入时钟信号进行延时，生成n个延时时钟信号，其中，n为大于或等于2的自然数；选择模块22用于根据期望的时钟占空比，从延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；时钟合成模块23用于将输入时钟信号和目标延时时钟信号合成为目标时钟信号，目标时钟信号的占空比为期望的时钟占空比，可以将不同的目标延时时钟信号和输入时钟信号进行合成，可以得到不同占空比的目标时钟信号，目标时钟信号即为输出时钟信号。

本实施例的具体工作过程如下：如图3所示，为本发明时钟占空比调整方法实施例的流程示意图，具体可以包括以下步骤：

步骤31、延时模块21对输入时钟信号进行延时，生成n个延时时钟信号；

其中，n为大于或等于2的自然数；

步骤32、选择模块22根据期望的时钟占空比，从延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；

步骤33、时钟合成模块23将输入时钟信号和目标延时时钟信号合成为目标时钟信号，目标时钟信号的占空比为期望的时钟占空比。

在本实施例中，延时模块21对输入时钟信号进行延时，生成n个延时时钟信号，然后选择模块22根据期望的时钟占空比，从前n-1个延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号，然后时钟合成模块23将输入时钟信号和目标延时时钟信号合成为目标时钟信号，该目标时钟信号的占空比就是期望的时钟占空比。这样，通过从n个延时时钟信号中选择目标延时时钟信号，并将输入时钟信号和目标延时时钟信号合成为目标时钟信号，不需要改变输入时钟信号的脉宽，可以降低输入时钟信号的抖动性，从而降低对输出时钟信号的抖动性的影响，提高时钟信号的性能。

可选地，在本实施例中，如图4所示，为本发明时钟占空比调整装置实施例中延时模块21的结构示意图，在该示意图中，延时模块21包括n个串联连接的延时单元，每个延时单元输出1个延时时钟信号，第1个延时单元的输入为输入时钟信号，第1个延时单元输出为第1个延时时钟信号，第n个延时单元的输入为第n-1个延时时钟信号，第n个延时单元的输出为第n个延时时钟信号。

可选地，再参见图4所示的示意图，延时模块21在包括n个延时单元的基础上，还可以包括控制单元111，控制单元111的输入与输入时钟信号和第n个延时时钟信号连接，控制单元111的输出与n个延时单元分别连接。控制单元111用于根据输入时钟信号和第n个延时单元输出的延时时钟信号生成控制信号；延时单元用于根据控制信号控制延时单元的延时。可选地，第n个延时时钟信号与输入时钟信号的延时至少为一个时钟周期，当第n个延时时钟信号与输入时钟信号的延时为时钟周期的整数倍时，第n个延时单元输出的延时时钟信号只可作为反馈信号返回到控制单元111，若第n个延时时钟信号与输入时钟信号的延时不是时钟周期的整数倍时，第n个延时单元输出的延时时钟信号就作为第n个延时时钟信号输入到选择模块22，此时，将由与时钟信号的延时为时钟周期整数倍的延时单元输出的延时时钟信号作为反馈信号返回到控制单元111。n个延时单元将第n个延时时钟信号与输入时钟信号的延时平均分成n份，例如：第n个延时时钟信号与输入时钟信号的延时为一个时钟周期，则n个延时单元将该一个时钟周期平均分成n份，相当于每一个延时单元的延时为一个时钟周期的1/n倍。这样通过固定的延时，可以实现第n个延时时钟信号与输入时钟信号的同步，此时，第n个延时单元输出的延时时钟信号只能用于返回到控制单元111。通过n个串联连接的延时单元和控制单元111组成1个环路实现对输入时钟信号的延时，然后可以直接通过选择模块22和时钟合成模块23实现对输入时钟信号占空比的调整，获得期望的时钟占空比的输出时钟信号，与背景技术中采用两个环路得到期望的时钟占空比的输出时钟信号相比，电路结构比较简单，可以减小电路的面积和功耗。

可选地，控制单元111具体可以包括：鉴相器、电荷泵和环路滤波器，其中，鉴相器将第n个延时时钟信号与输入时钟信号的相位进行比较，电荷泵根据鉴相器的比较结果输出电流信号，环路滤波器对该电流信号进行滤波，最终输出控制信号。

延时单元的具体结构可以有多种。可选地，如图5所示，为本发明时钟占空比调整装置实施例中延时单元的结构示意图，在该示意图中，延时单元具体可以包括反相器51、反相器52、缓冲器53、电容c1和电容c2，反相器51与延时单元的输入连接，反相器51的输出与反相器52的输入和电容c1的一端连接，电容c1的另一端与地连接，反相器52的输出与缓冲器53的输入和电容c2的一端连接，电容c2的另一端与地连接，缓冲器53的输出与延时单元的输出连接。该延时单元的输入和输出之间的延时即为一个延时单元的延时，反相器51和反相器52由控制信号控制，控制信号控制该延时单元的延时的长短。可选地，延时单元还可以为其他具体的结构，都是用于实现延时单元的延时功能。

可选地，在本实施例中，选择模块22具体可以为开关；或者选择模块22还可以为数字逻辑单元。通过开关或者数字逻辑单元选择不同的延时时钟，电路简单，容易实现。

可选地，在本实施例中，如图6所示，为本发明时钟占空比调整装置实施例中时钟合成模块23的一种结构示意图，在该示意图中，时钟合成模块23具体可以包括：第一触发器61、第二触发器62和逻辑处理单元63，输入时钟信号输入到第一触发器61，第二触发器62与选择模块22连接，逻辑处理单元63与第一触发器61和第二触发器62均连接。其中，输入时钟信号与第一触发器61的时钟端连接，第一触发器61的输出端用于输出目标时钟信号；选择模块22输出的目标延时时钟信号与第二触发器62的时钟端连接；逻辑处理单元63输入端与第一触发器61的输出端和第二触发器62的输出端连接，输出端与第一触发器61的复位端和第二触发器62的复位端连接。具体地，第一触发器61可以实现输入时钟信号的上升沿触发，第二触发器62可以实现目标延时时钟信号的上升沿触发；第一触发器61可以实现输入时钟信号的下降沿触发，第二触发器62可以实现目标延时时钟信号的下降沿触发；第一触发器61可以实现输入时钟信号的上升沿触发，第二触发器62可以实现目标延时时钟信号的下降沿触发；第一触发器61可以实现输入时钟信号的下降沿触发，第二触发器62可以实现目标延时时钟信号的上升沿触发。通过第一触发器61、第二触发器62和逻辑处理单元63这些数字电路单元对输入时钟信号和目标延时时钟信号进行合成得到目标时钟信号，实现期望占空比的目标时钟信号，电路结构简单。

具体地，如图7所示，为本发明时钟占空比调整装置实施例中图6所示时钟合成模块23的具体实例的结构示意图，在图6所示结构示意图的基础上，第一触发器61和第二触发器62具体为两个相同的D触发器，D触发器的D端与电源连接，所以两个D触发器均为上升沿触发，逻辑处理单元63具体为与门。D触发器61的时钟端Clk与输入时钟信号连接，D触发器61的输出端Q端输出目标时钟信号，D触发器62的时钟端Clk与目标延时时钟信号连接，D触发器61和D触发器62的输出分别输入到与门63的两个输入端，D触发器61的复位端R端和D触发器62的复位端R端连接后与与门63的输出端Q端连接。如图8所示，为本发明时钟占空比调整装置实施例中图7所示时钟合成模块23的工作时序图，具体的工作过程为：对于D触发器61，若输入时钟信号由低电平变为高电平时，则D触发器61的Q端输出为高电平，此时，目标时钟信号为高电平，且目标时钟信号与D触发器61的Q端一致，保持输出为高电平；此时，对于D触发器62，若目标延时时钟信号为低电平，则D触发器62的Q端输出为低电平，则与门63的输出为低电平；当目标延时时钟信号由低电平变为高电平时，则D触发器62的Q端输出为高电平，则与门63的输出为高电平，此时，就会对D触发器61、D触发器62的输出进行复位，则D触发器61的Q端输出由高电平变为低电平，则目标时钟信号由高电平变为低电平；当D触发器61的Q端输出处于低电平，D触发器62的Q端输出也为低电平时，与门63的输出仍为低电平，此时，不会对D触发器61的输出进行复位，所以D触发器61的Q端仍输出低电平，则目标时钟信号仍保持低电平；待到下一次输入时钟信号由低电平变为高电平时，循环上述的判断过程。以此实现输入时钟信号触发目标时钟信号的上升沿，目标延时时钟信号触发目标时钟信号的下降沿。因此，由于输入时钟信号的上升沿没有变化，所以目标时钟信号的上升沿的抖动性能不受影响；目标时钟信号的下降沿由目标延时时钟信号决定，所以目标时钟信号的下降沿的抖动性主要由延时模块21的抖动特性来决定。由于延时模块21中本身结构的延时特性决定了其对目标延时时钟信号的抖动特性影响较小，因此输出时钟的下降沿抖动特性受到的影响也很小。

从图8所示时序图上可以看出，输入时钟信号的上升沿触发使得目标时钟信号的电平变高，目标延时时钟信号的上升沿触发使得目标时钟信号的电平变低，以此得到目标时钟信号的波形。根据时序图上的对应关系，输入时钟信号与目标延时时钟信号之间的延时就是要得到的占空比，所以选择不同的目标延时时钟信号与输入时钟信号进行合成就可以得到不同占空比的目标时钟信号。因此，只要n为偶数，取第n/2个目标延时时钟信号与输入时钟信号合成就可以得到占空比为50％的输出时钟；同样地，可以通过选取合适的n，生成不同占空比的目标时钟信号，实现较宽的占空比调节范围，且占空比的调节步长为1/n。

可选地，在本实施例中，如图9所示，为本发明时钟占空比调整装置实施例中时钟合成模块23的另一种结构示意图，与时钟合成模块23的上一种结构的不同之处在于，时钟合成模块23包括：脉宽合成单元91和分频单元92。脉宽合成单元91用于提取第一脉宽信号和第二脉宽信号，将第一脉宽信号和第二脉宽信号合成为内部时钟信号，其中，第一脉宽信号为输入时钟信号的变化沿的脉宽信号，第二脉宽信号为目标延时时钟信号的变化沿的脉宽信号。具体地，脉宽合成单元91可以根据输入时钟信号的上升沿提取第一脉宽信号和根据目标延时时钟信号的上升沿提取第二脉宽信号，然后将第一脉宽信号和第二脉宽信号合成为内部时钟信号；脉宽合成单元91还可以根据输入时钟信号的下降沿提取第一脉宽信号和根据目标延时时钟信号的下降沿提取第二脉宽信号，然后将第一脉宽信号和第二脉宽信号合成为内部时钟信号；同样地，脉宽合成单元91还可以根据输入时钟信号的上升沿提取第一脉宽信号和根据目标延时时钟信号的下降沿提取第二脉宽信号，然后将第一脉宽信号和第二脉宽信号合成为内部时钟信号；脉宽合成单元91还可以根据输入时钟信号的下降沿提取第一脉宽信号和根据目标延时时钟信号的上升沿提取第二脉宽信号，然后将第一脉宽信号和第二脉宽信号合成为内部时钟信号。分频单元92用于对内部时钟进行分频，生成目标时钟信号。该时钟合成模块23同样是由数字电路实现，电路结构简单。

如图10所示，为本发明时钟占空比调整方法实施例中图9所示时钟合成模块23的工作流程示意图，具体可以包括以下步骤：

步骤101、脉宽合成单元91提取第一脉宽信号和第二脉宽信号，将第一脉宽信号和第二脉宽信号合成为内部时钟信号；

其中，第一脉宽信号为输入时钟信号的变化沿的脉宽信号，第二脉宽信号为目标延时时钟信号的变化沿的脉宽信号；

步骤102、分频单元92对内部时钟信号进行分频，生成目标时钟信号。

如图11所示，为本发明时钟占空比调整装置实施例中图9所示时钟合成模块23的具体实例的结构示意图，在该实例中，脉宽合成单元91根据输入时钟信号的上升沿提取第一脉宽信号和根据目标延时时钟信号的上升沿提取第二脉宽信号，然后将第一脉宽信号和第二脉宽信号合成为内部时钟信号，分频单元92对内部时钟信号进行二分频。由于输入时钟信号的频率和目标延时时钟信号的频率相同，所以内部时钟信号的频率为输入时钟信号的频率的二倍，因此，对该内部时钟信号进行二分频，使目标时钟信号的频率与输入时钟信号的频率相同。

具体地，如图12所示，为本发明时钟占空比调整装置实施例中图11所示时钟合成模块23的工作时序图，在该图中，脉宽合成单元91根据输入时钟信号的上升沿提取第一脉宽信号和根据目标延时时钟信号的上升沿提取第二脉宽信号，并将第一脉宽信号和第二脉宽信号合成内部时钟信号，然后分频单元92对内部时钟信号进行二分频，得到目标时钟信号。从该时序图上可以看出，目标时钟信号的波形同样可以认为：输入时钟信号的上升沿触发使得目标时钟信号的电平变高，目标延时时钟信号的上升沿触发使得目标时钟信号的电平变低。

需要说明的是，内部时钟信号的脉宽与实现不同占空比的输出时钟的关系为：假设内部时钟信号的脉宽为一个时钟周期的1/a，若输入时钟信号与目标延时时钟信号之间的延时在(1/a，1-1/a)范围内，则就可以实现在(1/a，1-1/a)范围内的占空比的目标时钟信号。若输入时钟信号与目标延时时钟信号之间的延时不在(1/a，1-1/a)范围内，会造成输入时钟信号变化沿的脉宽和目标延时时钟信号的变化沿的脉宽重叠，这样就不能通过生成内部时钟信号，并对内部时钟信号进行分频得到目标时钟信号，此时时钟合成模块23的结构将不能采用图9所示的结构，可以采用图6所示的结构。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种时钟占空比调整装置，其特征在于，包括：

延时模块，用于对输入时钟信号进行延时，生成n个延时时钟信号，其中，n为大于或等于2的自然数；

选择模块，用于根据期望的时钟占空比，从所述延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；

时钟合成模块，用于将所述输入时钟信号和所述目标延时时钟信号合成为目标时钟信号，所述目标时钟信号的占空比为所述期望的时钟占空比。

2.根据权利要求1所述的装置，其特征在于，所述延时模块包括n个串联连接的延时单元，每个延时单元输出1个延时时钟信号。

3.根据权利要求2所述的装置，其特征在于，所述延时模块还包括：

控制单元，用于根据所述输入时钟信号和第n个延时单元输出的延时时钟信号生成控制信号；

所述延时单元用于根据所述控制信号，控制所述延时单元的延时。

4.根据权利要求1所述的装置，其特征在于，所述时钟合成模块包括：

第一触发器，所述输入时钟信号与所述第一触发器的时钟端连接，所述第一触发器的输出端用于输出所述目标时钟信号；

第二触发器，所述目标延时时钟信号与所述第二触发器的时钟端连接；

逻辑处理单元，输入端与所述第一触发器的输出端和所述第二触发器的输出端连接，输出端与所述第一触发器的复位端和所述第二触发器的复位端连接。

5.根据权利要求1所述的装置，其特征在于，所述时钟合成模块包括：

脉宽合成单元，用于提取第一脉宽信号和第二脉宽信号，将所述第一脉宽信号和所述第二脉宽信号合成为内部时钟信号，其中，所述第一脉宽信号为所述输入时钟信号的变化沿的脉宽信号，所述第二脉宽信号为所述目标延时时钟信号的变化沿的脉宽信号；

分频单元，用于对所述内部时钟信号进行分频，生成所述目标时钟信号。

6.一种时钟占空比调整方法，其特征在于，包括：

采用延时模块，对输入时钟信号进行延时，生成n个延时时钟信号，其中，n为大于或等于2的自然数；

采用选择模块，根据期望的时钟占空比，从所述延时时钟信号中选择1个延时时钟信号，作为目标延时时钟信号；

采用时钟合成模块，将所述输入时钟信号和所述目标延时时钟信号合成为目标时钟信号，所述目标时钟信号的占空比为所述期望的时钟占空比。

7.根据权利要求6所述的方法，其特征在于，所述延时模块包括n个串联连接的延时单元，所述生成n个延时时钟信号具体为：

每个延时单元输出1个延时时钟信号。

8.根据权利要求7所述的方法，其特征在于，所述延时模块还包括控制单元，所述方法还包括：

所述控制单元根据所述输入时钟信号和第n个延时单元输出的延时时钟信号生成控制信号；

所述延时单元根据所述控制信号，控制所述延时单元的延时。

9.根据权利要求6所述的方法，其特征在于，所述时钟合成模块包括：

第一触发器，所述输入时钟信号与所述第一触发器的时钟端连接，所述第一触发器的输出端输出所述目标时钟信号；

第二触发器，所述目标延时时钟信号与所述第二触发器的时钟端连接；

逻辑处理单元，输入端与所述第一触发器的输出端和所述第二触发器的输出端连接，输出端与所述第一触发器的复位端和所述第二触发器的复位端连接。

10.根据权利要求6所述的方法，其特征在于，所述时钟合成模块包括脉宽合成单元和分频单元，所述将所述输入时钟信号和所述目标延时时钟信号合成为目标时钟信号具体为：

所述脉宽合成单元提取第一脉宽信号和第二脉宽信号，将所述第一脉宽信号和所述第二脉宽信号合成为内部时钟信号，其中，所述第一脉宽信号为所述输入时钟信号的变化沿的脉宽信号，所述第二脉宽信号为所述目标延时时钟信号的变化沿的脉宽信号；

所述分频单元对所述内部时钟信号进行分频，生成所述目标时钟信号。