CN109818613A - 基于数控延时占空比校准的参考时钟倍频器电路及算法 - Google Patents

Abstract

本发明公开了一种基于数控延时占空比校准的参考时钟倍频器电路及算法。外供时钟信号分别进入缓冲器、数字算法模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50%的大小关系，输出占空比指示信号Duty_data到数字算法模块，数字算法模块根据Duty_data输入信号执行算法，并将算法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。该电路相较于传统模拟占空比调节电路具有面积小、功耗低、对应用需求适配性好的特点。

Description

基于数控延时占空比校准的参考时钟倍频器电路及算法

技术领域

本发明设计射频、模拟集成电路领域，涉及基于锁相环的频率综合器和基于异或门的倍频器，尤其是一种基于数控延时占空比校准的参考时钟倍频器电路及算法。

背景技术

目前，频率综合器大多采用模拟锁相环结构，其输出信号的相位噪声通常会受到参考时钟频率和分频比的影响。对于整数分频频率综合器而言，其在s域的总的输出相位噪声如公式(1)所示：

其中，N表示锁相环中分频器的分频比，H_o(s)表示锁相环的开环传递函数，K_VCO表示压控振荡器的调谐增益，表示频率综合器的总的输出相位噪声，表示输入参考信号的等效相位噪声，表示分频器的等效相位噪声，表示鉴频鉴相器和电荷泵的等效电流噪声，表示环路滤波器的等效电压噪声，表示压控振荡器的等效相位噪声。

在公式(1)中，其前三项，输入参考信号、鉴频鉴相器和电荷泵以及分频器三个模块的噪声传递函数都具有低通特性，低频增益的系数分别对应为：

N²、N²以及

如果采用较低的参考时钟信号，则需要使用较大的分频比将压控振荡器的输出信号分频到参考时钟的频率。但是较大的分频比会显著恶化锁相环的输出相位噪声，采用倍频器对参考时钟倍频可以在不提高参考时钟频率的前提下降低频率综合器的相位噪声。

传统的倍频器电路通常有三种实现方式，分别利用非线性器件、锁相环和异或门对已有时钟信号进行倍频。使用非线性器件的倍频器有晶体管倍频器、变容二极管倍频器和阶跃恢复二极管倍频器等。由于非线性变换过程中产生大量的谐波使得输出信号的相位不稳定，由非线性器件构成的倍频器通常倍频噪声较大。而采用锁相环原理进行倍频为另一个锁相环提供参考时钟则太繁琐。使用异或门进行倍频时如果输入信号的占空比偏离50％则输出信号的相位噪声性能会很差，所以限制了其应用。

发明内容

为了克服现有技术的不足，本发明在采用异或门的方向下提出了一种基于数控延时占空比校准的参考时钟倍频器电路及算法。

一种基于数控延时占空比校准的参考时钟倍频器电路，包括缓冲器、占空比调节模块、数字算法模块、占空比检测模块、延时模块、异或门；外供时钟信号分别进入缓冲器、数字算法模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50％的大小关系，输出占空比指示信号Duty_data到数字算法模块，数字算法模块根据Duty_data输入信号执行算法，并将算法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。

所述的占空比调节模块包括多级串联连接的数控延时电路，其中倒数第二级和最后一级数控延时电路的输出信号分别为占空比调节模块的第一输出信号和第二输出信号。

所述的占空比调节模块设有数控延时电路，该数控延时电路由两级具有开关的反相器电路串联构成，开关通过数字控制字控制，在不同控制字下，数控延时电路具有不同效果的信号边沿延时。

一种基于数控延时占空比校准的参考时钟倍频器电路的占空比校准算法，该算法包括两个主要过程，占空比调整和占空比监控，其中占空比监控过程使用了占空比监控算法，占空比校准算法首先进行占空比调整，当占空比调整完成后，根据输入结束算法或进入占空比监控过程，占空比监控过程中若占空比变化即环路失锁则回到占空比调整过程。

该算法通过占空比调节电路在环路中引入额外抖动进行环路锁定的辅助判断，在进行占空比监控时，占空比监控算法在占空比调节电路的第二输出信号中引入抖动，同时根据占空比检测模块的输出信号Duty_data是否随之持续反转来判断环路是否锁定。

本发明的有益效果是：

1、带数字占空比校准电路的异或门倍频器结构为基于异或门的倍频器提供了占空比校准环路，使得倍频器可以对输入信号的占空比进行校准和监控。

2、数控占空比调节电路，该电路可以对输入信号占空比进行调整，该电路相较于传统模拟占空比调节电路具有面积小、功耗低、对应用需求适配性好的特点。

3、基于数控延时和抖动的占空比校准与监控算法可以对基于有益效果1所述结构电路进行控制，控制该结构进行占空比调节、监控与倍频输出。同时，占空比监控算法可以在不对输出信号造成影响的前提下通过引入抖动对占空比进行监控，在占空比发生偏移时重新进行校准。

附图说明

图1是带数字占空比校准的异或门倍频器结构框图；

图2是占空比调节模块结构示意图；

图3是数控延时电路原理图；

图4是基于数控延时的占空比校准算法流程图。

具体实施方式

以下结合附图和具体实施方式对本发明做进一步的阐述。

本发明的带数字占空比校准的异或门倍频器结构如图1所示：

外供时钟信号进入缓冲器，同时也进入数字算法模块和占空比检测模块经其内部分频提供时钟信号，缓冲器的输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号；占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块通过放大和积分得到包含占空比信息的差分积分电压，并通过内置比较器比较出差分电压的大小关系，从而得到当前占空比与50％的大小关系，并输出比较结果Duty_data到数字算法模块；在进行占空比校调节时，数字算法模块根据Duty_data修改调节控制字进行占空比调节；占空比调节完成则进入监控模式，此时数字算法模块通过抖动控制字为环路引入占空比抖动进行占空比监控。

本发明中的占空比调节模块的结构如图2所示：

占空比调节模块主要由n个串联的数控延时电路组成。前n-1级数控延时电路用于占空比调节，受调节控制字译码后的信号Ctrl1,Ctrl2……Ctrln-1控制，最后一级数控延时电路用于占空比监控，受抖动控制字控制。该模块的两个输出位于倒数第二级和最后一级数控延时电路的输出端，分别为第一输出和第二输出。第一输出会被用于产生二倍频信号，第二输出会进入环路。

当环路锁定后，抖动控制字会持续跳变，为第二输出信号引入占空比抖动，但是因为其对前n-1级数控延时电路没有影响，所以第一输出信号没有引入抖动。从而在保证倍频输出信号相位噪声的前提下又可以对环路进行可靠的监控。

本发明中占空比调节模块采用的数控延时电路结构如图3所示。

图3中所示数控占空比调节电路由两级反相器构成。其中输入信号的上升沿进入第一级反相器会输出下降沿，该下降沿进入第二级反相器会输出上升沿。其中每级反相器均可通过逻辑门对接入延时链路中的MOS管进行切换。该电路在工作时通过控制反相器中P管和N管的跨导改变电路边沿到来的快慢，从而改变输出信号的占空比。

当Ctrl1<1:0>＝00时，每级反相器的P管和N管的跨导相当，所以上升沿和下降沿具有相同的延时，输出信号保持原信号的占空比；

当Ctrl1<1:0>＝01时，第一级反相器N管的跨导变小，下降沿变慢，同时第二级反相器P管的跨导变小，其上升沿变慢。综合起来，整体链路的上升沿延时变长，下降沿延时不变，输出信号的占空比变小；

当Ctrl1<1:0>＝10时，第一级反相器P管的跨导变小，上升沿变慢，同时第二级反相器N管的跨导变小，下降沿变慢，综合起来，整体链路的下降沿延时变长，上升沿延时不变，输出信号的占空比变大；

本发明中的基于数控延时的占空比校准算法流程图如图4所示，其中占空比监控算法为虚线框中的部分。

输入时钟进入倍频器后，倍频器首先进行参数初始化，默认不引入抖动，之后开始进行占空比调节。此时算法根据占空比指示信号Duty_data的值判断调节是否完成。若未完成则继续调节，否则判断监控模式是否开启，若未开启则算法结束，若开启则进入占空比监控模式。

进入监控模式则使用占空比监控算法，在占空比监控模式下，该算法控制抖动控制字引入抖动，使占空比在大于和小于50％之间交替，此时若Duty_data也随之交替，则占空比稳定，继续通过抖动进行监控，若Duty_data未交替，则说明占空比偏离50％，重新开始占空比调节过程。

由图1和图2可以看到，本电路的占空比检测模块在监控模式下不会将额外抖动引入到环路中，所以本电路中的占空比监测电路可以在不影响二倍频信号相位噪声的前提下，对环路的锁定状态进行监控，并且保证能够在占空比偏离时重新进入占空比调节模式。

Claims (5)

1.一种基于数控延时占空比校准的参考时钟倍频器电路，其特征在于，包括缓冲器、占空比调节模块、数字算法模块、占空比检测模块、延时模块、异或门；外供时钟信号分别进入缓冲器、数字算法模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50%的大小关系，输出占空比指示信号Duty_data到数字算法模块，数字算法模块根据Duty_data输入信号执行算法，并将算法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。

2.根据权利要求1所述的电路，其特征在于，所述的占空比调节模块包括多级串联连接的数控延时电路，其中倒数第二级和最后一级数控延时电路的输出信号分别为占空比调节模块的第一输出信号和第二输出信号。

3.根据权利要求1所述的电路，其特征在于，所述的占空比调节模块设有数控延时电路，该数控延时电路由两级具有开关的反相器电路串联构成，开关通过数字控制字控制，在不同控制字下，数控延时电路具有不同效果的信号边沿延时。

4.一种根据权利要求1所述的一种基于数控延时占空比校准的参考时钟倍频器电路的占空比校准算法，其特征在于，该算法包括两个主要过程，占空比调整和占空比监控，其中占空比监控过程使用了占空比监控算法，占空比校准算法首先进行占空比调整，当占空比调整完成后，根据输入结束算法或进入占空比监控过程，占空比监控过程中若占空比变化即环路失锁则回到占空比调整过程。

5.根据权利要求4所述的占空比监控算法，其特征在于，该算法通过占空比调节电路在环路中引入额外抖动进行环路锁定的辅助判断，在进行占空比监控时，占空比监控算法在占空比调节电路的第二输出信号中引入抖动，同时根据占空比检测模块的输出信号Duty_data是否随之持续反转来判断环路是否锁定。