CN109818613B - 基于数控延时占空比校准的参考时钟倍频器电路及方法 - Google Patents

基于数控延时占空比校准的参考时钟倍频器电路及方法 Download PDF

Info

Publication number
CN109818613B
CN109818613B CN201910083226.5A CN201910083226A CN109818613B CN 109818613 B CN109818613 B CN 109818613B CN 201910083226 A CN201910083226 A CN 201910083226A CN 109818613 B CN109818613 B CN 109818613B
Authority
CN
China
Prior art keywords
duty ratio
module
duty
output signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910083226.5A
Other languages
English (en)
Other versions
CN109818613A (zh
Inventor
陈嘉豪
李浩明
王腾佳
郁发新
王志宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201910083226.5A priority Critical patent/CN109818613B/zh
Publication of CN109818613A publication Critical patent/CN109818613A/zh
Application granted granted Critical
Publication of CN109818613B publication Critical patent/CN109818613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种基于数控延时占空比校准的参考时钟倍频器电路及方法。外供时钟信号分别进入缓冲器、数字状态机模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50%的大小关系，输出占空比指示信号Duty_data到数字状态机模块，数字状态机模块根据Duty_data输入信号执行占空比校准方法，并将该方法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。该电路相较于传统模拟占空比调节电路具有面积小、功耗低、对应用需求适配性好的特点。

Description

基于数控延时占空比校准的参考时钟倍频器电路及方法
技术领域
本发明设计射频、模拟集成电路领域，涉及基于锁相环的频率综合器和基于异或门的倍频器，尤其是一种基于数控延时占空比校准的参考时钟倍频器电路及校准方法。
背景技术
目前，频率综合器大多采用模拟锁相环结构，其输出信号的相位噪声通常会受到参考时钟频率和分频比的影响。对于整数分频频率综合器而言，其在s域的总的输出相位噪声如公式(1)所示：
Figure GDA0002672817610000011
其中，N表示锁相环中分频器的分频比，Ho(s)表示锁相环的开环传递函数，KVCO表示压控振荡器的调谐增益，
Figure GDA0002672817610000012
表示频率综合器的总的输出相位噪声，
Figure GDA0002672817610000013
表示输入参考信号的等效相位噪声，
Figure GDA0002672817610000014
表示分频器的等效相位噪声，
Figure GDA0002672817610000015
表示鉴频鉴相器和电荷泵的等效电流噪声，
Figure GDA0002672817610000016
表示环路滤波器的等效电压噪声，
Figure GDA0002672817610000017
表示压控振荡器的等效相位噪声。
在公式(1)中，其前三项，输入参考信号、鉴频鉴相器和电荷泵以及分频器三个模块的噪声传递函数都具有低通特性，低频增益的系数分别对应为：
N2、N2以及
Figure GDA0002672817610000018
如果采用较低的参考时钟信号，则需要使用较大的分频比将压控振荡器的输出信号分频到参考时钟的频率。但是较大的分频比会显著恶化锁相环的输出相位噪声，采用倍频器对参考时钟倍频可以在不提高参考时钟频率的前提下降低频率综合器的相位噪声。
传统的倍频器电路通常有三种实现方式，分别利用非线性器件、锁相环和异或门对已有时钟信号进行倍频。使用非线性器件的倍频器有晶体管倍频器、变容二极管倍频器和阶跃恢复二极管倍频器等。由于非线性变换过程中产生大量的谐波使得输出信号的相位不稳定，由非线性器件构成的倍频器通常倍频噪声较大。而采用锁相环原理进行倍频为另一个锁相环提供参考时钟则太繁琐。使用异或门进行倍频时如果输入信号的占空比偏离50％则输出信号的相位噪声性能会很差，所以限制了其应用。
发明内容
为了克服现有技术的不足，本发明在采用异或门的方向下提出了一种基于数控延时占空比校准的参考时钟倍频器电路及方法。
一种基于数控延时占空比校准的参考时钟倍频器电路，包括缓冲器、占空比调节模块、数字状态机模块、占空比检测模块、延时模块、异或门；外供时钟信号分别进入缓冲器、数字状态机模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50％的大小关系，输出占空比指示信号Duty_data到数字状态机模块，数字状态机模块根据Duty_data输入信号执行占空比校准方法，并将该占空比校准方法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。
所述的占空比调节模块包括多级串联连接的数控延时电路，其中倒数第二级和最后一级数控延时电路的输出信号分别为占空比调节模块的第一输出信号和第二输出信号。
所述的占空比调节模块设有数控延时电路，该数控延时电路由两级具有开关的反相器电路串联构成，开关通过数字控制字控制，在不同控制字下，数控延时电路具有不同效果的信号边沿延时。
一种基于数控延时占空比校准的参考时钟倍频器电路的占空比校准方法，该方法包括两个主要过程，占空比调整和占空比监控，其中占空比监控过程使用了占空比监控方法，占空比校准方法首先进行占空比调整，当占空比调整完成后，根据输入结束占空比校准方法或进入占空比监控过程，占空比监控过程中若占空比变化即环路失锁则回到占空比调整过程。
占空比监控方法通过占空比调节电路在环路中引入额外抖动进行环路锁定的辅助判断，在进行占空比监控时，占空比监控方法在占空比调节电路的第二输出信号中引入抖动，同时根据占空比检测模块的输出信号Duty_data是否随之持续反转来判断环路是否锁定。
本发明的有益效果是：
1、带数字占空比校准电路的异或门倍频器结构为基于异或门的倍频器提供了占空比校准环路，使得倍频器可以对输入信号的占空比进行校准和监控。
2、数控占空比调节电路，该电路可以对输入信号占空比进行调整，该电路相较于传统模拟占空比调节电路具有面积小、功耗低、对应用需求适配性好的特点。
3、基于数控延时和抖动的占空比校准与监控方法可以对基于有益效果1所述结构电路进行控制，控制该结构进行占空比调节、监控与倍频输出。同时，占空比监控方法可以在不对输出信号造成影响的前提下通过引入抖动对占空比进行监控，在占空比发生偏移时重新进行校准。
附图说明
图1是带数字占空比校准的异或门倍频器结构框图；
图2是占空比调节模块结构示意图；
图3是数控延时电路原理图；
图4是基于数控延时的占空比校准方法流程图。
具体实施方式
以下结合附图和具体实施方式对本发明做进一步的阐述。
本发明的带数字占空比校准的异或门倍频器结构如图1所示：
外供时钟信号进入缓冲器，同时也进入数字状态机模块和占空比检测模块经其内部分频提供时钟信号，缓冲器的输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号；占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块通过放大和积分得到包含占空比信息的差分积分电压，并通过内置比较器比较出差分电压的大小关系，从而得到当前占空比与50％的大小关系，并输出比较结果Duty_data到数字状态机模块；在进行占空比校调节时，数字状态机模块根据Duty_data修改调节控制字进行占空比调节；占空比调节完成则进入监控模式，此时数字状态机模块通过抖动控制字为环路引入占空比抖动进行占空比监控。
本发明中的占空比调节模块的结构如图2所示：
占空比调节模块主要由n个串联的数控延时电路组成。前n-1级数控延时电路用于占空比调节，受调节控制字译码后的信号Ctrl1,Ctrl2……Ctrln-1控制，最后一级数控延时电路用于占空比监控，受抖动控制字控制。该模块的两个输出位于倒数第二级和最后一级数控延时电路的输出端，分别为第一输出和第二输出。第一输出会被用于产生二倍频信号，第二输出会进入环路。
当环路锁定后，抖动控制字会持续跳变，为第二输出信号引入占空比抖动，但是因为其对前n-1级数控延时电路没有影响，所以第一输出信号没有引入抖动。从而在保证倍频输出信号相位噪声的前提下又可以对环路进行可靠的监控。
本发明中占空比调节模块采用的数控延时电路结构如图3所示。
图3中所示数控占空比调节电路由两级反相器构成。其中输入信号的上升沿进入第一级反相器会输出下降沿，该下降沿进入第二级反相器会输出上升沿。其中每级反相器均可通过逻辑门对接入延时链路中的MOS管进行切换。该电路在工作时通过控制反相器中P管和N管的跨导改变电路边沿到来的快慢，从而改变输出信号的占空比。
当Ctrl1<1:0>＝00时，每级反相器的P管和N管的跨导相当，所以上升沿和下降沿具有相同的延时，输出信号保持原信号的占空比；
当Ctrl1<1:0>＝01时，第一级反相器N管的跨导变小，下降沿变慢，同时第二级反相器P管的跨导变小，其上升沿变慢。综合起来，整体链路的上升沿延时变长，下降沿延时不变，输出信号的占空比变小；
当Ctrl1<1:0>＝10时，第一级反相器P管的跨导变小，上升沿变慢，同时第二级反相器N管的跨导变小，下降沿变慢，综合起来，整体链路的下降沿延时变长，上升沿延时不变，输出信号的占空比变大；
本发明中的基于数控延时的占空比校准方法流程图如图4所示，其中占空比监控方法为虚线框中的部分。
输入时钟进入倍频器后，倍频器首先进行参数初始化，默认不引入抖动，之后开始进行占空比调节。此时该方法根据占空比指示信号Duty_data的值判断调节是否完成。若未完成则继续调节，否则判断监控模式是否开启，若未开启则占空比校准方法实施完成，若开启则进入占空比监控模式。
进入监控模式则使用占空比监控方法，在占空比监控模式下，该方法控制抖动控制字引入抖动，使占空比在大于和小于50％之间交替，此时若Duty_data也随之交替，则占空比稳定，继续通过抖动进行监控，若Duty_data未交替，则说明占空比偏离50％，重新开始占空比调节过程。
由图1和图2可以看到，本电路的占空比检测模块在监控模式下不会将额外抖动引入到环路中，所以本电路中的占空比监测电路可以在不影响二倍频信号相位噪声的前提下，对环路的锁定状态进行监控，并且保证能够在占空比偏离时重新进入占空比调节模式。

Claims (5)

1.一种基于数控延时占空比校准的参考时钟倍频器电路，其特征在于，包括缓冲器、占空比调节模块、数字状态机模块、占空比检测模块、延时模块、异或门；外供时钟信号分别进入缓冲器、数字状态机模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50%的大小关系，输出占空比指示信号Duty_data到数字状态机模块，数字状态机模块根据Duty_data输入信号执行占空比校准方法，并将该占空比校准方法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。
2.根据权利要求1所述的电路，其特征在于，所述的占空比调节模块包括多级串联连接的数控延时电路，其中倒数第二级和最后一级数控延时电路的输出信号分别为占空比调节模块的第一输出信号和第二输出信号。
3.根据权利要求1所述的电路，其特征在于，所述的占空比调节模块设有数控延时电路，该数控延时电路由两级具有开关的反相器电路串联构成，开关通过数字控制字控制，在不同控制字下，数控延时电路具有不同效果的信号边沿延时。
4.一种根据权利要求1所述的电路的占空比校准方法，其特征在于，该方法包括两个主要过程，占空比调整和占空比监控，其中占空比监控过程使用了占空比监控方法，占空比校准方法首先进行占空比调整，当占空比调整完成后，根据输入结束占空比校准方法或进入占空比监控过程，占空比监控过程中若占空比变化即环路失锁则回到占空比调整过程。
5.根据权利要求4所述的占空比校准方法，其特征在于，所述占空比监控方法通过占空比调节电路在环路中引入额外抖动进行环路锁定的辅助判断，在进行占空比监控时，占空比监控方法在占空比调节电路的第二输出信号中引入抖动，同时根据占空比检测模块的输出信号Duty_data是否随之持续反转来判断环路是否锁定。
CN201910083226.5A 2019-01-28 2019-01-28 基于数控延时占空比校准的参考时钟倍频器电路及方法 Active CN109818613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910083226.5A CN109818613B (zh) 2019-01-28 2019-01-28 基于数控延时占空比校准的参考时钟倍频器电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910083226.5A CN109818613B (zh) 2019-01-28 2019-01-28 基于数控延时占空比校准的参考时钟倍频器电路及方法

Publications (2)

Publication Number Publication Date
CN109818613A CN109818613A (zh) 2019-05-28
CN109818613B true CN109818613B (zh) 2020-12-08

Family

ID=66605630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910083226.5A Active CN109818613B (zh) 2019-01-28 2019-01-28 基于数控延时占空比校准的参考时钟倍频器电路及方法

Country Status (1)

Country Link
CN (1) CN109818613B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294024B (zh) * 2019-05-31 2022-09-30 展讯通信（上海）有限公司 时钟信号倍频电路
CN110649922B (zh) * 2019-10-26 2022-12-20 复旦大学 一种数字时钟倍频器
CN113364449B (zh) * 2020-03-04 2024-10-01 川土微电子(深圳)有限公司 一种自校准分频器
CN116097106A (zh) * 2020-11-30 2023-05-09 华为技术有限公司 芯片及时钟检测方法
CN113092894A (zh) * 2021-03-08 2021-07-09 北京航空航天大学 一种信号眼图交叉点自校正的装置及方法
CN113114112B (zh) * 2021-03-24 2022-09-20 西安博瑞集信电子科技有限公司 一种实现占空比50%的射频差分分频及倍频电路
CN113364457A (zh) * 2021-05-17 2021-09-07 翱捷科技股份有限公司 一种四倍频电路
CN113364434B (zh) * 2021-06-23 2024-03-01 中国科学院微电子研究所 一种占空比校准电路及方法
CN114448427B (zh) * 2021-12-29 2024-09-24 华中科技大学 一种用于锁相环的校准电路、方法及芯片、电子设备
CN116131818B (zh) * 2023-04-18 2023-06-16 芯翼成科技(成都)有限公司 二倍频参考时钟电路、芯片及电子设备
CN117040494B (zh) * 2023-10-08 2024-01-30 浙江大学 一种参考时钟校准电路、校准方法及参考时钟倍频器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087864A (en) * 1996-11-11 2000-07-11 Kabushiki Kaisha Toshiba Digital frequency multiplier circuit including delay circuit
CN102624360A (zh) * 2012-04-05 2012-08-01 四川和芯微电子股份有限公司 具有自动调节输出信号占空比功能的倍频电路及系统
CN105743463A (zh) * 2016-03-16 2016-07-06 珠海全志科技股份有限公司 时钟占空比校准及倍频电路
CN105811923A (zh) * 2016-02-29 2016-07-27 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786879A (ja) * 1993-09-13 1995-03-31 Fujitsu Ltd デューティ比１：ｎパルス生成回路
KR101050406B1 (ko) * 2008-09-22 2011-07-19 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로
KR20130001919A (ko) * 2011-06-28 2013-01-07 에스케이하이닉스 주식회사 듀티 싸이클 보정 회로
CN105577142A (zh) * 2016-02-26 2016-05-11 昆腾微电子股份有限公司 时钟占空比调整装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087864A (en) * 1996-11-11 2000-07-11 Kabushiki Kaisha Toshiba Digital frequency multiplier circuit including delay circuit
CN102624360A (zh) * 2012-04-05 2012-08-01 四川和芯微电子股份有限公司 具有自动调节输出信号占空比功能的倍频电路及系统
CN105811923A (zh) * 2016-02-29 2016-07-27 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路
CN105743463A (zh) * 2016-03-16 2016-07-06 珠海全志科技股份有限公司 时钟占空比校准及倍频电路

Also Published As

Publication number Publication date
CN109818613A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
CN109818613B (zh) 基于数控延时占空比校准的参考时钟倍频器电路及方法
US7046098B2 (en) All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
US8559579B2 (en) All-digital frequency synthesis with DCO gain calculation
US7349514B2 (en) Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector
US7177611B2 (en) Hybrid control of phase locked loops
US7483508B2 (en) All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
CN102739246B (zh) 时钟产生装置与频率校正方法
US20080157884A1 (en) Adaptive Frequency Calibration Device of Frequency Synthesizer
CN101572549B (zh) 自偏置锁相环和锁相方法
US5889437A (en) Frequency synthesizer with low jitter noise
TWI684329B (zh) 用於迴路電路之基於電壓調節器的迴路濾波器以及迴路濾波方法
US6798296B2 (en) Wide band, wide operation range, general purpose digital phase locked loop architecture
JP2006135892A (ja) 電圧制御発振器及び発振周波数調整方法
US7310021B2 (en) Phase-locked loop with tunable-transfer function
US6456165B1 (en) Phase error control for phase-locked loops
EP2302800B1 (en) Digital phase-locked loops and frequency adjusting methods thereof
US7741919B2 (en) Architecture for maintaining constant voltage-controlled oscillator gain
US11784650B2 (en) Calibration method, calibration device and multi-phase clock circuit
JP2000049597A (ja) Ｐｌｌ回路
US20070254613A1 (en) Overshoot reduction in VCO calibration for serial link phase lock loop (PLL)
US7277519B2 (en) Frequency and phase correction in a phase-locked loop (PLL)
CN113054997B (zh) 一种快速锁定延时锁相环
JP4327144B2 (ja) Ｐｌｌ回路におけるアクティブフィルタ。
US6369625B1 (en) Phase locked loop circuit
CN213426145U (zh) 一种具有高电源噪声抑制比的锁相环电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant