CN105811923A - 一种时钟占空比调整电路 - Google Patents

一种时钟占空比调整电路 Download PDF

Info

Publication number
CN105811923A
CN105811923A CN201610112422.7A CN201610112422A CN105811923A CN 105811923 A CN105811923 A CN 105811923A CN 201610112422 A CN201610112422 A CN 201610112422A CN 105811923 A CN105811923 A CN 105811923A
Authority
CN
China
Prior art keywords
nmos tube
circuit
duty cycle
flop
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610112422.7A
Other languages
English (en)
Other versions
CN105811923B (zh
Inventor
魏敬和
朱晓宇
戴强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610112422.7A priority Critical patent/CN105811923B/zh
Publication of CN105811923A publication Critical patent/CN105811923A/zh
Application granted granted Critical
Publication of CN105811923B publication Critical patent/CN105811923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种时钟占空比调整电路。时钟占空比调整电路包括脉冲生成器、RS触发器、占空比检测器、调整电路以及D触发器。脉冲生成器、RS触发器和调整电路依次连接，脉冲生成器与RS触发器的S输入端相连，RS触发器的输出端分别与D触发器、占空比检测器以及调整电路的输入端相连，D触发器的反相输出端与占空比检测器的输入端相连，占空比检测器的输出端与调整电路的输入端相连，调整电路的输出端与RS触发器的R输入端相连，输入时钟信号分别接入脉冲生成器和D触发器。本发明采用RS触发器合成时钟边沿，时钟占空比检测器和调整电路路径与输出路径分离，信号输出路径极简，具有低抖动特性；采用积分器负反馈连续时间调整，可以获得高精度。

Description

一种时钟占空比调整电路
技术领域
本发明属于集成电路中时钟电路设计的技术领域，具体涉及一种时钟占空比调整电路。
背景技术
目前，随着集成电路技术的不断发展，作为高速高精度ADC的主流结构，流水线结构ADC电路可实现的精度和速度不断提高。然而流水线ADC电路结构各子级电路的数据转换过程不可避免地需要两相不交叠时钟来控制，相邻子级受时钟高低电平控制分别工作在采样相和保持相，为了保证相邻子级电路转换具有足够的建立时间且时钟利用效率最高，50％占空比的时钟不但可以实现高速流水线ADC系统工作稳定，而且转换性能达到最佳。
由于时钟信号在传播过程中受传输线上信号衰减、其他信号相互干扰、工艺引起反相器晶体管阈值波动、上升下降沿偏离等影响，高速流水线ADC的时钟电路无法保证时钟信号占空比的稳定性。在高频信号处理过程中，时钟在传输链路失调累加效应使占空比失调不断恶化，影响时钟正常跳变翻转，造成时序紊乱，功能错误甚至引发失效。
发明内容
本发明要解决的技术问题是提供一种应用于流水线ADC的时钟占空比调整电路，能够保证时钟占空比的稳定性。
为了解决上述技术问题，本发明采用的一种技术方案是：一种时钟占空比调整电路包括脉冲生成器、RS触发器、占空比检测器、调整电路以及D触发器。所述脉冲生成器、RS触发器和调整电路依次连接，所述脉冲生成器的输出端与RS触发器的S输入端相连，所述RS触发器的输出端分别与D触发器、占空比检测器以及调整电路的输入端相连，所述D触发器的反相输出端与占空比检测器的输入端相连，所述占空比检测器的输出端与调整电路的输入端相连，所述调整电路的输出端与RS触发器的R输入端相连，输入时钟信号分别接入脉冲生成器和D触发器，所述脉冲生成器生成第一脉冲信号给RS触发器，所述RS触发器根据脉冲生成器和调整电路的输出生成输出时钟信号，所述占空比检测器根据输出时钟信号判断占空比并输出控制信号，所述调整电路根据占空比检测器输入的控制信号将输出时钟信号进行调整后输出第二脉冲信号给RS触发器，所述D触发器通过输入时钟信号对输出时钟信号进行采样，并在反相输出端输出启动控制信号控制占空比检测器的启动。
具体的，所述脉冲生成器包括依次连接的第一反相器、第一延时缓冲器和第一与非门，所述输入时钟信号分别输入给第一反相器和第一与非门，所述第一与非门输出第一脉冲信号。
具体的，所述占空比检测器包括积分器电路、积分器启动加速电路、第一PMOS管和第一NMOS管，所述积分器电路包括第一电阻、运算放大器和第一电容，所述第一电阻接入运算放大器的负端，所述第一电容连接运算放大器的负端和输出端形成负反馈，所述运算放大器的正端接参考电平，所述运算放大器的输出端接入第一PMOS管的栅极，所述第一PMOS管的源级与电源电压相连，所述第一PMOS管的漏级接入第一NMOS管的漏极，所述第一NMOS管的漏极与栅极相连，所述第一NMOS管的源级接地，所述第一NMOS管的栅极形成控制信号输出给调整电路，所述积分器启动加速电路包括第二电阻和第二NMOS管，所述第二电阻的一端接入运算放大器的负端，另一端与第二NMOS管的漏极相连，所述第二NMOS管的源级接地，所述D触发器输出的启动控制信号接入第二NMOS管的栅极控制占空比检测器的启动。
具体的，所述调整电路包括第二PMOS管、第三NMOS管、第四NMOS管、时钟调整电路和窄脉冲生成电路，所述时钟调整电路包括第二电容和施密特反相器，所述第二PMOS管的源级与电源电压相连，第二PMOS管的漏极与第三NMOS管的漏极相连后接入第二电容的上极板，所述第二PMOS管的栅极与第三NMOS管的栅极相连后接入RS触发器的输出端，所述第三NMOS管的源级与第四NMOS管的漏极相连，所述第四NMOS管的源极接地，所述占空比检测器输出的控制信号接入所述第四NMOS管的栅极，所述第二电容的下极板基地，上极板与施密特反相器相连，所述窄脉冲生成电路包括依次连接的第二反相器、第二延时缓冲器和第二与非门，所述施密特反相器输出端分别与第二反相器和第一与非门相连，所述第二与非门输出第二脉冲信号。
本发明的范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案等。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：一种时钟占空比调整电路能够应用于流水线ADC电路中，采用RS触发器合成时钟边沿，时钟占空比检测器和调整电路路径与输出路径分离，信号输出路径极简，具有低抖动特性；采用运算放大器和第一电容构成积分器负反馈连续时间调整，可以获得高精度；通过D触发器电路判断积分器工作状态并反馈脉冲控制第一电容放电回路能够加快电路的启动过程；通过微调积分器的参考电平，可抵消由工艺制造过程产生的误差。本发明一种时钟占空比调整电路接收一个占空比不定的输入时钟信号，占空比调整过程只与输入时钟信号的上升沿及信号处理环路有关，时钟抖动极小，受工艺失配影响较小，具有较宽的占空比调整范围及较高的调整精度，非常适合应用于高速高精度流水线ADC电路中。
附图说明
图1为本发明一种时钟占空比调整电路的结构示意图；
图2为脉冲生成器的电路原理图；
图3为占空比检测器的电路原理图；
图4为调整电路的电路原理图；
图5为本发明一种时钟占空比调整电路的工作波形图；
其中：10、脉冲生成器；11、第一反相器；12、第一延时缓冲器；13、第一与非门；20、RS触发器；30、占空比检测器；40、调整电路；41、施密特反相器；42、第二反相器；43、第二延时缓冲器；44、第二与非门；50、D触发器。
具体实施方式
如图1至图5所示，本发明所述的一种时钟占空比调整电路包括脉冲生成器10、RS触发器20、占空比检测器30、调整电路40以及D触发器50。所述脉冲生成器10、RS触发器20和调整电路40依次连接。所述脉冲生成器10的输出端与RS触发器20的S输入端相连。所述RS触发器20的输出端分别与D触发器50、占空比检测器30以及调整电路40的输入端相连。所述D触发器50的反相输出端与占空比检测器30的输入端相连。所述占空比检测器30的输出端与调整电路40的输入端相连。所述调整电路40的输出端与RS触发器20的R输入端相连。输入时钟信号Clk_in分别接入脉冲生成器10和D触发器50，所述脉冲生成器10生成第一脉冲信号Clk_p1给RS触发器20。所述RS触发器20根据脉冲生成器10和调整电路40的输出生成输出时钟信号Clk_out。所述占空比检测器30根据输出时钟信号Clk_out判断占空比并输出控制信号V_con，所述调整电路40根据占空比检测器30输入的控制信号V_con将输出时钟信号Clk_out进行调整后输出第二脉冲信号Clk_p2给RS触发器20。所述D触发器50通过输入时钟信号Clk_in对输出时钟信号Clk_out进行采样，并在反相输出端输出启动控制信号V_st控制占空比检测器30的启动。
所述脉冲生成器10包括依次连接的第一反相器11、第一延时缓冲器12和第一与非门13，所述输入时钟信号Clk_in分别输入给第一反相器11和第一与非门13，所述第一与非门13输出第一脉冲信号Clk_p1。输入时钟信号Clk_in上升沿通过第一与非门13形成第一脉冲信号Clk_p1上升沿；输入时钟信号Clk_in上升沿通过第一反相器11及第一延时缓冲器12后，经过第一与非门13得到第一脉冲信号Clk_p1下降沿。第一脉冲信号Clk_p1为负窄脉冲信号，其脉冲宽度只与第一反相器11及第一延时缓冲器12的延时量有关，负窄脉冲信号的跳变沿只与输入时钟信号Clk_in有关。
所述占空比检测器30包括积分器电路、积分器启动加速电路、第一PMOS管PM1和第一NMOS管NM1。所述积分器电路包括第一电阻R1、运算放大器AMP和第一电容C1，所述第一电阻R1接入运算放大器AMP的负端Va，所述第一电容C1连接运算放大器AMP的负端Va和输出端形成负反馈，所述运算放大器AMP的正端接参考电平Vref，所述运算放大器AMP的输出端接入第一PMOS管的栅极，所述运算放大器AMP输出信号Vb给第一PMOS管PM1。所述第一PMOS管PM1的源级与电源电压Vdd相连，所述第一PMOS管PM1的漏级接入第一NMOS管NM1的漏极，所述第一NMOS管NM1的漏极与栅极相连，所述第一NMOS管NM1的源级接地，所述第一NMOS管NM1的栅极形成控制信号V_con输出给调整电路40。所述积分器启动加速电路包括第二电阻R2和第二NMOS管NM2，所述第二电阻R2的一端接入运算放大器AMP的负端Va，另一端与第二NMOS管NM2的漏极相连，所述第二NMOS管NM2的源级接地，所述D触发器50输出的启动控制信号V_st接入第二NMOS管NM2的栅极控制占空比检测器30的启动。
所述积分器电路的工作原理为：当参考电压Vref＝Vdd/2时，若输出时钟信号Clk_out的占空比等于50％，运算放大器AMP的输出信号Vb值稳定保持不变；若输出时钟信号Clk_out占空比大于50％，运算放大器AMP的输出信号Vb值将减小；若输出时钟信号Clk_out占空比小于50％，运算放大器AMP的输出信号Vb值将增加。当参考电压Vref≠Vdd/2时，运算放大器AMP的输出信号Vb将稳定于不同的占空比。因此调节参考电压Vref可在积分器电路输出稳定时得到不同占空比电压。
所述积分器启动加速电路工作原理为：初始状态下，所述运算放大器AMP构成比较器，运算放大器AMP的输出信号Vb为低电平，运算放大器AMP的负端Va值将升至接近电源电压Vdd。所述积分器电路正常工作时运算放大器AMP形成负反馈“虚短”，因而启动过程为运算放大器AMP的负端电压Va降至参考电平Vref，通过增加第二电阻R2、第二NMOS管NM2构成的启动加速电路，增加一条电容放电通路加速完成启动过程，为避免电容过度放电导致运算放大器AMP的负端电压Va低于参考电平Vref，第二电阻R2额电阻值设置为第一电阻R1的1/3。其中启动控制信号V_st通过判断输入时钟信号Clk_in的频率与输出时钟信号Clk_out的频率关系得出，若一致则说明启动过程完成，若启动控制信号V_st为低脉冲，启动加速电路关闭，否则启动控制信号V_st为高脉冲，控制第一电容C1的放电过程。
所述调整电路40包括第二PMOS管PM2、第三NMOS管NM3、第四NMOS管NM4、时钟调整电路和窄脉冲生成电路。所述时钟调整电路包括第二电容C2和施密特反相器41，所述第二PMOS管PM2的源级与电源电压Vdd相连，第二PMOS管PM2的漏极与第三NMOS管NM3的漏极相连后接入第二电容C2的上极板，所述第二PMOS管PM2的栅极与第三NMOS管NM3的栅极相连后接入RS触发器的输出端，所述第三NMOS管NM3的源级与第四NMOS管NM4的漏极相连，所述第四NMOS管NM4的源极接地，所述占空比检测器30输出的控制信号V_con接入所述第四NMOS管NM4的栅极，所述第二电容C2的下极板基地，上极板与施密特反相器41相连，所述窄脉冲生成电路包括依次连接的第二反相器42、第二延时缓冲器43和第二与非门44，所述施密特反相器41输出端分别与第二反相器42和第一与非门44相连，所述第二与非门42输出第二脉冲信号Clk_p2。
所述调整电路40工作原理为：输出时钟信号Clk_out为低电平时，第二电容C2通过第二PMOS管PM2导通电阻充电，由于导通电阻小，第二电容C2迅速充电至电源电压Vdd；当输出时钟信号Clk_out为高电平时，由第三NMOS管NM3、第四NMOS管NM4构成放电回路决定第二电容C2放电时间，通过控制信号V_con对第四NMOS管NM4的栅压控制实现对放电回路等效电阻的改变，然后通过施密特反相器41整形形成整形时钟信号Clk_jst输出给第二反相器42。再通过第二反相器42、第二延时缓冲器43及第二与非门44构成的负窄脉冲生成电路，产生只与放电过程有关的负窄脉冲，即第二脉冲信号Clk_p2。
本发明所述一种时钟占空比调整电路的一种工作波形如图5所示，输入时钟信号Clk_in通过脉冲生成器10产生与输入无关的第一脉冲信号Clk_p1，第一脉冲信号Clk_p1为负窄脉冲信号，其中Td为第一缓冲器/第二缓冲器的延时量。信号V_cap是调整电路中第二电容C2充放电的信号，第二电容C2放电到一定阈值经过施密特反相器41、第二反相器42、第二延时缓冲器43以及第二与非门44产生第二脉冲信号Clk_p2，第二脉冲信号Clk_p2为窄脉冲信号。最后通过第一脉冲信号Clk_p1和第二脉冲信号Clk_p2下降沿合成出输出时钟信号Clk_out。
如上所述，我们完全按照本发明的宗旨进行了说明，但本发明并非局限于上述实施例和实施方法。相关技术领域的从业者可在本发明的技术思想许可的范围内进行不同的变化及实施。

Claims (4)

1.一种时钟占空比调整电路，其特征在于：包括脉冲生成器(10)、RS触发器(20)、占空比检测器(30)、调整电路(40)以及D触发器(50)，所述脉冲生成器(10)、RS触发器(20)和调整电路(40)依次连接，所述脉冲生成器(10)的输出端与RS触发器(20)的S输入端相连，所述RS触发器(20)的输出端分别与D触发器(50)、占空比检测器(30)以及调整电路(40)的输入端相连，所述D触发器(50)的反相输出端与占空比检测器(30)的输入端相连，所述占空比检测器(30)的输出端与调整电路(40)的输入端相连，所述调整电路(40)的输出端与RS触发器(20)的R输入端相连，输入时钟信号分别接入脉冲生成器(10)和D触发器(50)，所述脉冲生成器(10)生成第一脉冲信号给RS触发器(20)，所述RS触发器(20)根据脉冲生成器(10)和调整电路(40)的输出生成输出时钟信号，所述占空比检测器(30)根据输出时钟信号判断占空比并输出控制信号，所述调整电路(40)根据占空比检测器(30)输入的控制信号将输出时钟信号进行调整后输出第二脉冲信号给RS触发器(20)，所述D触发器(50)通过输入时钟信号对输出时钟信号进行采样，并在反相输出端输出启动控制信号控制占空比检测器(30)的启动。
2.根据权利要求1所述的一种时钟占空比调整电路，其特征在于：所述脉冲生成器(10)包括依次连接的第一反相器(11)、第一延时缓冲器(12)和第一与非门(13)，所述输入时钟信号分别输入给第一反相器(11)和第一与非门(13)，所述第一与非门(13)输出第一脉冲信号。
3.根据权利要求1所述的一种时钟占空比调整电路，其特征在于：所述占空比检测器(30)包括积分器电路、积分器启动加速电路、第一PMOS管(PM1)和第一NMOS管(NM1)，所述积分器电路包括第一电阻(R1)、运算放大器(AMP)和第一电容(C1)，所述第一电阻(R1)接入运算放大器(AMP)的负端，所述第一电容(C1)连接运算放大器(AMP)的负端和输出端形成负反馈，所述运算放大器(AMP)的正端接参考电平，所述运算放大器(AMP)的输出端接入第一PMOS管的栅极，所述第一PMOS管(PM1)的源级与电源电压相连，所述第一PMOS管(PM1)的漏级接入第一NMOS管(NM1)的漏极，所述第一NMOS管(NM1)的漏极与栅极相连，所述第一NMOS管(NM1)的源级接地，所述第一NMOS管(NM1)的栅极形成控制信号输出给调整电路(40)，所述积分器启动加速电路包括第二电阻(R2)和第二NMOS管(NM2)，所述第二电阻(R2)的一端接入运算放大器(AMP)的负端，另一端与第二NMOS管(NM2)的漏极相连，所述第二NMOS管(NM2)的源级接地，所述D触发器(50)输出的启动控制信号接入第二NMOS管(NM2)的栅极控制占空比检测器(30)的启动。
4.根据权利要求1所述的一种时钟占空比调整电路，其特征在于：所述调整电路(40)包括第二PMOS管(PM2)、第三NMOS管(NM3)、第四NMOS管(NM4)、时钟调整电路和窄脉冲生成电路，所述时钟调整电路包括第二电容(C2)和施密特反相器(41)，所述第二PMOS管(PM2)的源级与电源电压相连，第二PMOS管(PM2)的漏极与第三NMOS管(NM3)的漏极相连后接入第二电容(C2)的上极板，所述第二PMOS管(PM2)的栅极与第三NMOS管(NM3)的栅极相连后接入RS触发器的输出端，所述第三NMOS管(NM3)的源级与第四NMOS管(NM4)的漏极相连，所述第四NMOS管(NM4)的源极接地，所述占空比检测器(30)输出的控制信号接入所述第四NMOS管(NM4)的栅极，所述第二电容(C2)的下极板基地，上极板与施密特反相器(41)相连，所述窄脉冲生成电路包括依次连接的第二反相器(42)、第二延时缓冲器(43)和第二与非门(44)，所述施密特反相器(41)输出端分别与第二反相器(42)和第一与非门(44)相连，所述第二与非门(42)输出第二脉冲信号。
CN201610112422.7A 2016-02-29 2016-02-29 一种时钟占空比调整电路 Active CN105811923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610112422.7A CN105811923B (zh) 2016-02-29 2016-02-29 一种时钟占空比调整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610112422.7A CN105811923B (zh) 2016-02-29 2016-02-29 一种时钟占空比调整电路

Publications (2)

Publication Number Publication Date
CN105811923A true CN105811923A (zh) 2016-07-27
CN105811923B CN105811923B (zh) 2018-05-04

Family

ID=56465943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610112422.7A Active CN105811923B (zh) 2016-02-29 2016-02-29 一种时钟占空比调整电路

Country Status (1)

Country Link
CN (1) CN105811923B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411319A (zh) * 2016-09-16 2017-02-15 天津大学 一种用于模数转换器的时钟产生电路
CN106559061A (zh) * 2016-11-25 2017-04-05 北京兆芯电子科技有限公司 占空比校正器
CN106921370A (zh) * 2017-02-20 2017-07-04 江苏旭微科技有限公司 时钟信号的占空比调整电路
CN106941347A (zh) * 2017-03-17 2017-07-11 中国电子科技集团公司第二十四研究所 占空比调节装置
CN107346963A (zh) * 2017-07-10 2017-11-14 电子科技大学 一种脉宽变换电路和延时电路
CN108105808A (zh) * 2017-11-14 2018-06-01 西安理工大学 电磁炉工作状态检测电路与开关频率控制方法
CN108768619A (zh) * 2018-06-08 2018-11-06 中国电子科技集团公司第五十八研究所 一种基于环形振荡器的强puf电路及其工作方法
CN108809279A (zh) * 2017-04-28 2018-11-13 展讯通信（上海）有限公司 占空比校准电路和射频终端
CN109104216A (zh) * 2018-10-31 2018-12-28 深圳市创仁科技有限公司 一种m-bus中继器
CN109274357A (zh) * 2018-09-21 2019-01-25 昆明理工大学 一种占空比不随频率变化的脉冲调制电路及其调制方法
CN109818613A (zh) * 2019-01-28 2019-05-28 浙江大学 基于数控延时占空比校准的参考时钟倍频器电路及算法
CN109962694A (zh) * 2017-12-25 2019-07-02 北京兆易创新科技股份有限公司 一种占空比调整电路
CN111245408A (zh) * 2020-03-27 2020-06-05 深圳市创新微源半导体有限公司 一种新颖的占空比箝位电路
CN112564673A (zh) * 2020-12-14 2021-03-26 北京时代民芯科技有限公司 一种时钟占空比调整电路
CN112787634A (zh) * 2020-12-30 2021-05-11 西安紫光国芯半导体有限公司 校正时钟占空比的电路及其校正控制方法和装置
CN114928350A (zh) * 2022-05-23 2022-08-19 北京源启先进微电子有限公司 时钟生成器、数据运算单元及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684421A (en) * 1995-10-13 1997-11-04 Credence Systems Corporation Compensated delay locked loop timing vernier
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN105007062A (zh) * 2015-07-28 2015-10-28 周海波 一种智能功率模块高可靠性边沿脉冲产生电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684421A (en) * 1995-10-13 1997-11-04 Credence Systems Corporation Compensated delay locked loop timing vernier
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN105007062A (zh) * 2015-07-28 2015-10-28 周海波 一种智能功率模块高可靠性边沿脉冲产生电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
朱晓宇等: "一种应用于ADC带曲率补偿的高精度带隙基准源", 《现代电子技术》 *
朱晓宇等: "一种应用于流水线ADC 的采样保持电路设计", 《电子与封装》 *

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411319B (zh) * 2016-09-16 2019-09-17 天津大学 一种用于模数转换器的时钟产生电路
CN106411319A (zh) * 2016-09-16 2017-02-15 天津大学 一种用于模数转换器的时钟产生电路
CN106559061A (zh) * 2016-11-25 2017-04-05 北京兆芯电子科技有限公司 占空比校正器
CN106559061B (zh) * 2016-11-25 2021-12-14 北京兆芯电子科技有限公司 占空比校正器
CN106921370A (zh) * 2017-02-20 2017-07-04 江苏旭微科技有限公司 时钟信号的占空比调整电路
CN106941347A (zh) * 2017-03-17 2017-07-11 中国电子科技集团公司第二十四研究所 占空比调节装置
CN106941347B (zh) * 2017-03-17 2019-08-06 中国电子科技集团公司第二十四研究所 占空比调节装置及方法
WO2018166130A1 (zh) * 2017-03-17 2018-09-20 中国电子科技集团公司第二十四研究所 占空比调节装置
CN108809279B (zh) * 2017-04-28 2021-12-21 展讯通信（上海）有限公司 占空比校准电路和射频终端
CN108809279A (zh) * 2017-04-28 2018-11-13 展讯通信（上海）有限公司 占空比校准电路和射频终端
CN107346963A (zh) * 2017-07-10 2017-11-14 电子科技大学 一种脉宽变换电路和延时电路
CN107346963B (zh) * 2017-07-10 2019-06-04 电子科技大学 一种脉宽变换电路和延时电路
CN108105808B (zh) * 2017-11-14 2019-06-18 西安理工大学 电磁炉工作状态检测电路与开关频率控制方法
CN108105808A (zh) * 2017-11-14 2018-06-01 西安理工大学 电磁炉工作状态检测电路与开关频率控制方法
CN109962694B (zh) * 2017-12-25 2023-05-02 兆易创新科技集团股份有限公司 一种占空比调整电路
CN109962694A (zh) * 2017-12-25 2019-07-02 北京兆易创新科技股份有限公司 一种占空比调整电路
CN108768619A (zh) * 2018-06-08 2018-11-06 中国电子科技集团公司第五十八研究所 一种基于环形振荡器的强puf电路及其工作方法
CN108768619B (zh) * 2018-06-08 2021-07-06 中国电子科技集团公司第五十八研究所 一种基于环形振荡器的强puf电路的工作方法
CN109274357A (zh) * 2018-09-21 2019-01-25 昆明理工大学 一种占空比不随频率变化的脉冲调制电路及其调制方法
CN109104216B (zh) * 2018-10-31 2024-05-10 深圳市创仁科技有限公司 一种m-bus中继器
CN109104216A (zh) * 2018-10-31 2018-12-28 深圳市创仁科技有限公司 一种m-bus中继器
CN109818613A (zh) * 2019-01-28 2019-05-28 浙江大学 基于数控延时占空比校准的参考时钟倍频器电路及算法
CN109818613B (zh) * 2019-01-28 2020-12-08 浙江大学 基于数控延时占空比校准的参考时钟倍频器电路及方法
CN111245408B (zh) * 2020-03-27 2021-12-07 深圳市微源半导体股份有限公司 一种占空比箝位电路
CN111245408A (zh) * 2020-03-27 2020-06-05 深圳市创新微源半导体有限公司 一种新颖的占空比箝位电路
CN112564673A (zh) * 2020-12-14 2021-03-26 北京时代民芯科技有限公司 一种时钟占空比调整电路
CN112564673B (zh) * 2020-12-14 2023-08-29 北京时代民芯科技有限公司 一种时钟占空比调整电路
CN112787634A (zh) * 2020-12-30 2021-05-11 西安紫光国芯半导体有限公司 校正时钟占空比的电路及其校正控制方法和装置
CN112787634B (zh) * 2020-12-30 2023-09-29 西安紫光国芯半导体有限公司 校正时钟占空比的电路及其校正控制方法和装置
CN114928350A (zh) * 2022-05-23 2022-08-19 北京源启先进微电子有限公司 时钟生成器、数据运算单元及芯片

Also Published As

Publication number Publication date
CN105811923B (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN105811923A (zh) 一种时钟占空比调整电路
KR100937994B1 (ko) 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로
CN104753499B (zh) 占空比校准电路
US8884676B2 (en) Clock generator with duty cycle control and method
JP2009165109A (ja) 半導体素子、クロック同期化回路、及び、クロック同期化回路の駆動方法
CN201623700U (zh) 一种可校准频率综合器
KR100905440B1 (ko) 클럭 동기화 회로와 그의 구동 방법
CN103560768A (zh) 占空比调节电路
CN104104385A (zh) 一种高精度锁相环和锁相方法
US11855639B2 (en) Slew rate control device and slew rate control method
CN207650568U (zh) 时间数字转换装置及数字锁相环
JP3761858B2 (ja) クロック信号発生回路
JP4371893B2 (ja) チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路
CN102208911B (zh) 基于fpga片内锁相环的窗口时钟生成和动态配置方法
CN103888138B (zh) 一种输出高精准高频时钟信号的方法及其振荡电路
US9401720B2 (en) Circuit arrangement and method for clock and/or data recovery
CN111900960B (zh) 相位插值系统
CN105959001A (zh) 变频域全数字锁相环及锁相控制方法
Lee et al. A 5-Gb/s digital clock and data recovery circuit with reduced DCO supply noise sensitivity utilizing coupling network
CN104135282A (zh) 多相时钟发生器实现高分辨率的方法
CN104601166B (zh) 一种具有启动控制功能的延时锁相环电路
CN110958015A (zh) 一种无死区的高速时钟相位检测电路
CN107689774A (zh) 一种高频低温漂rc振荡器
CN114157275B (zh) 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法
CN108322212A (zh) 一种高速低功耗四/五预分频器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant