CN106941347B - 占空比调节装置及方法 - Google Patents

占空比调节装置及方法 Download PDF

Info

Publication number
CN106941347B
CN106941347B CN201710160683.0A CN201710160683A CN106941347B CN 106941347 B CN106941347 B CN 106941347B CN 201710160683 A CN201710160683 A CN 201710160683A CN 106941347 B CN106941347 B CN 106941347B
Authority
CN
China
Prior art keywords
signal
voltage
clock
output
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710160683.0A
Other languages
English (en)
Other versions
CN106941347A (zh
Inventor
陈玺
李梁
陈光炳
王育新
付东兵
黄兴发
徐鸣远
沈晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201710160683.0A priority Critical patent/CN106941347B/zh
Publication of CN106941347A publication Critical patent/CN106941347A/zh
Priority to PCT/CN2017/093815 priority patent/WO2018166130A1/zh
Priority to US16/082,066 priority patent/US11251788B2/en
Application granted granted Critical
Publication of CN106941347B publication Critical patent/CN106941347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种占空比调节装置及方法，该装置包括：第一边沿提取单元，用于提取第一时钟信号的上升沿；锁定判别单元，其输入端连接第一时钟信号与时钟输出信号，用于根据判别电压与稳定电压的比较结果输出控制信号，按照控制信号选择连通第一时钟信号或时钟输出信号作为反馈信号；积分单元，用于将反馈信号转为稳定电压，放大稳定电压直到达到参考电压时，输出控制电压；电荷泵，用于根据控制电压输出第二时钟信号；第二边沿提取单元，用于提取第二时钟信号的下降沿；鉴相器，用于比较第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成时钟输出信号。本发明电路结构简单，在功耗基本相等的状态下，提高了占空比调节效率。

Description

占空比调节装置及方法
技术领域
本发明属于集成电路控制技术领域，特别是涉及一种具有快速锁定能力的占空比调节装置及方法，其被广泛应用于高速调节的时钟产生系统。
背景技术
在集成电路系统中，时钟信号用于同步和激励不同模块的工作，其主要的参数有频率、相位、幅度、抖动和占空比。其中，占空比的定位为高电平持续时间与整个时钟周期的比值。其中，占空比调节装置应用于高精度高速度系统中，如，高精度高速度模数转换器(Analog-to-Digital converter)，其核心指标有可调节范围、抖动大小以及锁定速度。
为了得到快速锁定的占空比调节装置，最直接的方法是增加多级驱动的环路增益，然而，大的环路增益会带来大的时钟抖动，这样会限制系统的整体性能。间接的方法有两大类，例如，文献《A 500-MHz-1.25-GHz fast-locking pulsewidth control loop withpresettable duty cycle》提出了一种快速锁定的电路实现，该方法需要增加一个转换器(voltage-difference-to-digital converter)模块来动态控制开关型电荷泵(SwitchedCharge Pump)。另一类方法如文献《A fast lock time pulsewidth control loop usingsecond order passive loop filters》所述，利用的是二阶滤波器，将锁定环路从原始的一阶系统变成三阶系统，从而利用零极点的位置得到更好的锁定时间。
虽然，第一类方法能够快速地锁定速度，但电路实现复杂，并增加了系统面积及功耗；第二类方法实现略简单，增加的面积及功耗小，但是提升的锁定速度能力有限。因此，在高精度高速系统中亟需一种电路实现简单、锁定速度与功耗面积适中的占空比调节装置。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种占空比调节装置及方法，用于解决现有技术中电路实现简单、锁定速度与功耗面积适中的问题。
为实现上述目的及其他相关目的，本发明提供一种占空比调节装置，包括：第一边沿提取单元、锁定判别单元、积分单元、电荷泵、第二边沿提取单元、及鉴相器；
所述第一边沿提取单元，输入第一时钟信号，并用于提取所输入的第一时钟信号的上升沿；
所述锁定判别单元，输入所述第一时钟信号、及所述鉴相器输出的时钟输出信号，用于根据判别电压与稳定电压的比较结果输出对应控制信号，根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号；
所述积分单元，用于将所述反馈信号转化为稳定电压，放大所述稳定电压直到其达到参考电压时，输出控制电压；
所述电荷泵，用于根据所述控制电压输出第二时钟信号；
所述第二边沿提取单元，用于提取所述第二时钟信号的下降沿；
所述鉴相器，用于比较所述第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成所需占空比对应的时钟输出信号。
本发明的另一目的在于提供一种占空比调节方法，包括：
提取所输入的第一时钟信号的上升沿；
根据判别电压与稳定电压的比较结果输出对应控制信号，根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号；
将所述反馈信号转化为稳定电压，放大所述稳定电压直到其达到参考电压时，输出控制电压；
根据所述控制电压输出第二时钟信号；
提取所述第二时钟信号的下降沿；
比较所述第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成所需占空比对应的时钟输出信号。
如上所述，本发明的占空比调节装置及方法，具有以下有益效果：
第一，本发明基于RC积分器来实现，是一种闭环结构的占空比调节电路，相对于延迟线实现的占空比调节电路，它对输入时钟的频率变化更敏感，当输入时钟频率变化时，不会出现锁定失误的情况。
第二，本发明中的快速锁定原理，是以输入时钟作为特定条件下的反馈信号，保持控制信号的增长有一个恒定的斜率，但在电路实现方面仅增加了一个判别电路和MUX电路，实现简单，面积和功耗增加小。
第三，本发明的锁定判别单元启动后，相对传统占空比调节装置，至少可以节约锁定时间30％～60％。
附图说明
图1显示为本发明提供的一种占空比调节装置结构框图；
图2显示为本发明提供的一种占空比调节装置中锁定判别单元的电路图；
图3显示为本发明提供的一种占空比调节装置电荷泵控制电压Vctrl的瞬时响应图；
图4显示为本发明提供的一种占空比调节装置中控制电压、锁定区域和占空比的关系图；
图5显示为本发明提供的一种占空比调节装置电荷泵控制电压Vctrl的仿真结果对比图；
图6显示为本发明提供的一种占空比调节方法流程图。
元件标号说明：
1 第一边沿提取单元
2 锁定判别单元
3 积分单元
4 电荷泵
5 第二边沿提取单元
6 鉴相器
21 多路复用器
22 判别电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种占空比调节装置结构框图，包括：
第一边沿提取单元1，用于输入第一时钟信号，并用于提取所输入的第一时钟信号的上升沿；
锁定判别单元2，输入所述第一时钟信号、及所述鉴相器输出的时钟输出信号，用于根据判别电压与稳定电压的比较结果输出对应控制信号，根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号；
积分单元3，用于将所述反馈信号转化为稳定电压，放大所述稳定电压直到其达到参考电压时，输出控制电压；
其中，所述参考电压Vref与(VDD+VGND)的比值决定了本发明电路的输出时钟信号CLKOUT占空比大小，以50％占空比为例，Vref＝(VDD+VGND)/2，其中VDD为电源电压，VGND为电源地。
电荷泵4，用于根据所述控制电压输出第二时钟信号；
第二边沿提取单元5，用于提取所述第二时钟信号的下降沿；
鉴相器6，用于比较所述第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成所需占空比对应的时钟输出信号。
其中，第一、二边沿提取单元为常规的边沿提取电路，电荷泵4为常规电荷泵电路，鉴相器6为常规的鉴相器电路，
在本实施例中，所述锁定判别单元2以时钟输入信号CLKIN为初始反馈信号，积分单元3随着时间周期的积累不断对稳定电压充电，使得稳定电压逐渐逼近参考电压Vref，输出控制电压Vctrl，而控制电压Vctrl由锁定之前的恒定低电压，进入到快速锁定区域，快速积累升高到某一电压值，随后进入到传统锁定区域，该控制电压Vctrl上升缓慢，直至进入锁定区域，保持恒定电压值，分别提取该恒定值CLKadjust的下降沿CLKfall与第一时钟信号的上升沿CLKrise，利用鉴相器输出所需占空比精确的钟输出信号CLKOUT。通过积分单元与锁定单元的相互配合，提高了锁定效率，节约了锁定时间。
另外，在本实施例中，所述积分单元3包括运算放大器、第一电阻R1与第一电容C1，所述第一电阻R1的一端连接多路复用电路22的输出端，其另一端分别连接第一电容R1的一端、运算放大器的负向输入端、锁定判别单元(即其中的判别电路21)的输入端，所述运算放大器的正向输入端连接参考电压Vref，所述第一电容C1的另一端连接至运算放大器的输出端，输出控制电压Vctrl。本发明基于RC积分器来实现，是一种闭环结构的占空比调节电路，相对于延迟线实现的占空比调节电路，它对输入时钟的频率变化更敏感，当输入时钟频率变化时，不会出现锁定失误的情况。
如图2所示，为本发明提供的一种占空比调节装置中判别电路的电路图；详述如下：
所述锁定判别单元2包括多路复用电路22与判别电路21，所述判别电路21用于根据判别电压与稳定电压的比较结果输出控制信号，所述多路复用电路22的输入端分别连接时钟输入信号、及鉴相器输出的时钟输出信号，用于在控制信号激励下选择连通时钟输入信号或时钟输出信号作为反馈信号输出控制信号，其中，所述控制信号为高电平或低电平。
具体地，所述多路复用电路22为电路复用器，本申请中优选为两路选择器，即输入端二选一连通的数据选择器。
其中，所述判别电路21包括第一比较器COMP1、第二比较器COMP2和与门AND1，所述第一比较器COMP1的正向输入端连接判别电压V2，所述第一比较器COMP1的负向输入端连接稳定电压V1；所述第二比较器COMP2的正向输入端连接稳定电压V1，所述第二比较器COMP2的负向输入端连接判别电压V2；所述与门AND1的输入端分别连接第一比较器COMP1、第二比较器COMP2的输出端，输出与运算的控制信号VSEL。
具体地，第一比较器COMP1、第二比较器COMP2均为常规的迟滞比较器电路，与门AND1为常规与逻辑门电路。
如图3所示，为本发明提供的一种占空比调节装置电荷泵控制电压Vctrl的瞬时响应图，详述如下：
其中，控制电压Vctrl分为四个工作过程，第一，在锁定开始前，该控制电压Vctrl保持恒定低电压；第二，当占空比调节装置开始工作后，该控制电压Vctrl进入快速锁定区域，快速积累升高到某一电压值，随后进入传统锁定区域；第三，在传统锁定区域中，该控制电压Vctrl上升速度变缓慢，直至最后进入锁定区域；第四，控制电压Vctrl处于锁定状态保持恒值。
在本实施例中，主要通过第二个过程，使其以恒定斜率的方式保持增长，锁定判别单元启动后，相对传统占空比调节装置，至少可以节约锁定时间30％～60％。
如图4所示，为本发明提供的一种占空比调节装置中控制电压、锁定区域和占空比的关系图，详述如下：
判别电压V2和比较器(第一比较器与第二比较器)的迟滞电压VT共同决定了控制电压Vctrl进入快速锁定区域还是传统锁定区域，当运放A1的正输入端电压V1等于Vref意味着所需占空比达到，系统锁定；当V1在区域(V2–VT，V2+VT)内时，控制电压Vctrl以传统锁定速度缓慢积累；当V1在区域(V2–VT，V2+VT)外时，控制电压Vctrl以快速锁定速度积累。
快速锁定判别电路完成以上所述功能，进一步说明如下：
当V1在区域(V2–VT，V2+VT)内时，第一比较器与第二比较器均输出逻辑为“1”，经过与逻辑门后得到控制信号VSEL＝“1”。
当V1在区域(V2–VT，V2+VT)外时，第一比较器与第二比较器分别输出逻辑“1”和“0”，经过与逻辑门后得到控制信号VSEL＝“0”。
MUX电路在控制信号VSEL＝“0”时，选择输入时钟CLKIN作为反馈信号连接电阻R1的一端。
MUX电路在控制信号VSEL＝“1”时，选择输出时钟CLKOUT作为反馈信号连接电阻R1的一端。
MUX电路在初始上电时，第一次是默认选择时钟CLKIN作为反馈信号连接电阻R1的一端。
本发明中的快速锁定原理，是以输入时钟作为特定条件下的反馈信号，保持控制信号的增长有一个恒定的斜率，但在电路实现方面仅增加了一个判别电路和MUX电路，实现简单，面积和功耗增加小。
以时钟输入信号CLKIN占空比为90％，希望得到时钟输出信号CLKOUT占空比为50％为例，进一步说明本发明与传统结构工作原理上的不同。
对于传统结构，第一次反馈后，可以粗略的认为电荷泵控制电压Vctrl的变化值为0.9I-0.1I＝0.8I，其中I为充放电电流的大小。
假定第二次反馈后，占空比变为80％，电荷泵控制电压Vctrl的变化值为0.8I-0.2I＝0.6I；
以上过程重复n次后，直至占空比等于50％，电荷泵控制电压Vctrl的变化值为0.5I-0.5I＝0，保持锁定不变。
如图3所示，在传统区域中，电荷泵控制电压Vctrl的变化值随着占空比逼近目标值是在不断减小，其增加幅度的变化规律体现为曲线，斜率不断在减小。
而在通过本发明的占空比调节装置，第一次反馈后，电荷泵控制电压Vctrl的变化值为0.9I-0.1I＝0.8I。
第二次反馈后，占空比变为80％，但是因为快速锁定判别电路的关系，实际被反馈连接电阻R1一端的是输入时钟信号CLKIN，电荷泵控制电压Vctrl的变化值为0.9I-0.1I＝0.8I；
基于此，电荷泵控制电压Vctrl的变化值始终为0.8I；
再次假定(V2–VT，V2+VT)的区域具体对应值为(45％，55％)；
以上过程重复n次后，直至占空比等于45％，连接电阻R1一端的反馈信号变为CLKOUT，电荷泵控制电压Vctrl的变化值为0.55I-0.45I＝0.1I；
此后，按照传统方式，电荷泵控制电压Vctrl开始缓慢增加，直至锁定不变；
同理，也可以选择时钟输入信号CLKIN占空比为20％，希望得到时钟输出信号CLKOUT占空比为50％，只不过电荷泵控制电压Vctrl的变化值随着占空比逼近目标值是在不断增加，其增加幅度的变化规律体现为曲线，与上述过程相反，在此不一一赘述。
通过以上对比可以明显看出，本发明加入快速锁定电路后，电荷泵控制电压Vctrl的锁定速度明显增加，其增加幅度的变化规律体现为直线，斜率不变。
如图5所示，快速锁定电路开启/关闭状态下，电荷泵控制电压Vctrl的仿真结果对比图。本仿真中，输入时钟信号为200MHz，其初始占空比为70％，在快速锁定电路开启时，控制电压Vctrl达到恒定值2v，其需要的锁定时间为5us，在关闭状态下，控制电压Vctrl达到恒定值2v，其需要的锁定时间为7.5us，相对而言，提高了50％的锁定速度，另外，选取初始占空比更高的时钟输入信号CLKIN，将其调节为占空比较低的时钟输出信号CLKOUT，如初始占空比为90％，调节为占空比为10％的时钟输出信号CLKOUT，相对于原来方式，能更多的节约锁定时间，达到提高60％的锁定效率，在此不一一赘述。
如图6所示，为本发明提供的一种占空比调节方法流程图，包括：
步骤S1，提取所输入的第一时钟信号的上升沿；
具体地，通过调节参考电压Vref与(VDD+VGND)的比值设置本发明输出时钟信号CLKOUT占空比大小。
步骤S2，根据判别电压与稳定电压的比较结果输出对应控制信号，根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号；
具体地，利用第一比较器的正、负输入端对应连接判别电压、稳定电压，输出第一比较信号；
利用第二比较器的正、负输入端对应连接稳定电压、判别电压，输出第二比较信号；
对所述第一比较信号与第二比较信号进行与运算，输出控制信号，其中，所述控制信号为高电平或低电平；
按照所述控制信号输出的高电平或低电平，选择连通第一时钟信号或时钟输出信号作为反馈信号。
步骤S3，将所述反馈信号转化为稳定电压，放大所述稳定电压直到其达到参考电压时，输出控制电压；
具体地，利用积分单元中第一电阻将反馈信号转化为稳定电压；利用积分单元中负反馈的第一电容充电放大所述稳定电压；当所述稳定电压放大到与参考电压相等时，锁定所述稳定电压输出控制电压。
步骤S4，根据所述控制电压输出第二时钟信号；
具体地，利用电荷泵以控制电压为激励，输出第二时钟信号。
步骤S5，提取所述第二时钟信号的下降沿；
具体地，采用时钟提取电路提取第二时钟信号的下降沿。
步骤S6，比较所述第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成所需占空比对应的时钟输出信号。
在本实施例中，通过使用上述占空比调节装置，同样能快速的输出所需占空比的钟输出信号CLKOUT，在此不一一赘述。
综上所述，本发明基于RC积分器来实现，是一种闭环结构的占空比调节电路，相对于延迟线实现的占空比调节电路，它对输入时钟的频率变化更敏感，当输入时钟频率变化时，不会出现锁定失误的情况；本发明的锁定判别单元启动后，相对传统占空比调节装置，至少可以节约锁定时间30％～60％。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种占空比调节装置，其特征在于，包括：第一边沿提取单元、锁定判别单元、积分单元、电荷泵、第二边沿提取单元、及鉴相器；
所述第一边沿提取单元，输入第一时钟信号，并用于提取所输入的第一时钟信号的上升沿；
所述锁定判别单元，输入所述第一时钟信号、及所述鉴相器输出的时钟输出信号，用于根据判别电压与稳定电压的比较结果输出对应控制信号，根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号；
所述积分单元，用于将所述反馈信号转化为稳定电压，放大所述稳定电压直到其达到参考电压时，输出控制电压；
所述电荷泵，用于根据所述控制电压输出第二时钟信号；
所述第二边沿提取单元，用于提取所述第二时钟信号的下降沿；
所述鉴相器，用于比较所述第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成所需占空比对应的时钟输出信号。
2.根据权利要求1所述的占空比调节装置，其特征在于，所述锁定判别单元包括多路复用电路与判别电路，所述判别电路用于根据判别电压与稳定电压的比较结果输出控制信号，所述多路复用电路的输入端分别连接时钟输入信号、及鉴相器输出的时钟输出信号，用于在控制信号激励下选择连通时钟输入信号或时钟输出信号作为反馈信号输出控制信号，其中，所述控制信号为高电平或低电平。
3.根据权利要求2所述的占空比调节装置，其特征在于，所述判别电路包括第一比较器、第二比较器和与门，所述第一比较器的正向输入端连接判别电压，所述第一比较器的负向输入端连接稳定电压；所述第二比较器的正向输入端连接稳定电压，所述第二比较器的负向输入端连接判别电压；所述与门的输入端分别连接第一比较器、第二比较器的输出端，输出与运算的控制信号。
4.根据权利要求2所述的占空比调节装置，其特征在于，所述多路复用电路为电路复用器。
5.根据权利要求2所述的占空比调节装置，其特征在于，所述积分单元包括运算放大器、第一电阻与第一电容，所述第一电阻的一端连接多路复用电路的输出端，其另一端分别连接第一电容的一端、运算放大器的负向输入端、锁定判别单元的输入端，所述运算放大器的正向输入端连接参考电压，所述第一电容的另一端连接至运算放大器的输出端，输出控制电压。
6.一种占空比调节方法，其特征在于，包括：
提取所输入的第一时钟信号的上升沿；
根据判别电压与稳定电压的比较结果输出对应控制信号，根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号；
将所述反馈信号转化为稳定电压，放大所述稳定电压直到其达到参考电压时，输出控制电压；
根据所述控制电压输出第二时钟信号；
提取所述第二时钟信号的下降沿；
比较所述第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成所需占空比对应的时钟输出信号。
7.根据权利要求6所述的占空比调节方法，其特征在于，所述根据判别电压与稳定电压的比较结果输出对应控制信号的步骤，包括：
利用第一比较器的正、负输入端对应连接判别电压、稳定电压，输出第一比较信号；
利用第二比较器的正、负输入端对应连接稳定电压、判别电压，输出第二比较信号；
对所述第一比较信号与第二比较信号进行与运算，输出控制信号，其中，所述控制信号为高电平或低电平。
8.根据权利要求6所述的占空比调节方法，其特征在于，所述根据所述控制信号选择连通所述第一时钟信号或时钟输出信号作为反馈信号的步骤，包括：
按照所述控制信号输出的高电平或低电平，选择连通第一时钟信号或时钟输出信号作为反馈信号。
9.根据权利要求6所述的占空比调节方法，其特征在于，所述将所述反馈信号转化为稳定电压，放大所述稳定电压直到其等于参考电压为止，输出控制电压的步骤，包括：
利用积分单元中第一电阻将反馈信号转化为稳定电压；利用积分单元中第一电容充电放大所述稳定电压；放大所述稳定电压直到其等于参考电压时，锁定所述稳定电压输出控制电压。
CN201710160683.0A 2017-03-17 2017-03-17 占空比调节装置及方法 Active CN106941347B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710160683.0A CN106941347B (zh) 2017-03-17 2017-03-17 占空比调节装置及方法
PCT/CN2017/093815 WO2018166130A1 (zh) 2017-03-17 2017-07-21 占空比调节装置
US16/082,066 US11251788B2 (en) 2017-03-17 2017-07-21 Duty cycle adjustment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710160683.0A CN106941347B (zh) 2017-03-17 2017-03-17 占空比调节装置及方法

Publications (2)

Publication Number Publication Date
CN106941347A CN106941347A (zh) 2017-07-11
CN106941347B true CN106941347B (zh) 2019-08-06

Family

ID=59468803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710160683.0A Active CN106941347B (zh) 2017-03-17 2017-03-17 占空比调节装置及方法

Country Status (3)

Country Link
US (1) US11251788B2 (zh)
CN (1) CN106941347B (zh)
WO (1) WO2018166130A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941347B (zh) * 2017-03-17 2019-08-06 中国电子科技集团公司第二十四研究所 占空比调节装置及方法
KR102485380B1 (ko) * 2017-11-30 2023-01-05 현대자동차주식회사 차량용 알터네이터 제어 장치 및 그 방법
CN113162586B (zh) * 2021-04-16 2024-02-13 南京大学 一种时钟占空比修调方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227184A (zh) * 2008-02-19 2008-07-23 东南大学 高速占空比校准电路
CN103560768A (zh) * 2013-11-06 2014-02-05 中国电子科技集团公司第二十四研究所 占空比调节电路
CN104980126A (zh) * 2014-04-01 2015-10-14 中兴通讯股份有限公司 一种时钟占空比调整电路及多相位时钟产生器
CN105811923A (zh) * 2016-02-29 2016-07-27 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路
US9444442B2 (en) * 2013-03-06 2016-09-13 Rambus Inc. Open-loop correction of duty-cycle error and quadrature phase error

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912572A (en) * 1997-03-28 1999-06-15 Cypress Semiconductor Corp. Synchronizing clock pulse generator for logic derived clock signals with synchronous clock suspension capability for a programmable device
JP3689645B2 (ja) * 2001-05-21 2005-08-31 松下電器産業株式会社 データ幅補正装置
KR100424180B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로
US7463075B2 (en) * 2006-06-23 2008-12-09 Texas Instruments Incorporated Method and delay circuit with accurately controlled duty cycle
US7839194B2 (en) * 2007-11-21 2010-11-23 Rambus Inc. Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment
JP5407177B2 (ja) * 2008-05-09 2014-02-05 富士通株式会社 信号逓倍器、信号生成器、光送信器および光通信装置
US8638153B2 (en) * 2012-03-29 2014-01-28 Qualcomm Incorporated Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width
CN106941347B (zh) * 2017-03-17 2019-08-06 中国电子科技集团公司第二十四研究所 占空比调节装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101227184A (zh) * 2008-02-19 2008-07-23 东南大学 高速占空比校准电路
US9444442B2 (en) * 2013-03-06 2016-09-13 Rambus Inc. Open-loop correction of duty-cycle error and quadrature phase error
CN103560768A (zh) * 2013-11-06 2014-02-05 中国电子科技集团公司第二十四研究所 占空比调节电路
CN104980126A (zh) * 2014-04-01 2015-10-14 中兴通讯股份有限公司 一种时钟占空比调整电路及多相位时钟产生器
CN105811923A (zh) * 2016-02-29 2016-07-27 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路

Also Published As

Publication number Publication date
CN106941347A (zh) 2017-07-11
WO2018166130A1 (zh) 2018-09-20
US11251788B2 (en) 2022-02-15
US20210211122A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN106941347B (zh) 占空比调节装置及方法
CN110045774A (zh) 一种快速瞬态响应的数字ldo电路
Wu et al. A 20-pW discontinuous switched-capacitor energy harvester for smart sensor applications
WO2021254527A1 (zh) 限流控制电路、具有所述限流控制电路的开关电源芯片
CN106992699A (zh) 一种原边反馈恒流恒压控制电路及方法
CN104022777B (zh) 工作周期校正器
CN103777668A (zh) 电源开启重置电路
CN110971218B (zh) 上电复位电路
CN102955492A (zh) 参考电流产生电路
CN106685230A (zh) 一种基于峰值电流模式控制的峰值电流控制单元
CN102541367B (zh) 一种电容式触控检测电路、检测装置
CN108322199A (zh) 一种动态比较方法
CN104702272B (zh) 一种自动调整延迟锁相环初始延迟的延迟锁相电路及方法
CN101051839B (zh) 具噪声整形功能的切换式电容电路及其方法
CN104993702B (zh) 一种采用DSP实现二阶滑模控制的Buck变换器控制方法
CN208797832U (zh) 负载电流检测电路及包含该电路的dc/dc变换系统
CN102983825A (zh) 一种d类功放芯片
CN102055320A (zh) 电荷泵电路及其实现方法
CN108459644A (zh) 低压差稳压装置及其操作方法
CN113162586B (zh) 一种时钟占空比修调方法及系统
CN211406369U (zh) 一种安防led背光控制电路和芯片
CN112532047B (zh) 开关电源芯片及系统
CN202906844U (zh) 一种d类功放芯片
CN108021175A (zh) 一种稳压电路
CN109586573A (zh) 一种主动频率控制开关电源系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant