JP5407177B2 - 信号逓倍器、信号生成器、光送信器および光通信装置 - Google Patents
信号逓倍器、信号生成器、光送信器および光通信装置 Download PDFInfo
- Publication number
- JP5407177B2 JP5407177B2 JP2008123961A JP2008123961A JP5407177B2 JP 5407177 B2 JP5407177 B2 JP 5407177B2 JP 2008123961 A JP2008123961 A JP 2008123961A JP 2008123961 A JP2008123961 A JP 2008123961A JP 5407177 B2 JP5407177 B2 JP 5407177B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- output
- input
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 49
- 238000004891 communication Methods 0.000 title claims description 21
- 238000001514 detection method Methods 0.000 claims description 12
- 230000001934 delay Effects 0.000 claims description 5
- 238000012935 Averaging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 42
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
図1は、実施の形態1にかかる信号逓倍器の構成を示す回路図である。図1に示すように、実施の形態1にかかる信号逓倍器10は、入力部11と、供給部12と、セレクタ13と、演算回路14と、出力部15と、を備えている。信号逓倍器10は、入力部11から入力されたクロック信号の2倍の周波数のクロック信号を出力する逓倍器である。
図6は、実施の形態2にかかる信号逓倍器の構成を示す回路図である。図6において、図1に示した構成と同様の構成については同一の符号を付して説明を省略する。図6に示すように、実施の形態2にかかる信号逓倍器10は、図1に示した信号逓倍器10の構成に加えてデューティ比検出部61および制御回路62を備えている。
図17は、実施の形態3にかかる信号逓倍器を示す回路図である。図17において、図1に示した構成と同様の構成については同一の符号を付して説明を省略する。図17に示すように、実施の形態3にかかる信号逓倍器10においては、セレクタ13のInputAには負電位側(LOW側)の電圧(負電位)が常に印加される。また、InputBには正電位側(HIGH側)の電圧(正電位)が常に印加される。セレクタ13は、正電位側および負電位側の各電圧に応じた各電圧を交互に切り替えて出力する。
図20は、実施の形態4にかかる信号逓倍器の構成を示す回路図である。図20において、図1に示した構成と同様の構成については同一の符号を付して説明を省略する。図20に示すように、実施の形態4にかかる信号逓倍器10は、図1に示した構成に加えてスイッチ201(SW)を備えている。スイッチ201には、正電位側の電圧と、負電位側の電圧と、が常に入力されている。スイッチ201は、入力された正電位側および負電位側の各電圧をそれぞれセレクタ13のInputAおよびInputBへ出力する。
図22は、実施の形態5にかかる信号生成器の構成を示すブロック図である。実施の形態5にかかる信号生成器220は、入力されたパラレル信号からシリアル信号を生成して出力するシリアル信号生成器である。信号生成器220は、シリアライザ221と、信号逓倍器10と、ハーフレートMUX222と、を備えている。
前記入力部から入力されたクロック信号に同期して電圧を交互に切り替えたクロック信号を出力するセレクタと、
前記入力部から入力されたクロック信号と、前記セレクタから出力されたクロック信号と、の排他的論理和を出力する演算回路と、
を備えることを特徴とする信号逓倍器。
前記セレクタは、前記入力部から入力されたクロック信号の電圧が、前記供給部によって供給される参照電圧を跨ぐごとに電圧を交互に切り替えたクロック信号を出力することを特徴とする付記1に記載の信号逓倍器。
前記検出手段によって検出されたデューティ比に基づいて、前記供給部が前記セレクタに供給する参照電圧を制御する制御手段と、
を備えることを特徴とする付記2に記載の信号逓倍器。
前記演算回路から出力されたクロック信号を差動増幅する差動増幅器と、
前記差動増幅器の正転出力を平均化する第1積分器と、
前記差動増幅器の反転出力を平均化する第2積分器と、
前記第1積分器によって平均化された正転出力と、前記第2積分器によって平均化された反転出力と、の差分を、前記デューティ比を示す情報として出力する比較回路と、
を備えることを特徴とする付記6に記載の信号逓倍器。
複数系統の信号を、前記演算回路から出力されたクロック信号のタイミングに応じて時間多重する多重化手段と、
を備えることを特徴とする信号生成器。
前記多重化手段によって時間多重された信号に基づいて光を変調する変調器と、
を備えることを特徴とする光送信器。
光信号を受信する光受信器と、
を備えることを特徴とする光通信装置。
11 入力部
12 供給部
14 演算回路
15 出力部
51 クロック信号
52〜54 参照電圧
61 デューティ比検出部
71 差動増幅器
91 正転出力
91a,92a 振幅
92 反転出力
101,102 出力電位
201 スイッチ
220 信号生成器
250,262,263 トランスポンダ
260 光通信装置
Claims (11)
- クロック信号が入力される入力部と、
前記入力部から入力されたクロック信号の電圧が、制御された参照電圧を跨ぐごとに、互いに同期して入力される各クロック信号を交互に選択し、選択したクロック信号の電圧をラッチすることによりクロック信号を出力するセレクタと、
前記入力部から入力されたクロック信号と、前記セレクタから出力されたクロック信号と、の排他的論理和を出力する演算回路と、
前記入力部から前記演算回路へ出力されるクロック信号と、前記入力部から前記セレクタへ出力されるクロック信号の少なくとも一方を遅延させる第1の遅延手段と、
を備えることを特徴とする信号逓倍器。 - 前記同期して入力される各クロック信号は、前記入力部から入力されたクロック信号を分岐した各クロック信号であり、
前記第1の遅延手段は、前記入力部から前記演算回路へ入力されるクロック信号を遅延させることを特徴とする請求項1に記載の信号逓倍器。 - 前記各クロック信号の少なくとも一方を遅延させ、前記各クロック信号を同期させる第2の遅延手段を備えることを特徴とする請求項2に記載の信号逓倍器。
- 前記第1の遅延手段は、前記入力部から前記演算回路へ出力されるクロック信号と、前記入力部から前記セレクタへ出力されるクロック信号と、の遅延差を前記クロック信号の周期の四分の一に調節することを特徴とする請求項1に記載の信号逓倍器。
- 前記演算回路から出力されたクロック信号のデューティ比を検出する検出手段と、
前記検出手段によって検出されたデューティ比に基づいて、前記セレクタに供給される前記参照電圧を制御する制御手段と、
を備えることを特徴とする請求項1に記載の信号逓倍器。 - 前記検出手段は、
前記演算回路から出力されたクロック信号を差動増幅する差動増幅器と、
前記差動増幅器の正転出力を平均化する第1積分器と、
前記差動増幅器の反転出力を平均化する第2積分器と、
前記第1積分器によって平均化された正転出力と、前記第2積分器によって平均化された反転出力と、の差分を、前記デューティ比を示す情報として出力する比較回路と、
を備えることを特徴とする請求項5に記載の信号逓倍器。 - 前記制御手段は、前記比較回路から出力された差分が最小になるように前記参照電圧を制御することを特徴とする請求項6に記載の信号逓倍器。
- 前記セレクタに供給される前記参照電圧は、前記セレクタへ入力されるクロック信号の最小電圧よりも高く、前記クロック信号の最大電圧よりも低い電圧であることを特徴とする請求項1に記載の信号逓倍器。
- 請求項1〜8のいずれか一つに記載の信号逓倍器と、
複数系統の信号を、前記演算回路から出力されたクロック信号のタイミングに応じて時間多重する多重化手段と、
を備えることを特徴とする信号生成器。 - 請求項9に記載の信号生成器と、
前記多重化手段によって時間多重された信号に基づいて光を変調する変調器と、
を備えることを特徴とする光送信器。 - 請求項10に記載の光送信器と、
光信号を受信する光受信器と、
を備えることを特徴とする光通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008123961A JP5407177B2 (ja) | 2008-05-09 | 2008-05-09 | 信号逓倍器、信号生成器、光送信器および光通信装置 |
US12/320,593 US8466719B2 (en) | 2008-05-09 | 2009-01-29 | Frequency doubler, signal generator, optical transmitter, and optical communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008123961A JP5407177B2 (ja) | 2008-05-09 | 2008-05-09 | 信号逓倍器、信号生成器、光送信器および光通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009273057A JP2009273057A (ja) | 2009-11-19 |
JP5407177B2 true JP5407177B2 (ja) | 2014-02-05 |
Family
ID=41266962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008123961A Expired - Fee Related JP5407177B2 (ja) | 2008-05-09 | 2008-05-09 | 信号逓倍器、信号生成器、光送信器および光通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8466719B2 (ja) |
JP (1) | JP5407177B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5488331B2 (ja) * | 2010-08-18 | 2014-05-14 | 富士通株式会社 | 駆動回路、光送信装置、駆動方法および光送信方法 |
CN106941347B (zh) * | 2017-03-17 | 2019-08-06 | 中国电子科技集团公司第二十四研究所 | 占空比调节装置及方法 |
US10419204B2 (en) * | 2017-07-07 | 2019-09-17 | Qualcomm Incorporated | Serializer-deserializer with frequency doubler |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01152815A (ja) * | 1987-12-09 | 1989-06-15 | Nec Corp | 周波数逓倍回路 |
JP2824137B2 (ja) | 1990-08-27 | 1998-11-11 | 富士通株式会社 | 絞り部品の製造方法 |
JPH04266213A (ja) * | 1991-02-21 | 1992-09-22 | Nec Eng Ltd | パルス幅調整回路 |
JPH04105724U (ja) * | 1991-02-26 | 1992-09-11 | アイワ株式会社 | 方形波2逓倍回路 |
JP2000183700A (ja) * | 1998-12-10 | 2000-06-30 | Nec Ic Microcomput Syst Ltd | 周波数逓倍回路および周波数逓倍方法 |
JP3641782B2 (ja) * | 2000-08-16 | 2005-04-27 | 日本電信電話株式会社 | クロック逓倍回路 |
US6480045B2 (en) * | 2001-01-05 | 2002-11-12 | Thomson Licensing S.A. | Digital frequency multiplier |
JP2003198339A (ja) * | 2001-12-21 | 2003-07-11 | Mitsubishi Electric Corp | 半導体装置 |
US6720806B1 (en) * | 2002-04-25 | 2004-04-13 | Applied Micro Circuits Corporation | Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls |
JP4249636B2 (ja) * | 2004-02-13 | 2009-04-02 | 富士通株式会社 | 信号セレクタ回路 |
JP4807117B2 (ja) * | 2006-03-17 | 2011-11-02 | 横河電機株式会社 | マルチプレクサ回路 |
-
2008
- 2008-05-09 JP JP2008123961A patent/JP5407177B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-29 US US12/320,593 patent/US8466719B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090279895A1 (en) | 2009-11-12 |
US8466719B2 (en) | 2013-06-18 |
JP2009273057A (ja) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
JP5276928B2 (ja) | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 | |
US8698528B2 (en) | CDR circuit, reception circuit, and electronic device | |
JP2007508528A (ja) | 差分光信号を検出および/または評価するための方法 | |
JP5553999B2 (ja) | デジタル位相ロックループを実施するためのシステム及び方法 | |
KR20070100350A (ko) | 위상동기루프용 디지털 위상 검출기 | |
JP2012049863A (ja) | 半導体装置 | |
JP2007256127A (ja) | レシーバ回路及びレシーバ回路試験方法 | |
JP2004236019A (ja) | スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム | |
JP5407177B2 (ja) | 信号逓倍器、信号生成器、光送信器および光通信装置 | |
JP4542286B2 (ja) | 並列信号自動位相調整回路 | |
JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
KR101443467B1 (ko) | 송신 장치, 수신 장치 및 송수신 시스템 | |
US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
US9059837B1 (en) | Clock data recovery circuit and clock data recovery method | |
US7801211B2 (en) | Communication system, receiver unit, and adaptive equalizer | |
US20120020399A1 (en) | Receiver circuit | |
JP4825710B2 (ja) | 多相クロック生成回路およびシリアルデータ受信回路 | |
JP2005086789A (ja) | クロックデータリカバリ回路 | |
US8405440B2 (en) | Signal transmission device and signal transmission method | |
US20090323785A1 (en) | Data communication apparatus, data communication system, and data communication method | |
US7068747B2 (en) | Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal | |
JP5423560B2 (ja) | 集積回路及び位相制御方法 | |
JP2007151155A (ja) | クロックのデューティ検出及び補正回路 | |
JP4629462B2 (ja) | 最適位相識別回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
LAPS | Cancellation because of no payment of annual fees |