CN101227184A - 高速占空比校准电路 - Google Patents

Abstract

高速占空比校准电路适用于各种高速通信传输中时钟占空比校正的应用场合，如双数据率、SRAM和流水线型处理器等，该电路中输入缓冲级(10)的输入端接输入信号(CKI)；输入缓冲级的输出同时接倒相器(20)、2－1MUX(30)的第二输入端和第一占空比检测(40)的输入端；倒相器的输出端接2－1MUX(30)的第一输入端；第一占空比检测的输出端接2－1MUX(30)的第三输入端；2－1MUX(30)的输出(CKS)接占空比微调电路(50)；占空比微调电路的输出(CKD)接调整级(60)的第一输入端，调整级(60)的输出接至输出缓冲器(70)；输出时钟(CKO)反馈至第二占空比检测(80)的输入端；第二占空比检测(80)的输出端接调整级的第二输入端。

Description

高速占空比校准电路

技术领域

本发明适用于各种高速通信传输中时钟占空比校正的应用场合，如双数据率(Double Data Rate，DDR)、SRAM和流水线型处理器等，属于占空比校准电路设计的技术领域。

背景技术

随着集成电路的工艺更新换代和设计技术的不断革新，芯片的工作速度得以持续提高，由于高速度意味着更苛刻的时序精度，相应地，对系统的时钟的性能要求也相应提高，其中一个重要的性能指标便是时钟的占空比。通常来说，一个50％的占空比对于数据的传播最有利，而对于一些采用诸如双数据率、流水线工作方式的系统来说，50％占空比更是系统稳定工作的必要保障。

在实际应用场合中，由于需要较高的频率和严格的同步，系统时钟往往通过锁相环(PLL)或延迟锁相环(DLL)来产生。在此过程中，由于电路设计本身产生的失配和芯片制造过程中工艺与仿真模型的偏差，经倍频、同步后产生的时钟往往不能保证50％的占空比。此外，即使产生的时钟占空比为严格的50％，在随后的时钟传播过程中，由于传播链路中所同样存在的系统及工艺偏差，占空比也将发生失调，在频率较高的情况下，占空比的失调甚至将使时钟信号不能正常翻转而造成严重的时序错误。综上，在这些对占空比要求苛刻的场合中，除了对PLL、DLL产生的系统时钟占空比进行校准外，必要时也要对敏感模块前的输入时钟进行占空比校准。

目前的占空比校准方式大体可以分为数字方式和模拟方式。其中数字方式由于最小延迟单元的限制，校准精度存在离散性，往往不能获取精确的校准结果，此外数字方式大多还需要借助相位合成、计数检测等方式，其时序的要求导致工作速度不能太高，而占空比校准的应用场合在更高的频率下显得更为迫切。模拟方式又存在多种方式，区别的重点在于占空比的检测手段，其中以电荷泵检测方式最为常见，然而在上GHz的频率下这种方式的功耗大大增加，而且失配对校准误差的影响更为明显。FVC(频率电压转换器)另一种检测手段，其原理大致利用FVC来分别检测高、低电平宽度，但是这种利用开关电容技术的FVC本身的工作频率仅限于一两百MHz以下。

发明内容

技术问题：本发明旨在解决上述背景中提到的技术问题，解决高速时钟的空比校准。该电路基于连续时间积分器检测占空比，通过直接在时钟传播链路中调整占空比来提高工作速度。

技术方案：本发明的目的在于，针对现有占空比校准电路存在的不足，提出一种在指定工艺下能在更高、更宽的频率范围内进行占空比校准。所提出的方案除了工作频率范围拓展外，对工艺失配等现象还具有较好的抑制力。

该电路中输入缓冲级的输入端接输入信号；输入缓冲级的输出同时接倒相器、2-1MUX的第二输入端和第一占空比检测的输入端；倒相器的输出端接2-1MUX的第一输入端；第一占空比检测的输出端接2-1MUX的第三输入端；2-1MUX的输出接占空比微调电路；占空比微调电路的输出接调整级的第一输入端，调整级的输出接至输出缓冲器；输出时钟反馈至第二占空比检测的输入端；第二占空比检测的输出端接调整级的第二输入端；输入缓冲级的作用是保障时钟对后续电路的扇出能力；第一占空比检测用于初步检测输入时钟的占空比信息，为2-1MUX提供通道选择信号；2-1MUX用于选取占空比恒大于等于50％的时钟；占空比微调电路用于进一步增加2-1MUX的输出的占空比，以避免第一占空比检测可能存在的占空比检测失调；调整级用于调整时钟的占空比；输出缓冲器用于提高输出时钟的扇出能力；第二占空比检测用于检测输出时钟的占空比。所述的2-1MUX由第一传输门和第二传输门组成两个有效信号相反的通路，选通信号接两个传输门的第一公共输入端，选通信号同时接倒相器的输入端，倒相器的输出端接两个传输门的第二公共输入端，两个传输门的公共输出端接占空比微调电路的输入端。

所述的第一占空比检测由积分器和施密特触发器构成；积分器的输入接输入缓冲级的输出CKB，积分器的输出接施密特触发器的输入，施密特触发器的输出端接2-1MUX的第三输入端。

所述的占空比微调电路由第一倒相器和第二倒相器级联而成；第一倒相器的输入端CKS接2-1MUX的输出端，第二倒相器的输出端CKD接调整级的第一输入端。

所述的调整级中，第一晶体管、第二晶体管、第三晶体管的源、漏极顺序串联连接，第一晶体管、第二晶体管的漏端接第六倒相器作为缓冲，第六倒相器的输出端CKD接输出缓冲器的输入端。

所述的输出缓冲器由第七倒相器、第八倒相器、第九倒相器和第十倒相器顺序级联而成，第七倒相器的输入端接调整级的输出端CKC，第十倒相器的输出端CKO即为输出时钟，同时反馈接至第二占空比检测的输入端。

所述的第二占空比检测由运算放大器、电阻、第一电容、第二电容和直流偏置电压组成；电阻的一端接输出缓冲器的输出端CKO，另一端接运算放大器的反相输入端；第一电容的一端接运算放大器的反相输入端，另一端接运算放大器的输出端ADJ；第二电容的一端接第二占空比检测的输出端ADJ，另一端接地；直流偏置电压的一端接运算放大器的同相输入端，另一端接地。

为实现该目标，本发明提出的解决方案为：基于连续时间积分器的高速、宽频占空比校准电路，其特征步骤为：

1.高占空比输入选择。对于一定占空比的时钟，选择时钟本身或其倒相信号中占空比较大的一路进入后续电路进行校准；

(说明：也可采取低占空比选择，则后续步骤只要做出相应变化即可。)

2.占空比微调。为避免1中由于工艺失配等因素对选通进入后续电路的时钟进行占空比微调，以保证进入调整级前其占空比大于50％；

3.输出占空比检测。检测输出时钟的占空比，为调整级提供调整信息；

4.占空比调整。通过调整级改变输入时钟占空比，提高扇出能力后输出。

所述步骤1的具体流程为：对于输入占空比偏离50％的输入时钟，第一占空比检测电路对其进行评估，若占空比大于50％，则第一占空比检测电路中积分器积分电压持续下降，直至到达施密特触发器的开关阈值电压，施密特触发器输出检测的结果，其中高电平“1”表示输入占空比大于50％，则该检测结果作为2-1MUX的控制信号将输入信号本身直接选通进入后续电路；反之，低电平“0”表示输入占空比小于50％，检测结果通过控制2-1MUX将输入信号的反相选通至后续电路。

所述步骤2的具体流程为：通过设计占空比微调电路的晶体管尺寸，对选通出来的信号进行占空比预失调，以避免第一占空比检测中电路所存在的失调，保障到达调整级的时钟信号的占空比大于50％。

步骤3的具体流程为：对输出时钟进行积分，占空比大则积分电压持续下降，占空比小则积分电压持续上升。

所述步骤4的具体流程为：根据步骤3获取的输出占空比信息控制调整级中的泄放电流，增加下降时间，从而增加该节点的占空比，直至反馈回路稳定后将输出时钟校准至50％。

有益效果：与现有技术相比，本发明的优点在于：

1.本发明运用连续时间积分器，工作频率范围宽，尤其因为积分器中运放主要提供积分的基准点，而积分功能由无源器件R、C完成，电路可以工作在很高的频率。且相比于另一种高频下经常运用的占空比检测方式来说具有低功耗的优势；

2.由于积分器的基准电压决定了占空比校准电路的结果，从而该结构可以简单地通过调整积分基准电压来对输出时钟占空比进行灵活的控制，对于积分器中可能存在的失调，也可以通过该基准电压便利地校准输出时钟的占空比；

3.本发明电路结构中，在时钟链路中直接进行占空比校准，相对于一些采用时钟沿合成的方式，最大限度地提高了占空比调整的频率范围；

4.本发明中工作速度的瓶颈在于调整级，通过对该级的优化，便可最大限度地提高工作频率，在这个基础上，通过级联多个优化后的调整级即可便利地将占空比调整频率朝低频方向拓展，从而使本电路实现大频率范围的占空比校准；

附图说明

图1为本发明的结构框图和流程示意；

图2为本发明的全局时序图；

图3为第一占空比检测电路示意图；

图4为两种施密特触发器示意图；

图5为2-1MUX示意图；

图6为占空比微调电路示意图；

图7为调整级电路示意图；

图8为输出缓冲器示意图；

图9为第二占空比检测电路示意图及工作波形。

具体实施方式

以下将结合附图和具体实例对本发明进行详细说明。

本发明利用连续时间积分器作为占空比检测手段。如图1所示，首先判断输入时钟的占空比，然后将输入时钟占空比较大的一相选通，为了避免输入时钟占空比接近50％时，第一占空比检测的失调误将占空比偏小的一相选通进入后续电路，对选通出的时钟进行占空比预失调，从而保证调整级前输入占空比时钟大于50％，然后可以通过单纯的延迟下降沿来实现占空比校准，通过第二个占空比检测电路对输出占空比进行检测并反馈检测结果，供给调整级进行占空比校准，直至最终输出时钟占空比为50％。

积分器检测占空比的原理可以参考图9，记输入时钟为Vi，积分结果为Vo，基准电压为Vb，则有：

$V_o=V_b+\frac{1}{\mathrm{RC}}\[{\∫}_0^{\mathrm{tL}}(V_b-V_{\mathrm{ss}})\mathrm{dt}+{\∫}_{\mathrm{tL}}^T(V_b-V_{\mathrm{dd}})\mathrm{dt}\]\·\·\·\·\·\·\left(1\right)$

其中t_H、t_L分别为高、低电平持续时间，

$V_o=V_b+\frac{1}{\mathrm{RC}}\[V_b\·T-V_{\mathrm{ss}}{t}_L-V_{\mathrm{dd}}{t}_H\]\·\·\·\·\·\·\·\·\·\·\·\·\left(2\right)$

记占空比为K(＝t_H/T)，则：

$V_o=V_b+\frac{T}{\mathrm{RC}}\[V_b-V_{\mathrm{ss}}(1-K)-V_{\mathrm{dd}}K\]\·\·\·\·\·\·\·\·\·\·\·\·\left(3\right)$

由式(3)可见，若取Vb＝(V_ss+V_dd)/2时，则单周期内：

1)当占空比小于50％，即K＜1/2时，净积分余量V_b-V_ss(1-K)-V_ddK＞0，V_o增加，如图9中波形803所示；

2)当占空比等于50％，即K＝1/2时，净积分余量V_b-V_ss(1-K)-V_ddK＝0，Vo保持不变，如图9中波形804所示；

3)当占空比大于50％，即K＞1/2时，净积分余量V_b-V_ss(1-K)-V_ddK＜0，Vo减小，如图9中波形805所示；

这样，如果输入积分器的时钟占空比不为严格的50％，则积分器的输出电压将不断地累积这种占空比的偏差，所以积分器可以作为占空比检测的手段，且由于这种累积的方式，检测精度可以很高。由R1、C1确定的时间常数影响积分结果中的纹波幅度，即RC常数大则纹波较小；反之RC常数小纹波较小。还需要注意的是RC常数大、纹波小但调整过程慢；反之快。

综上所述，本发明的占空比校准电路技术方案如图1、图2所示，由四个步骤组成，依次为高占空比输入选择，占空比微调，输出占空比检测，占空比调整。经过该四个步骤后，输出时钟的占空比将最终被校准至目标占空比。

1.高占空比输入选择

高占空比输入选择指将输入时钟经缓冲后的信号CKB或其倒相CKB中占空比大的一路选通给占空比微调电路。该功能通过第一占空比检测和2-1MUX共同完成。积分器如图3中所示，运算放大器用于提供积分的参考电压，R、C与其组成积分电路。根据积分器检测占空比的原理，由于第一占空比检测需要在短时间内确定选则正确的通路，宜将RC常数设计较小。图5为2-1MUX的一种实现方式，由一倒相器和连个传输们组成，当选通信号S为逻辑“1”时，A所输入的传输们导通将其选通至D；反之，当选通信号S为逻辑“0”时B所输入的传输门导通将其选通至D。

高占空比选择的实现原理：首先利用积分器对输入时钟进行积分，当占空比不为50％时，积分器的输出将不断上升或下降，直至该积分结果低于或超过施密特触发器的开关阈值电压。利用施密特出发器是为了避免输入占空比接近50％时积分结果的不稳定性，导致2-1MUX重复切换引起输出时钟出现“跳相”的现象。两种简单的CMOS施密特触发器的实现方式如图4所示，开关阈值可通过设计晶体管的相对尺寸来设置。

2.占空比微调

占空比微调指将选通后的高占空比输入时钟进行占空比预失调。图6为一种简单的是实现方式，即由两个或更多的倒相器串联组成，占空比微调的功能可通过设置倒相器中晶体管的相对尺寸来实现。

占空比微调是为了避免在输入时钟接近50％时，第一占空比检测环节有可能出现失调，或是2-1MUX引起的占空比失调导致选通后的时钟占空比小于50％。由于后续的占空比调节电路只能进行单向的占空比调节，如果其输入占空比小于50％，将不能通过反馈实现正确校准。

3.输出占空比检测

输出占空比的检测由第二占空比检测电路来实现，基本结构和第一占空比检测中的积分器一样，但为了减小输出时钟的抖动及增加校准的精度，RC常数宜设置较大。

4.占空比调整

占空比调整即通过增加时钟的下降时间来实，本实例中通过带NMOS管控制下降时间的倒相器实现。CKD输入调整级后，充电电流可以通过PMOS直接提供，上升时间不受调整；而下降时间则受控制电压ADJ调整，当ADJ较高则泄放电流大，下降时间短，反之，ADJ低则泄放电流小，下降时间长，由于下级倒相器开关阈值固定，时钟穿越倒相器开关阈值的时间受控制电压ADJ的调整，从而实现占空比调整，整个过程如图7所示。

具体高速占空比校准电路中输入缓冲级10的输入端接输入信号CKI；输入缓冲级10的输出同时接倒相器20、2-1MUX 30的第二输入端和第一占空比检测40的输入端；倒相器20的输出端接2-1MUX的第一输入端；第一占空比检测40的输出端接2-1MUX 30的第三输入端；2-1MUX的输出CKS接占空比微调电路50；占空比微调电路50的输出CKD接调整级60的第一输入端，调整级60的输出接至输出缓冲器70；输出时钟CKO反馈至第二占空比检测80的输入端；第二占空比检测80的输出端接调整级60的第二输入端；输入缓冲级10的作用是保障时钟对后续电路的驱动能力；第一占空比检测40用于初步检测输入时钟的占空比信息，为2-1MUX 30提供通道选择信号；2-1MUX用于选取一路占空比恒大于等于50％的时钟；占空比微调电路用于进一步增加2-1MUX30的输出CKS的占空比，以避免第一占空比检测40可能存在的占空比检测失调；调整级60用于调整时钟的占空比；输出缓冲器70用于提高输出时钟的扇出能力；第二占空比检测80用于检测输出时钟的占空比。

所述的2-1MUX 30由第一传输门301和第二传输门302组成两个有效信号相反的通路，选通信号S接两个传输门的第一公共输入端，选通信号同时接倒相器303的输入端，倒相器303的输出端接两个传输门的第二公共输入端，两个传输门的公共输出端CKS接占空比微调电路50的输入端。

所述的第一占空比检测40由积分器401和施密特触发器402构成；积分器401的输入接输入缓冲级10的输出CKB，积分器401的输出接施密特触发器402的输入，施密特触发器402的输出端S接2-1MUX30的第三输入端。

所述的占空比微调电路50由第一倒相器501和第二倒相器502级联而成；第一倒相器501的输入端CKS接2-1MUX30的输出端，第二倒相器502的输出端CKD接调整级60的第一输入端。

所述的调整级60中，第一晶体管PM1、第二晶体管NM1、第三晶体管NM2的源、漏极顺序串联连接，第一晶体管PM1、第二晶体管NM1的漏端接第六倒相器601作为缓冲，第六倒相器601的输出端CKD接输出缓冲器70的输入端。

所述的输出缓冲器70由第七倒相器701、第八倒相器702、第九倒相器703和第十倒相器704顺序级联而成，第七倒相器701的输入端接调整级60的输出端CKC，第十倒相器704的输出端CKO即为输出时钟，同时反馈接至第二占空比检测80的输入端。

所述的第二占空比检测80由运算放大器801、电阻R1、第一电容C1、第二电容C2和直流偏置电压Vb组成；电阻R1的一端接输出缓冲器70的输出端CKO，另一端接运算放大器(801)的反相输入端；第一电容C1的一端接运算放大器(801)的反相输入端，另一端接运算放大器801的输出端ADJ；第二电容C2的一端接第二占空比检测80的输出端ADJ，另一端接地；直流偏置电压Vb的一端接运算放大器801的同相输入端，另一端接地。

Claims (7)

1.一种高速占空比校准电路，其特征在于该电路中输入缓冲级(10)的输入端接输入信号(CKI)；输入缓冲级(10)的输出同时接倒相器(20)、2-1MUX(30)的第二输入端和第一占空比检测(40)的输入端；倒相器(20)的输出端接2-1MUX(30)的第一输入端；第一占空比检测(40)的输出端接2-1MUX(30)的第三输入端；2-1MUX(30)的输出(CKS)接占空比微调电路(50)；占空比微调电路(50)的输出(CKD)接调整级(60)的第一输入端，调整级(60)的输出接至输出缓冲器(70)；输出时钟(CKO)反馈至第二占空比检测(80)的输入端；第二占空比检测(80)的输出端接调整级(60)的第二输入端；输入缓冲级(10)的作用是保障时钟对后续电路的扇出能力；第一占空比检测(40)用于初步检测输入时钟的占空比信息，为2-1MUX(30)提供通道选择信号；2-1MUX(30)用于选取一路占空比恒大于等于50％的时钟；占空比微调电路用于进一步增加2-1MUX(30)的输出(CKS)的占空比，以避免第一占空比检测(40)可能存在的占空比检测失调；调整级(60)用于调整时钟的占空比；输出缓冲器(70)用于提高输出时钟的扇出能力；第二占空比检测(80)用于检测输出时钟的占空比。

2.根据权利要求1所述的高速占空比校准电路，其特征在于所述的2-1MUX(30)由第一传输门(301)和第二传输门(302)组成两个有效信号相反的通路，选通信号(S)接两个传输门的第一公共输入端，选通信号同时接倒相器(303)的输入端，倒相器(303)的输出端接两个传输门的第二公共输入端，两个传输门的公共输出端(CKS)接占空比微调电路(50)的输入端。

3.根据权利要求1所述的高速占空比校准电路，其特征在于所述的第一占空比检测(40)由积分器(401)和施密特触发器(402)构成；积分器(401)的输入接输入缓冲级(10)的输出CKB，积分器(401)的输出接施密特触发器(402)的输入，施密特触发器(402)的输出端(S)接2-1MUX(30)的第三输入端。

4.根据权利要求1所述的高速占空比校准电路，其特征在于所述的占空比微调电路(50)由第一倒相器(501)和第二倒相器(502)级联而成；第一倒相器(501)的输入端CKS接2-1MUX(30)的输出端，第二倒相器(502)的输出端CKD接调整级(60)的第一输入端。

5.根据权利要求1所述的高速占空比校准电路，其特征在于所述的调整级(60)中，第一晶体管(PM1)、第二晶体管(NM1)、第三晶体管(NM2)的源、漏极顺序串联连接，第一晶体管(PM1)、第二晶体管(NM1)的漏端接第六倒相器(601)作为整形，第六倒相器(601)的输出端CKD接输出缓冲器(70)的输入端。

6.根据权利要求1所述的高速占空比校准电路，其特征在于所述的输出缓冲器(70)由第七倒相器(701)、第八倒相器(702)、第九倒相器(703)和第十倒相器(704)顺序级联而成，第七倒相器(701)的输入端接调整级(60)的输出端CKC，第十倒相器(704)的输出端CKO即为输出时钟，同时反馈接至第二占空比检测(80)的输入端。

7.根据权利要求1所述的高速占空比校准电路，其特征在于所述的第二占空比检测(80)由运算放大器(801)、电阻(R1)、第一电容(C1)、第二电容(C2)和直流偏置电压(Vb)组成；电阻(R1)的一端接输出缓冲器(70)的输出端CKO，另一端接运算放大器(801)的反相输入端；第一电容(C1)的一端接运算放大器(801)的反相输入端，另一端接运算放大器(801)的输出端ADJ；第二电容(C2)的一端接第二占空比检测(80)的输出端ADJ，另一端接地；直流偏置电压(Vb)的一端接运算放大器(801)的同相输入端，另一端接地。

Images