CN110113032B - 晶体振荡控制电路及其控制方法 - Google Patents

Abstract

本发明提供了一种晶体振荡控制电路，包括振荡单元、增流单元和检测单元，所述振荡单元包括偏置模块、开关控制模块、放大模块和晶体模块，所述检测单元包括计数模块、比较模块和计数控制模块。本发明的所述开关控制模块使所述振荡单元处于开路状态或闭路状态；所述计数模块参考所述计数控制模块发送的所述计数阈值和所述参考时间判断所述晶体模块的起振情况以及所述振荡单元的运行情况。所述增流单元一方面在开路状态下向所述放大模块提供偏置电流，以确保所述晶体模块起振，另一方面在闭路状态下，通过调节所述偏置电流的大小避免了由于振荡电路进入简并状态而无法正常起振以及运行的问题。本发明还提供了所述晶体振荡控制电路的控制方法。

Description

晶体振荡控制电路及其控制方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种晶体振荡控制电路及其控制方法。

背景技术

随着传统互联网产业红利的逐渐消失，物联网(Internet of Things，IoT)成为新一代互联网产业的发展方向，目前智能抄表、共享单车、智能路灯、智能井盖、共享单车以及智能停车等领域已经有成功开展外场测试或试商用的应用，因此对物联网芯片的需求规模日益增长。

另外，集成电路工艺节点的提升使芯片集成度大幅度提高，同时也导致了功耗的急速增加。现有技术中主要依靠电池对物联网芯片进行供电，大的功耗缩短了电池的使用寿命，同时也增加了芯片的封装和散热成本。因此，低功耗设计是物联网芯片设计的必然趋势。

公告号为CN206149227U的中国实用新型专利公开了一种快启动低功耗时钟振荡器，该振荡器采用晶体管作为偏置电流源的负载，通过逻辑门电路使时钟振荡器快速建立时钟信号，从而节省芯片面积，同时在保证振荡器的稳定性的同时降低功耗。然而，该振荡器的振荡电路中，晶体管可能产生的漏电流容易使振荡电路进入简并状态，使振荡器无法正常工作。

因此，有必要开发一种新型的晶体振荡控制电路，以避免现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种晶体振荡控制电路及其控制方法，以避免由于振荡电路进入简并状态而无法正常起振以及运行的问题。

本发明的所述晶体振荡控制电路，包括振荡单元、增流单元和检测单元，所述振荡单元包括偏置模块、开关控制模块、放大模块和晶体模块，所述检测单元包括计数模块、比较模块和计数控制模块；所述开关控制模块设置在所述偏置模块和所述放大模块之间，以使所述振荡单元处于开路状态或闭路状态；所述增流单元用于在所述振荡单元处于开路状态下，通过所述偏置模块向所述放大模块提供偏置电流，以及在所述振荡单元处于闭路状态下，调节所述偏置电流的大小，以使所述振荡单元正常运行；所述放大模块用于输出跨导，以使所述晶体模块起振并输出振荡信号；所述比较模块用于根据所述振荡信号向所述计数模块输出方波信号；所述计数控制模块用于向所述计数模块发送计数阈值和参考时间；所述计数模块用于参考所述计数阈值和所述参考时间进行计数处理，以判断所述晶体模块的起振情况以及所述振荡单元的运行情况。

本发明所述晶体振荡控制电路的有益效果在于：所述开关控制模块设置在所述偏置模块和所述放大模块之间，使得所述振荡单元处于开路状态或闭路状态；一方面所述增流模块在所述振荡单元处于开路状态下能够通过所述偏置模块向所述放大模块提供偏置电流，使所述晶体模块起振；另一方面，所述计数模块响应于所述比较模块的方波信号，能够参考所述计数控制模块发送的所述计数阈值和所述参考时间进行计数处理，以判断所述晶体模块的起振情况以及所述振荡单元的运行情况。一旦所述振荡单元无法正常运行，所述增流模块能够在所述振荡单元处于闭路状态下，调节所述偏置电流的大小，以使所述振荡单元正常运行，避免由于振荡电路进入简并状态而无法正常起振以及运行的问题。

优选的，所述偏置模块包括第一PMOS管、第二PMOS管、第一NMOS管、接地电阻和偏置电流源，所述偏置电流源与所述第二PMOS管并联连接，所述第一PMOS管的源极接所述第二PMOS管的源极，所述第一PMOS管的栅极接所述第二PMOS管的栅极，且所述第一PMOS管的栅极和漏极之间具有支路，所述第一PMOS管的漏极接所述第一NMOS管的漏极，所述第一NMOS管的源极接所述接地电阻的一端，所述接地电阻的另一端接地。其有益效果在于：用于向所述放大模块提供合适的所述偏置电流，有利于所述晶体模块产生所述振荡信号。

优选的，所述偏置电流源与所述增流单元并联连接，所述增流单元由M组并联连接的电流调节模块组成，所述M为大于等于2的自然数。其有益效果在于：便于对输入所述放大模块的偏置电流进行逐步调节，以保证所述振荡单元的正常运行。

进一步优选的，其特征在于，每组电流调节模块具有串联连接的电流源和控制开关。

优选的，所述放大模块具有并联连接的第二NMOS管和反馈电阻，所述第二NMOS管的源极接地。其有益效果在于：由于所述晶体模块和所述第二NMOS管共同构成了反相器，所述反馈电阻与所述第二NMOS管并联连接，使得第二NMOS管的栅极和漏极具有相同的静态工作点。

进一步优选的，所述开关控制模块包括第一开关、第二开关、负载电容和限流电阻，所述第一开关的一端接所述第一NMOS管的栅极，另一端分别接所述负载电容的一端和所述限流电阻的一端，所述负载电容的另一端接地，所述第二开关的一端接所述第一NMOS管的栅极，另一端接地。其有益效果在于：有利于通过调节所述第一开关和所述第二开关的开闭状态，结合所述负载电容和调节所述限流电阻的阻值，对所述放大单元的跨导进行调节，确保所述晶体单元的起振。

进一步优选的，所述第二NMOS管的漏极接所述第二PMOS管的漏极，所述限流电阻的另一端接所述第二NMOS管的栅极。

进一步优选的，所述晶体模块的一端接所述第二NMOS管的栅极，另一端接所述第二NMOS管的漏极。

优选的，所述比较模块为比较器，所述计数模块为异步计数器，所述计数控制模块为寄存器，所述比较器的一个输入端用于接所述晶体模块的输入端，另一个输入端用于接所述晶体模块的输出端。所述比较器的输出端接所述异步计数器的时钟端，所述异步计数器的输入端接所述寄存器的输出端。

本发明还提供了所述晶体振荡控制电路的控制方法，包括以下步骤：

S1：调节所述增流单元以向所述放大模块提供最大偏置电流，通过所述开关控制模块关闭所述偏置模块与所述放大模块之间的通路，以使所述振荡单元的环路处于开路状态，且所述放大模块的跨导值达到最大跨导值，所述晶体模块产生振荡信号；

S2：所述比较模块判断所述振荡信号的振幅达到振幅阈值后，向所述计数模块输出方波信号，所述计数模块响应于所述方波信号以启动计数过程，所述计数模块计数至所述计数控制模块提供的计数阈值后，输出高电平；

S3：调节所述增流单元以停止向所述放大模块提供偏置电流，通过所述开关控制模块连通所述偏置模块与所述放大模块之间的通路，以使所述振荡单元的环路处于闭路状态；

S4：通过所述计数模块重新启动所述计数过程，当所述计数模块在参考时间内没有计数至所述计数阈值，通过所述开关控制模块使所述振荡单元的环路处于所述闭路状态后，通过所述增流单元调节向所述放大模块提供的偏置电流的大小；

S5：重复执行所述步骤S4，直至所述计数模块在所述参考时间内计数至所述计数阈值。

本发明所述控制方法的有益效果在于：通过调节所述开关控制模块使得所述振荡单元处于开路状态或闭路状态，一方面所述增流模块在所述振荡单元处于开路状态下能够通过所述偏置模块向所述放大模块提供偏置电流，使所述晶体模块起振；另一方面，所述计数模块响应于所述比较模块的方波信号，能够参考所述计数控制模块发送的所述计数阈值和所述参考时间进行计数处理，以判断所述晶体模块的起振情况以及所述振荡单元的运行情况。一旦所述振荡单元无法正常运行，所述增流模块能够在所述振荡单元处于闭路状态下，调节所述偏置电流的大小，以使所述振荡单元正常运行，避免由于振荡电路进入简并状态而无法正常起振以及运行的问题。

优选的，当所述最大跨导值为N倍的临界跨导值，所述晶体模块产生振荡信号，所述N为5-10。其有益效果在于：有利于降低所述晶体模块的动力阻抗，以降低能耗。

优选的，所述偏置电流大于0且小于等于5nA。其有益效果在于：有利于防止所述偏置模块和所述放大模块进入简并态，且5nA的电流值与所述晶体振荡控制电路的耗电量相比，所占的比重很小，有利于降低能耗。

附图说明

图1为本发明的晶体振荡控制电路的结构框图；

图2为本发明的晶体振荡控制电路的控制方法流程图；

图3为本发明的偏置模块、开关控制模块、放大模块以及增流单元的组合电路图；

图4为本发明的检测单元的工作状态示意图；

图5为本发明一些实施例的第一开关、第二开关、第一控制开关、第二控制开关、第三控制开关、比较器以及异步计数器之间的时序图；

图6为本发明另一些实施例的第一开关、第二开关、第一控制开关、第二控制开关、第三控制开关、比较器以及异步计数器之间的时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

针对现有技术存在的问题，本发明的实施例提供了一种晶体振荡控制电路，所述晶体振荡控制电路具有振荡单元、增流单元和检测单元。

所述振荡单元具有偏置模块、开关控制模块、放大模块和晶体模块。所述检测单元具有计数模块、比较模块和计数控制模块。

图1为本发明一些实施例的晶体振荡控制电路的结构框图。参照图2，晶体振荡控制电路1具有振荡单元11、增流单元12和检测单元13。所述振荡单元11用于在所述增流单元12的调节下产生振荡信号，所述检测单元13用于根据所述振荡信号输出方波信号以启动计数过程，并根据所述计数过程的情况判断所述振荡单元11的起振情况和运行情况。所述增流单元12用于根据所述计数过程的情况对所述振荡单元11输出的所述振荡信号进行调节，以保证所述振荡单元11的正常起振以及正常运行。所述振荡单元11具有偏置模块111、开关控制模块112、放大模块113和晶体模块114，所述检测单元13具有计数模块131、比较模块132和计数控制模块133。

本发明实施例还提供了所述晶体振荡控制电路的控制方法，参照图2，包括以下步骤：

S1：调节所述增流单元以向所述放大模块提供最大偏置电流，通过所述开关控制模块关闭所述偏置模块与所述放大模块之间的通路，以使所述振荡单元的环路处于开路状态，且所述放大模块的跨导值达到最大跨导值，所述晶体模块产生振荡信号；

S2：所述比较模块判断所述振荡信号的振幅达到振幅阈值后，向所述计数模块输出方波信号，所述计数模块响应于所述方波信号以启动计数过程，所述计数模块计数至所述计数控制模块提供的计数阈值后，输出高电平；

S3：调节所述增流单元以停止向所述放大模块提供偏置电流，通过所述开关控制模块连通所述偏置模块与所述放大模块之间的通路，以使所述振荡单元的环路处于闭路状态；

S4：通过所述计数模块重新启动所述计数过程，当所述计数模块在参考时间内没有计数至参考计数值，通过所述开关控制模块使所述振荡单元的环路处于所述闭路状态后，通过所述增流单元调节向所述放大模块提供的偏置电流的大小；

S5：重复执行所述步骤S4，直至所述计数模块在所述参考时间内计数至所述参考计数值。

所述步骤S1中，参照图1，所述增流单元12向所述放大模块113提供最大偏置电流，通过所述开关控制模块112关闭所述偏置模块111与所述放大模块113之间的通路，以使所述振荡单元11的环路处于开路状态，当所述最大跨导值为N倍的临界跨导值，所述晶体模块114产生振荡信号，所述N为5-10。所述临界跨导值取决于所述晶体模块114本身的性质和所述晶体模块114的负载电容值。

本发明一些实施例中，所述增流单元12由M组并联连接的电流调节模块组成，所述M为大于等于2的自然数。

所述步骤S2中，参照图1，所述计数控制模块133向所述计数模块131提供的计数阈值为2048，所述比较模块132判断所述振荡信号的振幅达到100mV，向所述计数模块131输出方波信号，所述计数模块131响应于所述方波信号以启动计数过程，所述计数模块131计数至2048时，认为所述晶体模块114已经起振，所述计数模块131输出高电平。

本发明一些具体的实施例中，所述计数控制模块133为寄存器，所述寄存器的输出为00时的计数阈值为1024，输出为01时的计数阈值为2048，输出为10时的计数阈值为4096，输出为11时的计数阈值为8192。

本发明一些实施例中，所述比较模块132为比较器。

本发明一些实施例中，所述计数模块131为异步计数器。

所述步骤S3中，参照图1，调节所述增流单元12以停止向所述放大模块113提供偏置电流，通过所述开关控制模块112连通所述偏置模块111与所述放大模块113之间的通路，以使所述振荡单元11的环路处于闭路状态。

所述步骤S4中，参照图1，所述计数模块131重新启动所述计数过程，当所述计数模块131在参考时间内没有计数至参考计数值，则判断所述振荡单元11没有正常运行，需要通过所述开关控制模块112使所述振荡单元11的环路处于所述开路状态，然后通过所述增流单元12调节向所述放大模块113提供的偏置电流的大小。

本发明一些具体的实施例中，所述晶体模块114的晶振频率为32KHz，所述步骤S4中，当所述计数模块131在100μs内能够计数至2048，判断所述振荡单元11正常运行，所述参考时间超过100μs，判断所述振荡单元11没有正常运行。

图3为本发明一些实施例的偏置模块、开关控制模块、放大模块以及增流单元的组合电路图。

参照图3，偏置模块310具有第一PMOS管313、第二PMOS管314、第一NMOS管315、接地电阻316和偏置电流源311。所述第一PMOS管313的源极接所述第二PMOS管314的源极，所述第一PMOS管313的栅极接所述第二PMOS管314的栅极，所述第一PMOS管313的栅极和漏极之间具有支路312。所述第一PMOS管313的漏极接所述第一NMOS管315的漏极，所述第一NMOS管315的源极接所述接地电阻316的一端，所述接地电阻316的另一端接地。

参照图3，开关控制模块320具有第一开关321、第二开关322、负载电容323和限流电阻324。放大模块330具有第二NMOS管331和反馈电阻332。所述第二PMOS管314的漏极接所述第二NMOS管331的漏极。

参照图3，所述第一开关321的一端接所述第一NMOS管315的栅极，另一端分别接所述负载电容323的一端和所述限流电阻324的一端，所述负载电容323的另一端接地；所述第二开关322的一端接所述第一NMOS管315的栅极，另一端接地；所述限流电阻324的另一端分别接所述第二NMOS管331的栅极和所述反馈电阻332。所述第二NMOS管331和所述反馈电阻332并联连接，所述第二NMOS管331的源极接地，栅极用于接晶体模块(图中未标示)的In1端，漏极用于接晶体模块(图中未标示)的Out1端。

参照图3，增流单元400与所述偏置电流源311并联连接。所述增流单元400由并联连接的第一电流调节模块(图中未标示)、第二电流调节模块(图中未标示)和第三电流调节模块(图中未标示)组成。第一电流调节单元(图中未标示)具有串联连接的第一电流源401和第一控制开关404；第二电流调节单元(图中未标示)具有串联连接的第二电流源402和第二控制开关405；第三电流调节单元(图中未标示)具有串联连接的第三电流源403和第三控制开关406。

图4为本发明一些实施例的检测单元的工作状态示意图。参照图4，检测单元500具有串联连接的比较器501、异步计数器502和寄存器503。所述比较器501的一个输入端用于接所述晶体模块(图中未标示)的In2端，另一个输入端用于接所述晶体模块(图中未标示)的Out2端。所述比较器501的输出端接所述异步计数器502的时钟端，所述异步计数器502的输入端接所述寄存器503的输出端。

本发明一些具体的实施例中，所述第一PMOS管313的宽度和长度的比值与所述第二PMOS管314的宽度和长度的比值相等。

本发明一些具体的实施例中，所述偏置电流源311产生的偏置电流大于0且小于等于5nA。

本发明一些具体的实施例中，所述第一开关321、所述第二开关322、所述第一控制开关404、所述第二控制开关405和所述第三控制开关406均为互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)开关。

图5为本发明一些实施例的第一开关、第二开关、第一控制开关、第二控制开关、第三控制开关、比较器以及异步计数器之间的时序图。图6为本发明另一些实施例的第一开关、第二开关、第一控制开关、第二控制开关、第三控制开关、比较器以及异步计数器之间的时序图。

本发明一些具体的实施例中，参照图3至图6，所述晶体振荡电路的具体控制方法为：

关闭所述第一控制开关404、所述第二控制开关405和所述第三控制开关406，打开所述第一开关321，关闭所述第二开关322，由于所述第一PMOS管313和所述第二PMOS管314构成电流镜，当所述第一PMOS管313和所述第二PMOS管314导通，所述偏置电流源311通过所述接地电阻316向所述放大模块330产生最大偏置电流。

由于所述晶体模块(图中未标示)和所述第二NMOS管331共同构成了反相器，所述反馈电阻332与所述第二NMOS管331并联连接，使得In1和Out1两点具有相同的静态工作点。所述限流电阻324与所述负载电容323构成了低通滤波器，使得所述第一NMOS管315的门电压等于所述晶体模块(图中未标示)的晶振输入端的电压平均值。所述放大模块330的跨导值随着所述第二NMOS管331的栅源电压值的增加呈指数增长。

所述放大模块330达到最大跨导值时，由于所述第二NMOS管331的源极接地，所述晶体模块(图中未标示)在振荡过程中表现为阻值很小的电阻，因此，所述晶体模块(图中未标示)发出的振荡信号的振幅增加，同时所述晶体模块(图中未标示)的晶振输入端的电压幅度与晶振输出端的电压幅度的比值减小。

所述晶体模块(图中未标示)的晶振输入端的电压平均值控制所述第一NMOS管315的电流，所述晶体模块(图中未标示)的晶振输入端的电压幅度减小，使得所述第二NMOS管331的栅极与漏极间的电压平均值增高，从而使流经所述第一NMOS管315和所述第一PMOS管313的电流增加，继而使流经所述第二NMOS管331的电流增加，使得所述晶体模块(图中未标示)的晶振输入端和晶振输出端，即所述第二NMOS管331的栅极和漏极的电压幅度增高，电压平均值减小，以达到负反馈。

进一步的，所述第二NMOS管331处于亚阈值状态，由于电流与MOS管的栅源电压值呈指数比例关系，因此在流经所述第二NMOS管331的电流值固定的情况下，In1端的电压幅度越大，电压平均值越小。

所述比较器501判断所述振荡信号的振幅达到振幅阈值后，向所述异步计数器502输出方波信号Clk，以启动所述异步计数器502并计数至所述寄存器503提供的计数阈值，然后所述异步计数器502输出高电平，即第一指示信号Clk_rdy_startup为1，所述异步计数器502关闭。至此，确认所述晶体模块(图中未标示)已经起振。

然后，打开所述第一控制开关404、所述第二控制开关405和所述第三控制开关406，并关闭所述第一开关321，打开所述第二开关322，所述异步计数器502重新计数。

当所述异步计数器502在所述参考时间内计数至所述参考计数值，所述异步计数器502输出高电平，即所述第一指示信号Clk_rdy_startup为1，然后所述异步计数器502关闭。

当所述异步计数器502在参考时间内无法计数至参考计数值，打开所述第一开关321，关闭所述第二开关322，然后打开所述第一控制开关404以增加所述偏置电流，重新启动所述异步计数器502计数。当所述异步计数器502仍然无法在所述参考时间内无法计数至所述参考计数值，打开所述第二控制开关405，重新启动所述异步计数器502计数，直至所述异步计数器502在所述参考时间内计数至所述参考计数值，输出的第二指示信号Clk_rdy_steady为1，所述异步计数器502关闭。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (12)

1.一种晶体振荡控制电路，其特征在于，包括振荡单元、增流单元和检测单元，所述振荡单元包括偏置模块、开关控制模块、放大模块和晶体模块，所述检测单元包括计数模块、比较模块和计数控制模块；

所述开关控制模块设置在所述偏置模块和所述放大模块之间，以使所述振荡单元处于开路状态或闭路状态；

所述增流单元用于在所述振荡单元处于开路状态下，通过所述偏置模块向所述放大模块提供偏置电流，以及在所述振荡单元处于闭路状态下，调节所述偏置电流的大小，以使所述振荡单元正常运行；

所述放大模块用于输出跨导，以使所述晶体模块起振并输出振荡信号；

所述比较模块用于根据所述振荡信号向所述计数模块输出方波信号；

所述计数控制模块用于向所述计数模块发送计数阈值和参考时间；

所述计数模块用于参考所述计数阈值和所述参考时间进行计数处理，以判断所述晶体模块的起振情况以及所述振荡单元的运行情况。

2.如权利要求1所述的晶体振荡控制电路，其特征在于，所述偏置模块包括第一PMOS管、第二PMOS管、第一NMOS管、接地电阻和偏置电流源，所述偏置电流源与所述第二PMOS管并联连接，所述第一PMOS管的源极接所述第二PMOS管的源极，所述第一PMOS管的栅极接所述第二PMOS管的栅极，且所述第一PMOS管的栅极和漏极之间具有支路，所述第一PMOS管的漏极接所述第一NMOS管的漏极，所述第一NMOS管的源极接所述接地电阻的一端，所述接地电阻的另一端接地。

3.如权利要求2所述的晶体振荡控制电路，其特征在于，所述偏置电流源与所述增流单元并联连接，所述增流单元由M组并联连接的电流调节模块组成，所述M为大于等于2的自然数。

4.如权利要求3所述的晶体振荡控制电路，其特征在于，每组电流调节模块具有串联连接的电流源和控制开关。

5.如权利要求2所述的晶体振荡控制电路，其特征在于，所述放大模块具有并联连接的第二NMOS管和反馈电阻，所述第二NMOS管的源极接地。

6.如权利要求5所述的晶体振荡控制电路，其特征在于，所述开关控制模块包括第一开关、第二开关、负载电容和限流电阻，所述第一开关的一端接所述第一NMOS管的栅极，另一端分别接所述负载电容的一端和所述限流电阻的一端，所述负载电容的另一端接地，所述第二开关的一端接所述第一NMOS管的栅极，另一端接地。

7.如权利要求6所述的晶体振荡控制电路，其特征在于，所述第二NMOS管的漏极接所述第二PMOS管的漏极，所述限流电阻的另一端接所述第二NMOS管的栅极。

8.如权利要求5所述的晶体振荡控制电路，其特征在于，所述晶体模块的一端接所述第二NMOS管的栅极，另一端接所述第二NMOS管的漏极。

9.如权利要求1所述的晶体振荡控制电路，其特征在于，所述比较模块为比较器，所述计数模块为异步计数器，所述计数控制模块为寄存器，所述比较器的一个输入端用于接所述晶体模块的输入端，另一个输入端用于接所述晶体模块的输出端，所述比较器的输出端接所述异步计数器的时钟端，所述异步计数器的输入端接所述寄存器的输出端。

10.一种如权利要求1-9中任一项所述的晶体振荡控制电路的控制方法，其特征在于，包括以下步骤：

S1：调节所述增流单元以向所述放大模块提供最大偏置电流，通过所述开关控制模块关闭所述偏置模块与所述放大模块之间的通路，以使所述振荡单元的环路处于开路状态，且所述放大模块的跨导值达到最大跨导值，所述晶体模块产生振荡信号；

S2：所述比较模块判断所述振荡信号的振幅达到振幅阈值后，向所述计数模块输出方波信号，所述计数模块响应于所述方波信号以启动计数过程，所述计数模块计数至所述计数控制模块提供的计数阈值后，输出高电平；

S3：调节所述增流单元以停止向所述放大模块提供偏置电流，通过所述开关控制模块连通所述偏置模块与所述放大模块之间的通路，以使所述振荡单元的环路处于闭路状态；

S4：通过所述计数模块重新启动所述计数过程，当所述计数模块在参考时间内没有计数至所述计数阈值，通过所述开关控制模块使所述振荡单元的环路处于所述闭路状态后，通过所述增流单元调节向所述放大模块提供的偏置电流的大小；

S5：重复执行所述步骤S4，直至所述计数模块在所述参考时间内计数至所述计数阈值。

11.如权利要求10所述的控制方法，其特征在于，当所述最大跨导值为N倍的临界跨导值，所述晶体模块产生振荡信号，所述N为5-10。

12.如权利要求10所述的控制方法，其特征在于，所述偏置电流大于0且小于等于5nA。

Images