CN107493095A - 硅基igbt和碳化硅肖特基二极管混合的栅驱动系统 - Google Patents

Abstract

一种硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，包括驱动输入级、逻辑使能电路、电流源电路、IGBT栅极电压对时间的变化率检测电路、IGBT集电极电流对时间的二阶微分变化率检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx。通过对IGBT的栅极电压VG和栅极电压的变化率dVG/dt以及集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，实时的掌握IGBT开启过程的各个阶段，之后经过逻辑使能电路的判断并对栅驱动电路中的电流源电路进行控制，便可以改变IGBT开启过程的驱动电流大小，从而达到在IGBT的开启过程中抑制电流振荡减小电流过冲和开启损耗的目的。

Description

硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统

技术领域

本发明属于模拟集成栅驱动电路技术领域，具体涉及一种应用于硅基IGBT-碳化硅肖特基二极管混合模块的栅驱动系统。

背景技术

高压集成电路(High Voltage Integrated Circuit，HVIC)是将以低压集成电路为主的微电子技术和以大电流高压半导体为主的电力电子技术相结合的产物。其满足了小功率电平信号和大功率输出器件之间对单片接口的需求，HVIC因其成本低、可靠性高等优点被广泛应用于电机驱动、直流交流逆变和汽车功率开关等领域。随着功率器件和功率集成电路技术的不断发展，高压集成电路的规模越来越大，电路也越来越复杂，其在今后也将沿着大功率、高集成度、高频、高智能化和高可靠性的方向发展。

半桥驱动芯片作为HVIC的一种，其因外围元件少、驱动能力强、易于设计驱动电路和可靠性高等优点，被广泛应用于电机驱动电路中。对于半桥驱动电路，功率半导体器件在开关过程中产生的电流和电压过冲是影响整个系统工作稳定性的主要因素，同时由于功率半导体器件通常工作在大电压和大电流的情况下，其开通和关断损耗将极大的提高整个系统的能耗，为了解决上述问题，减小功率器件的开关过冲和损耗，各种针对驱动电路和功率器件的改进方法被提出，其中功率半导体器件的新材料研究尤其是碳化硅材料的研究在近几年得到了广泛的关注。

由于碳化硅肖特基二极管(SiC-SBD)是碳化硅器件中最成熟的器件，因此其在混合模块中的应用最为广泛。其中由硅基IGBT和碳化硅续流二极管组成的IGBT混合模块，对减小半桥驱动电路中的开关过冲和损耗效果明显。以传统的半桥驱动电路为例，若输出端OUT有电流流入，则在下桥的IGBT开通前，上桥的二极管将处于续流状态，下桥IGBT导通时的电流过冲和开启损耗都将取决于上桥二极管的恢复特性，由于与硅基二极管相比，SiC-SBD反向恢复快，恢复电流小，所以与传统的IGBT模块相比，以SiC-SBD作为硅基IGBT续流二极管的混合模块在降低电流过冲和开启损耗方面有明显优势，因此IGBT混合模块成为了各公司和研究机构的研究重点。

虽然相较于传统的IGBT模块，混合模块中续流二极管的反向恢复电流更小，对于使用IGBT混合模块的电路，其开启电流过冲和开启损耗都将低于传统的IGBT模块，但是对于半桥驱动电路，在下桥IGBT由关断到开启的过程中，即上桥的碳化硅续流二极管由正向导通到反向截止的过程中，电路中将会产生一个低衰减、低阻尼、长时间的电流振荡，这很有可能影响整个系统的正常工作，因此有必要尽可能地缩短该振荡的时间，以达到确保电路正常工作的目的。

目前为解决在混合模块开通过程中，电流过冲和开启损耗之间的矛盾问题，以及由于续流二极管的反向恢复导致的电流振荡问题，许多研究都相继展开。

现有技术中，一种无源栅极驱动技术(见文献M.T.Tsai,J.H.Liu,and T.J.Cheng,“Anovel method for suppression of high voltage gradient transient effects involtage-fed PWM inverter,”in Proc.IEEE Power Electron.Spec.Conf.(PESC 2002),vol.3,pp.1537–1542)通过外加栅电阻或电容的方式来改变驱动电路对IGBT栅极充电的速度，以达到改善驱动效果的目的。图1为两种典型的无源栅极驱动电路，其中PMOS管决定了IGBT的充电电流大小，而NMOS管决定了IGBT的放电电流大小，图1(a)为单个栅极电阻的无源栅极驱动电路，通过在IGBT的栅极和驱动电路之间串联一个电阻RG达到改变IGBT开关速度的效果，以实现对IGBT的开关损耗和开关过冲之间折中关系的优化，其优点在于电路结构简单，但是由于IGBT栅极的充电回路和放电回路上的电阻相同，因此栅电阻RG很难同时满足IGBT开启和关断过程对栅极电阻阻值的不同需求。图1(b)在图1(a)的基础上进行了改进，将IGBT栅极的充电回路和放电回路上的电阻分开来，实现了对IGBT开启过程和关断过程的分别控制，进一步的提高了对IGBT开关损耗和开关过冲之间折中关系的优化效果。

由上述分析可知，无论是单栅极电阻还是双栅极电阻无源驱动技术都不能在IGBT开启和关断过程中的不同阶段对充电放电电流进行调整，因此尽管双栅极电阻无源驱动技术实现了IGBT栅极开启和关断驱动控制的分隔，但其对IGBT开关损耗和过冲折中关系的优化效果依然十分有限，在很多情况下并不能满足实际的需求。

现有技术中，一种开环的有源栅极控制技术(见文献Lobsiger Y,Kolar JW.Closed-loop IGBT gate drive featuring highly dynamic di/dt and dv/dtcontrol[C]//Energy Conversion Congress and Exposition(ECCE),2012IEEE,2012:4754-4761.)，其中如图2(a)所示，可变栅电阻控制技术通过在IGBT开关的不同阶段对开关S1、开关S2、开关S3、开关S4、开关S5、开关S6通断的控制，可以实现对不同阻值大小的栅电阻的选择，从而改变驱动电流的大小，最终达到优化IGBT开关过程目的。

在现有技术中，另一种开环的有源栅极驱动技术(见文献Blaabjerg F,PedersenJ K.Anoptimum drive and clamp circuit design with controlled switching for asnubberless PWM-VSI-IGBT inverter leg[C]//Power Electronics SpecialistsConference,1992.PESC'92 Record.,23rd Annual.IEEE,1992:289-297.)则是直接通过调节IGBT栅极电压或电流的方法实现的，但是该电路实现相对复杂且难以集成。

上述两种开环有源栅极驱动方法虽然能够针对IGBT在开关过程中的不同阶段对其栅极的充放电速度进行调整，但是该方法多是针对特定情况进行设计的，适用性较差。当负载的IGBT尺寸或者是工作情况改变时，由于IGBT开关的情况也会随之改变，因此通常需要对整个电路的设计重新进行参数调整，否则优化效果将会大打折扣。为了克服这一问题，闭环有源栅极驱动方法被提出。对于闭环方法，通常需要额外的检测电路对IGBT的开关情况进行实时检测，确保驱动电路能够在某些关键的节点(如栅极电压达到阈值电压或米勒电压)实现驱动的改变，以实现更佳的优化。

在现有技术中，Nadir团队提出的另一种IGBT栅极驱动电路的具体技术(见文献：Idir,Nadir,R.Bausiere,and J.J.Franchaud."Active gate voltage control of turn-on di/dt and turn-off dv/dt in insulated gate transistors."Power ElectronicsIEEE Transactions on 21.4(2006):849-855.)，如图3所示，该栅极驱动电路虽然能减小栅极开启时的损耗，但是抑制电流振荡的效果却不明显。

发明内容

基于上述现有技术存在的缺陷，本发明提出了一种在不牺牲开启电流过冲和损耗的前提下能够有效抑制混合模块在开启时产生的电流振荡的栅驱动系统。由于本发明的目标是要设计出一个针对Si-IGBT SiC-SBD混合模块的栅驱动电路，使其在不牺牲开启过程中电流过冲和损耗的前提下，达到抑制输出电流振荡提高系统工作稳定性的目的，因此传统栅极驱动电路中通过增加或减小栅极电阻的调节方法并不能满足Si-IGBT SiC-SBD混合模块的驱动要求。本发明在传统方法的基础上进行改进提出了一种新型的栅驱动方法，其电路架构如图4所示，通过对IGBT的栅极电压VG和栅极电压的变化率dVG/dt以及集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，该驱动电路便能实时的掌握IGBT开启过程的各个阶段，之后经过逻辑使能电路的判断并对栅驱动电路中的电流源电路进行控制，便可以改变IGBT开启过程的驱动电流大小，从而达到在IGBT的开启过程中抑制电流振荡减小电流过冲和开启损耗的目的。

为实现上述发明目的，本发明采用的技术方案是：一种硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：包括驱动输入级、逻辑使能电路、电流源电路、IGBT栅极电压对时间的变化率检测电路即米勒平台检测电路、IGBT集电极电流对时间的二阶微分变化率检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx；通过IGBT栅极电压对时间的变化率检测电路对IGBT的栅极电压VG和栅极电压的变化率dVG/dt进行采样和检测以及IGBT集电极电流对时间的二阶微分变化率检测电路对IGBT集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，实时的掌握IGBT开启过程的各个阶段，逻辑使能电路对输入的IGBT的栅极电压VG、米勒平台检测信号dVG/dt和IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号进行逻辑处理后对电流源电路进行控制，电流源电路根据逻辑使能电路输出信号的改变，调整IGBT栅极驱动电流的大小以调节IGBT的开启速度，从而达到在IGBT的开启过程中抑制电流振荡、减小电流过冲和开启损耗的目的；

驱动输入级包括PMOS管MPa、NMOS管MNa以及电阻R_ON和电阻R_OFF，PMOS管MPa的栅极与NMOS管MNa的栅极互连作为整个栅驱动系统的输入端与输入电压V_IN连接，PMOS管MPa的源极接VCC，PMOS管MPa的漏极接电阻R_ON的一端，NMOS管MNa的源极接地，NMOS管MNa的漏极连接电阻R_OFF的一端，电阻R_ON的另一端与电阻R_OFF的另一端互连；

IGBT管的发射极接电阻Rx的一端，电阻Rx的另一端接地，二极管D1的正极连接IGBT管的发射极，二极管D1的负极连接IGBT管的集电极，IGBT管的栅极连接驱动输入级中电阻R_ON与电阻R_OFF的互连端；

IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路包括微分电路、滤波电路、预值电压设定电路及比较电路；输入信号VG经微分电路、滤波电路的输出信号与预值电压设定电路的输出信号共同送入比较电路进行比较，比较结果即是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出；其中：微分电路包括电阻R3和电容C1，电容C1的一端连接输入信号VG+，电容C1的另一端连接电阻R3的一端并作为微分电路的输出端，电阻R3的另一端接地并连接VG-；滤波电路包括电阻R1、电阻R2以及电容C2和电容C3，电阻R1的一端与电阻R2的一端互连作为滤波电路的输入端与微分电路的输出端连接，电阻R1的另一端连接电容C2的一端，电阻R2的另一端连接电容C3的一端并作为滤波电路的输出端，电容C2的另一端和电容C3的另一端均接地；预值电压设定电路包括电阻R4、电阻R5和电阻R7，电阻R7的一端连接VCC，电阻R7的另一端与电阻R4的一端互连并连接电阻R5的一端，电阻R4的另一端接地；比较电路包括电阻R6和运算放大器COMP1，电阻R6的一端连接预值电压设定电路中电阻R5的另一端和运算放大器COMP1的负输入端，运算放大器COMP1的正输入端连接滤波电路的输出端，运算放大器COMP1的输出端连接电阻R6的另一端并作为IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出端；

IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路包括一阶微分电路、二阶微分电路、滤波电路、预值电压设定电路及比较电路；一阶微分电路的输出端连接二阶微分电路的输入端，一阶微分电路的输入端连接采样电阻Rx与IGBT管发射极的连接端，二阶微分电路的输出端连接滤波电路，滤波电路的输出与设定的预值电压通过比较电路进行比较，比较的结果即是IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路的输出；其中，一阶微分电路包括电阻R8和电容C4，电容C4的一端连接电阻Rx与IGBT管发射极的连接端，电容C4的另一端连接电阻R8的一端并作为一阶微分电路的输出端，电阻R3的另一端接地；二阶微分电路包括电阻R8’和电容C4’，电容C4’的一端连接一阶微分电路的输出端，电容C4’的另一端连接电阻R8’的一端并作为二阶微分电路的输出端，电阻R8’的另一端接地；滤波电路包括电阻R9、电阻R10以及电容C5和电容C6，电阻R9的一端与电阻R10的一端互连作为滤波电路的输入端与二阶微分电路的输出端连接，电阻R9的另一端连接电容C5的一端，电阻R10的另一端连接电容C6的一端并作为滤波电路的输出端，电容C5的另一端和电容C6的另一端均接地；预值电压设定电路包括电阻R11、电阻R12和电阻R14，电阻R14的一端连接VCC，电阻R14的另一端与电阻R11的一端互连并连接电阻R12的一端，电阻R11的另一端接地；比较电路包括电阻R13和运算放大器COMP2，电阻R13的一端连接预值电压设定电路中电阻R12的另一端和运算放大器COMP2的负输入端，运算放大器COMP2的正输入端连接滤波电路的输出端，运算放大器COMP2的输出端连接电阻R13的另一端并作为IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路的输出端；

逻辑使能电路包括三个JK触发器JK1、JK2和JK3、一个异或门、一个反相器INV1以及三个或非门NOR1、NOR2和NOR3；IGBT的栅极电压VG连接触发器JK1的输入端VIN1,米勒平台检测信号dVG/dt连接触发器JK2的输入端VIN2，IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号连接触发器JK3的输入端VIN3，触发器JK1的J端连接高电平“1”，K端连接低电平“0”，输出Q端连接反相器INV1后再连接或非门NOR1的一个输入端，或非门NOR1的另一个输入端连接触发器JK2的输出Q端和异或门的一个输入端，或非门NOR1的输出端连接或非门NOR2的一个输入端，触发器JK2的J端连接触发器JK1输出Q端，K端连接低电平“0”，触发器JK3的J端连接触发器JK2的输出Q端，触发器JK3的K端连接低电平“0”，触发器JK3的输出Q端连接异或门的另一个输入端，栅驱动系统的输入电压V_IN分别连接三个JK触发器的CLR端，栅驱动系统的输入电压V_IN还连接或非门NOR3的一个输入端和或非门NOR2的另一个输入端，或非门NOR3的另一个输入端连接异或门的输出端，或非门NOR2的输出out1和或非门NOR3的输出out2作为逻辑使能电路的输出控制信号连接至电流源电路；

电流源电路包括依次连接的启动电路、带隙基准电路和电流镜电路；其中，启动电路包括PMOS管MP10和PMOS管MP11，NMOS管MN10、NMOS管MN11和NMOS管MN12，PMOS管MP10的源极和PMOS管MP11的源极均连接VCC，PMOS管MP10的漏极连接NMOS管MN10的栅极和NMOS管MN11的漏极，PMOS管MP11的栅极连接NMOS管MN10的漏极，PMOS管MP11的漏极与NMOS管MN12的漏极和栅极以及NMOS管MN11的栅极连接在一起，PMOS管MP10的栅极、NMOS管MN10的源极、NMOS管MN11的源极以及NMOS管MN12的源极均接地；带隙基准电路包括PMOS管MP12～PMOS管MP15，电阻R15、电阻R16和电阻R17，晶体管Q1和晶体管Q2以及运算放大器A1；PMOS管MP12的栅极与PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP15的栅极以及运算放大器A1的输出端互连并连接启动电路中PMOS管MP11的栅极，PMOS管MP12的源极、PMOS管MP13的源极、PMOS管MP14的源极以及PMOS管MP15的源极均连接VCC，PMOS管MP12的漏极与运算放大器A1的负输入端、电阻R17的一端以及晶体管Q1的发射极连接在一起，PMOS管MP13的漏极与运算放大器A1的正输入端、电阻R15的一端以及电阻R16的一端连接在一起，电阻R15的另一端连接晶体管Q2的发射极，电阻R16的另一端、电阻R17的另一端以及晶体管Q1的集电极和基极、晶体管Q2的集电极和基极均接地，PMOS管MP12的栅极与PMOS管MP13的栅极、PMOS管MP14的栅极以及PMOS管MP15的栅极互连并与运算放大器A1的输出端和启动电路中PMOS管MP11的栅极连接在一起，PMOS管MP14的漏极输出电流源I₁,PMOS管MP15的漏极输出电流源I₂；电流镜电路包括NMOS管MN13～NMOS管MN20，PMOS管MP16、PMOS管MP17、PMOS管MP18以及开关S1和S2；开关S1的一端连接带隙基准电路中PMOS管MP14漏极输出的电流源I₁，开关S2的一端连接带隙基准电路中PMOS管MP15漏极输出的电流源I₂，开关S1的另一端与开关S2的另一端互连并连接NMOS管MN13的漏极和栅极以及NMOS管MN15的栅极，NMOS管MN13的源极连接NMOS管MN14的漏极和栅极以及NMOS管MN16的栅极，开关S1的控制端和开关S2的控制端分别连接逻辑使能电路输出的控制信号out1和out2，NMOS管MN15的漏极连接VCC，NMOS管MN15的源极连接NMOS管MN16的漏极和NMOS管MN17的栅极，PMOS管MP16的源极和PMOS管MP17的源极均连接VCC，PMOS管MP16的栅极与PMOS管MP17的栅极互连并连接PMOS管MP16的漏极和NMOS管MN17的漏极，NMOS管MN17的源极连接NMOS管MN18的漏极，PMOS管MP17的漏极连接PMOS管MP18的源极，PMOS管MP18的漏极与NMOS管MN19的漏极互连并作为电流镜电路的输出端同时也是电流源电路的输出端连接至IGBT栅极，PMOS管MP18的栅极与NMOS管MN19的栅极互连并连接栅驱动系统的输入电压V_IN，NMOS管MN19的源极连接NMOS管MN20的漏极，NMOS管MN20的栅极与NMOS管MN18的栅极互连并与NMOS管MN14的漏极和栅极以及NMOS管MN16的栅极连接在一起，NMOS管MN20的源极、NMOS管MN18的源极、NMOS管MN16的源极及NMOS管MN14的源极均接地。

所述IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路中比较电路中的运算放大器COMP1和IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路中比较电路中的运算放大器COMP2的结构相同，包括偏置电压V_BIAS和V_BIAS2两个偏置电压产生电路和两级运算放大器；其中，第一级运算放大器采用共源共栅结构，包括NMOS管MN1、NMOS管MN2、NMOS管MN5、NMOS管MN7和NMOS管MN8，PMOS管MP1、PMOS管MP2、PMOS管MP5和PMOS管MP6以及电阻R；PMOS管MP1的源极和PMOS管MP5的源极均连接VCC，PMOS管MP1的栅极与PMOS管MP5的栅极互连并连接PMOS管MP2的漏极和电阻R的一端，PMOS管MP2的源极连接PMOS管MP1的漏极，PMOS管MP2的栅极与PMOS管MP6的栅极互连并连接电阻R的另一端和NMOS管MN1的漏极，NMOS管MN1的栅极连接NMOS管MN7的栅极，NMOS管MN7的漏极连接PMOS管MP6的漏极，PMOS管MP6的源极连接PMOS管MP5的漏极，NMOS管MN1的源极连接NMOS管MN2的漏极，NMOS管MN2的源极与NMOS管MN8的源极互连并连接NMOS管MN5的漏极，NMOS管MN8的漏极连接NMOS管MN7的源极，NMOS管MN5的源极接地，NMOS管MN2的栅极和NMOS管MN8的栅极分别作为第一级运算放大器的正负输入端连接输入信号Vi+和Vi-，Vi+和Vi-分别是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路及IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路中滤波电路的输出和预值电压设定电路的输出；第二级运算放大器包括包括PMOS管MP7、PMOS管MP8和PMOS管MP9以及NMOS管MN9和电容C；PMOS管MP7的源极和PMOS管MP9的源极均连接VCC，PMOS管MP7的栅极连接第一级运算放大器中PMOS管MP1的栅极和PMOS管MP5的栅极，PMOS管MP7的漏极连接PMOS管MP8的源极和PMOS管MP9的栅极，PMOS管MP8的栅极连接第一级运算放大器中NMOS管MN7的漏极和PMOS管MP6的漏极且连接电容C的一端，PMOS管MP9的漏极连接电容C的另一端和NMOS管MN9的漏极，并作为两级运算放大器的输出端也就是比较电路中的运算放大器COMP1和COMP2的输出端，NMOS管MN9的源极接地，NMOS管MN9的栅极连接第一级运算放大器中NMOS管MN5的栅极；偏置电压V_BIAS产生电路包括NMOS管MN3、NMOS管MN4和NMOS管MN6以及PMOS管MP3和PMOS管MP4；PMOS管MP3的源极和PMOS管MP4的源极均连接VCC，PMOS管MP3的栅极与PMOS管MP4的栅极互连，PMOS管MP3的漏极连接NMOS管MN3的漏极和NMOS管MN6的漏极，PMOS管MP4的漏极连接NMOS管MN4的漏极和栅极并与第一级运算放大器中NMOS管MN1的栅极及NMOS管MN7的栅极连接在一起，NMOS管MN4的源极连接NMOS管MN3的源极和NMOS管MN6的源极并与第一级运算放大器中NMOS管MN2的源极、NMOS管MN8的源极及NMOS管MN5的漏极连接在一起；偏置电压V_BIAS2产生电路包括PMOS管MPb1及PMOS管MPb2，电阻Rb和NMOS管MNb1；PMOS管MPb1的源极和PMOS管MPb2的源极均连接VCC,PMOS管MPb1的栅极与PMOS管MPb2的栅极互连并连接PMOS管MPb1的漏极和电阻Rb的一端，PMOS管MPb2的漏极连接NMOS管MNb1的漏极和栅极并输出偏置电压V_BIAS2与第一级运算放大器中NMOS管MN5的栅极和第二级运算放大器中NMOS管MN9的栅极连接在一起。

所述共源共栅结构的运算放大器电路中，所有的MOS管都工作于强反型饱和区。

所述电流源电路中带隙基准电路的PMOS管MP12和PMOS管MP13的栅源电压相同，尺寸完全一样，且它们均工作在饱和区。

所述IGBT在开启过程中有五个关键的时间点：分别是IGBT管开始开启的时刻t0；IGBT的栅极电压VG到达阈值电压Vth的时刻t1；IGBT进入米勒平台的时刻t2和IGBT的集电极电流的变化率dIc/dt达到最大的时刻tA；IGBT管完全开启过程结束的时刻t3；

系统把IGBT的开启过程分为四个部分进行控制，工作过程如下：

(1)IGBT的栅极电压VG上升至阈值电压Vth之前，即t0～t1，此时栅驱动系统提供给IGBT较大的驱动电流以使其开启速度加快；

(2)IGBT的栅极电压VG到达阈值电压Vth之后到IGBT进入米勒平台之前，即t1～t2，此时栅驱动系统需要减小IGBT的驱动电流以减小IGBT的开启电流过冲；

(3)IGBT进入米勒平台之后到电流振荡产生结束之前，即t2～tA，在此过程中，栅极驱动电流并不会立即回到t0～t1时的水平，而是会依然维持在较低的水平，以有效抑制栅驱动系统在开启过程中产生的电流振荡；

(4)抑制电流振荡结束到IGBT完全开启之前，即tA～t3，此过程中栅极驱动电流将会增大，以减小开启损耗。

与现有技术相比，本发明的优点及有益效果是：

(1)本发明提出的栅驱动电路在降低开启过程中电流过冲和损耗的前提下还能够有效抑制混合模块电流振荡。

(2)对于Si-IGBT SiC-SBD混合模块，IGBT在开启过程中有三个关键的时间点，其分别为IGBT的栅极电压VG到达阈值电压Vth的时间t1、IGBT进入米勒平台的时间t2和IGBT的集电极电流的变化率dIc/dt达到最大的时间tA。在本发明提出的方法中，由于存在dIc/dt＝gm*dVG/dt这一关系，通过检测dVG/dt的零点，可以准确的找到时间点t2，并在tA之后加快IGBT的开启速度。相较于传统方法，本发明所提出的方法在确定时间的准确性上有明显的优势。在二极管反向恢复的某阶段(即IGBT的集电极电流由最高点到电流变化率dIc/dt最大的阶段)，通过增大IGBT的导通电阻Rce，即增大电阻Rdamp可以有效的提高阻尼系数ζ，加快电流振荡的衰减速度。

(3)本发明提出的栅极驱动电路易于集成，能够实现智能功率芯片SPIC内部集成。

附图说明

图1是IGBT无源栅极驱动示意图，图(a)为单栅极电阻，图(b)为双栅极电阻；

图2是IGBT开环有源栅极驱动示意图，图(a)为可变栅电阻，图(b)为可变栅电压、电流；

图3是Nadir团队所提出的IGBT栅极驱动电路示意图；

图4是本发明提出的应用于Si-IGBT SiC-SBD混合模块的栅驱动电路；

图5是本发明所提出的IGBT栅极控制流程图；

图6是图4所示的栅驱动电路中的共源共栅运算放大器；

图7是图4所示的栅驱动电路中的dVG/dt检测及波形整形电路结构图；

图8是图4所示的栅驱动电路中的微分电路工作原理图；

图9是图4所示的栅驱动电路中的d(dIc/dt)/dt检测及波形整形电路结构图；

图10是图4所示的栅驱动电路中的逻辑使能电路内部结构；

图11是图11所示的逻辑使能电路关键节点波形图；

图12是图4所示的栅驱动电路中的带隙基准电流源电路结构图；

图13是图4所示的栅驱动电路中的电流镜结构图；

图14是图4所示的栅驱动电路结构与传统结构相比开启电流振荡的对比图，图(a)为传统栅驱动电路，图(b)为本发明提出的栅驱动电路；

图15是图4所示的栅驱动电路结构和传统结构关于开启电流过冲和开启损耗的对比图，图(a)为传统栅驱动电路，图(b)为本发明提出的栅驱动电路。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。

如图4所示，本发明包括驱动输入级、逻辑使能电路、电流源电路、IGBT基极电压对时间的变化率(dVG/dt)检测电路(即米勒平台检测电路)、IGBT集电极电流对时间的二阶微分变化率(d(dIc/dt)/dt)检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx。作为实施例，当IGBT管作为半桥驱动的上管使用时，它的集电极连接BUS大电压；当作为半桥驱动的下管使用时，它的集电极连接上管的发射极；当IGBT管作为开关管使用时，它的发射极接地，集电极通过一个限流电阻与一电源电压VDD相接。本发明通过IGBT栅极电压对时间的变化率检测电路对IGBT的栅极电压VG和栅极电压的变化率dVG/dt进行采样和检测以及IGBT集电极电流对时间的二阶微分变化率检测电路对IGBT集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，实时的掌握IGBT开启过程的各个阶段，逻辑使能电路除了输入信号V_IN，逻辑使能电路分别受到IGBT的栅极信号VG，米勒平台检测信号dVG/dt以及集电极电流的二阶微分d(dIc/dt)/dt检测信号的控制，分别将它们最终输入到逻辑使能电路输入端的信号命名为A、B和C，经过对上述三个信号的逻辑处理，逻辑使能电路将可以对IGBT的开启过程进行判断，并最终通过控制IGBT的栅极驱动电流源，改变IGBT开启过程的驱动电流大小，调节IGBT的开启速度，实现本发明的设计目标，即在不牺牲开启过程中电流过冲和损耗的前提下抑制混合模块开启过程中产生的电流振荡。

驱动输入级包括PMOS管MPa、NMOS管MNa以及电阻R_ON和电阻R_OFF。MPa的栅极与MNa的栅极互连作为整个栅驱动系统的输入端与输入电压V_IN连接，电阻R_ON与电阻R_OFF的互连端为输出端连接IGBT栅极。

如图7，IGBT栅极电压对时间的变化率dVG/dt检测电路(米勒平台检测电路)包括微分电路、滤波电路、预值电压设定电路及比较电路，通过将IGBT管的栅极电压VG采样并做微分处理，经过滤波再和预设电压进行比较，比较结果即是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出。其中：微分电路包括电阻R3和电容C1，电容C1的一端连接输入信号VG+，电容C1的另一端连接电阻R3的一端并作为微分电路的输出端，电阻R3的另一端接地并连接VG-。滤波电路包括电阻R1、电阻R2以及电容C2和电容C3，电阻R1的一端与电阻R2的一端互连作为滤波电路的输入端与微分电路的输出端连接。电阻R1的另一端连接电容C2的一端，电阻R2的另一端连接电容C3的一端并作为滤波电路的输出端。预值电压设定电路包括电阻R4、电阻R5和电阻R7。比较电路用于将设定的预值电压与滤波电路的输出进行比较，包括电阻R6和运算放大器COMP1，运算放大器COMP1的正输入端连接滤波电路的输出端，运算放大器COMP1的输出端连接电阻R6的另一端并作为IGBT基极电压对时间的变化率检测电路即米勒平台检测电路的输出端，输出米勒平台检测信号dVG/dt。

如图9，IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路包括一阶微分电路、二阶微分电路、滤波电路、预值电压设定电路及比较电路；其中的一阶微分电路和二阶微分电路与IGBT栅极电压对时间的变化率检测电路即米勒平台检测电路中的微分电路结构完全相同，一阶微分电路的输入端连接IGBT驱动电路中电阻Rx与IGBT管发射极连接，二阶微分电路的输出端连接滤波电路。滤波电路、预值电压设定电路、比较电路的结构分别与IGBT栅极电压对时间的变化率检测电路中的滤波电路、预值电压设定电路、比较电路的结构完全相同。滤波电路的输出与设定的预值电压通过比较电路进行比较，比较的结果即运算放大器COMP2的输出即是IGBT集电极电流对时间的二阶微分变化率检测电路的输出端，输出IGBT集电极电流的二阶变化率d(dIc/dt)/dt。

上述图7和图9中的预值电压大小的设定，以图7为例，当dVG/dt大于预值电压时，输出就为高电平，即信号B就为高电平，当dVG/dt时，输出信号B就为低电平，具体预值电压值设定的大小，考虑到通常定义电平“1”和“0”分别为超过电源电压的90％和低于10％，所以这里我们设定预值电压值在5％～10％VCC范围内都可以,再结合图11，而这里B信号从高电平变为低电平的时间点即为节点信号b变为高电平的时间点。因此，预值电压的大小影响节点b变为高电平的时间点，对后续调节栅驱动电流的时间有影响，从而影响对集电极电流过冲和振荡的调节。图9是同样道理。

如图10，逻辑使能电路包括三个JK触发器JK1、JK2和JK3，一个异或门，一个反相器INV1，三个或非门NOR1，NOR2和NOR3；IGBT的栅极电压VG连接触发器JK1的输入端VIN1,米勒平台检测信号dVG/dt连接触发器JK2的输入端VIN2，IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号连接触发器JK3的输入端VIN3，触发器JK1的J端接高电平“1”，K端接低电平“0”，输出Q端连接反相器INV后再连接或非门NOR1的一个输入端，或非门NOR1的另一个输入端连接触发器JK2的输出Q端和异或门的一个输入端，或非门NOR1的输出端连接或非门NOR2的一个输入端，触发器JK2的J端连接触发器JK1输出Q端，K端连接低电平“0”，触发器JK3的J端连接触发器JK2的输出Q端，触发器JK3的K端连接低电平“0”，触发器JK3的输出Q端连接异或门的另一个输入端，栅驱动系统的输入电压V_IN分别连接三个JK触发器的CLR端，栅驱动系统的输入电压VIN还连接或非门NOR3的一个输入端和或非门NOR2的另一个输入端，或非门NOR3的另一个输入端连接异或门的输出端，或非门NOR2的输出out1和或非门NOR3的输出out2分别作为逻辑使能电路的输出控制信号连接至电流源电路。

如图12，电流源电路包括依次连接的启动电路、带隙基准电路和电流镜电路；其中，启动电路包括PMOS管MP10和PMOS管MP11，NMOS管MN10、NMOS管MN11和NMOS管MN12。带隙基准电路包括PMOS管MP12～PMOS管MP15，电阻R15、电阻R16和电阻R17，晶体管Q1和晶体管Q2以及运算放大器A1。PMOS管MP14的漏极输出电流源I₁,PMOS管MP15的漏极输出电流源I₂，分别连接到下一级电流镜结构中的开关S1和S2中。

如图13，电流镜电路包括NMOS管MN13～NMOS管MN20，PMOS管MP16、PMOS管MP17、PMOS管MP18以及开关S1和S2；MN13、MN14、MN17和MN18构成了Cascode电流镜，以减小MOS管的沟道长度调制效应对电流的影响，并提高了输出阻抗，同时通过MN15和MN16构成的源极跟随器减小了该电流镜的最低输出电压，降低了电路对最低电源电压的要求。开关S1的一端连接带隙基准电路中PMOS管MP14漏极输出的电流源I₁，开关S2的一端连接带隙基准电路中PMOS管MP15漏极输出的电流源I₂，开关S1的控制端和开关S2的控制端分别连接逻辑使能电路输出的控制信号out1和out2。PMOS管MP18的漏极与NMOS管MN19的漏极互连，并作为电流镜电路的输出端同时也是电流源电路的输出端。本发明电流镜电路需要根据逻辑使能模块的输出信号对带隙基准电路产生的基准电流进行选择性的复制，并最终使复制的电流成为IGBT的驱动电流。

如图6，IGBT基极电压对时间的变化率检测电路即米勒平台检测电路和IGBT集电极电流对时间的二阶微分变化率检测电路中比较电路的运算放大器COMP1和COMP2结构相同，包括偏置电压V_BIAS和V_BIAS2两个偏置电压产生电路和两级运算放大器，偏置电压V_BIAS产生电路为NMOS管MN1和MN7供偏置，偏置电压V_BIAS2产生电路为NMOS管MN5和MN9提供偏置。其中，第一级运算放大器采用共源共栅结构，包括NMOS管MN1、NMOS管MN2、NMOS管MN5、NMOS管MN7和NMOS管MN8，PMOS管MP1、PMOS管MP2、PMOS管MP5和PMOS管MP6以及电阻R。MN2和MN8的栅端分别是运放的正负输入端Vi+和Vi-。Vi+和Vi-分别是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路及IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路中滤波电路的输出和预值电压设定电路的输出，MN7的漏极连接MP6的漏极，同时还作为一级运放的输出端接到下一级运放。第二级运放电路包括PMOS管MP7，PMOS管MP8，PMOS管MP9，NMOS管MN9和电容C，MP8的栅极作为二级运放的输入端接一级运放中MP6的漏端。偏置电压V_BIAS产生电路包括NMOS管MN3，NMOS管MN6，NMOS管MN4，PMOS管MP3，PMOS管MP4。MN4的栅极接MN4的漏极，此点作为偏置电路的输出端接MN1的栅极。偏置电压V_BIAS2产生电路包括PMOS管MPb1及PMOS管MPb2，电阻Rb和NMOS管MNb1，PMOS管MPb2的漏极连接NMOS管MNb1的漏极和栅极并输出偏置电压V_BIAS2与第一级运算放大器中NMOS管MN5的栅极和第二级运算放大器中NMOS管MN9的栅极连接在一起。

图6所示结构在第一级对电流镜负载的差分放大器进行了共源共栅结构的改进，通过增加第一级的输出电阻来提高整个运放的增益。改进后的电路中第一级的共源共栅电路结构由NMOS管MN1、NMOS管MN7、PMOS管MP2和PMOS管MP6以及电阻R组成，其输出电阻的表达式由公式1给出：

R₁＝(g_mMN7r_dsMN7r_dsMN8)||(g_mMP6r_dsMP6r_dsMP5) 公式1

MN1和MN7的偏置电压为V_BIAS，其决定了直流条件下MN2和MN8的漏源电压的大小。该偏置电压由MN3、MN4、MN6、MP3和MP4管组成的电路确定，其具体结构由图8(b)中阴影部分给出，其中NMOS管MN3和MN6的漏极短接，流过两管的总电流IMN3+IMN6作用在PMOS管MP3的输入端，并通过电流镜MP4复制给NMOS二极管MN4，为其提供偏置电流。由于MN2、MN8和MN3、MN6的宽长比决定了流过MN3和MN6上的直流电流的大小，而流过两管的总电流IMN3+IMN6又决定了流过MN4上的偏置电流的大小，因此通过改变MN2、MN8和MN3、MN6的宽长比的方法最终可以确定MN4上产生的偏置电压V_BIAS的具体数值。

由于需要更高的增益，因此需要在共源共栅结构的放大器后加入第二级的放大电路。值得注意的是，由于如图6所示的放大器电路，其输出的直流电压要低于两级运算放大器。如果直接用该输出驱动一个共源PMOS输出管将降低整个运放最终的输出摆幅性能。为了对第二级的输出摆幅进行优化，本发明在共源共栅放大器和输出PMOS管栅极之间加入了电平移位电路。如图7所示，MP7和MP8提供了运放第一级和第二级之间的电平移位功能，其中MP7是一个电流源，为源级跟随器MP8提供了偏置。整个运放电路在第一级和第二级的输出之间加入了补偿电容C，通过C通路的电源波动被跟随器MP8大大减小，从而提高了整个运放的正电源抑制比。

如图7所示为本发明提出的dVG/dt检测电路结构图。其中电容C1和电阻R3构成了VG的微分电路，从图中可以看出，IGBT的栅极电压VG从电容C1和电阻R3的串联端输入，经过微分电路运算后得到dVG/dt从电阻R3的两端输出。

当输入信号为理想的矩形信号(即不考虑信号的上升和下降的时间)时，其电路的具体工作原理如下：在t＝t0时，输入端的电压由0变为VDD，如图8(a)所示，由于电容C1两端的电压不能突变，所以此时在电容两端的电压将由初始状态逐渐上升，经过一个充电过程后达到VDD，如图8(b)所示，故当t＝t0时，电容C1两端的电压Uc＝0，此时电阻R3承担了全部的输入电压，有Uo＝Ui＝VDD。在t0之后，电容C1两端的电压将呈现出指数规律逐渐上升，因此电阻R3两端的电压即输出电压将呈现出指数规律逐渐下降。该微分电路的时间常数T＝C1*R3，当T很小时，电容C1两端的电压Uc将很快的被冲到输入信号VDD，同时电阻R3两端的电压Uo将很快的下降到0，因此输出信号Uo表现出一个正向的尖脉冲，如图8(c)所示。同理，当t＝t1时，输入端的电压由VDD变为0，此时由于电容C1两端的电压依然不能突变，因此其必须通过电阻R3进行放电，此时电容两端的电压全部加在电阻R3上，所以电阻R3两端的电压Uo＝-VDD。在t1之后，电容C1两端的电压将呈现出指数规律逐渐下降，电阻R3两端的电压也将呈现指数规律从-VDD逐渐上升至0，因此输出信号Uo表现出一个负向的尖脉冲。

在输入信号不为理想信号的情况下，当R3<<1/(2πf*C1)时，其中f为输入信号的频率，有Ui(t)≈Uc(t)，因此可得：

由公式2可知，对于该微分电路，只要对电容C1和电阻R3选取合适的参数，满足R3<<1/(2πf*C1)的条件，dVG/dt检测电路将能够有效地将输入栅极信号VG微分并进行后续的波形整形。

与dVG/dt检测电路相似，图9给出了d(dIc/dt)/dt检测电路结构图，其中首先利用小电阻R_X将集电极电流转化成一个小电压，即将dIc/dt转换成dVC/dt后再进行两次的微分处理，并将微分的结果进行滤波在和预设电压进行比较得出结果。

由于本发明的驱动电路是针对Si-IGBT SiC-SBD混合模块开启过程中的问题进行设计的，整个电路将只在IGBT的开启过程中工作，因此逻辑使能电路将受输入信号V_IN的控制，当IGBT处于开启过程时，其将会通过检测电路所检测到的信号对IGBT的开启过程进行判断，从而实现对IGBT的开启过程的控制。

如图5所示，IGBT在开启过程中其栅极驱动电流的大小可以分为没有电流、大电流、小电流和较低的电流四种情况，因此逻辑使能电路通过两位数字信号“00”、“01”、“10和“11”便可以对这四种不同的信号进行表示以控制后级的栅极驱动电流源。其具体过程如下：在IGBT开启前逻辑输出电路将输出信号“00”，以控制栅极驱动电流源没有电流输出；当输入信号VIN由高电平变为低电平时，IGBT的开启过程将开始，因此当逻辑使能电路检测到输入信号VIN变为低电平时，其将会输出信号“11”控制IGBT的栅极驱动电流源给出较大的驱动电流，以加快IGBT的开启速度；当IGBT的栅极信号VG达到阈值电压Vth后，A信号将会由低电平向高电平翻转，逻辑使能电路检测到该信号后，将会判断IGBT进入开启过程的第二阶段，此时其需要给出一个输出信号“01”使得IGBT的栅极驱动电流源给出较小的驱动电流，以减小IGBT开启的电流过冲；此后，当IGBT的栅极微分信号dVG/dt低于预先设定好的电压值时，B信号将由低电平翻转为高电平，此时逻辑使能电路将会判断IGBT进入米勒平台阶段，电路将会给出一个输出信号“10”以保证IGBT的栅极驱动电流依然较小，以抑制Si-IGBTSiC-SBD混合模块在开启过程中的电流振荡，这里值得注意的是由于IGBT在完全开启后，其栅极电压的微分信号dVG/dt将和IGBT进入米勒平台阶段一样呈现一个下降的过程，B信号也都将出现由低电平向高电平的翻转，因此逻辑使能电路必须能够对这两个上升信号进行区分；此后，当IGBT的集电极电流变化率dIc/dt达到最大值时，检测信号C将会由低电平翻转为高电平并传送给逻辑使能电路，电路将判断IGBT的开启电流振荡抑制过程已经结束，其将给出输出信号“11”控制IGBT的栅极驱动电流源给出较大的驱动电流，以减小IGBT的开启损耗，同样由于此时IGBT的集电极电流IC处于振荡过程，其电流变化率dIc/dt将多次达到最大值，因此逻辑使能电路必须能够对第一次的信号进行识别。

通过上述分析，本发明给出了逻辑使能电路的内部电路结构(图10)和关键节点的控制波形(图11)。

图11所示，当输入信号VIN变为低电平后，IGBT管的栅电压VG逐渐上升，在这一过程中会打开IGBT管。结合前文的分析可知，由JK触发器可知，对于JK1来说，由于J＝1,k＝0,因此当输入信号A变为高电平后，输出Q(即节点信号a)变为高电平“1”；此时JK2的J＝1.K＝0，但由于输入信号为高电平，因此JK2不会触发，当输入信号B在时刻t2变为低电平后，JK2受到触发，输出Q(即节点信号b)变为高电平；此时JK3的J＝1，K＝0，由于JK3的输入信号C处于低电平，因此JK3不会触发，当输入信号C在时刻tA变为高电平后，JK3受到触发，输出Q(即接电节点信号c)变为高电平。因此信号a经过一级反相器后与信号b一起作为或非门的输入信号，由逻辑关系可判断出或非门NOR1的输出信号(即节点信号d)如图11所示；信号b和信号c作为异或门的输入，经过逻辑判断可得出异或门的输出信号(即节点信号e)如图10所示；节点信号d和节点信号e分别作为或非门NOR2和NOR3的输入信号，两个或非门另一个输入信号VIN此时为低电平，因此输入out1和out2如图11所示。因此得到了我们在不同时间段内所需要的“11”、“01”、“10”和“11”等信号。

图12带隙基准电路中PMOS管MP12和MP13的栅源电压相同，尺寸完全一样，且它们均工作在饱和区，因此流过这两个管子的电流近似相同，同时由运放的虚短特性可知，A1的两个输入端X和Y具有相同的电压。因此可得电阻R15两端的电压V_R15等于三极管Q1的发射极基极电压V_EB1与三极管Q2的发射极基极电压V_EB2的差值，其具体表达式由公式3给出：

其中，热电压V_T＝kT/q，I_S1和I_S2为三极管Q1和Q2的饱和电流，n为三极管Q2和Q1的发射结面积之比，由公式3可得电阻R15上的电流I_R15的表达式为：

由公式4可知，I_R15是一个与绝对温度成正比(PTAT)的电流。同时，由图12还可以得出电阻R16两端的电压VR₁₆等于三极管Q1的发射极基极电压VEB1，因此可得电阻R16上的电流I_R16的表达式为：

因此，可以得到流过PMOS管MP13上的电流为：

由上面的分析可知，栅极驱动电流源电路需要两个不同的基准电流才能实现对IGBT开启过程的优化，故本设计通过两个宽长比不同的PMOS管MP14和MP15分别对MP13构成电流镜结构，以得到两路不同的基准电流，它们的表达式如下：

由上述的分析可知，只要运放A1的开环增益足够高，输出电压就可以相对独立于电源电压，但是当运放的输入端的电压VX和VY均等于零时，运放的输入差分对可能会关断，整个带隙基准电路将无法正常工作，所以该电路需要一个启动电路，图12虚线左侧部分给出了本发明的启动电路的结构图，其具体工作过程分析如下：

当电源电压由0上升到VCC时，MP10管将被打开，由于此时MN11管处于关断状态，因此MN10管的栅极电压将逐渐升高，并使MN10管导通，此时MP11、MP12、MP13、MP14和MP15管的栅极电压将被拉低，其将全部开启，其中MP12和MP13管的导通将使得X和Y点的电压逐渐升高，摆脱零偏置点，整个带隙基准电路将开始正常工作。此时随着MP11管的导通MN11和MN12管的栅极电压将逐渐升高，当MN11管导通后，其将拉低MN10管的栅极电压，导致MN10管的关断，并最终关闭整个开启电路，因此该开启电路将不会在带隙基准电路正常工作后对其产生任何影响。

图14为本发明提出的结构与传统结构相比开启电流振荡的效果对比图，从图中可知相较于传统的栅极驱动电路，由于本发明提出的栅极驱动电路实现了对IGBT开启过程的分段控制，因此其在开启电流过冲和开启损耗方面的特性均优于传统的栅极驱动电路，其中传统驱动电路的开启过冲和开启损耗分别为传统电路的60％和75％。

图15为本发明提出的结构和传统结构关于开启电流过冲和开启损耗的效果对比图，由图可知，本发明提出的应用于Si-IGBT SiC-SBD混合模块的栅驱动电路，相对于传统的驱动电路，能够更好的实现抑制混合模块开启过程中的电流振荡以及减小开启电流过冲和降低开启损耗的效果。

以上所述仅为本发明的优选实例而已并不限于本发明，对于本领域的技术人员来说，本发明可有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：包括驱动输入级、逻辑使能电路、电流源电路、IGBT栅极电压对时间的变化率检测电路即米勒平台检测电路、IGBT集电极电流对时间的二阶微分变化率检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx；通过IGBT栅极电压对时间的变化率检测电路对IGBT的栅极电压VG和栅极电压的变化率dVG/dt进行采样和检测以及IGBT集电极电流对时间的二阶微分变化率检测电路对IGBT集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，实时的掌握IGBT开启过程的各个阶段，逻辑使能电路对输入的IGBT的栅极电压VG、米勒平台检测信号dVG/dt和IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号进行逻辑处理后对电流源电路进行控制，电流源电路根据逻辑使能电路输出信号的改变，调整IGBT栅极驱动电流的大小以调节IGBT的开启速度，从而达到在IGBT的开启过程中抑制电流振荡、减小电流过冲和开启损耗的目的；

驱动输入级包括PMOS管MPa、NMOS管MNa以及电阻R_ON和电阻R_OFF，PMOS管MPa的栅极与NMOS管MNa的栅极互连作为整个栅驱动系统的输入端与输入电压V_IN连接，PMOS管MPa的源极接VCC，PMOS管MPa的漏极接电阻R_ON的一端，NMOS管MNa的源极接地，NMOS管MNa的漏极连接电阻R_OFF的一端，电阻R_ON的另一端与电阻R_OFF的另一端互连；

IGBT管的发射极接电阻Rx的一端，电阻Rx的另一端接地，二极管D1的正极连接IGBT管的发射极，二极管D1的负极连接IGBT管的集电极，IGBT管的栅极连接驱动输入级中电阻R_ON与电阻R_OFF的互连端；

IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路包括微分电路、滤波电路、预值电压设定电路及比较电路；输入信号VG经微分电路、滤波电路的输出信号与预值电压设定电路的输出信号共同送入比较电路进行比较，比较结果即是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出；其中：微分电路包括电阻R3和电容C1，电容C1的一端连接输入信号VG+，电容C1的另一端连接电阻R3的一端并作为微分电路的输出端，电阻R3的另一端接地并连接VG-；滤波电路包括电阻R1、电阻R2以及电容C2和电容C3，电阻R1的一端与电阻R2的一端互连作为滤波电路的输入端与微分电路的输出端连接，电阻R1的另一端连接电容C2的一端，电阻R2的另一端连接电容C3的一端并作为滤波电路的输出端，电容C2的另一端和电容C3的另一端均接地；预值电压设定电路包括电阻R4、电阻R5和电阻R7，电阻R7的一端连接VCC，电阻R7的另一端与电阻R4的一端互连并连接电阻R5的一端，电阻R4的另一端接地；比较电路包括电阻R6和运算放大器COMP1，电阻R6的一端连接预值电压设定电路中电阻R5的另一端和运算放大器COMP1的负输入端，运算放大器COMP1的正输入端连接滤波电路的输出端，运算放大器COMP1的输出端连接电阻R6的另一端并作为IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出端；

IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路包括一阶微分电路、二阶微分电路、滤波电路、预值电压设定电路及比较电路；一阶微分电路的输出端连接二阶微分电路的输入端，一阶微分电路的输入端连接采样电阻Rx与IGBT管发射极的连接端，二阶微分电路的输出端连接滤波电路，滤波电路的输出与设定的预值电压通过比较电路进行比较，比较的结果即是IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路的输出；其中，一阶微分电路包括电阻R8和电容C4，电容C4的一端连接电阻Rx与IGBT管发射极的连接端，电容C4的另一端连接电阻R8的一端并作为一阶微分电路的输出端，电阻R3的另一端接地；二阶微分电路包括电阻R8’和电容C4’，电容C4’的一端连接一阶微分电路的输出端，电容C4’的另一端连接电阻R8’的一端并作为二阶微分电路的输出端，电阻R8’的另一端接地；滤波电路包括电阻R9、电阻R10以及电容C5和电容C6，电阻R9的一端与电阻R10的一端互连作为滤波电路的输入端与二阶微分电路的输出端连接，电阻R9的另一端连接电容C5的一端，电阻R10的另一端连接电容C6的一端并作为滤波电路的输出端，电容C5的另一端和电容C6的另一端均接地；预值电压设定电路包括电阻R11、电阻R12和电阻R14，电阻R14的一端连接VCC，电阻R14的另一端与电阻R11的一端互连并连接电阻R12的一端，电阻R11的另一端接地；比较电路包括电阻R13和运算放大器COMP2，电阻R13的一端连接预值电压设定电路中电阻R12的另一端和运算放大器COMP2的负输入端，运算放大器COMP2的正输入端连接滤波电路的输出端，运算放大器COMP2的输出端连接电阻R13的另一端并作为IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路的输出端；

逻辑使能电路包括三个JK触发器JK1、JK2和JK3、一个异或门、一个反相器INV1以及三个或非门NOR1、NOR2和NOR3；IGBT的栅极电压VG连接触发器JK1的输入端VIN1,米勒平台检测信号dVG/dt连接触发器JK2的输入端VIN2，IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号连接触发器JK3的输入端VIN3，触发器JK1的J端连接高电平“1”，K端连接低电平“0”，输出Q端连接反相器INV1后再连接或非门NOR1的一个输入端，或非门NOR1的另一个输入端连接触发器JK2的输出Q端和异或门的一个输入端，或非门NOR1的输出端连接或非门NOR2的一个输入端，触发器JK2的J端连接触发器JK1输出Q端，K端连接低电平“0”，触发器JK3的J端连接触发器JK2的输出Q端，触发器JK3的K端连接低电平“0”，触发器JK3的输出Q端连接异或门的另一个输入端，栅驱动系统的输入电压V_IN分别连接三个JK触发器的CLR端，栅驱动系统的输入电压V_IN还连接或非门NOR3的一个输入端和或非门NOR2的另一个输入端，或非门NOR3的另一个输入端连接异或门的输出端，或非门NOR2的输出out1和或非门NOR3的输出out2作为逻辑使能电路的输出控制信号连接至电流源电路；

电流源电路包括依次连接的启动电路、带隙基准电路和电流镜电路；其中，启动电路包括PMOS管MP10和PMOS管MP11，NMOS管MN10、NMOS管MN11和NMOS管MN12，PMOS管MP10的源极和PMOS管MP11的源极均连接VCC，PMOS管MP10的漏极连接NMOS管MN10的栅极和NMOS管MN11的漏极，PMOS管MP11的栅极连接NMOS管MN10的漏极，PMOS管MP11的漏极与NMOS管MN12的漏极和栅极以及NMOS管MN11的栅极连接在一起，PMOS管MP10的栅极、NMOS管MN10的源极、NMOS管MN11的源极以及NMOS管MN12的源极均接地；带隙基准电路包括PMOS管MP12～PMOS管MP15，电阻R15、电阻R16和电阻R17，晶体管Q1和晶体管Q2以及运算放大器A1；PMOS管MP12的栅极与PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP15的栅极以及运算放大器A1的输出端互连并连接启动电路中PMOS管MP11的栅极，PMOS管MP12的源极、PMOS管MP13的源极、PMOS管MP14的源极以及PMOS管MP15的源极均连接VCC，PMOS管MP12的漏极与运算放大器A1的负输入端、电阻R17的一端以及晶体管Q1的发射极连接在一起，PMOS管MP13的漏极与运算放大器A1的正输入端、电阻R15的一端以及电阻R16的一端连接在一起，电阻R15的另一端连接晶体管Q2的发射极，电阻R16的另一端、电阻R17的另一端以及晶体管Q1的集电极和基极、晶体管Q2的集电极和基极均接地，PMOS管MP12的栅极与PMOS管MP13的栅极、PMOS管MP14的栅极以及PMOS管MP15的栅极互连并与运算放大器A1的输出端和启动电路中PMOS管MP11的栅极连接在一起，PMOS管MP14的漏极输出电流源I₁,PMOS管MP15的漏极输出电流源I₂；电流镜电路包括NMOS管MN13～NMOS管MN20，PMOS管MP16、PMOS管MP17、PMOS管MP18以及开关S1和S2；开关S1的一端连接带隙基准电路中PMOS管MP14漏极输出的电流源I₁，开关S2的一端连接带隙基准电路中PMOS管MP15漏极输出的电流源I₂，开关S1的另一端与开关S2的另一端互连并连接NMOS管MN13的漏极和栅极以及NMOS管MN15的栅极，NMOS管MN13的源极连接NMOS管MN14的漏极和栅极以及NMOS管MN16的栅极，开关S1的控制端和开关S2的控制端分别连接逻辑使能电路输出的控制信号out1和out2，NMOS管MN15的漏极连接VCC，NMOS管MN15的源极连接NMOS管MN16的漏极和NMOS管MN17的栅极，PMOS管MP16的源极和PMOS管MP17的源极均连接VCC，PMOS管MP16的栅极与PMOS管MP17的栅极互连并连接PMOS管MP16的漏极和NMOS管MN17的漏极，NMOS管MN17的源极连接NMOS管MN18的漏极，PMOS管MP17的漏极连接PMOS管MP18的源极，PMOS管MP18的漏极与NMOS管MN19的漏极互连并作为电流镜电路的输出端同时也是电流源电路的输出端连接至IGBT栅极，PMOS管MP18的栅极与NMOS管MN19的栅极互连并连接栅驱动系统的输入电压V_IN，NMOS管MN19的源极连接NMOS管MN20的漏极，NMOS管MN20的栅极与NMOS管MN18的栅极互连并与NMOS管MN14的漏极和栅极以及NMOS管MN16的栅极连接在一起，NMOS管MN20的源极、NMOS管MN18的源极、NMOS管MN16的源极及NMOS管MN14的源极均接地。

2.根据权利要求1所述的硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：所述IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路中比较电路中的运算放大器COMP1和IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路中比较电路中的运算放大器COMP2的结构相同，包括偏置电压V_BIAS和V_BIAS2两个偏置电压产生电路和两级运算放大器；其中，第一级运算放大器采用共源共栅结构，包括NMOS管MN1、NMOS管MN2、NMOS管MN5、NMOS管MN7和NMOS管MN8，PMOS管MP1、PMOS管MP2、PMOS管MP5和PMOS管MP6以及电阻R；PMOS管MP1的源极和PMOS管MP5的源极均连接VCC，PMOS管MP1的栅极与PMOS管MP5的栅极互连并连接PMOS管MP2的漏极和电阻R的一端，PMOS管MP2的源极连接PMOS管MP1的漏极，PMOS管MP2的栅极与PMOS管MP6的栅极互连并连接电阻R的另一端和NMOS管MN1的漏极，NMOS管MN1的栅极连接NMOS管MN7的栅极，NMOS管MN7的漏极连接PMOS管MP6的漏极，PMOS管MP6的源极连接PMOS管MP5的漏极，NMOS管MN1的源极连接NMOS管MN2的漏极，NMOS管MN2的源极与NMOS管MN8的源极互连并连接NMOS管MN5的漏极，NMOS管MN8的漏极连接NMOS管MN7的源极，NMOS管MN5的源极接地，NMOS管MN2的栅极和NMOS管MN8的栅极分别作为第一级运算放大器的正负输入端连接输入信号Vi+和Vi-，Vi+和Vi-分别是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路及IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路中滤波电路的输出和预值电压设定电路的输出；第二级运算放大器包括包括PMOS管MP7、PMOS管MP8和PMOS管MP9以及NMOS管MN9和电容C；PMOS管MP7的源极和PMOS管MP9的源极均连接VCC，PMOS管MP7的栅极连接第一级运算放大器中PMOS管MP1的栅极和PMOS管MP5的栅极，PMOS管MP7的漏极连接PMOS管MP8的源极和PMOS管MP9的栅极，PMOS管MP8的栅极连接第一级运算放大器中NMOS管MN7的漏极和PMOS管MP6的漏极且连接电容C的一端，PMOS管MP9的漏极连接电容C的另一端和NMOS管MN9的漏极，并作为两级运算放大器的输出端也就是比较电路中的运算放大器COMP1和COMP2的输出端，NMOS管MN9的源极接地，NMOS管MN9的栅极连接第一级运算放大器中NMOS管MN5的栅极；偏置电压V_BIAS产生电路包括NMOS管MN3、NMOS管MN4和NMOS管MN6以及PMOS管MP3和PMOS管MP4；PMOS管MP3的源极和PMOS管MP4的源极均连接VCC，PMOS管MP3的栅极与PMOS管MP4的栅极互连，PMOS管MP3的漏极连接NMOS管MN3的漏极和NMOS管MN6的漏极，PMOS管MP4的漏极连接NMOS管MN4的漏极和栅极并与第一级运算放大器中NMOS管MN1的栅极及NMOS管MN7的栅极连接在一起，NMOS管MN4的源极连接NMOS管MN3的源极和NMOS管MN6的源极并与第一级运算放大器中NMOS管MN2的源极、NMOS管MN8的源极及NMOS管MN5的漏极连接在一起；偏置电压V_BIAS2产生电路包括PMOS管MPb1及PMOS管MPb2，电阻Rb和NMOS管MNb1；PMOS管MPb1的源极和PMOS管MPb2的源极均连接VCC,PMOS管MPb1的栅极与PMOS管MPb2的栅极互连并连接PMOS管MPb1的漏极和电阻Rb的一端，PMOS管MPb2的漏极连接NMOS管MNb1的漏极和栅极并输出偏置电压V_BIAS2与第一级运算放大器中NMOS管MN5的栅极和第二级运算放大器中NMOS管MN9的栅极连接在一起。

3.根据权利要求2所述的硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：所述共源共栅结构的运算放大器电路中，所有的MOS管都工作于强反型饱和区。

4.根据权利要求1所述的硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：电流源电路中带隙基准电路的PMOS管MP12和PMOS管MP13的栅源电压相同，尺寸完全一样，且它们均工作在饱和区。

5.根据权利要求1所述的硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：IGBT在开启过程中有五个关键的时间点：分别是IGBT管开始开启的时刻t0；IGBT的栅极电压VG到达阈值电压Vth的时刻t1；IGBT进入米勒平台的时刻t2和IGBT的集电极电流的变化率dIc/dt达到最大的时刻tA；IGBT管完全开启过程结束的时刻t3；

系统把IGBT的开启过程分为四个部分进行控制，工作过程如下：

(1)IGBT的栅极电压VG上升至阈值电压Vth之前，即t0～t1，此时栅驱动系统提供给IGBT较大的驱动电流以使其开启速度加快；

(2)IGBT的栅极电压VG到达阈值电压Vth之后到IGBT进入米勒平台之前，即t1～t2，此时栅驱动系统需要减小IGBT的驱动电流以减小IGBT的开启电流过冲；

(3)IGBT进入米勒平台之后到电流振荡产生结束之前，即t2～tA，在此过程中，栅极驱动电流并不会立即回到t0～t1时的水平，而是会依然维持在较低的水平，以有效抑制栅驱动系统在开启过程中产生的电流振荡；

(4)抑制电流振荡结束到IGBT完全开启之前，即tA～t3，此过程中栅极驱动电流将会增大，以减小开启损耗。