CN101630956A - 一种采用启动带电路的nmos功率开关管驱动电路 - Google Patents

Abstract

本发明公开了一种采用启动带电路的功率开关管驱动电路，包括带第一NMOS管的高电压边的功率开关管、带肖特基二极管的低电压边的功率开关管，以及用于驱动所述的第一NMOS管的启动带电路，其特征在于，所述的启动带电路由第一PMOS管和第一电容组成，其中第一PMOS管的漏极外接驱动电压，第一PMOS管的衬极和源极均接入第一电容的第一极端，第一电容的第二极端连接第一NMOS管的源极。本发明功率开关管驱动电路提供较高的NMOS管栅－源电压，减小了NMOS功率开关管的导通电阻，降低输出电压的损耗。另外，启动带电路中采用PMOS管代替原来的二极管，降低了正向导通电阻和压降，减小了损耗。

Description

一种采用启动带电路的NMOS功率开关管驱动电路

技术领域

本发明涉及电子技术领域，尤其涉及一种功率开关管驱动电路，主要用于同步控制的直流电压转换控制器(DC-DC)的驱动电路。

背景技术

随着便携式电子设备的广泛使用，直流电压转换控制器(DC-DC)芯片也得到飞速发展。对DC-DC芯片的直流电能转换效率的要求也越来越高。开关电源控制模式是DC-DC芯片的主流控制模式，其主要的电能损耗来自功率开关管的损耗。

在同步控制的DC-DC芯片中，通常选择NMOS管做高电压边的功率开关管，而低电压边开关管一般采用肖特基二极管。如果NMOS功率管的栅控制电压GT与漏电压相同，那么NMOS功率管的源端电压就会比漏电压小一个NMOS的开启电压V_TH值。这样，DC-DC控制器的输出功率就会有损耗。

为了解决这个问题，一般采用的方法如图2a是采用在NMOS功率管源端加电容C_BS和二极管，并与5V电压的V_{dd_5v}相连接组成启动带电路，产生较NMOS功率管源端电压高5V的电压，以驱动NMOS功率管。这种方式的优点是启动带电路简单，缺点是启动带电路中的二极管有正向压降损失，另外由于二极管的寄生电容效应，启动带电路的工作速度受到影响。图2b采用了专门为驱动电路设置的电源V_GG。这种方法看似简单，但需要两个电源。

发明内容

本发明提供一种基于启动带的改进型功率开关管驱动电路，可将经过调制的低电压输入逻辑转换为高压逻辑信号输出，以控制NMOS功率管。这样可达到提高功率开关管的栅-源电压的目的，使其导通更充分，降低功率开关管的导通电阻，减小转换功率的损失。

一种采用启动带电路的功率开关管驱动电路，包括带第一NMOS管的高电压边的功率开关管、带肖特基二极管的低电压边的功率开关管，以及用于驱动所述的第一NMOS管的启动带电路，其特征在于，所述的启动带电路由第一PMOS管和第一电容(C_BS)组成，其中第一PMOS管的漏极外接驱动电压，第一PMOS管的衬极和源极均接入第一电容(C_BS)的第一极端，第一电容(C_BS)的第二极端连接第一NMOS管的源极。

启动带电路中用第一PMOS管代替现有技术中的二极管，可以使电路反应速度快，而且正向导通电压小。

为了驱动第一NMOS管，所述的功率开关管驱动电路还设有：

a)第一低-高电平转换电路，用于将经过调制的信号(Q)转换为高电平逻辑信号(Q_BS)；

b)驱动电路，用于将高电平逻辑信号(Q_BS)转换为驱动信号(GT)输入第一NMOS管的栅极。

当实际测量到的输出电压Vout的值大于设定值，那么调制信号Q将使第一NMOS管关闭，这时需要对第一NMOS管的源极所在的节点，即与芯片外部电感、肖特基二极管等连接的节点SW，进行放电，以降低输出电压。为了对节点SW，进行放电，所述的功率开关管驱动电路还设有：

a)第一高-低电平转换电路，用于将所述的驱动信号(GT)转换为低电平域控制信号(GT_logic)；

b)下拉逻辑电路，用于将输入的时钟信号(OSC_soft)及所述的低电平域控制信号(GT_logic)转换为放电控制信号；

c)第二NMOS管，用于在第一NMOS管关闭情况下对第一NMOS管的源极所在的节点进行放电，第二NMOS管的栅极接入放电控制信号，第二NMOS管的源极接地，第二NMOS管的漏极与第一NMOS管的源极相连。

为更好的控制第一PMOS管，所述的功率开关管驱动电路还设有：

a)串联的零电流检测电路和第二低-高电平转换电路，用于采集第一NMOS管的源极所在的节点上的电流并将其转换为高电平域的信号(W_BS)；

b)三输入或门电路，用于产生第一PMOS管控制信号，三输入或门电路的输出端连接第一PMOS管的栅极，三输入或门电路三个输入信号分别来自：高电平逻辑信号(Q_BS)、驱动信号(GT)和高电平域的信号(W_BS)。

本发明功率开关管驱动电路在低电平调制逻辑的输入下，可以提供高于V_DD电压5V的NMOS功率管栅端电压，有效地驱动NMOS功率管。同时，为了降低正向导通电阻引起的电能损耗，用PMOS替代了传统的启动带电路结构中的充电二极管。零电流检测电路对输出节点，即NMOS功率管的源端口进行零电流检测，即对过零电压检测，输出信号W_BS，并通过与调制信号Q_BS信号和NMOS管控制信号GT的或门电路，有效控制启动带电路中的PMOS管的导通或者关断。NMOS管控制信号GT的低电平信号GT_logic和时钟信号OSC_soft信号通过下拉逻辑电路，输出信号控制NMOS管，对SW节点进行放电。

本发明的优点是：提供较高的NMOS管栅-源电压，减小了NMOS功率开关管的导通电阻，降低输出电压的损耗。另外，启动带电路中的C_BS电容充电过程中，采用PMOS管代替原来的二极管，降低了正向导通电阻和压降，减小了损耗。

附图说明

图1是本发明采用启动带电路的NMOS功率开关管驱动电路结构示意图；

图2a、图2b是现有技术中两种典型的驱动电路结构，其中图2a是基于启动带和电平转移电路的驱动电路；图2b是双电源电压驱动电路；

图3是低电压域(0～5V)到高电压域(V_SW～V_SW+5V)电平转换电路(即第一高-低电平转换电路)；

图4是高电压域(V_SW～V_SW+5V)到低电压域(0～5V)电平转换电路(即第一高-低电平转换电路)；

图5是下拉逻辑电路的示意图。

具体实施方式

如图1所示，功率开关管驱动电路一般一部分器件封装在芯片内部，另一部分位于芯片外部，本实施例的基于启动带电路的NMOS功率开关管驱动电路结构由芯片外部的电感L、第二电容C_L、负载电阻R_L、肖特基二极管和第一电容C_BS，以及芯片内部电路模块构成。其中，芯片内部的功率第一NMOS管M₁和片外肖特基二极管分别构成高电压与低电压侧的功率开关管。

第一PMOS管P₁的漏极外接驱动电压V_{DD_5v}。

第一PMOS管P₁的衬极和源极均接入第一电容C_BS的第一极端，第一电容C_BS的第二极端连接第一NMOS管M₁的源极。

第一PMOS管P₁与第一电容C_BS组成启动带电路，使V_BS电压值较V_SW电压，即第一NMOS M₁源极与电感L间节点的电压，高5V的电压，即V_SW+5V，并提供给驱动电路模块和低→高电平转移电路。

芯片内部电路还包括：

第一低-高电平转换电路，用于将经过调制的信号Q转换为高电平逻辑信号Q_BS；

驱动电路，用于将高电平逻辑信号Q_BS转换为驱动信号GT输入第一NMOS管M₁的栅极；

第一高-低电平转换电路，用于将所述的驱动信号GT转换为低电平域控制信号GT_logic；

下拉逻辑电路，用于将输入的时钟信号OSC_soft及所述的低电平域控制信号GT_logic转换为放电控制信号；

第二NMOS管M₂，用于在第一NMOS管M₁关闭情况下对第一NMOS管M₁的源极所在的节点进行放电，第二NMOS管M₂的栅极接入放电控制信号，第二NMOS管M₂的源极接地，第二NMOS管M₂的漏极与第一NMOS管M₁的源极相连；

串联的零电流检测电路和第二低-高电平转换电路，用于采集第一NMOS管M₁的源极所在的节点SW上的电流并将其转换为高电平域的信号W_BS；

三输入或门电路，用于产生第一PMOS管P₁控制信号，三输入或门电路的输出端连接第一PMOS管P₁的栅极，三输入或门电路三个输入信号分别来自：高电平逻辑信号Q_BS、驱动信号GT和高电平域的信号W_BS。

以下结合附图说明本发明功率开关管驱动电路的工作原理，

在稳定状态下，当经过调制的信号Q输入“0”时，第一NMOS管M₁关断，SW电压，即第一NMOS M₁源极与电感L间节点SW电压，小于“0”，此时启动带电路中的第一PMOS管P₁导通，V_{DD_5v}的5V电压通过第一PMOS管P₁给第一电容C_BS充电；当经过调制的信号Q输入是“1”时，第一NMOS管M₁开通，此时第一PMOS管P₁关断，SW节点电压近似等于V_{DD_5V}，由于第一电容C_BS两端的电压不能突变，因此BS结点电压就被抬升到了V_SW+5V。BS电压被抬升过程中和抬升后，BS电压大于5V的时候，第一PMOS管P₁处于截止状态，因此BS节点不会被放电。这样就可以为驱动器提供稳定的、电压大于V_DD的电源电压。在第一PMOS管P₁的控制电压上，本发明通过图1中的三输入或门电路确保了在第一NMOS管M₁开通前关断第一PMOS管P₁，在第一NMOS管M₁关断之后开通第一PMOS管P₁，防止了BS电压通过第一PMOS管P₁对5V电源的反冲。

零电流检测电路，检测连接芯片外部电感的输出端口SW上的电流，输出信号W经过0～5V低电平到V_SW～V_SW+5V高电平域转换电路成为高电平域的信号W_BS。W_BS信号用于对启动带电路中的第一PMOS管P₁的控制

经过调制的信号Q是指经过DC-DC转换控制器中脉宽调制(PWM)，或脉频调制(PFM)后的数字信号，通过低电平到高电平的转换电路，将0～5V的低电平逻辑信号转换成V_SW～V_SW+5V的高电平逻辑信号Q_BS，并通过驱动电路控制第一NMOS管M₁的工作与关闭。由于驱动电路的电源电压为V_SW+5V，因此可以保证在第一NMOS管M₁开启时，保证第一NMOS管M₁线性导通，导通电阻小。

零电流检测电路，检测连接芯片外部电感的输出端口SW上的电流，输出信号W经过0～5V低电平到V_SW～V_SW+5V高电平域转换电路成为高电平域的信号W_BS。W_BS信号用于对启动带电路中的第一PMOS管P₁控制。

第一NMOS管M₁的驱动信号GT，经过V_SW～V_SW+5V高电平到0～5V低电平转换电路成为低电平域控制信号，并与时钟信号OSC_soft一起通过下拉逻辑电路用于控制第二NMOS管M₂，对SW节点进行放电。时钟信号OSC_soft为最小占空比为5％，频率为1MHz的时钟信号。

启动带电路中的第一PMOS管P₁栅电压由高电平域的调制控制信号Q_BS、零电流检测信号W_BS以及功率NMOS的控制信号GT经过逻辑或后产生，这样就保证了这要这三个信号中有一个为高电平时，第一PMOS管P₁关断。

如图3所示低电压域(0～5V)到高电压域(V_SW～V_SW+5V)电平转换电路。其中MN₁、MN₂、MP₁和MP₂是低压管，MN₃、MN₄、MP₃和MP₄为高压管。电路采用差分形式，因此调制信号Q和Q_B信号都需要。信号Q接到正输入端，信号Q_B接到负输入端。当Q为“1”，Q_B为“0”，左边支路的MN₃导通，MP₃和MP₁截止，右边支路中的MN₄截止，MP₄和MP₂导通，此时MP₂漏极电压为V_BS，这样Q_BS输出高电平V_BS电压。Q为“0”，Q_B为“1”的情况则与之类似，只是因为MP₂和MP₄都截止，MP₂的漏极电压可能比V_SW高，但一定低于V_SW+V_th。因此，紧接其后的反相器中，在下拉管NMOS下面加了一个二极管，保证在反相器输入为逻辑“0”时没有漏电流。

如图4所示为高电压域(V_SW～V_SW+5V)到低电压域(0～5V)电平转换电路。如果GT为高电平，则MP_H1导通，MN_H1的漏极电位约为V_BS，V₁等于5V-V_GS约为4V多。因为V₁的高电平也比5V低一个V_GS，因此在后级的反相器中，上拉网络中要加入限流电流源，以限制反相器的静态功耗。最后用一级施密特反相得到低电压域上的逻辑信号GT_logic。

如图5所示为SW节点的下拉NMOS(第二NMOS管M₂)的栅电压控制逻辑电路。下拉NMOS管是用以给启动带电容CBS补充电荷。补充电荷时间选择在最小占空比为5％的脉冲信号OSC_soft为低电平的时候。为了确保这个下拉NMOS管和上功率管不同时导通，加入了GT_logic信号来和OSC_soft信号一起控制。

Claims (4)

1、一种采用启动带电路的功率开关管驱动电路，包括带第一NMOS管的高电压边的功率开关管、带肖特基二极管的低电压边的功率开关管，以及用于驱动所述的第一NMOS管的启动带电路，其特征在于，所述的启动带电路由第一PMOS管和第一电容(C_BS)组成，其中第一PMOS管的漏极外接驱动电压，第一PMOS管的衬极和源极均接入第一电容(C_BS)的第一极端，第一电容(C_BS)的第二极端连接第一NMOS管的源极。

2、根据权利要求1所述的功率开关管驱动电路，其特征在于，设有：

第一低-高电平转换电路，用于将经过调制的信号(Q)转换为高电平逻辑信号(Q_BS)。Q信号是一个0～5V的脉冲信号，在频率为一定的条件下，其脉宽占空比根据测量到的输出电压Vout的大小进行调制，以保持输出电压稳定在设定值，或在一定脉宽占空比条件下，其脉冲频率根据测量到的输出电压Vout的大小进行调制，以保持输出电压稳定在设定值。

驱动电路，用于将高电平逻辑信号(Q_BS)转换为驱动信号(GT)输入第一NMOS管的栅极。

3、根据权利要求2所述的功率开关管驱动电路，其特征在于，设有：

第一高-低电平转换电路，用于将所述的驱动信号(GT)转换为低电平域控制信号(GT_logic)；

下拉逻辑电路，用于将输入的时钟信号(OSC_soft)及所述的低电平域控制信号(GT_logic)转换为放电控制信号；

第二NMOS管，用于在第一NMOS管关闭情况下对第一NMOS管的源极所在的节点进行放电，第二NMOS管的栅极接入放电控制信号，第二NMOS管的源极接地，第二NMOS管的漏极与第一NMOS管的源极相连。

4、根据权利要求3所述的功率开关管驱动电路，其特征在于，设有：

串联的零电流检测电路和第二低-高电平转换电路，用于采集第一NMOS管的源极所在的节点上的电流并将其转换为高电平域的信号(W_BS)；

三输入或门电路，用于产生第一PMOS管的控制信号，三输入或门电路的输出端连接第一PMOS管的栅极，三输入或门电路三个输入信号分别来自：高电平逻辑信号(Q_BS)、驱动信号(GT)和高电平域的信号(W_BS)。

Images