CN104410300A - 同步整流驱动电路及电视机 - Google Patents

Abstract

本发明公开了一种同步整流驱动电路，该电路包括高低电平传输电路、死区时间控制电路、高、低侧驱动电路、高、低侧功率器件及同步整流输出端；高低电平传输电路输出第一高低电平信号及第二高低电平信号；死区时间控制电路根据高侧功率器件的驱动信号及同步整流输出端的信号控制关断高侧功率器件与开启低侧功率器件间第一死区时间、根据低侧功率器件的驱动信号及驱动电压信号控制关断低侧功率器件与开启高侧功率器件间第二死区时间以及输出第一控制信号至高侧驱动电路和输出第二控制信号至低侧驱动电路；高侧驱动电路根据第一控制信号输出高侧功率器件的驱动信号；低侧驱动电路根据第二控制信号输出低侧功率器件的驱动信号。本发明提高了整流效率。

Description

同步整流驱动电路及电视机

技术领域

本发明涉及电子技术领域，特别涉及一种同步整流驱动电路及电视机。

背景技术

直流输出的功率变换电路，通常需要用到具有整流功能的整流电路，而整流电路一般会用到整流二极管，而由于整流二极管本身具有较大的导通压降，从而导致整流电路的效率较低。同步整流技术就是利用功率器件MOSFET(也称MOS管)作为整流器件来代替整流二极管，由于MOS管的导通电阻很小(约几十毫欧到几百毫欧)，因此，即使电路中的电流很大，MOS管的压降也比较小，使得整流电路的功率损耗较少，从而能提高整流电路的效率。

而MOS管是电压控制型器件，其需要专门的驱动控制电路，图1是现有技术中同步整流驱动电路一实施例的模块结构示意图，如图1所示，该同步整流驱动电路包括工作电压输入端VDD1、高侧功率器件N11、低侧功率器件N12、用于输出高低电平信号的高低电平传输电路101、用于控制关断低侧功率器件N12与开启高侧功率器件N11之间的第一死区时间的第一延时电路102、用于控制关断高侧功率器件N11与开启低侧功率器件N12之间的第二死区时间的第二延时电路103、用于驱动高侧功率器件N11的高侧驱动电路104、用于驱动低侧功率器件N12的低侧驱动电路105、以及用于输出驱动电压信号至外部电感(图未示)的同步整流输出端LX1。其中，高侧功率器件N11及低侧功率器件N12均为NMOS管。具体地，高低电平传输电路101的第一输出端经第一延时电路102与高侧驱动电路104的输入端连接，高低电平传输电路101的第二输出端经第二延时电路103与低侧驱动电路105的输入端连接；高侧驱动电路104的输出端与高侧功率器件N11的栅极连接；低侧驱动电路105的输出端与低侧功率器件N12的栅极连接；高侧功率器件N11的漏极与工作电压输入端VDD1连接，高侧功率器件N11的源极分别与同步整流输出端LX1及低侧功率器件N12的漏极连接；低侧功率器件N12的源极接地；同步整流输出端LX1与外部电感连接(图未示)；第一延时电路102还与低侧功率器件N12的栅极(标号为DN1)连接；第二延时电路103还与高侧功率器件N11的栅极(标号为DP1)连接。

图1所示同步整流驱动电路的工作原理具体描述如下：当高侧功率器件N11导通、低侧功率器件N12关断时，外部电感(图未示)的电流增加；当高侧功率器件N11关断、低侧功率器件N12导通时，外部电感的电流减小，为了避免高侧功率器件N11和低侧功率器件N12两个NMOS管同时导通，在开启低侧功率器件N12之前需要先关断高侧功率器件N11，这期间需要有一个间隔时间t1(即上述第二死区时间)，同理，在开启高侧功率器件N11之前需要先关断低侧功率器件N12，这期间也需要间隔时间t2(即上述第一死区时间)，间隔时间t1和间隔时间t2就是死区时间，整流损耗主要发生在间隔时间t1内，由于间隔时间t1内，高侧功率器件N11和低侧功率器件N12两个NMOS管都处于关断状态，因此两个NMOS管和同步整流输出端LX1连接处会存在寄生电容，同步整流输出端LX1会通过该寄生电容放电而导致同步整流输出端LX1的输出电压降低。如果间隔时间t1和间隔时间t2过长(即死区时间过长)，为了维持外部电感的电流，当同步整流输出端LX1处的电压降至-0.7V左右时，低侧功率器件N12的体二极管就会导通，从而导致很大的体二极管损耗；如果死区时间过短，即当同步整流输出端LX1处的寄生电容未放完电时，低侧功率器件N12就导通了，则同步整流输出端LX1的电压会通过低侧功率器件N12继续放电，从而引起附加开关损耗，并且，此时高侧功率器件N11可能还未关断，低侧功率器件N12就已经导通，即出现两个功率器件同时导通的情况，从而可能产生很大的瞬态电流，该瞬态电流有可能会烧坏高侧功率器件N11和低侧功率器件N12。因此，设置合适的死区时间，使同步整流输出端LX1刚好放电至电压为0时，低侧功率器件N12才导通，就不会引起额外的电路损耗，该合适的死区时间即最理想的死区时间。而图1所示同步整流驱动电路中的第一延时电路102和第二延时电路103是在最坏的条件下和宽范围下都能满足高侧功率器件N11和低侧功率器件N12的导通要求(即死区时间较长)，图1所示同步整流驱动电路虽能实现高侧功率器件N11和低侧功率器件N12的交替导通，达到正常工作的目的，但是，由于图1所示同步整流驱动电路的第一延时电路102和第二延时电路103不能自适应调节(即死区时间是固定的)，因此，在不同的负载下，图1所示同步整流驱动电路的死区时间是不会变化的，从而使得电路的转换效率低；并且，图1所示同步整流驱动电路中的第一延时电路102和第二延时电路103一般都是由数字电路组成，即由各种传输门电路组成(如非门、与非门及或非门等)，由于传输门的延时较小，因此第一延时电路102和第二延时电路103需要由多个传输门进行逻辑串联组成，从而使得电路结构较复杂，电路版图面积也随之增大，进而使得电路的成本较高。

发明内容

本发明的主要目的是提供一种能自适应调节死区时间的同步整流驱动电路。

为实现上述目的，本发明提供一种同步整流驱动电路，所述同步整流驱动电路包括工作电压输入端、高低电平传输电路、死区时间控制电路、高侧驱动电路、低侧驱动电路、高侧功率器件、低侧功率器件及同步整流输出端；其中，

所述工作电压输入端，用于为所述同步整流驱动电路提供同步整流用的供电电压；

所述高低电平传输电路，用于输出第一高低电平信号及第二高低电平信号至所述死区时间控制电路；

所述死区时间控制电路，用于根据所述高侧功率器件的驱动信号及所述同步整流输出端的驱动电压信号，控制关断所述高侧功率器件与开启所述低侧功率器件之间的第一死区时间；以及根据所述低侧功率器件的驱动信号及所述驱动电压信号，控制关断所述低侧功率器件与开启所述高侧功率器件之间的第二死区时间；以及根据所述第一高低电平信号及所述第二死区时间，输出第一控制信号至所述高侧驱动电路，且根据所述第二高低电平信号及所述第一死区时间，输出第二控制信号至所述低侧驱动电路；

所述高侧驱动电路，用于根据所述第一控制信号，输出所述高侧功率器件的驱动信号，以驱动所述高侧功率器件的开关动作；

所述低侧驱动电路，用于根据所述第二控制信号，输出所述低侧功率器件的驱动信号，以驱动所述低侧功率器件的开关动作；

所述同步整流输出端，用于输出所述驱动电压信号至至外部电感。

优选地，所述死区时间控制电路包括死区时间生成电路单元和死区时间传输电路单元；其中，

所述死区时间生成电路单元，用于生成控制所述第一死区时间及所述第二死区时间的死区时间控制信号；

所述死区时间传输电路单元，用于根据所述死区时间控制信号及所述第一高低电平信号，输出所述第一控制信号至所述高侧驱动电路；以及根据所述死区时间控制信号及所述第二高低电平信号，输出所述第二控制信号至所述低侧驱动电路。

优选地，所述死区时间生成电路单元包括第一电阻、第二电阻、第三电阻、第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述死区时间传输电路单元包括第一非门、第二非门、或非门及与非门；其中，

所述第一电阻的第一端与所述同步整流输出端连接，所述第一电阻的第二端分别与所述第一NMOS管的漏极及所述高侧功率器件的控制端连接；所述第一NMOS管的栅极与所述低侧功率器件的控制端连接，所述第一NMOS管的源极与所述第二电阻的第一端连接；所述第二电阻的第二端接地；所述第三电阻的第一端与所述同步整流输出端连接，所述第三电阻的第二端与所述第二NMOS管的栅极连接；所述第二NMOS管的漏极与所述高侧功率器件的控制端连接，所述第二NMOS管的源极分别与所述或非门的第一输入端及所述第三NMOS管的漏极连接；所述第三NMOS管的源极与所述第四NMOS管的漏极连接，所述第三NMOS管的栅极与所述第四NMOS管的栅极连接；所述第四NMOS管的源极接地；所述第一非门的输入端与所述高低电平传输电路的第二输出端连接，所述第一非门的输出端与所述或非门的第二输入端连接；所述或非门的输出端与所述第二非门的输入端连接；所述第二非门的输出端分别与所述与非门的第一输入端及所述低侧驱动电路的输入端连接；所述与非门的第二输入端与所述高低电平传输电路的第一输出端连接，所述与非门的输出端与所述高侧驱动电路的输入端连接。

优选地，所述高低电平传输电路包括分压电路、反馈回路控制模块、RS触发器及时钟信号输入端；其中，

所述分压电路的输入端与所述外部电感的第二端连接；所述外部电感的第一端与所述同步整流输出端连接；所述分压电路的输出端与所述反馈回路控制模块的输入端连接；所述反馈回路控制模块的输出端与所述RS触发器的R端连接；所述RS触发器的S端与所述时钟信号输入端连接，所述RS触发器的Q端为所述高低电平传输电路的第一输出端，所述高低电平传输电路的第一输出端与所述与非门的第二输入端连接；所述RS触发器的Q非端为所述高低电平传输电路的第二输出端，所述高低电平传输电路的第二输出端与所述第一非门的输入端连接。

优选地，所述分压电路包括第四电阻及第五电阻；其中，

所述第四电阻的第一端与所述外部电感的第二端连接，所述第四电阻的第二端与所述第五电阻的第一端连接；所述第五电阻的第二端接地。

优选地，所述高侧功率器件为NMOS管。

优选地，所述高侧功率器件的漏极与所述工作电压输入端连接，所述高侧功率器件的栅极与所述高侧驱动电路的输出端连接，所述高侧功率器件的源极分别与所述低侧功率器件的电流输入端及所述同步整流输出端连接。

优选地，所述低侧功率器件为NMOS管。

优选地，所述低侧功率器件的漏极与所述高侧功率器件的源极连接，所述低侧功率器件的栅极与所述低侧驱动电路的输出端连接，所述低侧功率器件的源极接地。

此外，为实现上述目的，本发明还提供一种电视机，所述电视机包括同步整流驱动电路，所述同步整流驱动电路包括工作电压输入端、高低电平传输电路、死区时间控制电路、高侧驱动电路、低侧驱动电路、高侧功率器件、低侧功率器件及同步整流输出端；其中，

所述工作电压输入端，用于为所述同步整流驱动电路提供同步整流用的供电电压；

所述高低电平传输电路，用于输出第一高低电平信号以驱动所述高侧功率器件的开关动作，以及用于输出第二高低电平信号以驱动所述低侧功率器件的开关动作；

所述死区时间控制电路，用于根据所述高侧功率器件的驱动信号及所述同步整流输出端的驱动电压信号，控制关断所述高侧功率器件与开启所述低侧功率器件之间的第一死区时间；以及根据所述低侧功率器件的驱动信号及所述驱动电压信号，控制关断所述低侧功率器件与开启所述高侧功率器件之间的第二死区时间；

所述高侧驱动电路，用于根据所述第一高低电平信号及所述第二死区时间，输出所述高侧功率器件的驱动信号，以驱动所述高侧功率器件的开关动作；

所述低侧驱动电路，用于根据所述第二高低电平信号及所述第一死区时间，输出所述低侧功率器件的驱动信号，以驱动所述低侧功率器件的开关动作；

所述同步整流输出端，用于输出所述驱动电压信号至至外部电感；

所述高低电平传输电路的第一输出端经所述死区时间控制电路与所述高侧驱动电路的输入端连接，所述高低电平传输电路的第二输出端经所述死区时间控制电路与所述低侧驱动电路的输入端连接；所述高侧驱动电路的输出端与所述高侧功率器件的控制端连接；所述低侧驱动电路的输出端与所述低侧功率器件的控制端连接；所述高侧功率器件的电流输入端与所述工作电压输入端连接，所述高侧功率器件的电流输出端分别与所述低侧功率器件的电流输入端及所述同步整流输出端连接；所述低侧功率器件的电流输出端接地；所述死区时间控制电路还分别与所述高侧功率器件的控制端、所述低侧功率器件的控制端及所述同步整流输出端连接。

本发明提供的同步整流驱动电路，包括工作电压输入端、高低电平传输电路、死区时间控制电路、高侧驱动电路、低侧驱动电路、高侧功率器件、低侧功率器件及同步整流输出端；其中，所述工作电压输入端，用于为所述同步整流驱动电路提供同步整流用的供电电压；所述高低电平传输电路，用于输出第一高低电平信号及第二高低电平信号至所述死区时间控制电路；所述死区时间控制电路，用于根据所述高侧功率器件的驱动信号及所述同步整流输出端的驱动电压信号，控制关断所述高侧功率器件与开启所述低侧功率器件之间的第一死区时间；以及根据所述低侧功率器件的驱动信号及所述驱动电压信号，控制关断所述低侧功率器件与开启所述高侧功率器件之间的第二死区时间；以及根据所述第一高低电平信号及所述第二死区时间，输出第一控制信号至所述高侧驱动电路，且根据所述第二高低电平信号及所述第一死区时间，输出第二控制信号至所述低侧驱动电路；所述高侧驱动电路，用于根据所述第一控制信号，输出所述高侧功率器件的驱动信号，以驱动所述高侧功率器件的开关动作；所述低侧驱动电路，用于根据所述第二控制信号，输出所述低侧功率器件的驱动信号，以驱动所述低侧功率器件的开关动作；所述同步整流输出端，用于输出所述驱动电压信号至至外部电感。本发明同步整流驱动电路相对于现有技术中的同步整流驱动电路，提高了整流效率，并且，本发明同步整流驱动电路还具有电路结构简单、响应速度快及成本低的优点。

附图说明

图1是现有技术中同步整流驱动电路一实施例的模块结构示意图；

图2是本发明同步整流驱动电路一实施例的模块结构示意图；

图3本发明同步整流驱动电路一实施例的电路结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供一种同步整流驱动电路。

参照图2，图2是本发明同步整流驱动电路一实施例的模块结构示意图。

本实施例中，该同步整流驱动电路包括工作电压输入端VDD2、高低电平传输电路201、死区时间控制电路202、高侧驱动电路203、低侧驱动电路204、高侧功率器件N21、低侧功率器件N22及同步整流输出端LX2。

其中，所述高低电平传输电路201的第一输出端经所述死区时间控制电路202与所述高侧驱动电路203的输入端连接，所述高低电平传输电路201的第二输出端经所述死区时间控制电路202与所述低侧驱动电路204的输入端连接；所述高侧驱动电路203的输出端与所述高侧功率器件N21的控制端连接；所述低侧驱动电路204的输出端与所述低侧功率器件N22的控制端连接；所述高侧功率器件N21的电流输入端与所述工作电压输入端VDD2连接，所述高侧功率器件N21的电流输出端分别与所述低侧功率器件N22的电流输入端及所述同步整流输出端LX2连接；所述低侧功率器件N22的电流输出端接地；本实施例中，所述死区时间控制电路202还分别与所述高侧功率器件N21的控制端、所述低侧功率器件N22的控制端及所述同步整流输出端LX2连接。

具体地，本实施例中，所述工作电压输入端VDD2，用于为所述同步整流驱动电路提供同步整流用的供电电压；

所述高低电平传输电路201，用于输出第一高低电平信号ctr1以及第二高低电平信号ctr2至所述死区时间控制电路202；

所述死区时间控制电路202，用于根据所述高侧功率器件N21的驱动信号DP2及所述同步整流输出端LX2的驱动电压信号V2，控制关断所述高侧功率器件N21与开启所述低侧功率器件N22之间的第一死区时间；以及根据所述低侧功率器件N22的驱动信号DN2及所述同步整流输出端LX2的驱动电压信号V2，控制关断所述低侧功率器件N22与开启所述高侧功率器件N21之间的第二死区时间；以及根据所述第一高低电平信号ctr1及所述第二死区时间，输出第一控制信号CON1至所述高侧驱动电路203，且根据所述第二高低电平信号ctr2及所述第一死区时间，输出第二控制信号CON2至所述低侧驱动电路204；

所述高侧驱动电路203，用于根据所述第一控制信号CON1，输出所述驱动信号DP2，以驱动所述高侧功率器件N21的开关动作；

所述低侧驱动电路204，用于根据所述第二控制信号CON2，输出所述驱动信号DN2，以驱动所述低侧功率器件N22的开关动作；

所述同步整流输出端LX2，用于输出所述同步整流驱动电路的驱动电压信号V2至至外部电感。

本实施例同步整流驱动电路中的死区时间控制电路202，利用高侧功率器件N21的驱动信号DP2、低侧功率器件N22的驱动信号DN2以及同步整流输出端LX2的驱动电压信号V2三个信号的逻辑来确保在高侧功率器件N21关断之后低侧功率器件N22才会导通。具体地，本实施例中的所述死区时间控制电路202根据高侧功率器件N21的驱动信号DP2和同步整流输出端LX2的驱动电压信号V2来控制低侧功率器件N22的开启，以及根据低侧功率器件N22的驱动信号DN2和同步整流输出端LX2的驱动电压信号V2来控制高侧功率器件N21的开启，从而达到控制死区时间的目的。

图3是本发明同步整流驱动电路一实施例的电路结构示意图。

本实施例中，该同步整流驱动电路包括工作电压输入端VDD3、高低电平传输电路301、死区时间控制电路302、高侧驱动电路303、低侧驱动电路304、高侧功率器件N31、低侧功率器件N32及同步整流输出端LX3。本实施例中，高侧功率器件N31及低侧功率器件N32均为NMOS管。

其中，所述工作电压输入端VDD3，用于为所述同步整流驱动电路提供同步整流用的供电电压；

所述高低电平传输电路301，用于输出第一高低电平信号ctr3及第二高低电平信号ctr4至所述死区时间控制电路302；

所述死区时间控制电路302，用于根据所述高侧功率器件N31的驱动信号DP3及所述同步整流输出端LX3的驱动电压信号，控制关断所述高侧功率器件N31与开启所述低侧功率器件N32之间的第一死区时间；以及根据所述低侧功率器件N32的驱动信号DN3及所述同步整流输出端LX3的驱动电压信号，控制关断所述低侧功率器件N32与开启所述高侧功率器件N31之间的第二死区时间；以及根据所述第一高低电平信号ctr3及所述第二死区时间，输出第一控制信号至所述高侧驱动电路303，且根据所述第二高低电平信号ctr4及所述第一死区时间，输出第二控制信号至所述低侧驱动电路304；

所述高侧驱动电路303，用于根据所述第一控制信号，输出所述高侧功率器件N31的驱动信号DP3，以驱动所述高侧功率器件N31的开关动作；

所述低侧驱动电路304，用于根据所述第二控制信号，输出所述低侧功率器件N32的驱动信号DN3，以驱动所述低侧功率器件N32的开关动作；

所述同步整流输出端LX3，用于输出所述驱动电压信号至至外部电感L。

具体地，本实施例中，所述死区时间控制电路302包括死区时间生成电路单元3021和死区时间传输电路单元3022。

具体地，所述死区时间生成电路单元3021，用于生成控制所述第一死区时间及所述第二死区时间的死区时间控制信号signal；

所述死区时间传输电路单元3022，用于根据所述死区时间控制信号signal及所述第一高低电平信号ctr3，输出所述第一控制信号至所述高侧驱动电路303；以及根据所述死区时间控制信号signal及所述第二高低电平信号ctr4，输出所述第二控制信号至所述低侧驱动电路304。

其中，所述死区时间生成电路单元3021包括第一电阻R1、第二电阻R2、第三电阻R3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4；所述死区时间传输电路单元3022包括第一非门A、第二非门B、或非门C及与非门D。

具体地，所述第一电阻R1的第一端与所述同步整流输出端LX3连接，所述第一电阻R1的第二端分别与所述第一NMOS管N1的漏极及所述高侧功率器件N31的控制端连接；所述第一NMOS管N1的栅极与所述低侧功率器件N32的控制端连接，所述第一NMOS管N1的源极与所述第二电阻R2的第一端连接；所述第二电阻R2的第二端接地；所述第三电阻R3的第一端与所述同步整流输出端LX3连接，所述第三电阻R3的第二端与所述第二NMOS管N2的栅极连接；所述第二NMOS管N2的漏极与所述高侧功率器件N31的控制端连接，所述第二NMOS管N2的源极分别与所述或非门C的第一输入端及所述第三NMOS管N3的漏极连接；所述第三NMOS管N3的源极与所述第四NMOS管N4的漏极连接，所述第三NMOS管N3的栅极与所述第四NMOS管N4的栅极连接；所述第四NMOS管N4的源极接地；所述第一非门A的输入端与所述高低电平传输电路301的第二输出端连接，所述第一非门A的输出端与所述或非门C的第二输入端连接；所述或非门C的输出端与所述第二非门B的输入端连接；所述第二非门B的输出端分别与所述与非门D的第一输入端及所述低侧驱动电路304的输入端连接；所述与非门D的第二输入端与所述高低电平传输电路301的第一输出端连接，所述与非门D的输出端与所述高侧驱动电路303的输入端连接；所述高侧驱动电路303的输出端与所述高侧功率器件N31的栅极连接，所述低侧驱动电路304的输出端与所述低侧功率器件N32的栅极连接；所述高侧功率器件N31的漏极与所述工作电压输入端VDD3连接，所述高侧功率器件N31的源极分别与所述低侧功率器件N32的漏极及所述同步整流输出端LX3连接；所述低侧功率器件N32的源极接地；

本实施例中，所述高低电平传输电路301包括分压电路3011、反馈回路控制模块3012、RS触发器3013及时钟信号输入端CLK。其中，所述分压电路3011的输入端与所述外部电感L的第二端连接；所述外部电感L的第一端与所述同步整流输出端LX3连接；所述分压电路3011的输出端与所述反馈回路控制模块3012的输入端连接；所述反馈回路控制模块3012的输出端与所述RS触发器3013的R端连接；所述RS触发器3013的S端与所述时钟信号输入端CLK连接，所述RS触发器3013的Q端为所述高低电平传输电路301的第一输出端，所述高低电平传输电路301的第一输出端与所述与非门D的第二输入端连接；所述RS触发器3013的Q非端为所述高低电平传输电路301的第二输出端，所述高低电平传输电路301的第二输出端与所述第一非门A的输入端连接；

本实施例中，所述分压电路3011包括第四电阻R4及第五电阻R5。其中，所述第四电阻R4的第一端与所述外部电感L的第二端连接，所述第四电阻R4的第二端与所述第五电阻R5的第一端连接；所述第五电阻R5的第二端接地。

本实施例同步整流驱动电路的工作原理具体描述如下：当所述同步整流驱动电路正常工作时，外部电感L开始充电，此时高侧功率器件N31的驱动信号DP3为高电平，低侧功率器件N32的驱动信号DN3为低电平，同步整流输出端LX3的驱动电压信号为高电平，那么此时的第二NMOS管N2开启，从而死区时间控制信号signal为高电平。外部电感L处于充电阶段时，同步整流输出端LX3经由第四电阻R4和第五电阻R5分压后的FB信号同样会上升，当FB信号上升到一定值后，这时，FB信号通过反馈回路控制模块3012来控制RS触发器3013，使得RS触发器3013的Q端输出低电平，Q非端输出高电平，此时高侧功率器件N31的驱动信号DP3由高电平变为低电平，从而使得高侧功率器件N31关断，但是，此时低侧功率器件N32的驱动信号DN3仍为低电平，此时，死区时间控制信号signal随着低侧功率器件N32的驱动信号DP3的下降而变低，从而使得Signal2信号为低电平，进而使得低侧功率器件N32的驱动信号DN3从低电平变为高电平，从而使得低侧功率器件N32管开启，进而使得同步整流输出端LX3为低电平，外部电感L进入放电阶段，这时FB信号也会随着电感的放电而下降，当FB信号下降到一定值后，当时钟信号输入端CLK的时钟信号再次进入RS触发器3013的S端时，RS触发器3013的Q端输出高电平，Q非端输出低电平，此时，低侧功率器件N32的驱动信号DN3从高电平变为低电平，从而使得低侧功率器件N32管关断，进而使得第一NMOS管N1关闭，从而此时的驱动信号DP3不再被第一电阻R1和第二电阻R2这一通路电压所限制，同时，RS触发器3013的Q端输出高电平，signal2信号为高电平，因此，驱动信号DP3由低电平变为高电平，从而使得高侧功率器件N31管开启，进而重新进入到给外部电感L的充电阶段。本实施例中，所述高侧驱动电路303和所述低侧驱动电路302为现有驱动部件，所述高侧驱动电路303和所述低侧驱动电路302除了起驱动的作用外，还起到使信号反相的作用。

本实施例同步整流驱动电路，当外部电感L处于放电阶段时，高侧功率器件N31的驱动信号DP3从高电平变为低电平，且当同步整流输出端LX3的电压降低到一定值后，所述死区时间控制电路302中的死区时间生成电路单元3021会生成一个死区时间控制信号signal至所述死区时间传输电路单元3022，而后，所述死区时间传输电路单元3022根据所述死区时间控制信号s ignal及所述第二高低电平信号ctr4，输出所述第二控制信号(本实施例中，所述第二控制信号为第二非门B的输出端信号)至所述低侧驱动电路304，以控制所述低侧功率器件N32的开启，即此时的驱动信号DN3从低电平变为了高电平，且此时所述死区时间控制电路302控制驱动信号DP3保持为低电平(即此时所述死区时间控制电路302中的所述死区时间传输电路单元3022所输出的第一控制信号为高电平，也即对应所述与非门D的输出端信号为高电平)，防止高侧功率器件N31开启(即防止了高侧功率器件N31和低侧功率器件N32同时导通的现象)；外部电感L充电阶段前端的逻辑信号在控制低侧功率器件N32关断的同时，会控制高侧功率器件N31开启，而此时只要驱动信号DN3仍然为高电平，就会使得高侧功率器件无法开启，当驱动信号DN3变为低电平，使低侧功率器件N32关断后，这时的驱动信号DP3由低电平变为高电平，从而使得高侧功率器件N31开启，使得本实施例同步整流驱动电路进入到外部电感L的充电模式，当高侧功率器件N31的驱动信号DP3再次从高电平变为低电平时，本实施例同步整流驱动电路进入到下一个充放电循环。

本实施例同步整流驱动电路中的死区时间控制电路302，利用高侧功率器件N31的驱动信号DP3、低侧功率器件N32的驱动信号DN3以及同步整流输出端LX3的驱动电压信号这三个信号的逻辑来确保在高侧功率器件N31关断之后低侧功率器件N32才会导通。具体地，本实施例中的所述死区时间控制电路302根据高侧功率器件N31的驱动信号DP3和同步整流输出端LX3的驱动电压信号来控制低侧功率器件N32的开启，以及根据低侧功率器件N32的驱动信号DN3和同步整流输出端LX3的驱动电压信号来控制高侧功率器件N31的开启，从而达到控制死区时间的目的。

本实施例同步整流驱动电路的死区时间不再固定不变，其能够根据高侧功率器件的驱动信号及同步整流输出端的驱动电压信号，控制关断高侧功率器件与开启低侧功率器件之间的第一死区时间，以及能够根据低侧功率器件的驱动信号及同步整流输出端的驱动电压信号，控制关断低侧功率器件与开启高侧功率器件之间的第二死区时间，即本实施例同步整流驱动电路能够根据负载轻重情况产生自适应的死区时间，因此，本实施例同步整流驱动电路相对于现有技术中的同步整流驱动电路，提高了整流效率；并且，本实施例同步整流驱动电路还具有电路结构简单、响应速度快及成本低的优点。

本发明还提供一种电视机，该电视机包括同步整流驱动电路，该同步整流驱动电路的电路结构及其工作原理可参照上述实施例，在此不再赘述。理所应当地，由于本实施例的电视机采用了上述同步整流驱动电路的技术方案，因此该电视机具有上述同步整流驱动电路所有的有益效果。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种同步整流驱动电路，其特征在于，包括工作电压输入端、高低电平传输电路、死区时间控制电路、高侧驱动电路、低侧驱动电路、高侧功率器件、低侧功率器件及同步整流输出端；其中，

所述工作电压输入端，用于为所述同步整流驱动电路提供同步整流用的供电电压；

所述高低电平传输电路，用于输出第一高低电平信号及第二高低电平信号至所述死区时间控制电路；

所述死区时间控制电路，用于根据所述高侧功率器件的驱动信号及所述同步整流输出端的驱动电压信号，控制关断所述高侧功率器件与开启所述低侧功率器件之间的第一死区时间；以及根据所述低侧功率器件的驱动信号及所述驱动电压信号，控制关断所述低侧功率器件与开启所述高侧功率器件之间的第二死区时间；以及根据所述第一高低电平信号及所述第二死区时间，输出第一控制信号至所述高侧驱动电路，且根据所述第二高低电平信号及所述第一死区时间，输出第二控制信号至所述低侧驱动电路；

所述高侧驱动电路，用于根据所述第一控制信号，输出所述高侧功率器件的驱动信号，以驱动所述高侧功率器件的开关动作；

所述低侧驱动电路，用于根据所述第二控制信号，输出所述低侧功率器件的驱动信号，以驱动所述低侧功率器件的开关动作；

所述同步整流输出端，用于输出所述驱动电压信号至至外部电感。

2.如权利要求1所述的同步整流驱动电路，其特征在于，所述死区时间控制电路包括死区时间生成电路单元和死区时间传输电路单元；其中，

所述死区时间生成电路单元，用于生成控制所述第一死区时间及所述第二死区时间的死区时间控制信号；

所述死区时间传输电路单元，用于根据所述死区时间控制信号及所述第一高低电平信号，输出所述第一控制信号至所述高侧驱动电路；以及根据所述死区时间控制信号及所述第二高低电平信号，输出所述第二控制信号至所述低侧驱动电路。

3.如权利要求2所述的同步整流驱动电路，其特征在于，所述死区时间生成电路单元包括第一电阻、第二电阻、第三电阻、第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述死区时间传输电路单元包括第一非门、第二非门、或非门及与非门；其中，

所述第一电阻的第一端与所述同步整流输出端连接，所述第一电阻的第二端分别与所述第一NMOS管的漏极及所述高侧功率器件的控制端连接；所述第一NMOS管的栅极与所述低侧功率器件的控制端连接，所述第一NMOS管的源极与所述第二电阻的第一端连接；所述第二电阻的第二端接地；所述第三电阻的第一端与所述同步整流输出端连接，所述第三电阻的第二端与所述第二NMOS管的栅极连接；所述第二NMOS管的漏极与所述高侧功率器件的控制端连接，所述第二NMOS管的源极分别与所述或非门的第一输入端及所述第三NMOS管的漏极连接；所述第三NMOS管的源极与所述第四NMOS管的漏极连接，所述第三NMOS管的栅极与所述第四NMOS管的栅极连接；所述第四NMOS管的源极接地；所述第一非门的输入端与所述高低电平传输电路的第二输出端连接，所述第一非门的输出端与所述或非门的第二输入端连接；所述或非门的输出端与所述第二非门的输入端连接；所述第二非门的输出端分别与所述与非门的第一输入端及所述低侧驱动电路的输入端连接；所述与非门的第二输入端与所述高低电平传输电路的第一输出端连接，所述与非门的输出端与所述高侧驱动电路的输入端连接。

4.如权利要求3所述的同步整流驱动电路，其特征在于，所述高低电平传输电路包括分压电路、反馈回路控制模块、RS触发器及时钟信号输入端；其中，

所述分压电路的输入端与所述外部电感的第二端连接；所述外部电感的第一端与所述同步整流输出端连接；所述分压电路的输出端与所述反馈回路控制模块的输入端连接；所述反馈回路控制模块的输出端与所述RS触发器的R端连接；所述RS触发器的S端与所述时钟信号输入端连接，所述RS触发器的Q端为所述高低电平传输电路的第一输出端，所述高低电平传输电路的第一输出端与所述与非门的第二输入端连接；所述RS触发器的Q非端为所述高低电平传输电路的第二输出端，所述高低电平传输电路的第二输出端与所述第一非门的输入端连接。

5.如权利要求4所述的同步整流驱动电路，其特征在于，所述分压电路包括第四电阻及第五电阻；其中，

所述第四电阻的第一端与所述外部电感的第二端连接，所述第四电阻的第二端与所述第五电阻的第一端连接；所述第五电阻的第二端接地。

6.如权利要求1所述的同步整流驱动电路，其特征在于，所述高侧功率器件为NMOS管。

7.如权利要求6所述的同步整流驱动电路，其特征在于，所述高侧功率器件的漏极与所述工作电压输入端连接，所述高侧功率器件的栅极与所述高侧驱动电路的输出端连接，所述高侧功率器件的源极分别与所述低侧功率器件的电流输入端及所述同步整流输出端连接。

8.如权利要求7所述的同步整流驱动电路，其特征在于，所述低侧功率器件为NMOS管。

9.如权利要求8所述的同步整流驱动电路，其特征在于，所述低侧功率器件的漏极与所述高侧功率器件的源极连接，所述低侧功率器件的栅极与所述低侧驱动电路的输出端连接，所述低侧功率器件的源极接地。

10.一种电视机，其特征在于，包括权利要求1至9中任一项所述的同步整流驱动电路。