CN101944845A - 死区时间自适应控制的开关级电路 - Google Patents

Abstract

一种用于降低带有同步整流的开关电源转换器中开关损耗的死区时间自适应控制开关级电路，所述电路通过改变开关级高边控制管与低边同步整流管开启之间的死区时间，使开关电源开关损耗最小化。所述电路包括高边控制管和低边同步整流管，由外部控制信号控制高边控制管和低边同步整流管的开启和关断，并在开关节点上输出设定占空比波形，所述开关级电路还包括：采样电路部分，用于感测由于死区时间引起同步整流管的体二极管导通时间，并将信号转换成为采样电容的电压值；调节电路部分，用于对第一电路部分采样的电压值进行缓冲和调制，并通过控制可调的延迟单元，自适应调节此后工作周期的死区时间。本发明具有结构简单、性能良好、适用范围广泛等优点。

Description

死区时间自适应控制的开关级电路

技术领域

本发明涉及自适应死区时间控制的开关级电路，更具体地涉及用于减少带有同步整流的开关电源转换器中开关损耗，提高电源转换效率的死区时间自适应控制的开关级电路。

背景技术

开关电源转换器中，同步整流器尽管控制相对复杂，但可用于降低开关损耗。在带有同步整流器的开关电源转换电路中，造成功率损耗的主要因素之一是高边控制晶体管与低边同步整流管的死区时间不佳。

图1示出了典型的带有同步整流器的降压开关电源转换电路100。所述电路100包括功率开关级，该开关级具有在开关节点处耦合的高边控制功率管10和低边同步整流管11。所述开关级接收输入直流电压Vin，并在输出节点处提供可控的输出直流电压Vout。所述电路100具有控制开关电源转换的调制器12、与所述开关级串联的滤波网络13、连接于输出节点的负载14、以及提供死区时间的延迟单元15，确认连接于所述开关节点为LX、高边控制功率管10的栅信号Pg、低边同步整流管11的栅信号Ng。

所述高边控制管10和低边同步整流管11通常采用以下调制方式控制开关，当整流管11关闭时，控制管10在一段给定时间内处于开启状态，当控制管10关闭后，整流管11处于开启状态。必须谨防控制管10和整流管11的同时开启，这将会造成由功率级高边管到低边管的电流溃通。因此需要在控制管10和整流管11的关断/导通之间提供某一死区时间DT。

死区时间DT限制了控制管10和整流管11不能同时导通，受滤波网络影响。对于较长的死区时间，会使开关节点LX出现负电压，如图2中所示，这将导致整流管11体二极管导通，引入损耗；如图3中所示，对于较短的死区时间，开关节点LX的电压值未下降到零电压时整流管11开启，使整流管11产生正向导通电流。死区时间过长和过短都不利于电源转换效率，最佳死区时间为功率控制管10的关断时间、整流管11的开启时间与节点LX处寄生电容的放电时间Ta之和，记为最优时间T_opt。

特别地，在电源转换输出负载变化范围很大，或者功率管10和11尺寸动态变化等应用下，节点LX处寄生电容放电时间Ta变化较大，引起最优时间T_opt跟随变化。对于固定的死区时间控制，会导致死区时间过长或者过短，引起整流管11的体二极管导通或者所述的低边同步整流管正向导通。更好的设计是控制死区时间随最优时间T_opt的改变动态调整，从而使电源具有更高的转换效率。

发明内容

本发明的一个目的在于提供一种死区时间自适应控制的开关级电路，具有优化的死区时间，以减小开关电源转换器中低边同步整流管的体二极管导通时间和低边同步整流管的正向导通时间，提高开关电源转换效率。本发明的更进一步目的在于避免特定检测电路，自适应负载、功率管尺寸等影响死区时间的因素，可应用于各种控制方式的开关电源转换电路中。

本发明采用如下技术方案：

本发明包含开关电源转换器的功率开关管和同步整流管；连接到开关节点的采样管；收集采样信号的采样电容；对采样电容进行充放电的充电电流和放电电流；用于缓冲和保持采样电压、对采样电压进行一定处理的调节电路；用于收集缓冲和调节后的的采样电压的保持电容；将保持电容电压转换成延迟单元的控制信号的转换电路；以及提供死区时间的控制可调延迟单元。

具体地，本发明通过检测开关电源转换器中低边整流管的体二极管导通时间，反映在采样电容的电压值，并对采样电压进行缓冲和保持，作用于控制可调的延迟单元，决定以后的死区时间，从而实现自适应的死区时间。

本发明的优点及显著效果

本发明可动态调节死区时间，减少或消除任何类型的整流器、功率设备的高边晶体管和低边晶体管的直通损耗、体二极管导通损耗，实现最佳死区时间以降低功率损耗。自适应的死区时间控制电路在很多方面优于目前常用的死区时间控制电路：

1、自适应速度较快，检测到死区时间不佳后第二个工作周期即可对死区时间进行调整，并在3～4个周期后调整到设置的最佳值。

2、自适应控制精度高，由于避免了对影响最佳死区时间因素的间接检测，直接通过体二极管导通时间调整死区时间，使电路在各种工作环境、制造工艺下都可以保证较高精度。

3、本发明结构简单，具有很小的功耗、版图面积和控制复杂程度等优点，以低成本实现自适应死区时间控制。

4、使用场合广泛，本发明检测同步整流管体二极管导通时间，不需要对具体控制方式的开关转化器进行设计调整，可适用于任何带有同步整流管的开关转换器。

附图说明

图1是带有同步整流的开关电源转换器开关级电路结构图；

图2是调节图1中的开关级MOS管在调制过程中的死区时间控制，以及由于死区时间过长导致低边同步整流管体二极管导通，使LX节点电压为负的信号图形；

图3是调节图1中的开关级MOS管在调制过程中的死区时间控制，以及由于死区时间过短导致高边功率管与低边同步整流管电流溃通，使LX节点电压突降的信号图形；

图4是本发明的原理图，通过采样电路检测开关节点LX出现负压的时间，改变采样电压，通过调节电路的缓冲和调节，改变受控延迟单元产生自适应的死区时间；

图5是连接到开关节点LX的采样电路原理图；

图6是在开关电源转换周期中采样电路工作的时序图；

图7是缓冲和调节采样电压的调节电路以及受控延迟单元原理图；

图8是在开关电源转换周期中调节电路以及受控延迟单元工作的时序图；

图9是采样电路的具体实施例；

图10是采样电路中产生K_dch信号的具体实施例；

图11是调节电路和受控延迟单元的具体实施例；

图12是调节电路中产生K_buf信号的具体实施例；

图13是上述实施例的具体实现时序图。

具体实施方式

图1示了具有同步整流NMOS管11的开关级电路100，调制信号控制高边PMOS管10，信号被确认为Pg；同时经过延迟控制电路15延迟一定时间到低边NMOS管，信号被确认为Ng，图2显示了信号Pg和Ng的波形。所述高边PMOS管和低边NMOS管在开关节点LX处连接。

图2示出了与开关节点处的电压LX的波形，以及其与信号Pg和信号Ng延迟时间的关系。其中Ta时间表征了由于高边PMOS管关断时间、节点LX处的寄生电容和输出电流共同决定的LX节点电压下降时间，Tb时间表征了由于死区时间过长导致低边NMOS管11的体二极管导通，使LX节点电压值为一个负的PN结压降。

图3示出了由于死区时间过短，LX节点在未下降至低电压时，低边同步整流管导通，导致低边同步整流管的正向导通。对于特殊应用如输出电流变化较大，或高低边MOS管Mp尺寸动态调整或工作温度变化的应用场合，所述T_opt时间在一定范围内变化，如果采用固定死区时间，将会引起开关级MOS管的体二极管导通，或低边同步整流管的正向导通，使开关级的导通损耗变大。

图4示出了死区时间自适应控制的开关级电路110原理图，由高边控制管10和低边整流管11组成开关电源的功率级开关，开关节点为LX；死区时间自适应的控制原理如下：

通过连接在开关节点LX的采样电路16检测低边同步整流管的体二极管导通，控制采样电容的充放电，通过调节电路17将采样电容的电压值进行缓冲和一定调节，缓冲后的电压信号保持在保持电容上，电压值决定控制可调延迟单元15的下一个周期死区时间，从而实现死区时间的自适应调整。

图5示出了采样电路16的原理图以及连接关系。图中采样管161源极连接在所述节点LX上，栅极接地，漏极连接负载并作为采样的输出信号。当LX节点出现负电压时所述整流管11体二极管导通，采样管161导通并使信号K_ch变低，使开关162导通对采样电容164进行充电，充电电流为I1。图中电流漏I2为放电回路，控制电流漏I2在开关电源每个工作周期导通固定的时间，对采样电容泄放固定电荷。

图6示出了采样电路16工作的时序图，在开关电源正常工作周期中，死区时间设置较长以防止低边同步整流管出现正向电流，因此会在控制管10关断之后、整流管11开启之前，由于整流管11体二极管到体导通在LX节点出现负电压，持续T_b时间，此时开关162导通，采样管164充电；充电结束后控制开关162关断，通过电流漏I2对采样电容164进行放电，放电量为Q_dch。采样电容电压值V_smp在一个工作周期后电压变化量为：

${\mathrm{\ΔV}}_{\mathrm{smp}}=\frac{I_{\mathrm{ch}}\·T_b-Q_{\mathrm{dch}}}{C_{\mathrm{smp}}}=A\·{\mathrm{\ΔT}}_b$

其中A为采样系数，与采样电容容值、采样电路的充放电电流有关，图6示出了采样电容电压值V_smp的变化。

图7示出了调节电路17和控制延迟单元15的原理图以及连接关系，图中采样电容164的电压值经过缓冲器171，被复制和保持在保持电容173，如图8所示，记保持电容的电压值信号为V_dey。缓冲器17还包含一个调节转换器172，将电压值V_dey转换成控制延迟单元延迟时间的信号S_dey，设置转换比例为：

ΔS_dey＝B·ΔV_dey＝A·B·ΔT_b

其中B为转换系数。图7中示出了典型的电流控制延迟单元15，通过调节电路17产生的控制信号S_dey对延迟单元充电，延迟单元输出信号与输入信号的延迟时间取决于充电信号的大小，一般地：

$\mathrm{DT}=\frac{C}{S_{\mathrm{dey}}}$

其中C为延迟系数，延迟时间DT与控制信号成反比，由于控制信号S_dey变化，死区时间改变量：

$\mathrm{\ΔDT}=\frac{C}{S_{\mathrm{dey}}+{\mathrm{\ΔS}}_{\mathrm{dey}}}-\frac{C}{S_{\mathrm{dey}}}=\frac{C\·{\mathrm{\ΔS}}_{\mathrm{dey}}}{S_{\mathrm{dey}}(S_{\mathrm{dey}}+{\mathrm{\ΔS}}_{\mathrm{dey}})}$

由于S_dey＞＞ΔS_dey，且S_dey在较少的周期内可认为是固定值，因此死区时间改变量与控制信号S_dey的关系近似为：

ΔDT＝-C′·ΔS_dey

其中C’近似为常数，图8中示出了由于充电电流增大，延迟单元延迟时间由DT₁减小为DT₂，即充电电流与下周期的死区时间成反比例关系。

综上，由于开关电源转换器由于某种原因，体二极管导通时间改变了ΔTb，采样电容的电压值将变化经过所述的自适应死区时间控制，下一工作周期死区时间将改变：

ΔDT＝-ABC′·ΔT_b

调整系数ABC’的乘积为合适值，即可根据电源转换器工作情况自适应地调整死区时间。典型地设置ABC’的乘积为1/2，即在体二极管导通时间改变ΔTb，下一个周期，死区时间将跟随体二极管导通时间的改变减少-1/2ΔTb，经过3、4个周期后，死区时间DT逐渐逼近所述最优时间Topt。

实施例

图9示出了自适应死区时间控制的一个实施例，采样电路采用图中虚线框16为所示的结构。其中栅极接地的NMOS管161源极接入所述节点LX，作为采样管，漏端接二极管连接的PMOS管165，作为采样管的负载；PMOS管166和167的栅极接固定电位的偏置电压V_bias，167的漏电流作为采样充电电流源，166的漏电流经过NMOS电流镜后，提供采样放电电流源；开关管162为充电开关，当开关节点LX出现负电压使采样管161导通时，采样充电开关162使能K_ch有效，对采样电容164进行充电，充电结束后开关管163的使能K_dch信号有效固定时间，此时放电回路通过放电电流源I2对采样电容164进行每周期的固定电荷放电；采样电容164一端接地，另一端接在开关162和开关163的连结节点。

图10示出了产生放电开关管163的使能信号的一个实施例，采样充电开关162使能K_ch经过一个脉冲产生电路，使K_dch信号有效，并持续两个延迟单元时长。

图11中虚线框17为所述的调节电路。其中放大器1711连接成单位增益缓冲器，将采样电容164的电压值Vsmp保持在电容173上；开关1712受外部信号K_buf控制，打开时使保持电容173更新采样信息，断开时保持电容173电压值保持不变；所述的调节电路172采用电阻1721和NMOS管1722组成的源极负反馈的共源放大器，作用是将保持电容173的电压值V_dey转换成电流控制的延迟单元15的延迟电流S_dey。

图11示出了受控延迟单元的实施例，其中反相器延迟链156为延迟通路，输入信号为所述第二外部控制信号N_g，p，输出为同步整流管11的控制信号N_g。PMOS管152～155的栅极接PMOS管151的漏极构成电流镜，152～155源极接电源，漏极作为反相器延迟链的充电电流端，电流镜输入电流为调节电路部分的输出信号，把所述的延迟电流I_dey复制为反相器延迟链的充电电流，以控制延迟单元的延迟时间。

图12示出了一种产生缓冲开关信号K_buf的电路，时钟信号CLK经过脉冲产生电路，产生用于调节电路中控制保持电容复制采样电压的缓冲开关信号K_buf。

图13示出了充电开关信号K_ch、放电开关信号K_dch、缓冲开关信号K_buf的时序图，以及采样电容164和保持电容173的电压时序图。

调整电路中电容值、电压/电流转换系数等参数，可实现所述的系数ABC’的乘积为1/2，死区时间将随着整流管的体二极管导通时间调整，始终保持设定的体二极管导通时间，实现自适应的死区时间控制，使死区时间跟随开关电源转换器的开关损耗大大减小。

尽管本发明结合特定实施方案进行描述，但许多其它的变化和改进以及其它的使用对于本领域技术人员来说是显而易见的，因此本发明并不局限于此处特定公开的内容。

Claims (7)

1.一种死区时间自适应控制的开关级电路，包括：高边控制管(10)和低边同步整流管(11)，高边控制管(10)的源端接输入电压，低边同步整流管(11)的源端接地，高边控制管(10)的漏端与低边同步整流管(11)的漏端连接并构成开关节点(LX)，高边控制管(10)的栅端作为高边控制管(10)的受控端，用于第一外部控制信号(P_g)的输入，低边同步整流管(11)的栅端作为低边同步整流管(11)的受控端，控制高边控制管(10)和低边同步整流管(11)的导通和关断，可以在节点(LX)产生占空比可控的波形，通过外部滤波网络(13)在负载(14)上产生所需输出电压，其特征在于，所述开关级电路还包括用于调整高边控制管(10)与低边同步整流管(11)之间死区时间的控制模块，所述死区时间的控制模块包括用于在节点(LX)上检测当前死区时间的采样电路(16)、用于对由采样电路(16)采集得到的采样电压进行缓冲和转换的调节电路(17)及设有外部控制输入端的受控延迟单元(15)且所述的受控延迟单元(15)用于延迟第二外部控制信号(N_g，p)，并将延迟后的第二外部控制信号作为低边同步整流管(11)受控端的控制信号(N_g)。

2.根据权利要求1所述的死区时间自适应控制的开关级电路，其特征在于，采样电路(16)由采样管(161)、采样输出负载(165)、采样充电开关(162)、采样充电电流源(I1)、采样放电电流源(I2)以及采样电容(164)组成，采样管(161)的栅端接地，源端接所述开关节点(LX)，漏端接采样输出负载(165)并作为采样管(161)的输出连接采样充电开关(162)的使能端，当节点(LX)由于死区时间过长出现负电压时采样管(161)漏端输出采样信号，打开采样充电开关(162)，采样充电开关(162)连接在充电电流源(I1)与采样电容(164)的一端之间，对采样电容(164)进行充电，采样电容(164)的另一端接地，同时采样电容(164)的一端连接放电电流源(I2)，用于对采样电容(164)进行每周期固定电荷放电，所述采样电容(164)的一端同时作为所述采样电路(16)的采样信号(V_smp)输出端。

3.根据权利要求2所述的死区时间自适应控制的开关级电路，其特征在于，调节电路(17)由缓冲电路(171)、保持电容(173)和转换电路(172)组成，缓冲电路(171)的输入端连接所述采样电路(16)的采样信号(V_smp)输出端，缓冲电路(171)的输出端连接保持电容(173)的一端，用于将缓冲后-的采样信号(V_smp)保持在保持电容(173)上并产生采样保持信号(V_dey)，保持电容(173)的另一端接地，转换电路(172)的输入端与所述保持电容(173)的一端连接，用于将保持信号(V_dey)进行放大、电流-电压转换或模数转换处理，转换电路(172)的输出端作为调节电路(17)的输出端，输出调节后的延迟控制信号(S_dey)并用于控制下功率级一个开关周期的死区延迟时间。

4.根据权利要求3所述的死区时间自适应控制的开关级电路，其特征在于，受控延迟电路(15)的输入端用于第二外部控制信号(N_g，p)的输入，受控延迟电路(15)的输出端接所述低边同步整流管(11)的受控端提供控制信号(N_g)，受控延迟电路(15)的外部控制输入端接所述调节电路(17)的输出端。

5.根据权利要求2所述的死区时间自适应控制的开关级电路，其特征在于，所述采样管(161)采用NMOS采样管，NMOS采样管(161)栅端接地，源端连接在所述节点(LX)，所述采样输出负载(165)采用二极管方式连接的PMOS管，与NMOS采样管(161)漏端连接，NMOS采样管(161)的漏端同时作为采样输出，控制充电开关(163)的使能信号(K_ch)，充电电流源(I1)和放电电流源(I2)通过外部偏置电压(V_bias)产生，外部偏置电压(V_bias)连接PMOS管(167)、(166)的栅端，PMOS管(167)、(166)的源端接电源，由PMOS管(167)漏电流作为所述充电电流源(I1)，PMOS管(166)的漏端连接由NMOS管(167)、(168)组成的电流镜，镜像复制PMOS管(166)的漏电流，所述电流镜的输出电流作为所述放电电流源(I2)，采样电容(164)每周期固定电荷放电采用在放电电流源(I2)与采样电容(164)之间加入NMOS开关管作为放电开关(163)，放电开关(163)的使能产生电路采用由延迟单元和与非门组成的脉冲产生电路(166)，在所述充电使能信号(K_ch)关断后所述脉冲产生电路(166)产生固定时间的脉冲信号(K_dch)，控制放电开关(163)对采样电容固定电荷放电。

6.根据权利要求3、4所述的死区时间自适应控制的开关级电路，其特征在于，所述缓冲电路(171)采用一个放大器(1711)和一个保持开关管(1712)组成，所述放大器(1711)的正向端作为缓冲电路(171)的输入端，所述放大器(1711)的反向端与所述缓冲电路(171)的输出端连接，保持开关管(1712)的一端与放大器(1711)的输出端连接，保持开关管(1712)的另一端作为缓冲电路(171)的输出端，保持开关管(1712)受控端接受使能信号(K_buf)，控制保持电容(173)的电压值进行保持/更新，使能信号(K_buf)由延迟单元和与非门组成的脉冲产生电路(177)产生，脉冲产生电路的输入端连接外部时钟；所述转换电路(172)采用NMOS管(1721)和电阻(1722)组成的带源极负反馈的共源放大器结构，NMOS管(1721)的栅端作为转换电路(172)的输入端并与保持电容(173)连接，电阻(1722)连接在NMOS管(1721)的源端与地之间，NMOS管(1721)的漏端作为转换电路(172)的输出端，输出信号(S_dey)。

7.根据权利要求3、4所述的死区时间自适应控制的开关级电路，其特征在于，所述受控延迟电路(15)采用充电电流可变反相器延迟链(156)结构，反相器延迟链(156)的输入端接收第二外部控制信号(N_g，p)，反相器延迟链(156)的输出端产生所述低边同步整流管(11)的控制信号(N_g)，反相器延迟链(156)的受控延迟采用由PMOS管(151)～(155)组成的电流镜结构，PMOS管(151)的栅端与漏端连接同时作为电流镜的输入端，接收所述缓冲电路(17)的输出信号(S_dey)，PMOS管(152)～(155)的栅端与PMOS管(151)的栅端连接，漏端作为电流镜的输出端，连接所述反相器延迟链(156)中高边PMOS管的源端，电流镜输出电流大小决定反相器延迟链(156)的延迟时间。

Images