CN103701321A - 一种快速瞬态响应buck同步整流DC-DC变换器 - Google Patents

Abstract

一种快速瞬态响应buck同步整流DC-DC变换器，幅度受输入电压Vin控制的锯齿波发生电路的一个输出连接占空比信号产生电路，另一个输出端连接保持电路，占空比信号产生电路的输出连接功率管驱动电路，功率管驱动电路的输出连接功率管电路，功率管电路的输出连接输出滤波网络和电流采样电路，输出滤波网络的一个输出连接电流采样保持电路，另一个输出连接分压网络，电流采样电路的输出连接保持电路，分压网络的输出连接输出电压误差放大器电路，输出电压误差放大器电路及保持电路的输出分别连接误差放大电路，误差放大电路的输出连接占空比信号产生电路。

Description

一种快速瞬态响应buck同步整流DC-DC变换器

技术领域

本发明涉及开关电源，尤其涉及一种快速瞬态响应buck同步整流DC-DC变换器。

背景技术

目前，无论是CPU、DSP或者SOC等处理器，还是其他数字集成电路，其对供电电压响应速度的要求越来越高。供电电压的响应速度取决于开关电源的开关频率和电源环路的设计。在开关频率方面随着半导体工艺的提高，开关电源的开关频率越来越来越高，市面上可以买到的高速DC-DC变换器的开关频率已经可以达到2MHz以上。而在环路的设计方面同样的开关频率下，为了提高瞬态响应的速度，人们大多采用峰值电流模式（PCM）的开关电源。采用峰值电流模式的开关电源在没有谐波补偿的情况下，提高输出电压和输入电压的比会产生次谐波震荡，这限制了开关电源的设计。如果我们加入比较大的谐波补偿，那么环路响应的速度会下降。所以快速瞬态响应buck同步整流DC-DC变换器是一个飞速发展的热点。

SOC、CPU等处理器的电源，由于工作频率较高，工作模式变化复杂，不同的工作情况下需要不同供电电压，因此他们对电源的供电电压的响应要求较高。普遍要求0.1v的电压变化的瞬态响应在20us～80us。对于市面上常见2MHz的电源来说，电压调整速度或者说瞬态响应速度要达到这个值就必须采用峰值电流模式的DC-DC变换器。采用峰值电流模式的DC-DC变换器在设计时必须考虑次谐波震荡，这就使得开关电源的某些方面的性能降低了。因此寻找另外一种开关电源的拓扑结构变的尤为重要。

如果采用平均电流模式的DC-DC变换器，虽然没有次谐波震荡的问题，但是瞬态响应的速度会大大降低。如果使用较高阶的滤波器去滤除电流采样后的纹波，那么成本会大大提高，不利于实际运用。

发明内容

本发明目的是针对现有技术存在的缺陷提供一种快速瞬态响应buck同步整流DC-DC变换器。

本发明为实现上述目的，采用如下技术方案：

一种快速瞬态响应buck同步整流DC-DC变换器，其特征在于：包括幅度受输入电压控制的锯齿波发生电路、功率管电路、功率管驱动电路、占空比信号产生电路、输出滤波网络、电流采样电路、保持电路、误差放大电路、分压网络和输出电压误差放大电路，幅度受输入电压Vin控制的锯齿波发生电路的一个输出连接占空比信号产生电路，另一个输出端连接保持电路，占空比信号产生电路的输出连接功率管驱动电路，功率管驱动电路的输出连接功率管电路，功率管电路的一个输出同时连接输出滤波网络和电流采样电路，输出滤波网络的一个输出连接电流采样电路，另一个输出连接分压网络，电流采样电路的输出连接保持电路，分压网络的输出连接输出电压误差放大器电路，输出电压误差放大电路及保持电路的输出分别连接误差放大电路，误差放大电路的输出连接占空比信号产生电路；其中：

幅度受输入电压Vin控制的锯齿波发生电路包括电压脉冲发生器V1、压控电流源V2、NMOS管M1和电容Cd，压控电流源V2设有四个端口，分别与电源VDD、输入电压Vin、接地端以及NMOS管M1的漏极和电容Cd的一端连接，NMOS管M1的衬底和源极连接电容Cd的另一端和电压脉冲发生器V1的一端并接地，电压脉冲发生器V1的另一端连接NMOS管M1的栅极；

功率管电路包括PMOS管M2和NMOS管M3，PMOS管M2的衬底和源极连接输入电压Vin，PMOS管M2的漏极连接NMOS管M3的漏极，NMOS管M3的衬底和源极接地；

功率管驱动电路包括死区控制电路和级连的反相器组，死区控制电路的输入端与占空比产生电路的输出端连接，死区控制电路的输出P端串接偶数个驱动能力依次变大的反相器，最后一个反相器inv_P的输出端与功率管电路中PMOS管M2的栅极连接，死区控制电路的输出N端串接偶数个驱动能力依次变大的反相器，最后一个反相器inv_N的输出端与NMOS管M3的栅极连接；

占空比信号产生电路包括比较器，比较器的输出端连接功率管驱动电路中死区控制电路的输入端，比较器的反相输入端连接幅度受输入电压控制的锯齿波发生电路的一个输出端，即幅度受输入电压Vin控制的锯齿波发生电路中NMOS管M1的漏极；

输出滤波网络包括电感L1、滤波电容C和负载电阻R，电感L1的输入端连接功率管电路中PMOS管M2的漏极和NMOS管M3的漏极，电感L1的输出端连接滤波电容C和负载电阻R的一端，滤波电容C和负载电阻R的另一端接地；

电流采样电路包括电阻R3、电容C1和线性放大器，电容C1的一端连接输出滤波网络中电感L1的输入端，电容C1的另一端串联电阻R3后连接电感L1的输出端，线性放大器的反相输入端连接电容C1与电阻R3的串接端，线性放大器的同相输入端连接电感L1的输入端；

保持电路设有S/H模块，S/H模块包括PMOS管M4、NMOS管M5、电阻R4、运算放大器AMP、电容C2、带延迟的反相器inv_D以及或非门NOR，电阻R4的一端连接电源VDD，电阻R4的另一端连接运算放大器AMP的同相输入端和PMOS管M4的源极及衬底，PMOS管M4的栅极连接电流采样电路中线性放大器的输出端，PMOS管M4的漏极接地，运算放大器AMP的反相输入端与运算放大器AMP的输出端和NMOS管M5的漏极连接，NMOS管M5的衬底接地，源极通过电容C2接地，栅极连接或非门NOR的输出端，或非门NOR的一个输入端连接反相器inv_D的输出端，或非门NOR的另一个输入端与反相器inv_D的输入端连接并连接至幅度受输入电压控制的锯齿波发生电路的输出端，即电压脉冲发生器V1与NMOS管M1的栅极连接端；

误差放大电路包括运算放大器AMP2，运算放大器AMP2的同相输入端连接保持电路中S/H模块的输出端，即保持电路中电容C2与NMOS管M5的源极连接端；

分压网络包括电阻R1和电阻R2，电阻R1的一端连接输出滤波网络中电感L1的输出端，电阻R1的另一端串联电阻R2后接地；

输出电压误差放大电路包括运算放大器AMP1，电压源DC和二端电容电阻网络Z1、Z2，二端电容电阻网络Z1的一端连接分压网络中电阻R1与电阻R2的串接端，二端电容电阻网络Z1的另一端连接运算放大器AMP1的反相输入端，二端电容电阻网络Z2的两端分别连接运算放大器AMP1的反相输入端和输出端，电压源DC的正端连接运算放大器AMP1的同相输入端，电压源DC的负端接地，运算放大器AMP1的输出端连接误差放大电路中运算放大器AMP2的反相输入端，所说二端电容电阻网络Z1和Z2均是包括电阻和电容任意组合构成的2端口网络。

本发明具有如下优点和有益效果：

1）在没有次谐波震荡的情况下，大大提高了环路的的响应速度。

2）采用平均电流模式DC-DC变换器的基本结构达到了峰值电流模式DC-DC变换器的瞬态响应速度，其电路结构简单，无需复杂控制，成本低，可靠性好

3）除了输出网络，和误差放大器上的补偿网络以外，其它部分都可以片内集成使得产品尺寸小。

4）相比于峰值电流模式的电源，对电感电流采样精度的要求大大降低。

5）输出网络元器件的尺寸可以减小。

附图说明

图1是本发明电路的原理框图；

图2是本发明电路总体图；

图3是功率管驱动电路原理图；

图4是死区电路工作波形图；

图5是S/H模块原理图；

图6是幅度受输入电压控制的锯齿波发生电路原理图；

图7是Vref变化后、输出电压和电流采样保持输出端波形图。

具体实施方式

下面结合附图对发明的技术方案进行详细说明：

如图1，本发明一种快速瞬态响应buck同步整流DC-DC变换器，包括幅度受输入电压Vin控制的锯齿波发生电路1、功率管电路2、功率管驱动电路3、占空比信号产生电路4、输出滤波网络5、电流采样电路6、保持电路7、误差放大电路8、分压网络9、输出电压误差放大电路10。幅度受输入电压Vin控制的锯齿波发生电路1的一个输出连接占空比信号产生电路4，另一个输出端连接保持电路7，占空比信号产生电路4的输出连接功率管驱动电路3，功率管驱动电路3的输出连接功率管电路2，功率管电路2的输出同时连接输出滤波网络5和电流采样电路6，输出滤波网络5的一个输出连接电流采样电路6，另一个输出连接分压网络9，电流采样电路6的输出连接保持电路7，分压网络9的输出连接输出电压误差放大器电路10，输出电压误差放大器电路10及保持电路7的输出分别连接误差放大电路8，误差放大电路8的输出连接占空比信号产生电路4。

如图2、3、5、6，幅度受输入电压Vin控制的锯齿波发生电路1包括电压脉冲发生器V1、压控电流源V2、NMOS管M1和电容Cd，压控电流源V2设有四个端口，其控制端与输入直流Vin正端连接，其余分别与电源VDD、接地端以及NMOS管M1的漏极和电容Cd的一端连接，NMOS管M1的衬底和源极连接电容Cd的另一端和电压脉冲发生器V1的一端并接地，电压脉冲发生器V1的另一端连接NMOS管M1的栅极；

功率管电路2包括PMOS管M2和NMOS管M3，PMOS管M2的衬底和源极接输入电压Vin正端，PMOS管M2的漏极连接NMOS管M3的漏极，NMOS管M3的衬底和源极接地；

功率管驱动电路3包括死区控制电路和依次级连的反相器组，死区控制电路的输入端与占空比产生电路的输出端连接，死区控制电路的输出P端串接偶数个（具体个数可由计算得到）驱动能力依次变大的反相器，最后一个反相器inv_P的输出端与功率管电路中PMOS管M2的栅极连接，死区控制电路的输出N端串接偶数个（具体个数可由计算得到）驱动能力依次变大的反相器，最后一个反相器inv_N的输出端与NMOS管M3的栅极连接；

占空比信号产生电路4包括比较器，比较器的输出端连接功率管驱动电路中死区控制电路的输入端，比较器的反相输入端连接幅度受输入电压控制的锯齿波发生电路的一个输出端，即幅度受输入电压Vin控制的锯齿波发生电路中NMOS管M1的漏极；

输出滤波网络5包括电感L1、滤波电容C和负载电阻R，电感L1的输入端连接功率管电路中PMOS管M2的漏极和NMOS管M3的漏极，电感L1的输出端连接滤波电容C和负载电阻R的一端，滤波电容C和负载电阻R的另一端接地；

电流采样电路6包括电阻R3、电容C1和线性放大器，电容C1的一端连接输出滤波网络中电感L1的输入端，电容C1的另一端串联电阻R3后连接电感L1的输出端，线性放大器的反相输入端连接电容C1与电阻R3的串接端，线性放大器的同相输入端连接电感L1的输入端；

保持电路7设有S/H模块，S/H模块包括PMOS管M4、NMOS管M5、电阻R4、运算放大器AMP、电容C2、带延迟的反相器inv_D以及或非门NOR，电阻R4的一端连接电源VDD，电阻R4的另一端连接运算放大器AMP的同相输入端和PMOS管M4的源极及衬底，PMOS管M4的栅极连接电流采样电路中线性放大器的输出端，PMOS管M4的漏极接地，运算放大器AMP的反相输入端与运算放大器AMP的输出端和NMOS管M5的漏极连接，NMOS管M5的衬底接地，源极通过电容C2接地，栅极连接或非门NOR的输出端，或非门NOR的一个输入端连接反相器inv_D的输出端，或非门NOR的另一个输入端与反相器inv_D的输入端连接并连接至幅度受输入电压控制的锯齿波发生电路的输出端，即电压脉冲发生器V1与NMOS管M1的栅极连接端；

误差放大电路8包括运算放大器AMP2，运算放大器AMP2的同相输入端连接保持电路中S/H模块的输出端，即保持电路中电容C2与NMOS管M5的源极连接端；

分压网络9包括电阻R1和电阻R2，电阻R1的一端连接输出滤波网络中电感L1的输出端，电阻R1的另一端串联电阻R2后接地；

输出电压误差放大电路10包括运算放大器AMP1，电压源DC和二端电容电阻网络Z1、Z2，二端电容电阻网络Z1的一端连接分压网络中电阻R1与电阻R2的串接端，二端电容电阻网络Z1的另一端连接运算放大器AMP1的反相输入端，二端电容电阻网络Z2的两端分别连接运算放大器AMP1的反相输入端和输出端，电压源DC的正端连接运算放大器AMP1的同相输入端，电压源DC的负端接地，运算放大器AMP1的输出端连接误差放大电路中运算放大器AMP2的反相输入端，所说二端电容电阻网络Z1和Z2均是包括电阻和电容任意组合构成的2端口网络。

如图4，纵坐标为电压坐标，横坐标为时间坐标，一个有某种占空比的矩形波信号输入功率管驱动电路3的输入端，N端和P端产生一个与输入端矩形波类似的信号，N端信号的上升沿要比P端信号的上升沿来的慢，N端信号的下降沿要比P端信号的下降沿来的快，图4最上方的波形是输入端信号，中间的波形是P端信号，下方波形为N端信号。

如图7，纵坐标为电压坐标，横坐标为时间坐标。当Vref发生阶跃变化时（也就是图2中的DC电压源），输出电压立即跟随Vref的变化，输出电压就是电感L1和电容C的连接点的电压，图7上半部的波形即为某仿真软件中输出电压跟随Vref变化的波形示意图。图7下半部的波形是Vref发生变化后电流采样电路的输出波形和保持电路的输出波形，图7展示了电源快速响应的性能。

本发明电路的工作原理如下：

1）在功率管电路2中，PMOS管M2为主开关管，NMOS管M3为续流管，两者交替开关，PMOS导通时，电感电流充电，Vin为电感端提供能量。NMOS开启时电感电流通过NMOS得到续流，电感能量下降。

2）在功率管驱动电路3中，功率管驱动电路由级联反相器组成，串接的偶数个反相器的个数可通过计算得到。功率管驱动电路3把弱电流驱动能力的占空比信号转变为强电流驱动能力的占空比信号来驱动功率管PMOS和NMOS。并且，为了防止PMOS管和NMOS管同时开启，加入了死区控制电路。死区控制电路的的个点波形需满足图4所示的波形。死区控制电路的形式多样，但是其各点波形必须满足图4所示的波形。

3）在占空比信号产生电路4中，比较器比较锯齿波信号和误差放大电路8的输出信号，产生占空比信号。

4）在输出滤波网络5中，电感、电容、负载电阻组成的滤波网络对LX点的方波进行整流，使得输出端V_out的电压变成只有较小纹波的直流电压。

5）在电流采样电路6中，电阻、电容和线性放大器组成的网络检测电感电流的波形并且转换电流波形为电压波形。

6）在保持电路7中，S/H模块在PMOS管开启状态结束后的一瞬间采样且保持电流检测电路检测到的电压波形。采样保持后的电压波形被送入误差放大电路8与输出电压误差放大电路10的输出端电压进行比较。

7）在误差放大电路8中，误差放大电路对采样保持后的电压波形和输出电压误差放大电路10的输出端电压做减法并且乘以一个常数，假设误差放大电路的增益为A₂，采样保持后的电压波形为V⁺，输出电压误差放大电路10的输出端电压为V^-，那么误差放大电路的输出V_o=A₂（V⁺-V^-）。

8）在分压网络9中，输出滤波网络的电容两端的电压被电阻R1和R2组成的分压网络分压。分压后的电压传到输出电压误差放大电路10。

9）在输出电压误差放大电路10中，输出电压误差放大电路10检测V_ref和输出电压V_out差值，然后放大这个差值，输出电压误差放大电路10的增益为阻抗Z1和阻抗Z2的比，Z1和Z2的值可由设计人员设计。

电流模式的DC-DC变换器主要采用峰值电流模式和平均电流模式，峰值电流模式的响应速度较快然而会产生次谐波震荡的问题，系统可能会进入混沌状态。平均电流模式的变换器响应速度相对较慢切需要对误差放大电路8进行补偿，为了得到较好的误差放大电路7的输出波形，补偿的电容值可能会比较大。这样的话，环路的响应速度降低了。

本发明去除了误差放大电路8的补偿电路，在电流检测电路6和误差放大电路8之间加入了一级保持电路有效的消除了电感电流的纹波。占空比信号产生电路4、功率管驱动电路3、功率管2、电流采样电路6、保持电路7、误差放大电路8构成了电流环。为了控制电流环的增益，加入了幅度受输入电压控制的锯齿波发生电路1。在使用保持电路以后，合理的控制幅度受输入电压控制的锯齿波发生电路1中输入电压到锯齿波幅度的增益，可以得到最好的环路增益，使得电流环路的响应速度达到最优。本发明的瞬态响应性能可以达到峰值电流模式电源的瞬态响应性能，且不产生次谐波震荡。

下面以图2为例，描述本发明：

参数及说明如下：

$\mathrm{Vin}=5v,\mathrm{Vref}=\left\{\begin{array}{c}2v,t\≤1.1m\\ 3v,t>1.1m\end{array}\right.,\mathrm{Vout}=\left\{\begin{array}{c}2v,t\≤1.1m\\ 3v,t>1.1m\end{array}\right.,\mathrm{Ro}=10$

如图7所示Vref电压变化波形，可见在1.1ms时Vref产生了一个1v的电压变化信号。Vout跟随其变化。Vout产生变化到稳定在3v一共耗时13us。

图7中的Vout在保持快速瞬态响应的同时没有产生次谐波震荡。

图7下半部分为该发明在某仿真软件中电流采样电路6输出的信号和保持电路7输出的信号。

本发明保证了输出电压的范围，大大的提高了系统的瞬态响应速度。

Claims (1)

1.一种快速瞬态响应buck同步整流DC-DC变换器，其特征在于：包括幅度受输入电压控制的锯齿波发生电路、功率管电路、功率管驱动电路、占空比信号产生电路、输出滤波网络、电流采样电路、保持电路、误差放大电路、分压网络和输出电压误差放大电路，幅度受输入电压Vin控制的锯齿波发生电路的一个输出连接占空比信号产生电路，另一个输出端连接保持电路，占空比信号产生电路的输出连接功率管驱动电路，功率管驱动电路的输出连接功率管电路，功率管电路的一个输出同时连接输出滤波网络和电流采样电路，输出滤波网络的一个输出连接电流采样电路，另一个输出连接分压网络，电流采样电路的输出连接保持电路，分压网络的输出连接输出电压误差放大器电路，输出电压误差放大电路及保持电路的输出分别连接误差放大电路，误差放大电路的输出连接占空比信号产生电路；其中：

幅度受输入电压Vin控制的锯齿波发生电路包括电压脉冲发生器V1、压控电流源V2、NMOS管M1和电容Cd，压控电流源V2设有四个端口，分别与电源VDD、输入电压Vin、接地端以及NMOS管M1的漏极和电容Cd的一端连接，NMOS管M1的衬底和源极连接电容Cd的另一端和电压脉冲发生器V1的一端并接地， 电压脉冲发生器V1的另一端连接NMOS管M1的栅极；

功率管电路包括PMOS管M2和NMOS管M3，PMOS管M2的衬底和源极连接输入电压Vin，PMOS管M2的漏极连接NMOS管M3的漏极，NMOS管M3的衬底和源极接地；

功率管驱动电路包括死区控制电路和级连的反相器组，死区控制电路的输入端与占空比产生电路的输出端连接，死区控制电路的输出P端串接偶数个驱动能力依次变大的反相器，最后一个反相器inv_P的输出端与功率管电路中PMOS管M2的栅极连接，死区控制电路的输出N端串接偶数个驱动能力依次变大的反相器，最后一个反相器inv_N的输出端与NMOS管M3的栅极连接；

占空比信号产生电路包括比较器，比较器的输出端连接功率管驱动电路中死区控制电路的输入端，比较器的反相输入端连接幅度受输入电压控制的锯齿波发生电路的一个输出端，即幅度受输入电压Vin控制的锯齿波发生电路中NMOS管M1的漏极；

输出滤波网络包括电感L1、滤波电容C和负载电阻R，电感L1的输入端连接功率管电路中PMOS管M2的漏极和NMOS管M3的漏极，电感L1的输出端连接滤波电容C和负载电阻R的一端，滤波电容C和负载电阻R的另一端接地；

电流采样电路包括电阻R3、电容C1和线性放大器，电容C1的一端连接输出滤波网络中电感L1的输入端，电容C1的另一端串联电阻R3后连接电感L1的输出端，线性放大器的反相输入端连接电容C1与电阻R3的串接端，线性放大器的同相输入端连接电感L1的输入端；

保持电路设有S/H模块，S/H模块包括PMOS管M4、NMOS管M5、电阻R4、运算放大器AMP、电容C2、带延迟的反相器inv_D以及或非门NOR，电阻R4的一端连接电源VDD，电阻R4的另一端连接运算放大器AMP的同相输入端和PMOS管M4的源极及衬底，PMOS管M4的栅极连接电流采样电路中线性放大器的输出端，PMOS管M4的漏极接地，运算放大器AMP的反相输入端与运算放大器AMP的输出端和NMOS管M5的漏极连接，NMOS管M5的衬底接地，源极通过电容C2接地，栅极连接或非门NOR的输出端，或非门NOR的一个输入端连接反相器inv_D的输出端，或非门NOR的另一个输入端与反相器inv_D的输入端连接并连接至幅度受输入电压控制的锯齿波发生电路的输出端，即电压脉冲发生器V1与NMOS管M1的栅极连接端；

误差放大电路包括运算放大器AMP2，运算放大器AMP2的同相输入端连接保持电路中S/H模块的输出端，即保持电路中电容C2与NMOS管M5的源极连接端；

分压网络包括电阻R1和电阻R2，电阻R1的一端连接输出滤波网络中电感L1的输出端，电阻R1的另一端串联电阻R2后接地；

输出电压误差放大电路包括运算放大器AMP1，电压源DC和二端电容电阻网络Z1、Z2，二端电容电阻网络Z1的一端连接分压网络中电阻R1与电阻R2的串接端，二端电容电阻网络Z1的另一端连接运算放大器AMP1的反相输入端，二端电容电阻网络Z2的两端分别连接运算放大器AMP1的反相输入端和输出端，电压源DC的正端连接运算放大器AMP1的同相输入端，电压源DC的负端接地，运算放大器AMP1的输出端连接误差放大电路中运算放大器AMP2的反相输入端，所说二端电容电阻网络Z1和Z2均是包括电阻和电容任意组合构成的2端口网络。

Images