CN102882510A - 死区时间可调的驱动电路 - Google Patents

死区时间可调的驱动电路 Download PDF

Info

Publication number
CN102882510A
CN102882510A CN201210241815XA CN201210241815A CN102882510A CN 102882510 A CN102882510 A CN 102882510A CN 201210241815X A CN201210241815X A CN 201210241815XA CN 201210241815 A CN201210241815 A CN 201210241815A CN 102882510 A CN102882510 A CN 102882510A
Authority
CN
China
Prior art keywords
signal
drive circuit
level
drive
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210241815XA
Other languages
English (en)
Other versions
CN102882510B (zh
Inventor
杜尚·格劳瓦茨
迈克尔·伦兹
马尔科·普埃尔舍尔
西蒙尼·马斯萨罗
马尔科·皮斯埃利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN102882510A publication Critical patent/CN102882510A/zh
Application granted granted Critical
Publication of CN102882510B publication Critical patent/CN102882510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明涉及一种死区时间可调的驱动电路。该驱动电路包括第一输入端子，被配置为接收第一输入信号；第一输出端子，被配置为提供第一驱动信号；第二输出端子，被配置为提供第二驱动信号，以及模式选择端子，被配置为具有连接其上的模式选择元件。该驱动电路被配置为，根据第一输入信号生成第一和第二驱动信号使得第一和第二驱动信号中的一个信号呈现关门电平时的时间和另一信号呈现开门电平时的时间之间存在死区时间，并且计算模式选择元件的至少一个电参数；还被配置为，根据算出的参数调节第一驱动信号的第一信号范围和第二驱动信号的第二信号范围，并且根据算出的参数调节死区时间。

Description

死区时间可调的驱动电路
技术领域
本发明的实施方式涉及驱动电路，尤其是用于半桥的驱动电路。
背景技术
半桥包括两个电子开关，第一电子开关又被称作高边开关，第二电子开关又被称作低边开关。开关使它们的负载路径串联连接，在半桥操作时，具有两个开关的串联电路连接在第一电源电位和第二电源电位的端子之间。半桥的输出端（output）可由电路节点形成，该节点是两个开关的负载路径的共有电路节点。
半桥的应用领域非常广泛，例如电机驱动电路、开关电源、或包含两个半桥的全桥（H桥）。半桥采用的电子开关为例如MOS晶体管，比如MOSFET（金属氧化物半导体场效应晶体管）或IGBT（绝缘栅双极型晶体管）。
MOS晶体管是可通过施加适当的栅极驱动电压来导通或切断的压控器件，该栅极驱动电压施加于用作控制端子的栅极端子与源极端子（MOSFET内）或发射极端子（IGBT内）之间。可获得各种不同类型的MOS晶体管，其具有从几十伏到几千伏不等的电压阻断能力、不同的导通电阻、和/或不同的阈值电压。“阈值电压”为MOS晶体管开始导电时的栅极驱动电压。通常，具有低电压阻断能力的MOS晶体管的阈值电压低，而具有高电压阻断能力的MOS晶体管的阈值电压高。为完全导通MOS晶体管以获得最小导通电阻，将要施加的栅极驱动电压的绝对值高于阈值电压。有些MOS晶体管可使用最大信号电平为5V或3.3V的逻辑电平驱动信号来导通或切断，而另一些MOS晶体管则要求栅极驱动电压具有更高的最大电压电平。
为防止半桥在操作时产生直通电流，驱动两个开关时，不能同时将其导通（处于打开状态）。此外，切断其中两个开关中的一个开关的时间和打开两个开关中的另一个开关的时间之间应当有一个死区时间（deadtime）。
需要一种驱动电路，尤其是驱动半桥的驱动电路，该驱动电路被配置为生成具有可调节的驱动信号范围和可调节的死区时间的第一和第二驱动信号。
发明内容
根据第一实施方式，驱动电路包括第一输入端子，被配置为接收第一输入信号；第一输出端子，被配置为提供第一驱动信号；第二输出端子，被配置为提供第二驱动信号；以及模式选择端子，被配置为具有连接其上的模式选择元件。该驱动电路被配置为，基于第一输入信号生成第一和第二驱动信号，使得第一和第二驱动信号中的一个信号呈现（assume，采用）关门电平（off-level，截止电平）时的时间和另一信号呈现开门电平（on-level，导通电平）时的时间之间存在死区时间。该驱动电路还被配置为计算（evaluate）模式选择元件的至少一个电参数，并被配置为基于计算出的参数来调节第一驱动信号的第一信号范围和第二驱动信号的第二信号范围以及基于计算出的参数来调节死区时间。
根据第二实施方式，驱动电路包括第一输入端子，被配置为接收第一输入信号；第二输入端子，被配置为接收第二输入信号；第一输出端子，被配置为提供第一驱动信号；第二输出端子，被配置为提供第二驱动信号；以及模式选择端子，被配置为具有连接其上的模式选择元件。该驱动电路被配置为呈现内部死区时间生成模式和外部死区时间生成模式之一，在内部死区时间生成模式中，基于第一输入信号生成第一和第二驱动信号，使得第一和第二驱动信号中的一个信号呈现关门电平时的时间和另一个信号呈现开门电平时的时间之间存在死区时间；在外部死区时间生成模式中，第一驱动信号基于第一输入信号，而第二驱动信号基于第二输入信号。该驱动电路还被配置为计算模式选择元件的至少一个电参数，并被配置为基于计算出的参数来调节内部死区时间生成模式或外部死区时间生成模式。
通过阅读下列详细描述和参看附图，本领域的技术人员会发现其他特征和优点。
附图说明
将参考附图说明实施方式。附图仅用于示出基本原理，因此本文只示出了理解基本原理所必要的方面。附图不是按照比例绘制的附图。附图中，同样的参考字符代表同样的特征。
图1示意性地示出了生成第一和第二驱动信号的驱动电路的一个实施方式。
图2示出了时序图，图示说明图1中驱动电路的操作原理。
图3示出了时序图，图示说明第一和第二驱动信号之一的关门电平和第一和第二驱动信号中的另一个的开门电平之间的死区时间。
图4示出了驱动电路的操作原理，涉及死区时间的生成以及涉及第一、第二驱动信号的信号范围的选择。
图5更详细地示出了图1中驱动电路的第一实施方式。
图6更详细地示出了图1中驱动电路的第二实施方式。
图7示出了图5、图6中驱动电路的驱动器的一个实施方式。
图8示出了图5、图6中驱动电路的控制电路的一个实施方式。
图9示意性地示出了生成第一、第二驱动信号的驱动电路的另一实施方式。
图10示出了图9中驱动电路的操作原理，涉及死区时间的生成，第一、第二驱动信号的信号范围的选择以及第一、第二驱动信号的生成。
图11详细地示出了图9中驱动电路的一个实施方式。
图12详细地示出了图11中驱动电路的控制电路的一个实施方式。
图13示出了计算电路的一个实施方式。
具体实施方式
出于示例性说明目的，下文将详细阐述本发明的实施方式。这些实施方式涉及驱动电路。该驱动电路是在特定环境下，即在驱动半桥的情况下阐述的。但这只是一个例子。该驱动电路还可用于其它任何需要驱动两个电子开关的电路应用中。
图1示意性地示出了驱动电路1的第一实施方式，该驱动电路被配置为驱动两个电子开关，比如半桥的两个电子开关。出于示例性说明目的，图1还示出（以虚线）了一个半桥。该半桥包括第一电子开关HS，又被称作高边开关；和第二电子开关（LS），又被称作低边开关。对于这两个电子开关HS和LS，每个都具有位于第一、第二负载端子之间的内部负载路径和控制端子。两个电子开关HS和LS的负载路径是串联的，在半桥操作时，具有两个电子开关HS和LS的负载路径的串联电路分别连接在正电源电位V+的电源端子和负电源电位或基准电位GND的电源端子之间。该半桥还包括了由一个电路节点构成的输出端子，该节点是两个开关HS和LS的负载路径的共同电路节点。负载Z可连接至半桥的输出端子。负载Z为例如电机、电感负载（例如电磁阀）、开关电源中的整流电路、包括灯镇流器电路中的灯的整流电路等。
图1示出的实施方式中，半桥的电子开关HS和LS实现为MOSFET，尤其是n型MOSFET。这些MOSFET具有在漏极端子和源极端子之间形成负载路径的漏源路径和形成控制端子的栅极端子。应注意实现具有两个n型MOSFET的半桥只是一个例子。半桥还可实现为其他类型的MOS晶体管，例如p型MOSFET或IGBT。此外，半桥可实现为互补MOSFET，使得两个电子开关之一例如低边开关LS为n型MOSFET，而两个电子开关中的另一个例如高边开关HS为p型MOSFET。
驱动电路1包括第一输出端子11，提供第一驱动信号VoutHS；第二输出端子12，提供第二驱动信号VoutLS；第一输入端子14，接收第一输入信号S1；以及模式选择端子13，被配置为包含连接其上的模式选择元件2。图1在虚线中示出了模式选择元件2。模式选择元件2例如为具有至少一个电参数的无源器件。例如，模式选择元件2是电阻作为电参数的电阻器、电感作为电参数的线圈、或电容作为电参数的电容器。模式选择元件2也可用两个以上的无源组件实现。
图1示出的实施方式中，驱动电路1生成高边开关HS的栅极驱动电压作为第一驱动信号VoutHS、和低边开关LS的栅极驱动电压作为第二驱动信号VoutLS。在这种情况下，第一驱动信号VoutHS是第一输出端子11和第一基准端子REF1之间的电压，而第二驱动信号VoutLS是第二输出端子12和第二基准端子REF2之间的电压。图1示出的电路应用中，驱动电路1的第一输出端子11耦接至高边开关HS的栅极端子，第一基准端子REF1耦接至高边开关HS的源极端子，第二输出端子12耦接至低边开关LS的栅极端子，第二基准端子REF2耦接至低边开关LS的源极端子。
驱动电路1被配置为根据第一输入信号S1，生成第一、第二驱动信号VoutHS和VoutLS，使得第一、第二驱动信号VoutHS和VoutLS中的一个信号的关门电平和第一、第二驱动信号VoutHS和VoutLS中的另一信号的开门电平之间存在死区时间。参考图2对此有更为详细的阐述，图2示意性地示出了第一输入信号S1、第一和第二驱动信号VoutHS和VoutLS的时序图。第一和第二驱动信号VoutHS和VoutLS可各自呈现开门电平和关门电平。驱动信号VoutHS、VoutLS的开门电平是相应的电子开关HS、LS导通的信号电平，而关门电平是相应的电子开关HS、LS切断的信号电平。图2中，驱动信号VoutHS的开门电平表示为高信号电平，而关门电平表示为低信号电平。但这只是一个例子。开门电平也可表示为低电平而关门电平可表示为高电平。
第一输入信号S1可呈现第一信号电平，根据图2中的例子为高信号电平，以及第二信号电平，根据图2中的例子为低信号电平。出于示例性说明目的，假设当第一输入信号S1呈现第一信号电平时，第一驱动信号VoutHS呈现开门电平以便导通高边开关HS，当第一输入信号S1呈现第二信号电平时，第一驱动信号VoutHS呈现关门电平以便切断高边开关HS。此外，高边开关HS和低边开关LS应互补地导通，以使两个开关不会同时导通。因此，当第一输入信号S1具有第一信号电平时，第二驱动信号VoutLS具有关门电平，而当第一输入信号S1具有第二信号电平时，第二驱动信号VoutLS具有开门电平。
参照图2，驱动电路1还被配置为生成死区时间TDT，该死区时间介于第一、第二驱动信号VoutHS和VoutLS中的一个信号呈现关门电平时的时间与第一、第二驱动信号VoutHS和VoutLS中的另一信号呈现开门电平时的时间之间。图2示出了生成死区时间TDT的两种情况。图2中，t1表示第一输入信号S1呈现第一信号电平时的时间，以便第一驱动信号VoutLS呈现关门电平。第二驱动信号VoutHS的开门电平在稍晚时间t2生成，时间t1和t2之间存在与死区时间TDT对应的时间延迟。同样地，死区时间TDT在输入信号S1呈现第二信号电平以便第一驱动信号VoutHS呈现其关门电平的时间t3和第二驱动信号VoutLS呈现开门电平的时间t4之间生成。
在图2中，用垂直上升缘和垂直下降缘示意性地示出了输入信号S1、第一和第二驱动信号VoutHS和VoutLS的信号波形。但尤其是第一和第二驱动信号VoutHS和VoutLS的上升缘和下降缘可以不是垂直的，图3示出了该情况。这是由于上述信号的信号电平变化涉及了对MOSFET（HS和LS）的内部栅源电容进行充电或放电，而这将耗费一些时间。这种情况下，例如，死区时间TDT是待切断的开关的驱动信号已降至第一阈值的时间（图3中的t10）和待导通的开关的驱动信号已增至第二阈值的时间（图3中的t11）之间的时段。在图3示出的例子中，第一驱动信号VoutHS具有下降缘，其中，第一阈值为第一驱动信号VoutHS的最大信号值的90%；第二驱动信号VoutLS具有上升缘，其中，第二阈值为第二驱动信号VoutLS的最大信号电平的10%。
多种不同类型的MOS晶体管可用作半桥的高边开关HS和低边开关LS。这些不同类型的MOS晶体管可具有不同的电压阻断能力、导通电阻、和/或阈值电压。因此，为了恰当地驱动这些不同类型的MOS晶体管，需要第一和第二驱动信号VoutHS和VoutLS的不同信号范围，尤其是不同的最大信号电平。一些MOS晶体管可由逻辑信号来驱动。这些MOSFET又被称作“逻辑电平”MOSFET。一些MOS晶体管则需更高的驱动信号电平。这些MOSFET又被称作“正常电平”MOSFET。正常电平晶体管可以具有（但不一定必须具有）比逻辑电平晶体管更高的电压能力。
例如，逻辑信号是信号范围为0V到5V之间或0V到3.3V之间的信号。例如，更高的信号范围为0V到10V之间或0V到15V之间的信号范围。
图1中的驱动电路被配置为，基于模式选择元件2的至少一个电参数来调节死区时间TDT以及第一和第二驱动信号VoutHS和VoutLS的信号范围。这使得用户可考虑到待驱动的MOS晶体管和必需的死区时间来配置驱动电路。因此，驱动电路1的配置涉及将具有合适电参数的模式选择元件2连接到模式选择端子13上。
下面参考图4说明了驱动电路1的操作原理，涉及死区时间TDT选择、第一和第二驱动信号的信号范围选择。基于模式选择元件2的至少一个电参数R2，图4示出了死区时间TDT以及第一和第二驱动信号VoutHS和VoutLS的信号范围。根据一个实施方式，电参数R2是模式选择元件2的电阻。
参照图4，驱动电路1被配置为基于电参数R2在两种不同的操作模式下操作，即（a）第一操作模式，其中，第一驱动信号VoutHS具有第一信号范围而第二驱动信号VoutLS具有第二信号范围，以及（b）第二操作模式，其中，第一驱动信号VoutHS具有第三信号范围，而第二驱动信号VoutLS具有第四信号范围。当参数R2位于第一参数区间[R23、R24]时，驱动电路1处于第一操作模式，而当参数R2位于第二参数区间[R25、R26]时，驱动电路1处于第二操作模式。两个参数区间并不重叠，这就意味着一个参数区间的参数值不会包含在另一个区间内。在图4示出的实施方式中，由于代表第二区间下限的参数值R25比代表第一区间上限的参数值R24大，两个区间之间存在一个安全裕度。但这只是一个例子。两个区间也可彼此毗邻。这种情况下，表示第二区间下限的参数值和表示第一区间上限的参数值相等，即R24=R25。
在两种操作模式的任一模式之中，死区时间TDT依赖于电参数R2。在图4示出的具体实施方式中，在第一、第二参数区间[R23、R24]和[R25、R26]内死区时间TDT关于电参数线性地上升。因此，通过选择具有位于第一区间[R23、R24]内的电参数值的模式选择元件2，第一驱动信号VoutHS的信号范围将为第一信号范围，第二驱动信号VoutLS的信号范围将为第二信号范围，而死区时间TDT将为根据图4最上端图表中示出的特征曲线的参数值而定义的死区时间TDT。同样地，选择具有位于第二参数区间[R25、R26]内的电参数的模式选择元件2导致第一驱动信号VoutHS的信号范围为第三信号范围，第二驱动信号VoutLS的信号范围将为第四信号范围，而死区时间TDT为根据特征曲线的电参数而定义的死区时间。
图4仅仅示意性地示出了第一、第二、第三和第四信号范围。每一信号范围都由最小信号值和最大信号值定义。根据一个实施方式，第一、第二信号范围相等，二者是在第一操作模式中第一、第二驱动信号VoutHS、VoutLS的信号范围；第三、第四信号范围亦相等，二者是在第二操作模式中第一、第二驱动信号VoutHS、VoutLS的信号范围。这些第一、第二、第三和第四信号范围的最小信号值可以相同，例如为零。
图4示出的实施方式中，第一、第二信号范围比第二、第三信号范围大，这意味着第一、第二信号范围的最大信号值和最小信号值之间的差值比第三、第四信号范围的最大信号值和最小信号值之间的差值大。
图4中，TDT-MIN指最小死区时间，而TDT-MAX指最大死区时间，可通过模式选择元件2进行调节。图4示出的实施方式中，最小值和最大值在第一和第二操作模式中相等。但这只是一个例子。最小值和最大值在第一和第二模式中亦可不同。
图5更详细地示出了驱动电路1的一个实施方式，该驱动电路1被配置为根据模式选择元件2调节死区时间TDT以及第一和第二驱动信号VoutHS、VoutLS的信号范围。根据图5的驱动电路1具有包括接收第一控制信号S51的输入端的第一驱动器31、和耦接至第一输出端子11的输出端。第一驱动器31还包括接收电源电压的电源端子。第一电源电压源41连接到第一驱动器31的上述电源端子。电源端子之一耦接至第一基准端子REF1。在图5的实施方式中，该电源端子为驱动器31的负电源端子。
驱动电路1还包括具有接收第二控制信号S52的输入端的第二驱动器32、和耦接至第二输出端子12的输出端。第二驱动器32还包括电源端子，其中第二电源电压源42连接到这些电源端子。驱动器32的负电源端子连接到第二基准端子REF2。第一、第二驱动器31、32的“负电源端子”是可以获得第一、第二驱动器31、32的最低电位的那些电源端子。
驱动电路1还包括控制电路5，该控制电路具有接收第一输入信号S1的输入端和第一、第二输出端。在第一输出端可获得第一控制信号S51，而在第二输出端可获得第二控制信号S52。第一控制信号S51通过第一驱动器31来控制高边开关HS，第二控制信号S52通过第二驱动器32来控制低边开关LS。根据参考图2的说明，控制电路5从输入信号S1生成第一、第二驱动信号S51和S52，使得切断开关HS和LS之一的时间和导通开关HS和LS中的另一个的时间之间存在死区时间。第一和第二控制信号S51和S52可各自呈现开门电平和关门电平，其中，当相应控制信号S51和S52呈现开门电平时，高边开关和低边开关HS和LS被导通，而当相应控制信号S51和S52呈现关门电平时，开关将被切断。控制电路5接收死区时间信号SDT，并且被配置为根据死区时间信号SDT在生成第一和第二控制信号S51和S52中调节死区时间。
死区时间信号SDT由计算电路6提供，计算电路6连接在模式选择端子13上，并且被配置为计算连接在模式选择端子13上的模式选择元件2的电参数。例如，计算电路6被配置计算模式选择元件2的电阻。例如，计算电阻可以包括驱动已知的恒定电流通过模式选择元件2并检测跨模式选择元件2的压降情况。而后，只需简单地将测得的电压除以已知电流便可获得电阻。计算电路6还被配置为根据图4中示出的特征曲线生成死区时间信号SDT。根据一个实施方式，计算电路6包括储存电阻值和相应的死区时间值的查找表。这种情况下，计算电路6将从查找表中读取与计算出的电阻值对应的死区时间值，并将读取的死区时间值作为死区时间信号SDT输出到控制电路5。
计算电路6还提供信号范围信号SSR。该信号范围信号SSR包含关于信号范围的信息，该信号范围将被调节用于第一和第二驱动信号VoutHS和VoutLS。在图5的驱动电路中，这些信号范围均依赖于电源电压源41和42提供的电源电压V41和V42。电源电压源41和42是可调节的电源电压源，各自根据信号范围信号SSR提供相应的输出电压V41和V42。根据图5的驱动电路1可呈现由信号范围信号SSR支配的两种操作模式。根据电参数是处于第一参数区间[R23、R24]还是处于第二参数区间[R25、R26]，信号范围信号SSR可呈现两种不同的信号电平。当信号范围信号SSR具有表明第一操作模式的信号电平时，第一电源电压源41生成限定第一信号范围的第一电源电压，而第二电源电压源42生成限定第二信号范围的第二电源电压。当信号范围信号SSR具有表明第二操作模式的信号电平时，第一电源电压源41生成限定第三信号范围的第三电源电压，而第二电源电压源42生成限定第四信号范围的第四电源电压。第一、第二电源电压源41和42接收信号范围信号SSR作为电压调节信号。诸如第一、第二电压源41和42的可调节电压源是公知的，在此无需过多解释。
根据一个实施方式，第一和第二电源电压相等，第三和第四电源电压相等，其中第一和第二电源电压大于第三和第四电源电压。根据一个实施方式，第三和第四电源电压是具有例如5V或3.3V的逻辑电平的电源电压，以便驱动逻辑电平晶体管。例如，第一和第二电源电压的范围是10V到15V，以便驱动正常电平晶体管。
参照图5，电平位移器7可置于控制信号5的第一输出端和第一驱动器31的输入端之间。
图6示出了驱动电路1的另一实施方式。图6中的驱动电路1是根据图5的驱动电路1的修改例，因此接下来将只对不同或新增的特征进行介绍。参照图5和图6，驱动电路1接收电源电压Vdd。该电源电压Vdd以在图5中未清晰示出的方式向驱动电路1的独立电路块供电。特别是，该电源电压Vdd供应到内部源电压源41和42并因此被用来生成内部电源电压V41和V42，该内部电源电压被第一、第二驱动器31和32用来生成驱动信号VoutHS和VoutLS。参照图6，驱动电路1可包括接收外部电源电压Vdd的欠压（undervoltage）检测电路8，被配置为计算外部电源电压Vdd。该欠压检测电路8还接收含有驱动电路1的当前操作模式信息的信号范围信号SSR。该欠压检测电路8被配置为，比较阈值电压和外部电源电压Vdd，且当外部电源电压Vdd低于阈值电压时，停用（deactivate）驱动电路1。阈值电压依赖于信号范围信号SSR，其中，当驱动电路1处于第一操作模式时，阈值电压具有第一值，而当驱动电路1处于第二操作模式时，阈值电压具有第二值，其中第一值大于第二值。
第一、第二驱动器31和32可为传统驱动器，被配置为基于输入或控制信号由电源电压生成驱动信号。为了更好地理解驱动器31和32，图7示出了这些驱动器的一个实施方式。图7中示出的驱动器可用于实现各个第一和第二驱动器31和32。为完整起见，图7还分别示出了相应的电源电压源41或42。驱动器包括第一开关31，连接在第一电源端子和输出端之间；以及第二开关32，连接在第二电源端子和输出端之间。可选地，第一电流源33与第一开关31串联在一起，和/或第二电流源34与第二开关32串联在一起。电流源33和34用来限制驱动器31和32的输出端的充电电流或放电电流。分别根据控制信号S51/S52以互补的方式驱动第一、第二开关31和32，以便在同一时间仅仅导通开关31和32之一。根据一个实施方式，第二开关32将根据控制信号S51/S52导通或切断，而第一开关31将根据逆变控制信号S51/S52导通或切断。该逆变控制信号可在接收控制信号S51/S52的逆变器35的输出端上获得。图7的驱动器31和32中，当控制信号S51/S52具有开门电平时，第一开关31被导通。这种情况下，输出端11/12和基准端子REF1/REF2之间的驱动电压VoutHS和VoutLS对应于电源电压V41/V42。当控制信号Sx1/S52具有关门电平时，第二开关32被导通。这种情况下，驱动电压VoutHS/VoutLS为零。第一、第二开关31和32可实现为传统电子开关，例如MOSFET、IGBT和BJT等。
图8示出了生成第一、第二控制信号S51、S52的控制电路5的一个实施方式。参照图8，控制电路5具有第一、第二可调延迟元件511、512，各自接收死区时间信号SDT。延迟元件511、512被配置为以由死区时间信号SDT调节的延迟时间来延迟输入信号。第一延迟元件511接收驱动电路的输入信号S1作为输入信号，第二延迟元件512接收可在逆变器53的输出端获得的逆变输入信号S1作为输入信号。第一控制信号S51可从例如AND门的逻辑门521获得，该逻辑门接收第一延迟元件511的输出信号、和输入信号S1。第二控制信号S52可从例如AND门的另一逻辑门522的输出端获得，该逻辑门接收第二延迟元件512的输出信号和可在逆变器53输出端获得的逆变输入信号作为输入信号。
图5至图8中示出的框图用来示例性说明单独的电路的操作原理而非实施例。这些图中示出的单独的电路块可用模拟电路或数字电路实现，或用诸如微处理器的处理器和软件实现。
图9示出了驱动电路1的另一实施方式。该驱动电路基于图1中示出的驱动电路，与图1中的驱动电路的不同之处在于它包含接收第二输入信号S2的第二输入端子15。图9的驱动电路1可以两种不同的操作模式操作，即内部死区时间生成模式和外部死区时间生成模式。在内部死区时间生成模式中，驱动电路1的操作方式可与参考图1至图8所阐述的驱动电路1的操作方式相同，这意味着，第一和第二驱动信号VoutHS和VoutLS基于第一输入信号S1生成，并且由连接在模式选择端子13上的模式选择元件2定义的死区时间和信号范围。在外部死区时间生成模式中，第一驱动信号VoutHS是从第一输入信号S1生成，而第二驱动信号VoutLS是从第二输入信号S2生成。这种情况下，一个驱动信号的关门电平的时间和另一驱动信号的开门电平的时间之间的死区时间将仅由第一、第二输入信号S1和S2的时序（timing）来定义。
驱动电路1根据模式选择元件2的电参数在内部死区时间生成模式或外部死区时间生成模式下操作。根据一个实施方式，第一、第二驱动信号VoutHS和VoutLS的信号范围在外部死区时间生成模式下能以与内部死区时间生成模式中相同的方式调节。
接下来参考图10对图9的驱动电路1的操作原理进行说明。图10示意性地示出了基于电参数R2的死区时间TDT、基于电参数R2的第一和第二驱动信号VoutHS和VoutLS的信号范围。当电参数R2分别位于第一区间[R23、R24]和第二区间[R25、R26]时，驱动电路1按图4至图8中说明的方式操作。上述第一、第二操作模式是图9中驱动电路1的内部死区时间生成模式的子模式。
当外部电参数R2位于另一参数范围时，驱动电路1处于外部死区时间生成模式中。该另一参数范围包括两个子范围或区间，即第三区间[R21、R22]和第四区间[R27、R28]。当电参数R2位于第三区间[R21、R22]时，第一、第二驱动信号VoutHS和VoutLS的信号范围对应第一操作模式的信号范围，而当电参数R2位于第四区间[R27、R28]时，所述信号范围对应第二操作模式的信号范围。但这只是一个例子。当电参数R2位于第三、第四区间时的信号范围可分别不同于第一、第二操作模式的信号范围。
图11更详细地示出了图9中驱动电路1的一个实施方式。在本实施方式中，计算电路6生成信号范围信号SSR、延迟时间信号SDT和使能信号S2EN，使能信号S2EN使能用于生成第二控制信号S52的第二输入信号S2。控制电路5接收使能信号S2EN。延迟时间信号SDT的生成对应于结合图5阐述的延迟时间信号的生成。信号范围信号SSR的生成对应于结合图5阐述的信号范围信号SSR的生成，同时当计算电路6计算出的电参数R2位于第三区间[R21、R22]时，根据图11的信号范围信号SSR也具有表明第一、第二驱动信号VoutHS和VoutLS的更高信号范围的第一信号电平。因此，当电参数R2位于第四区间[R27、R28]时，信号范围信号SSR具有第二信号电平。
图12示出了图11中控制电路5的一个实施方式。图12中的控制电路5基于图8的控制电路，还包括了第一多路转换器54x和第二多路转换器542。多路转换器541和542由使能信号S2EN控制。第一多路转换器541接收第一输入信号S1和第一逻辑门521的输出信号。第二多路转换器542接收第二输入信号S2和第二逻辑门522的输出信号。当使能信号S2EN具有表明驱动电路1处于外部死区时间生成模式的信号电平时，第一多路转换器541通过第一输入信号S1，而第二多路转换器542中通过第二输入信号S2。当使能信号S2EN表明驱动电路1处于内部死区时间生成模式时，多路转换器541、542通过相应逻辑门521、522的输出信号。
图13示出了计算电路6的一个实施方式，该计算电路提供延迟时间信号SDT、信号范围信号SSR和使能信号S2EN。参照图13，计算电路6包含连接至模式选择端子13的调压器61。调压器61被配置为驱动输出电流I13经模式选择端子13通过模式选择元件2，使得跨模式选择元件2的压降V13等于基准电压VREF1。出于示例性说明目的，假设模式选择元件2为具有电阻R2的欧姆电阻器。这种情况下，输出电流I13与欧姆电阻R2之间如下地成比例：
I13=V13/R2=VREF1/R2          （1）
图13示出的实施方式中，调压器61包括具有负载路径和控制端子的晶体管612。晶体管612的负载路径耦接至模式选择端子13。晶体管612由运算放大器612驱动。该运算放大器在第一输入端子接收基准电压VREF1和在第二端子接收跨模式选择元件2的电压V13。晶体管612操作为可变电流源，根据基准电压VREF1和跨模式选择元件2的电压V13提供输出电流I13。
计算电路6还包括具有一个输入晶体管621和三个输出晶体管622、623和624的电流镜。输入晶体管621与调压器61的晶体管612串联连接，以便使输出电流I13流过输入晶体管621。电流镜通过输出晶体管622、623和624将输出电流I13反射至三个计算单元63、64和65。输入晶体管621和输出晶体管622、623和624之间的电流镜比例（current mirror ratio）可为1:1，也可不为1:1。第一种情况下，输出晶体管622、623和624提供的电流等于输出电流I13。第二种情况下，输出晶体管622、623和624提供的电流与输出电流I13成比例。
第一计算单元63生成延迟时间信号SDT。第一计算单元63包括与第一输出晶体管622串联连接的电容器631，和与电容器631并联连接的开关632。开关632可实现为传统的电子开关，比如晶体管。控制逻辑633控制开关632并计算跨电容器631的电压V631。当开关632切断（打开）时，电容器631由第一输出晶体管622提供的电流进行充电。控制逻辑633被配置为计算电容器631的两种充电状态之间的时间差。根据一个实施方式，第一充电状态是电容器631放电时（即当第二开关632导通（关闭）时）的充电状态。第二充电状态是跨电容器631的电压V631等于提供给控制逻辑633的第二基准电压VREF2时的充电状态。时间差与第一输出晶体管622提供的电流成比例，与输出电流I13成比例，因此与模式选择元件2的欧姆电阻器R2成比例。控制逻辑633被配置为根据计算出的时间差生成延迟时间信号SDT。
第二计算单元64接收来自第二输出晶体管623的输出电流。该第二计算单元64包括与第二输出晶体管623串联连接的电流源641；和比较器642，用第二输出晶体管623和电流源641之间的电路节点上的电位与通道基准电压比较。当第二输出晶体管623提供的电流低于电流源641提供的电流时，比较器642将生成具有第一信号电平的信号范围信号SSR；当第二输出晶体管623提供的电流高于电流源641提供的电流时，比较器642生成具有第二信号电平的信号范围信号SSR。
第三计算单元65相当于第二计算单元64，包括另一个电流源651和另一个比较器652。比较器652生成使能信号S2EN。第二电流源651生成的电流可不同于第一电流源641提供的电流，以便根据不同的阈值提供信号范围信号SSR和使能信号S2EN。
尽管已介绍了本发明的各种示例性实施方式，但对于本领域技术人员显而易见的是，在不背离本发明精神和范围的前提下，可以进行各种变化和修改，它们将实现恩本发明部分优点。显然，本领域的熟练技术人员可用其他具有相同功能的元件对本发明进行合适的替换。应该指出，即使在那些未明确指出的情况下，参考某一具体附图所阐述的特征也可与其他图中的特征结合起来。此外，本发明的方法可为使用适当的处理器指令的完全软件实施，亦可为利用硬件逻辑与软件逻辑的结合来取得同样结果的混合实施。权利要求书涵盖了这样的对发明构思的修改。
空间上的相对术语如“在…之下”，“在下面”，“下部”，“在…之上”，“上部”等用于方便进行描述，解释一个元件相对于另一个元件的定位。除了图中描述的不同方向之外，这些术语还旨在包含设备的其他不同方向。此外，术语例如“第一”，“第二”等也用于描述各种不同的元件、区域、部分等，但并不是限制性的。在整个说明书中类似术语指的是类似元件。
本文所用的术语“具有”、“包含”、“包括（including）”、“包括（comprising）”等是开放性术语，表示存在所述的元件或特征，但不排除其他元件或特征。除非上下文有明确的说明，否则冠词“a”，“an”和“the”旨在包括复数和单数。
应该理解的是，除非另有说明，否则在此描述的各种实施方式的特征可彼此组合。
尽管在本文已示出和描述了具体的实施方式，但对本领域的普通技术人员而言，在不背离本发明范围的条件下，可以用各种替代和/或等价实施例来替换所示出和描述的具体实施方式。本申请涵盖了对上述具体实施方式的任何改变或修改。因此，本发明仅由所附权利要求书及其等同物所限定。

Claims (25)

1.一种驱动电路，包括：
第一输入端子，被配置为接收第一输入信号；
第一输出端子，被配置为提供第一驱动信号；
第二输出端子，被配置为提供第二驱动信号；以及
模式选择端子，被配置为具有连接其上的模式选择元件；
其中，所述驱动电路被配置为根据所述第一输入信号生成所述第一和第二驱动信号，使得当所述第一和第二驱动信号之一呈现关门电平时的时间与当所述第一和第二驱动信号中的另一个呈现开门电平时的时间之间存在死区时间；以及
其中，所述驱动电路还被配置为计算所述模式选择元件的至少一个电参数，并且被配置为根据计算出的参数来调节所述第一驱动信号的第一信号范围和所述第二驱动信号的第二信号范围，以及根据计算出的参数调节所述死区时间。
2.根据权利要求1所述的驱动电路，其中，所述模式选择元件为电阻，并且其中，所述电参数为电阻。
3.根据权利要求1所述的驱动电路，其中，所述驱动电路还被配置为当所述电参数位于第一参数范围时，根据所述电参数调节所述第一信号范围至第一范围、所述第二信号范围至第二范围并且调节所述死区时间，当所述电参数位于第二参数范围时，根据所述电参数调节所述第一信号范围至第三范围、所述第二信号范围至第四范围并且调节所述死区时间。
4.根据权利要求3所述的驱动电路，其中，当所述电参数位于所述第一或第二参数范围时，所述死区时间线性地取决于所述电阻。
5.根据权利要求1所述的驱动电路，还包括计算电路，耦接至所述模式选择端子，并且被配置为计算所述模式选择元件的至少一个电参数并根据计算出的电参数提供死区时间信号和信号范围信号。
6.根据权利要求5所述的驱动电路，还包括：
第一驱动电路，包括接收第一控制信号的输入端、耦接至所述第一输出端子的输出端、以及电源端子；
第一电源电压源，耦接至所述第一驱动电路的电源端子，所述第一电源电压源被配置为接收所述信号范围信号并根据所述信号范围信号生成电源电压；
第二驱动电路，包括接收第二控制信号的输入端、耦接至所述第二输出端子的输出端、以及电源端子；
第二电源电压源，耦接至所述第一驱动电路的电源端子，所述第二电源电压源被配置为接收所述信号范围信号并根据所述信号范围信号生成电源电压；以及
控制电路，耦接至所述第一输入端子，被配置为接收所述死区时间信号并根据所述输入信号和所述死区时间信号生成所述第一和第二控制信号。
7.根据权利要求6所述的驱动电路：
其中，所述计算电路被配置为生成具有第一和第二信号电平之一的所述信号范围信号，
其中，所述第一电源电压电路被配置为根据所述信号范围信号提供具有第一电压电平或第二电压电平的电源电压，以及
其中，所述第二电源电压电路被配置为根据所述信号范围信号提供具有第三电压电平或第四电压电平的电源电压。
8.根据权利要求7所述的驱动电路，其中，所述第一电压电平等于所述第三电压电平，而所述第二电压电平等于所述第四电压电平。
9.根据权利要求6所述的驱动电路，还包括：
第一基准端子和第二基准端子；
其中，所述第一驱动电路被配置为在所述第一输出端子和所述第一基准端子之间提供第一驱动电压作为第一驱动信号；以及
其中，所述第二驱动电路被配置为在所述第二输出端子和所述第二基准端子之间提供第二驱动电压作为第二驱动信号。
10.根据权利要求6所述的驱动电路，其中，所述控制电路被配置为根据所述输入信号生成所述第一和第二控制信号的开门电平和关门电平之一。
11.根据权利要求7所述的驱动电路，
其中，所述第一驱动电路被配置为当所述第一控制信号具有关门电平时生成将为零的所述第一驱动信号，并且当所述第一控制信号具有开门电平时生成具有与所述第一电源电压电路提供的电源电压对应的信号电平的所述第一驱动信号，以及
其中，所述第二驱动电路被配置为当所述第二控制信号具有关门电平时生成将为零的所述第二驱动信号，并且当所述第二控制信号具有开门电平时生成具有与所述第二电源电压电路提供的电源电压对应的信号电平的所述第二驱动信号。
12.一种驱动电路，包括：
第一输入端子，被配置为接收第一输入信号；
第二输入端子，被配置为接收第二输入信号；
第一输出端子，被配置为提供第一驱动信号；
第二输出端子，被配置为提供第二驱动信号；以及
模式选择端子，被配置为具有连接其上的模式选择元件；
其中，所述驱动电路被配置为呈现内部死区时间生成模式，在所述内部死区时间生成模式中，根据所述第一输入信号生成所述第一和第二驱动信号使得当所述第一和第二驱动信号之一呈现关门电平时的时间与当所述第一和第二驱动信号中的另一个呈现开门电平时的时间之间存在死区时间；以及呈现外部死区时间生成模式，在所述外部死区时间生成模式中，所述第一驱动信号取决于所述第一输入信号，而所述第二驱动信号取决于所述第二输入信号；以及
其中，所述驱动电路还被配置为计算所述模式选择元件的至少一个电参数并且根据计算出的参数来调节第一操作模式或第二操作模式。
13.根据权利要求12所述的驱动电路，其中，所述驱动电路还被配置为在所述内部死区时间生成模式下根据计算出的参数调节所述第一驱动信号的第一信号范围和所述第二驱动信号的第二信号范围，并且根据计算出的参数调节所述死区时间。
14.根据权利要求13所述的驱动电路，其中，所述模式选择元件为电阻，并且其中，所述电参数为电阻。
15.根据权利要求13所述的驱动电路，其中，所述驱动电路还被配置为当所述电参数位于第一参数范围时，在所述内部死区时间生成模式下操作，当所述电参数位于第二参数范围时，在所述外部死区时间生成模式下操作。
16.根据权利要求15所述的驱动电路，其中，所述驱动电路还被配置为：
当所述电参数位于所述第一参数范围的第一子范围时，根据所述电参数调节所述第一信号范围至第一范围、所述第二信号范围至第二范围并且调节所述死区时间。
当所述电参数位于所述第一参数范围的第二子范围时，根据所述电参数调节所述第二信号范围至第三范围、所述第二信号范围至第四范围并且调节所述死区时间。
17.根据权利要求16所述的驱动电路，其中，当所述电参数位于所述第一或第二子范围时，所述死区时间线性地依赖于所述电参数。
18.根据权利要求12所述的驱动电路，还包括计算电路，耦接至所述模式选择端子，并且被配置为计算所述模式选择的至少一个电参数并根据计算出的电参数提供死区时间信号、信号范围信号和使能信号。
19.根据权利要求18所述的驱动电路，还包括：
第一驱动电路，包括接收第一控制信号的输入端、耦接至所述第一输出端子的输出端、以及电源端子；
第一电源电压源，耦接至所述第一驱动电路的电源端子，所述第一电源电压源被配置为接收所述信号范围信号并根据所述信号范围信号生成电源电压；
第二驱动电路，包括接收第二控制信号的输入端、耦接至所述第二输出端子的输出端、以及电源端子；
第二电源电压源，耦接至所述第一驱动电路的电源端子，所述第二电源电压源被配置为接收所述信号范围信号并根据所述信号范围信号生成电源电压；以及
控制电路，耦接至所述第一输入端子和所述第二输入端子，被配置为接收所述死区时间信号并根据所述输入信号和所述死区时间信号生成所述第一和第二控制信号。
20.根据权利要求19所述的驱动电路，
其中，所述计算电路被配置为生成具有第一和第二信号电平之一的所述信号范围信号，
其中，所述第一电源电压电路根据所述信号范围信号提供具有第一电压电平或第二电压电平的电源电压，以及
其中，所述第二电源电压电路为根据所述信号范围信号提供具有第三电压电平或第四电压电平的电源电压。
21.根据权利要求20所述的驱动电路，其中，所述第一电压电平等于所述第三电压电平，而所述第二电压电平等于所述第四电压电平。
22.根据权利要求19所述的驱动电路，还包括：
第一基准端子和第二基准端子；
其中，所述第一驱动电路被配置为在所述第一输出端子和所述第一基准端子之间提供第一驱动电压作为第一驱动信号；以及
其中，所述第二驱动电路被配置为在所述第二输出端子和所述第二基准端子之间提供第二驱动电压作为第二驱动信号。
23.根据权利要求19所述的驱动电路，其中，所述控制电路被配置为根据所述输入信号生成所述第一和第二控制信号的开门电平和关门电平之一。
24.根据权利要求20所述的驱动电路，
其中，所述第一驱动电路被配置为当所述第一控制信号具有关门电平时生成将为零的所述第一驱动信号，并且当所述第一控制信号具有开门电平时生成具有与所述第一电源电压电路提供的电源电压对应的信号电平的所述第一驱动信号，以及
其中，所述第二驱动电路被配置为当所述第二控制信号具有关门电平时生成将为零的所述第二驱动信号，并且当所述第二控制信号具有开门电平时生成具有与所述第二电源电压电路提供的电源电压对应的信号电平的所述第二驱动信号。
25.根据权利要求19所述的驱动电路，其中，所述驱动电路被配置为根据所述使能信号从所述第一输入信号生成所述第一和第二控制信号或者从所述第一输入信号生成所述第一控制信号并从所述第二输入信号生成所述第二控制信号。
CN201210241815.XA 2011-07-13 2012-07-12 死区时间可调的驱动电路 Active CN102882510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/181,587 US9337824B2 (en) 2011-07-13 2011-07-13 Drive circuit with adjustable dead time
US13/181,587 2011-07-13

Publications (2)

Publication Number Publication Date
CN102882510A true CN102882510A (zh) 2013-01-16
CN102882510B CN102882510B (zh) 2015-07-29

Family

ID=47425835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210241815.XA Active CN102882510B (zh) 2011-07-13 2012-07-12 死区时间可调的驱动电路

Country Status (3)

Country Link
US (1) US9337824B2 (zh)
CN (1) CN102882510B (zh)
DE (1) DE102012212348B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104410300A (zh) * 2014-11-24 2015-03-11 深圳创维－Rgb电子有限公司 同步整流驱动电路及电视机
CN104506115B (zh) * 2014-12-01 2017-09-12 中国科学院长春光学精密机械与物理研究所 基于n通道和p通道mosfet的音圈电机高速驱动系统
CN108667278A (zh) * 2018-05-17 2018-10-16 西安微电子技术研究所 一种可编程延时设置电路及工作方法
WO2021051254A1 (en) * 2019-09-17 2021-03-25 Redisem Ltd. Controller for Power Converter

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072874A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 신호 출력 회로 및 이를 포함하는 반도체 장치
US9559594B2 (en) * 2013-06-24 2017-01-31 Covidien Lp Dead-time optimization of resonant inverters
US20150095789A1 (en) * 2013-09-30 2015-04-02 Elwha Llc User interface to residence related information center associated with communication and control system and method for wireless electric vehicle electrical energy transfer
US20150091507A1 (en) * 2013-09-30 2015-04-02 Elwha Llc Dwelling related information center associated with communication and control system and method for wireless electric vehicle electrical energy transfer
KR102280573B1 (ko) 2014-06-09 2021-07-22 삼성전자주식회사 적응적 데드 타임 제어 기능을 갖는 구동 회로, 전압 컨버터 및 데드 타임 제어 방법
US10528071B2 (en) 2016-10-14 2020-01-07 Infineon Technologies Austria Ag Electronic drive circuit
US11101726B2 (en) * 2019-10-01 2021-08-24 Texas Instruments Incorporated Glitch immune non-overlap operation of transistors in a switching regulator
US11561563B2 (en) 2020-12-11 2023-01-24 Skyworks Solutions, Inc. Supply-glitch-tolerant regulator
US11817854B2 (en) 2020-12-14 2023-11-14 Skyworks Solutions, Inc. Generation of positive and negative switch gate control voltages
US11556144B2 (en) 2020-12-16 2023-01-17 Skyworks Solutions, Inc. High-speed low-impedance boosting low-dropout regulator
US11502683B2 (en) 2021-04-14 2022-11-15 Skyworks Solutions, Inc. Calibration of driver output current
US12068687B2 (en) 2021-10-15 2024-08-20 Advanced Micro Devices, Inc. Method to reduce overshoot in a voltage regulating power supply

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002601A (en) * 1997-07-28 1999-12-14 Stmicroelectronics S.R.L. Sharing of external components for the control of the switching dead-time of a plurality of integrated devices cooperating in driving an R-L multi-phase actuator
CN101345474A (zh) * 2007-06-01 2009-01-14 国际整流器公司 智能死区时间控制
US20100259954A1 (en) * 2009-04-09 2010-10-14 Stmicroelectronics S.R.L. Method and circuit for avoiding hard switching in resonant converters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353212A (en) * 1992-04-20 1994-10-04 At&T Bell Laboratories Zero-voltage switching power converter with ripple current cancellation
US6002213A (en) * 1995-10-05 1999-12-14 International Rectifier Corporation MOS gate driver circuit with analog input and variable dead time band
JP2001258269A (ja) * 2000-03-15 2001-09-21 Kawasaki Steel Corp ソフトスイッチングｄｃ−ｄｃコンバータ
US7724054B2 (en) 2004-09-08 2010-05-25 International Rectifier Corporation Gate driver with programmable dead-time insertion
JP2006352741A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp デッドタイム制御回路
US7504816B2 (en) * 2005-09-28 2009-03-17 Intersil Americas Inc. Circuit for multiplexing digital and analog information via single pin of driver for switched MOSFETs of DC-DC converter
KR101197512B1 (ko) * 2005-12-02 2012-11-09 페어차일드코리아반도체 주식회사 안정기 집적회로
US7508142B2 (en) * 2006-07-18 2009-03-24 International Rectifier Corporation Ballast control circuit for use with CCFL and EEFL lamps
JP5065398B2 (ja) * 2007-05-07 2012-10-31 ハーマン インターナショナル インダストリーズ インコーポレイテッド 自動ゼロ電圧スイッチングモードコントローラ
JP4941223B2 (ja) * 2007-10-12 2012-05-30 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002601A (en) * 1997-07-28 1999-12-14 Stmicroelectronics S.R.L. Sharing of external components for the control of the switching dead-time of a plurality of integrated devices cooperating in driving an R-L multi-phase actuator
CN101345474A (zh) * 2007-06-01 2009-01-14 国际整流器公司 智能死区时间控制
US20100259954A1 (en) * 2009-04-09 2010-10-14 Stmicroelectronics S.R.L. Method and circuit for avoiding hard switching in resonant converters

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104410300A (zh) * 2014-11-24 2015-03-11 深圳创维－Rgb电子有限公司 同步整流驱动电路及电视机
CN104410300B (zh) * 2014-11-24 2016-09-21 深圳创维－Rgb电子有限公司 同步整流驱动电路及电视机
CN104506115B (zh) * 2014-12-01 2017-09-12 中国科学院长春光学精密机械与物理研究所 基于n通道和p通道mosfet的音圈电机高速驱动系统
CN108667278A (zh) * 2018-05-17 2018-10-16 西安微电子技术研究所 一种可编程延时设置电路及工作方法
CN108667278B (zh) * 2018-05-17 2020-07-14 西安微电子技术研究所 一种可编程延时设置电路及工作方法
WO2021051254A1 (en) * 2019-09-17 2021-03-25 Redisem Ltd. Controller for Power Converter

Also Published As

Publication number Publication date
CN102882510B (zh) 2015-07-29
US20130015887A1 (en) 2013-01-17
DE102012212348A1 (de) 2013-01-17
US9337824B2 (en) 2016-05-10
DE102012212348B4 (de) 2015-02-19

Similar Documents

Publication Publication Date Title
CN102882510A (zh) 死区时间可调的驱动电路
JP5047377B2 (ja) スイッチングゲートドライバ
US9144127B1 (en) AC-powered LED light engines, integrated circuits and illuminating apparatuses having the same
US11165421B1 (en) Driving circuit for switching element and switching circuit
US9019000B2 (en) Driver circuit having a storage device for driving switching device
CN101577504B (zh) 半导体集成电路器件
US7388422B2 (en) Charge pump circuit for high side drive circuit and driver driving voltage circuit
US8054054B2 (en) High voltage gate driver IC (HVIC) with internal charge pumping voltage source
US10263522B2 (en) Semiconductor integrated circuit device and power supply system
CN107395000B (zh) 半导体器件
CN105706366B (zh) 栅极驱动电路以及使用该栅极驱动电路的电力变换装置
WO2018230196A1 (ja) 駆動装置及び電力変換装置
CN102573242A (zh) 一种呼吸灯驱动电路及呼吸灯驱动芯片
US12101018B2 (en) Driving circuit for switching element and switching circuit
US11196413B2 (en) Driving circuit for switching element, and switching circuit
CN208489793U (zh) Mosfet电路和电源
CN110752739B (zh) 功率设备驱动装置
Lee et al. A negative voltage supply for high-side switches using buck-boost bootstrap circuitry
CN114915163A (zh) 电荷泵电路及其控制方法
JP6906390B2 (ja) スイッチング回路
US10128849B2 (en) Level shift circuit, semiconductor device, and battery supervisory apparatus
CN109194100B (zh) 一种栅极驱动电路
JP5757184B2 (ja) ゲート駆動回路
US20230098267A1 (en) Gate driver
JP2018121475A (ja) 電力変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant