JP4941223B2 - 半導体装置 - Google Patents

Description

本発明は、デットタイムを設定して半導体素子を制御する半導体装置に関し、特に半導体素子に最適なデットタイムを容易に定めることができ、安定な制御状態を維持できる半導体装置に関するものである。

２つの半導体素子を上下に並べるアームと呼ばれる構成で半導体スイッチを形成することがある。この構成では、上側の半導体素子を上アームと称し、下側の半導体素子を下アームと称する。上アームと下アームが共にオンであると上アーム、下アーム間が短絡（アーム短絡）し短絡電流が流れるため、上アームおよび下アームの特性劣化などの悪影響を及ぼすことがある。

このようなアーム短絡は、例えば、上アームが完全にオフする前に下アームがオンとなることが原因となる。そして前述のアーム短絡を防止するために、一方のアームをオフすべき指令を伝送した後、デットタイムと呼ばれる時間の経過後に他方のアームにオンすべき指令を伝送する。ここで、デットタイムとは上アームと下アームとが同時にオンとならないことを補償するために設定される時間である。このデットタイムは半導体素子のオフ動作に要する時間の最大値に設定されることが一般的である。

特許文献１に開示される電力変換装置は、各アームの出力を検出しその値からデットタイムを定めるためにデットタイム制御回路を備える。このデットタイム制御回路により生成されるデットタイムは、短絡を抑制でき、かつ高周波動作を制御よく行うことが出来るように定められる。

特開平１０−３３７０４６ 特開２００２−２０４５８１ 特開平９−１７２７８６ 特開２００３−３２４９２８ 特開２００１−６９７９５

特許文献１に開示の電力変換装置は、半導体素子への指令があるとその都度最適なデットタイムを演算する。すなわち指令を生成するためには、半導体素子の電流測定の後、デットタイムの演算を行う必要がある。よって特許文献１に開示の電力変換装置では処理が複雑であるという問題があった。また、デットタイムを設けることで指令した制御値と実際の制御値との間に乖離が生じ制御の安定性が損なわれる問題もあった。

本発明は、上述のような課題を解決するためになされたもので、制御の安定性を保ちながら、単純な処理により最適なデットタイムを生成できる半導体装置を提供することを目的とする。

本願第一の発明である半導体装置は、
２つの半導体素子で形成されるアームと、
該アームへの制御値と該制御値に対して設定すべき最適化デットタイムとの相関マップを記憶した又は記憶できるマップ記憶装置と、
該アームの駆動制御値を取得する駆動制御値取得手段と、
該相関マップから、該駆動制御値に対応した該最適化デットタイムを抽出するデットタイム生成回路と、
該アームの目標制御値を該デットタイム生成回路へ印加する制御値発信回路と、
該目標制御値と該最適化デットタイムを付加した実制御値との関係を表す制御値マップを記憶した又は記憶できる制御値マップ記憶装置と、
該制御値マップに基づき、所望の該実制御値が実現できる該目標制御値を抽出する目標値抽出手段と、を備える。
そして、一方の該半導体素子がオフすべき指令を受けた後他方の該半導体素子がオンするまでの時間は該デットタイム生成回路が抽出した該最適化デットタイムであり、
該デットタイム生成回路へ印加される該目標制御値は該目標値抽出手段で抽出された目標制御値であることを特徴とする。

本願第二の発明である半導体装置は、
半導体素子を備えるアームと、
該アームのデットタイムを生成し、入力に対して該デットタイムを付加した実制御値を該アームへ印加するデットタイム生成回路と、
該入力として目標制御値を該デットタイム生成回路へ印加する目標制御値印加手段と、
該アームで行われるべき制御である当初制御指令値を受け取る又は生成する当初制御指令値発生手段と、
該当初制御指令値と一致する該実制御値が達成できるように該目標制御値を設定する目標制御値設定手段と、
該目標制御値は該目標値設定手段で設定されることを特徴とする。

本発明により半導体装置の制御の安定性を保ちながら、単純な処理により最適なデットタイムを生成できる。

実施の形態１
本実施形態は単純な処理により最適なデットタイムを生成できる半導体装置に関する。本実施形態の半導体装置は図１に示す構成を備える。以後、図１について説明する。半導体装置２８は第一半導体素子１０と第二半導体素子１４とを備える。第一半導体素子１０と第二半導体素子１４とはハーフブリッジ回路を形成している。以後第一半導体素子１０と第二半導体素子１４とを総称してアームと称することがある。

アームを構成する第一半導体素子１０と第二半導体素子１４はパワースイッチング素子である。パワースイッチング素子としては例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴが挙げられる。また、第一半導体素子１０には還流ダイオード１２が並列に接続される。第二半導体素子１４には還流ダイオード１６が並列に接続される。第一半導体素子１０と第二半導体素子１４との接続の間には負荷２６へと繋がる配線が設けられている。このように半導体装置２８は半導体スイッチを構成するアームを備えている。

さらに、第一半導体素子１０には第一駆動回路１８が接続されている。第一駆動回路１８は第一半導体素子１０のゲート駆動用の回路であり、第一半導体素子１０のオン、オフを制御する。一方、第二半導体素子１４には第二駆動回路２０が接続されている。第二駆動回路２０は第二半導体素子１４のゲート駆動用の回路であり、第二半導体素子１４のオン、オフを制御する。

さらに、本実施形態の半導体装置２８はデットタイム生成回路２２を備える。デットタイム生成回路２２は本実施形態のアームに設定するデットタイムを生成する回路である。デットタイム生成回路２２は前述の第一駆動回路１８および第二駆動回路２０に接続されている。ここで、デットタイムとはアームを構成する一方の半導体素子にオフすべき指令を送信後、他方の半導体素子にオンすべき指令を送信するまでの時間である。すなわちデットタイムはアームを構成する２つの半導体装置が同時にオン状態となることを回避するために設けられる時間である。換言すればデットタイムとはアーム短絡抑制のために設けられる時間であり、一方の半導体素子が実際にオフとなってから他方の半導体素子をオンとすることを補償する時間である。本実施形態のデットタイム生成回路２２は、デットタイム生成回路２２に備わるマップ記憶装置２３を用いてデットタイムを生成する。また、デットタイム生成回路２２は、本実施形態の半導体装置２８の外部から伝送される制御信号１３を受け取る。ここで、制御指令１３とは第一半導体素子１０と第二半導体素子１４とのデューティに関する指令でありスイッチングについての指令を含む。そして半導体装置２８は、理想的には前述の制御指令１３に従った制御を行うことが求められる。

以後、デットタイム生成回路２２が備えるマップ記憶装置２３について説明する。本実施形態において、マップ記憶装置２３には後述の相関マップが記憶される。相関マップとは、アームの制御値と、前述した制御値に対して最適化されたデットタイムである最適化デットタイムとの関係について定めたマップである。よって、相関マップを参照すれば、ある制御値に対してどの程度のデットタイムを設定すれば良いかが把握できることになる。本実施形態でこの相関マップはアーム毎に設定されるべきものである。よって相関マップはアームを構成する半導体素子の特性をあらかじめ測定しておくことにより定められる。

図２は前述した相関マップの作成手順について説明するフローチャートである。以後図２のフローチャートに従い相関マップの作成手順について説明する。相関マップを作成するためには、まず調査用制御指令とよばれる制御指令をアームへ伝送する（ステップ３０）。調査用制御指令は調査用制御指令生成部２１からアームへ伝送されるものである。また、調査用制御指令とはアームの制御値を所定の値とするための指令である。このような調査用制御指令は所定の制御値の範囲について複数設定される。本実施形態の調査用制御指令は図１におけるＰ端子とＮ端子との間の電圧であるＰＮ端子間電圧を制御する指令である。

前述の調査用制御指令が伝送されると、調査用制御指令によって制御されるアームのオフ動作に関する特性であるデットタイム関連特性を測定する（ステップ３１）。デットタイム関連特性とはデットタイムを決定づける特性のことである。デットタイム関連特性は、本実施形態ではアームがオフすべき指令を受けてから実際にオフするまでの時間である遅延時間のことをいう。デットタイム関連特性である遅延時間の測定およびデットタイム生成回路２２への伝送は電流センス部２９が行う。電流センス部２９はアームの電流を測定することで遅延時間を測定できる。そして電流センス部２９はデットタイム生成回路２２と接続されている。電流センス部２９で演算した遅延時間はデットタイム生成回路２２へ伝送される。

次いで、ステップ３２に示す処理へ処理が進められる。ステップ３２では調査用制御指令とデットタイム関連特性との関係を示すマップが作成される。本実施形態のステップ３２では図４に示すマップが作成される。これは調査用制御指令とデットタイム関連特性との相関のグラフであり元データマップと称する。本実施形態において元データマップとはＰＮ端子間電圧と遅延時間との相関のグラフである。元データマップはデットタイム生成回路２２が備える元データ記憶装置２７に記憶される。

ステップ３２の処理を終えるとステップ３３へ処理が進められる。ステップ３３では前述の元データマップから、それぞれの調査用制御指令に対して最適化デットタイムを定める。最適化デットタイムは最適化デットタイム演算部２５で生成される。ここで、最適化デットタイムとは、前述のデットタイム関連特性を考慮して、アーム短絡を起さない程度に長い時間かつ制御の安定性を損なわない程度に短いデットタイムのことである。この意義については後述する。最適化デットタイムは調査用制御指令値毎に定められるものである。

次いでステップ３４へ処理が進められる。ステップ３４では前述の調査用制御指令と最適化デットタイムとの相関をマップ化した相関マップが生成される。相関マップの生成は、デットタイム生成回路２２が備える相関マップ生成部１１で行われる。 生成された相関マップは、デットタイム生成回路２２に備わるマップ記憶装置２３に記憶される（ステップ３５）。マップ記憶装置２３には前述した相関マップが記憶され、調査用制御指令の値すなわちアームの制御値と最適化デットタイムとを関連づけている。よってアームの制御値（本実施形態ではＰＮ端子間電圧）さえ把握できれば、相関マップを参照するだけで対応する最適化デットタイムを読み取ることができる。

なお、図１で表される本実施形態の半導体装置２８は、デットタイム生成回路２２に制御信号１３が入力されて制御が開始される構成である。

図３は、図２で説明した相関マップがマップ記憶装置２３に記憶された半導体装置２８について、その動作について説明するためのフローチャートである。以後、図３に沿って説明する。まず、デットタイム生成回路２２が半導体装置２８の外部から制御信号１３を取得する（ステップ４０）。制御信号１３は、アームで達成されるべきデューティおよびスイッチングに関する信号である。

次いで、制御信号１３が第一駆動回路１８及び第二駆動回路２０へ伝送され、第一半導体素子１０及び第二半導体素子１６とが制御信号１３で制御される。このようにアームが制御信号１３で制御されているときに、デットタイム生成回路２２は駆動制御値を取得する。駆動制御値とはアームの制御値であり、本実施形態ではアームのＰＮ間端子電圧のことをいう。駆動制御値は電圧検出センサー２４がＰＮ間端子電圧を測定することで取得される（ステップ４１）。このようにして取得した駆動制御値は通信又は配線によりデットタイム生成回路２２へ送られる。そしてデットタイム生成回路２２は駆動制御値を受け取ると、マップ記憶装置２３の相関マップを参照する。そして前述の駆動制御値に対応した最適化デットタイムをサーチし抽出する（ステップ４２）。

次いで、デットタイム生成回路２２はステップ４２で抽出した最適化デットタイムを付加したスイッチングを行うべく、制御信号１３に最適化デットタイムを付加する（ステップ４４）。これにより、制御信号１３によりアームのスイッチングを行う際のデットタイムとして最適化デットタイムが適用された制御が行われる（ステップ４６）

一般に、図７に表されるように、半導体素子６０と半導体素子６２とがアームを構成するように上下に並べた半導体装置において、一方の半導体素子がオフとなっていないタイミングで他方の半導体素子をオンとしてしまうとアーム間に短絡電流が流れアームの特性劣化等が発生することが考えられる。これがアーム短絡である。例えば同一タイミングで半導体素子６０のオフ指令と半導体素子６２のオン指令を行うと、半導体素子６０のオフ時電流と半導体素子６２のオン電流とがクロスオーバーする。このクロスオーバーがアーム短絡を引き起こすことがある。この様子を図８に示す。図８のグラフは上から、半導体素子６０の電流、半導体素子６２の電流、アーム短絡電流を示している。この図から半導体素子６０のオフ時電流が有限の値であるタイミングで半導体素子６２のオン電流が流れると短絡電流が発生することが分かる。

アームにおいては前述したアーム短絡を防止するためにデットタイムを設ける。そして、デットタイムの期間内に一方のオフすべき半導体素子が確実にオフとなることが求められる。従ってデットタイムは、複数の半導体素子についてその遅延時間の最大値で固定されていることが一般的である。

このように定められたデットタイムを半導体素子の駆動信号（制御信号）に組み込むことで、制御信号は補正されてアーム短絡は抑制できる。デットタイムを長く設けるとよりアーム短絡抑制効果が高まることになる。しかしながら以下の理由によりデットタイムはできるだけ小さい値であることが好ましい。すなわち、デットタイムを設けることにより、本来達成されるべきデューティ制御値（デットタイムが付加されないと仮定した時のデューティ制御値のこと、図６において制御指令値という）と実際のデューティ制御値（図６において実制御値という）との乖離が生じる。この乖離は電圧変動や電流波形の歪を生じさせる。なお、図６は上アームのオン時間とオフ時間の比率を制御する制御系で、上アームのオン時間と下アームのオン時間からそれぞれデットタイムの１／２を引くように調整した場合のデューティ制御値に関する。図６では駆動周期１００μｓと５０μｓそれぞれについてデットタイムを５μｓとした場合の制御指令値と実制御値の関係を記載した。ここで、駆動周期が１００μｓ、制御指令が５０％であるとき下アームのオン時間は５０−５／２＝４７．５μｓである。同じく駆動周期が５０μｓのときの下アームオン時間は２５−５／２＝２２．５μｓである。この計算から、駆動周期が短いほどデットタイムのオン時間への相対的な影響が大きいといえる。

ここまでの記載から明らかなように、デットタイムが長いと制御指令値に対する実制御値の乖離が増大する。このような制御系では、駆動周波数を切り替えた場合、指示した駆動周波数切り替えのタイミングのずれや、同一の制御指令値に対する実制御値が変動するという問題が発生する。駆動周波数によって制御指令値に対する実制御値が変動することを「非線形の問題」と称する。制御系を構築する制御器は制御指令値と実制御値とが一定の関係、すなわち線形であることを前提に設計されることが一般的である。よって「非線形の問題」を抱えた制御系を用いると制御系が不安定になることが考えられる。ゆえにデットタイムは小さい値であることが好ましい。

従って、設定すべきデットタイムは「アーム短絡を抑制できる程度に長い期間かつ制御の安定性を損ねない程度に短い期間」であることが求められる。この課題に一応の回答を与えているのが特許文献１に開示される電力変換装置である。特許文献１に開示の電力変換装置はアーム毎に設けられた変流器からの出力をデットタイム制御回路とよばれる回路に送る。デットタイム制御回路は前述の出力から判断して適切なデットタイムへと切り替えを行う。この切り替えは高周波動作を良好に維持しつつアーム短絡を抑制できるように行われる。よって特許文献１に記載電力変換装置によれば、「アーム短絡を抑制できる程度に長い期間かつ制御の安定性を損ねない程度に短い期間」であるデットタイムを設定できる。

しかしながら、特許文献１に開示の電力変換装置ではアームを駆動する指令が出されるたびに、アーム毎に設けられた変流器からの出力をデットタイム制御回路へ送りデットタイムの切り替えを行う。より詳細にはレベル判別回路とよばれる回路による演算やデットタイム制御回路による演算などが要求されるから処理が複雑であるという問題がある。

本実施形態の構成によれば、前述の問題を解決できる。すなわち、本実施形態ではデットタイム生成回路２２が相関マップを備えるから、駆動制御値であるアームの電圧を測定後、そのアームの電圧に対応する最適化デットタイムをサーチし抽出するだけで最適なデットタイムを生成できる。これにより迅速なデットタイムの決定が可能である。そして最適化デットタイムは「アーム短絡を抑制できる程度に長い期間かつ制御の安定性を損ねない程度に短い期間」であるから制御の安定性を維持しつつアーム短絡を抑制できる。

本実施形態における半導体装置２８は、相関マップを生成するための手段である元データ記憶装置２７、相関マップ生成部１１、最適化デットタイム演算部２５、調査用制御指令生成部２１、電流センス部２９を備えるが本発明はこれに限定されない。すなわち、前述した相関マップを生成する手段は外部機器が行ってマップ記憶装置２３へ記憶させることとしても本発明の効果は得られる。このような構成によれば、半導体装置２８が相関マップ生成のための手段を備える必要はないから、構成が簡素化できる。

本実施形態ではデットタイム関連特性として遅延時間を用いたが本発明はこれに限定されない。すなわち、デットタイム関連特性から最適化デットタイムを定めることができる限りにおいてデットタイム関連特性は他の特性であっても本発明の効果を得られる。具体的には、デットタイム関連特性は半導体素子のオフ特性に関する特性であればよい。

本実施形態においてはデットタイム生成回路２２がマップ記憶装置２３を備える構成としたが本発明はこれに限定されない。すなわち、デットタイム生成回路がマップ記憶装置２３を参照できる限りにおいては、相関マップの活用が可能だから本発明の効果を失わない。よってマップ記憶装置２３はデットタイム生成回路２２の外部に配置されてもよい。

本実施形態においては相関マップをアーム毎に設定すべきとしたが本発明はこれに限定されない。例えば、アームの特性ばらつきが所定の許容範囲内であれば、最適化デットタイムをアーム毎に定めなくても良い。または製品開発段階で所望の精度で相関マップを生成できれば最適化デットタイムをアーム毎に定めなくても良い。これらの場合、相関マップは各アームで共通化できるから、相関マップ生成に要する構成（手段）を設ける必要がなくなる。前述のようなアーム間で共通化された相関マップを備えていても本発明の効果は失わない。

本実施形態においては調査用制御指令としてＰＮ端子間電圧を印加し、ＰＮ端子間電圧に対応するデットタイム関連特性を取得することとしたが本発明はこれに限定されるものではない。すなわち調査用制御指令としてアームに電流を流す構成としてもよい。この場合駆動制御値取得の手段はアームの電流を測定できる電流検出センサーである。また、元データマップとしては図５に示すものを生成することになる。そして駆動制御値を取得して相関マップを参照することにより最適化デットタイムを生成できるから、このような構成であっても本発明の効果を得られる。

本実施形態においては調査用制御指令としてＰＮ端子間電圧を印加し、ＰＮ端子間電圧に対応するデットタイム関連特性を取得することとしたが本発明はこれに限定されるものではない。すなわち調査用制御指令としてアームに温度を変動させる構成としてもよい。この場合駆動制御値取得の手段はアームの温度を測定できる温度検出センサーである。そして駆動制御値を取得して相関マップを参照することにより最適化デットタイムを生成できるから、このような構成であっても本発明の効果を得られる。

本実施形態においては元データ記憶装置２７を用いることとしたが本発明はこれに限定されるものではない。すなわち、相関マップを生成するにあたり、１の調査用制御指令に対応するデットタイム関連特性から最適化デットタイムを演算し、このルーチンを所定回数繰り返すこととしてもよい。このように逐次的に最適化デットタイムを演算しても本発明の効果を失わない。また、元データ記憶装置２７が不要となる。

実施の形態２
本実施形態はデットタイムが設定された半導体装置において所望の実制御値を達成できる半導体装置に関する。本実施形態の半導体制御システムは図９に示す構成を備える。本実施形態の半導体制御システム７０は半導体装置７２と上位システム７８とに大別できる。ここで、半導体装置７２とは実施の形態１で説明した図１で表される半導体装置２８と同一であるものとする。

一方、上位システム７８は半導体装置７２で実現されるべき制御値を発信する制御値発信回路である。上位システム７８は制御装置７６とデットタイム補償部７４とを備える。制御装置７６は、制御の指令値と実制御値とが線形であることを前提として半導体装置７２の制御のための信号をデットタイム補償部７４へ伝送する装置である。制御装置７６が伝送する制御に関する信号を当初制御指令と称する。

デットタイム補償部７４は、半導体装置７２でデットタイムが設定されることを加味して当初制御指令の値を変更する部分である。この変更はデットタイム補償部７４に備わる制御値マップ記憶装置７５を参照することで行われる。すなわち、デットタイム補償部７４では当初制御指令値を目標制御指令値とよばれる後述する制御指令値へ変更する。半導体装置７２は、上位システム７８のデットタイム補償部７４から伝送される目標制御指令値に従い制御を行う。

図１０は前述した制御値マップの生成方法について説明する図である。まず、デットタイム補償部７４は駆動制御値と関連づけられたデットタイムの情報を受け取る（ステップ８０）。本実施形態ではステップ８０において半導体装置７２が備える相関マップの受け取りを行う。従って本実施形態においては制御値マップと相関マップとは一致する。ステップ８０は制御マップ生成部７７により実行される。次いで、制御値マップの制御値マップ記憶装置７５への記憶が行われる（ステップ８２）。制御値マップは上述のように生成される。なお、デットタイム補償部７４は、後述する実制御時において本実施形態の制御値マップを運用するために駆動制御値を取得する駆動制御値取得部７９を備える。

図１１は本実施形態の半導体制御システム７０の動作について説明する図である。以後図１１に沿って説明する。まず制御装置７６にて半導体装置７２のアームで実施されるべき制御である当初制御指令値を生成する。この当初制御指令値はデットタイム補償回路７４へ伝送される（ステップ８４）。次いで、当初制御指令値を受けたデットタイム補償部７４は駆動制御値取得部７９により半導体装置７２の駆動制御値を受け取る（ステップ８６）。駆動制御値の受け取りは通信にて取得しても良いし、配線を配置して取得しても良い。

続いて、制御値マップ記憶装置７５に記憶された制御値マップを参照して、取得した駆動制御値に対応したデットタイム（最適化デットタイム）を抽出する（ステップ８８）。ここで抽出したデットタイム（最適化デットタイム）は半導体装置７２のデットタイム生成回路で用いられるものである。そこで、デットタイム補償部７４では当初制御指令値のデューティがデットタイムの影響で減じられることを補償するように当初制御指令値を修正する。すなわち、当初制御指令値はデットタイム補償部７４で前述のデットタイムの分だけ制御デューティを付加した目標制御値に修正される（ステップ９０）。目標制御値はデットタイム補償部７４から半導体装置７２のデットタイム生成回路へ伝送され（ステップ９２）、目標制御値による制御が行われる。

目標制御値は半導体装置７２のデットタイム生成回路において、デットタイムの分だけ制御デューティが減じられることになる。この減少分はデットタイム補償部７４で当初制御指令値に付加された制御デューティの増加分と同等である。ゆえにデットタイム生成回路から駆動回路へ印加される実制御値を当初制御指令値と一致させることができる。

図１２は本実施形態の効果を図解するための図である。図１２に表されるグラフの横軸は制御指示デューティである。制御指示デューティとは上位システム７８から半導体装置７２へ送られる指令のことである。一方縦軸は実制御デューティである。実制御デューティとは制御指示デューティを受けた半導体装置７２が実際にアームに対して行う制御のことである。例えば、制御指示デューティとしてＡを半導体装置７２へ伝送する場合を考える。この場合制御指示デューティはＡであるが実制御デューティはＡ未満である。このように制御指示デューティと一致した実制御デューティを達成できないのは、半導体装置においてデットタイムを設定しているためである。そこで、本実施形態ではＡ（当初制御指令値）を実制御デューティとするために、当初指令値Ａに対しデットタイムにより減じられる制御デューティをあらかじめ付加したＡ’（目標制御値）を上位システム７８で生成する。目標指令値Ａ’が半導体装置７２へ伝送されるとデットタイム分だけ制御デューティが減じられて、結局Ａと一致する実制御が行われることになる。

デットタイムとはアーム短絡のために必ず設けなければならない期間であり、０となることはない。従って当初制御値と実制御値との間に乖離が生じ制御の安定性が低下することは回避できない問題であった。

本実施形態の構成によれば、上述の問題を解決できる。本実施形態ではデットタイム補償部７４が、当初制御指令値と実制御値とが一致するように当初制御指令値を修正して半導体装置へ伝送する。よって当初制御指令値と実制御値とが一致するからデットタイムを設けてアーム短絡を抑制しながら制御の安定性を良好に保つことができる。

本実施形態においては制御値マップを備える構成としたが本発明はこれに限定されない。すなわち、デットタイム補償部は半導体制御システムの実動作時にリアルタイムでデットタイム制御値（デットタイムの情報）受け取ることとしても良い。リアルタイムで受け取ったデットタイムにより当初制御指令値を目標制御値へ修正しても本発明の効果である制御の安定性確保が可能である。この場合、制御値マップを準備する必要がない。

本実施形態においては半導体制御システムを半導体装置と上位システムとに分類したが本発明はこれに限定されない。すなわち、デットタイム補償部が半導体装置側に配置されていても本発明の効果を失わないし、デットタイム生成回路が上位システムに配置されていても本発明の効果を失わない。よって半導体装置と上位システムとによる分類は説明の便宜上なされたものであり必須の要件ではない。

本実施形態の半導体装置は実施の形態１と同様の構成としたが本発明はこれに限定されるものではない。すなわち、半導体装置としてはデットタイムを設定してアームを制御するものであれば何でも良い。

本実施形態では、制御値マップ記憶装置をデットタイム補償部に配置したが、デットタイム補償部が参照できる限りにおいてはどこに配置されていても本発明の効果を得られる。

本実施形態の制御値マップはデットタイムと駆動制御値との関係を示すマップであるが本発明はこれに限定されるものではない。例えば、デットタイムが固定値である
半導体装置の場合は、当初制御指令値と目標制御値との関係を示すマップであっても本発明の効果を得られる。

実施の形態１における半導体装置を説明する図。 実施の形態１における相関マップ生成手段を説明する図。 実施の形態１における半導体装置の動作を説明する図。 実施の形態１における元データマップの例を説明する図。 実施の形態１の変形例における元データマップの例を説明する図。 半導体装置の制御の駆動周波数依存を説明する図。 半導体装置の構成の一例を説明する図。 アーム短絡について説明する図。 実施の形態２における半導体制御システムを説明する図。 実施の形態２における制御マップの生成について説明する図 実施の形態２における半導体制御システムの動作を説明する図。 実施の形態２における課題について説明する図。

符号の説明

２８ 半導体装置
１０ 第一半導体素子
１４ 第二半導体素子
１８ 第一駆動回路
２０ 第二駆動回路
２２ デットタイム生成回路
２９ 電流センス部
２１ 調査用制御指令生成部
２５ 最適化デットタイム演算部
２３ マップ記憶装置
１１ 相関マップ生成部
２７ 元データ記憶装置
７６ 制御装置
７４ デットタイム補償部
７８ 上位システム
７５ 制御値マップ記憶装置
７７ 制御値マップ生成部
７９ 駆動制御値取得部

Claims (3)

1. ２つの半導体素子で形成されるアームと、
   前記アームへの制御値と前記制御値に対して設定すべき最適化デットタイムとの相関マップを記憶した又は記憶できるマップ記憶装置と、
   前記アームの駆動制御値を取得する駆動制御値取得手段と、
   前記相関マップから、前記駆動制御値に対応した前記最適化デットタイムを抽出するデットタイム生成回路と、
   前記アームの目標制御値を前記デットタイム生成回路へ印加する制御値発信回路と、
   前記目標制御値と前記最適化デットタイムを付加した実制御値との関係を表す制御値マップを記憶した又は記憶できる制御値マップ記憶装置と、
   前記制御値マップに基づき、所望の前記実制御値が実現できる前記目標制御値を抽出する目標値抽出手段と、を備え、
   一方の前記半導体素子がオフすべき指令を受けた後他方の前記半導体素子がオンするまでの時間は前記デットタイム生成回路が抽出した前記最適化デットタイムであり、
   前記デットタイム生成回路へ印加される前記目標制御値は前記目標値抽出手段で抽出された目標制御値であることを特徴とする半導体装置。
2. 半導体素子を備えるアームと、
   前記アームのデットタイムを生成し、入力に対して前記デットタイムを付加した実制御値を前記アームへ印加するデットタイム生成回路と、
   前記入力として目標制御値を前記デットタイム生成回路へ印加する目標制御値印加手段と、
   前記アームで行われるべき制御である当初制御指令値を受け取る又は生成する当初制御指令値発生手段と、
   前記当初制御指令値と一致する前記実制御値が達成できるように前記目標制御値を設定する目標制御値設定手段と、
   前記目標制御値は前記目標制御値設定手段で設定されることを特徴とする半導体装置。
3. 前記デットタイム生成回路から前記デットタイムの情報を抽出するデットタイム抽出手段と、
   前記デットタイムに基づき、前記当初制御指令値から前記目標制御値への変換を行うマップを作成する制御値マップ作成手段とを備え、
   前記目標制御値設定手段では前記制御値マップを用いて前記目標制御値を設定することを特徴とする請求項２に記載の半導体装置。

Images