CN111492582A - 栅极驱动电路 - Google Patents

Abstract

一种栅极驱动电路，其驱动第一晶体管的栅极，包括：由在第一连接节点串联连接的第一电压源和第二电压源构成的串联连接结构的高电位端和低电位端之间的、在第二连接节点串联连接的高电位侧的第一开关和低电位侧的第二开关；以及串联连接在第一连接节点和第二连接节点之间的第三开关和电感器，其中，第一晶体管的栅极能够电连接至第二连接节点。

Description

栅极驱动电路

技术领域

本发明涉及栅极驱动电路。

背景技术

传统上，已经开发了驱动诸如MOS场效应晶体管(MOSFET)的晶体管的栅极的各种栅极驱动电路。

例如，专利文献1公开了传统的栅极驱动电路的一个示例。专利文献1的栅极驱动电路包括切换输出电压的三个电平的切换电路，并且在切换电路与晶体管的栅极之间连接有电抗器。切换电路切换零电平、中间电平和作为功率电平的两倍中间电平。

当晶体管导通时，切换电路将输出电压从零电平切换到中间电平。然后，由于电抗器以及晶体管的栅极-源极电容而发生谐振。在这种情况下，栅极电压迅速增加到功率电平，并且栅极电压的变化点在某个时间点变为零。在该时间点，切换电路将输出电压切换到功率电平，使得栅极电压保持在功率电平。在截止时，以与导通时相反的顺序执行操作。

此外，传统上，在对开关电源、马达驱动器等的开关元件进行切换的栅极驱动电路中，提出了一种仅在切换的瞬间临时改变开关元件的栅极电压以便实现高速切换的方法(例如，参见专利文献2至4)。

引用列表

专利文献

专利文献1：JP特开第2007-282326号公报

专利文献2：JP特开第2009-200891号公报

专利文献3：日本专利第4804142号

专利文献4：JP特开第2010-51165号公报

专利文献5：JP特开第2017-183979号公报

发明内容

发明所解决的技术问题

在此，晶体管具有内部栅极电阻器(寄生电阻)，并且当由栅极驱动电路驱动晶体管时，对晶体管的栅极进行充电和放电的栅极电流受到内部栅极电阻器的限制。特别地，使用诸如SiC的半导体材料的晶体管具有大的内部栅极电阻器，这更加限制了栅极电流。这导致了晶体管的切换速度降低并且切换损耗增加的问题。

然而，上述专利文献1的栅极驱动电路旨在抑制导通时的栅极电压的过冲和截止时的栅极电压的下冲，并且尚未考虑如上所述的由于晶体管的内部栅极电阻器造成的切换速度的降低。

鉴于上述情况，期望实现要被驱动的晶体管的更高的切换速度。

此外，在专利文献2中，需要作为临时增加栅极电压的手段的许多无源元件，因此存在电路规模增大的问题。

此外，在专利文献3中，通过切换多个电源来临时增加栅极电压，因此，除了增加电路规模的问题之外，还存在还需要复杂控制的问题。

此外，在专利文献4中，驱动目标是其中在稳定的导通(ON)状态下也要求栅极电流流动的电流驱动型开关元件(结型FET)。因此，该文献中提出的电容器应与作为基本电路元件的栅极电阻器并联连接，并且未假定单独使用电容器。在这方面，专利文献4的传统技术看起来与本发明相似但在基本结构上明显不同。

注意，鉴于上述问题，本专利申请的申请人在专利文献5中提出了一种可以容易地实现高速切换的栅极驱动电路。但是，关于电容器和输入电容的变化，该传统技术仍然需要更多考虑。

鉴于这种情况，还期望提供一种即使电容器或输入电容有变化也能够容易且适当地实现高速切换的栅极驱动电路。

解决问题的手段

根据本发明的一个方面的栅极驱动电路是被设置为驱动第一晶体管的栅极的栅极驱动电路，包括：由在第一连接节点处串联连接的第一电压源和第二电压源构成的串联连接结构的高电位端和低电位端之间的、在第二连接节点处串联连接的高电位侧的第一开关和低电位侧的第二开关；以及串联连接在所述第一连接节点和所述第二连接节点之间的第三开关和电感器。所述第一晶体管的所述栅极能够电连接至所述第二连接节点。

此外，根据本发明另一个方面的栅极驱动电路包括：第一晶体管，所述第一晶体管的第一端子连接至第一电压的施加端子，并且所述第一晶体管的第二端子经由电容器连接至开关元件的栅极；第二晶体管，所述第二晶体管的第一端子经由所述电容器连接至所述开关元件的所述栅极，并且所述第二晶体管的第二端子连接至低于所述第一电压的第二电压的施加端子，所述第二晶体管以与所述第一晶体管相反的相位被驱动；第三晶体管，所述第三晶体管的第一端子连接至高于所述第二电压的第三电压的施加端子，并且所述第三晶体管的第二端子经由第一整流器元件连接至所述开关元件的所述栅极，所述第三晶体管以与所述第一晶体管相同的相位被驱动；以及第四晶体管，所述第四晶体管的第一端子经由第二整流器元件连接至所述开关元件的所述栅极，并且所述第四晶体管的第二端子连接至低于所述第三电压的第四电压的施加端子，所述第四晶体管以与所述第二晶体管相同的相位被驱动。所述第一电压高于所述第三电压并且所述第二电压等于所述第四电压，或者所述第二电压低于所述第四电压并且所述第一电压等于所述第三电压，或者所述第一电压高于所述第三电压并且所述第二电压低于所述第四电压。

本发明的效果

根据本发明的栅极驱动电路，可以适当地提高切换速度。

附图说明

图1是示出根据本发明的一个实施方式的栅极驱动电路的结构的电路图。

图2是示出传统的栅极驱动电路的一个示例的电路图。

图3是晶体管导通和截止时的操作时序图。

图4A是示出导通时的第一操作状态的电路图。

图4B是示出导通时的第二操作状态的电路图。

图4C是示出导通时的第三操作状态的电路图。

图4D是示出导通时的第四操作状态的电路图。

图5A是示出截止时的第一操作状态的电路图。

图5B是示出截止时的第二操作状态的电路图。

图5C是示出截止时的第三操作状态的电路图。

图5D是示出截止时的第四操作状态的电路图。

图6是示出根据一种变形例的栅极驱动电路的结构的电路图。

图7是示出根据另一种变形例的栅极驱动电路的结构的电路图。

图8是示出晶体管导通时的各种波形的时序图。

图9是晶体管(MOSFET)的模型图。

图10是示出根据另一种变形例的栅极驱动电路的结构的电路图。

图11是示出要与本发明进行比较的栅极驱动电路的参考例的等效电路图。

图12是该参考例中的导通瞬态特性的切换波形图。

图13是Id-Vgs特性图。

图14是示出栅极驱动电路的第一实施方式的等效电路图。

图15是示出Vgs和Vgs(real)的导通行为的电压波形图。

图16是示出第一实施方式中的导通瞬态特性的切换波形图。

图17是示出栅极驱动电路的第二实施方式的等效电路图。

图18是示出栅极驱动电路的第三实施方式的等效电路图。

图19是示出栅极驱动电路的第四实施方式的等效电路图。

图20是示出栅极驱动电路的第五实施方式的等效电路图。

图21是示出栅极驱动电路的第六实施方式的等效电路图。

图22是示出栅极驱动电路的第七实施方式的等效电路图。

图23是示出栅极驱动电路的第八实施方式的等效电路图。

图24是示出栅极驱动电路的第九实施方式的等效电路图。

图25是示出栅极驱动电路的第十实施方式的等效电路图。

图26是用于说明第十实施方式的操作原理(导通时)的电流路径图。

图27是示出第十实施方式中的导通瞬态特性的切换波形图。

图28是用于说明第十实施方式的操作原理(截止时)的电流路径图。

图29是示出第十实施方式中的截止瞬态特性的切换波形图。

图30是用于比较地说明电容变化的影响的切换波形图。

图31A是图20的局部放大图(导通时)。

图31B是图20的局部放大图(截止时)。

图32是示出栅极驱动电路的第十一实施方式的等效电路图。

图33是用于说明第十一实施方式的操作原理(截止时)的电流路径图。

图34是第十一实施方式中的截止瞬态特性的切换波形图。

图35是示出栅极驱动电路的第十二实施方式的等效电路图。

图36是用于说明第十二实施方式的操作原理(导通时)的电流路径图。

图37是第十二实施方式的导通瞬态特性的切换波形图。

图38是示出栅极驱动电路的第十三实施方式的等效电路图。

图39是示出栅极驱动电路的第十四实施方式的等效电路图。

图40是示出栅极驱动电路的第十五实施方式的等效电路图。

图41是示出栅极驱动电路的第十六实施方式的等效电路图。

图42是示出开关模块的第一结构示例的图。

图43是示出开关模块的第二结构示例的图。

图44是示出到DC/DC转换器的应用示例的图。

图45是示出驱动器的结构示例的图。

具体实施方式

下面参照附图描述本发明的实施方式。

<1.栅极驱动电路的结构>

图1是示出根据本发明的一个实施方式的栅极驱动电路的结构的电路图。图1所示的栅极驱动电路1驱动晶体管2。栅极驱动电路1和晶体管2可以构成各种功率转换装置(例如，转换器和逆变器)。例如，晶体管2是使用SiC作为半导体材料的N沟道型MOSFET。在图1及后述的图2、图4A至图4D、图5A至图5D、图6和图7中，示出了晶体管2的主要等效电路。在此，图9示出了晶体管2的模型图。如图9所示，晶体管2包括内部栅极电阻器Rg、作为寄生电容的栅极-源极电容Cgs和作为寄生电容的栅极-漏极电容Cgd。内部栅极电阻器Rg连接在栅极端子GT与位于栅极-源极电容Cgs和栅极-漏极电容Cgd之间的连接节点之间。在图1等所示的晶体管2中，示出了内部栅极电阻器Rg和输入电容Ciss，输入电容Ciss是栅极-源极电容Cgs和栅极-漏极电容Cgd的组合电容。输入电容Ciss是从输入侧观察到的晶体管2的总电容。

栅极驱动电路1包括电容器C1和C2、晶体管Q1a和Q1b、晶体管Q2和Q3、电感器L以及二极管D20和D30。晶体管Q1a和Q1b构成双向开关。此外，二极管D20和D30用作电流阻挡单元。

电容器C1和电容器C2串联连接，并且电源E在串联连接结构的两端之间施加电源电压Vcc。换言之，电容器C1的一个端子(高电位端)连接至电源电压Vcc的施加端子，电容器C2的一个端子(低电位端)连接至基准电位的施加端子。电容器C1和C2用作电压源，其中每个电压源产生Vcc/2的电压。注意，电容器C1和C2的电压比不限于此，而是可以任意设置。

电容器C1和电容器C2的连接节点P1(第一连接节点)连接至由N沟道型MOSFET构成的晶体管Q1a的源极。晶体管Q1a的漏极连接至由N沟道型MOSFET构成的晶体管Q1b的漏极。晶体管Q1b的源极连接至电感器L的一个端子。注意，晶体管Q1a具有体二极管Da，并且晶体管Q1b具有体二极管Db。

由P沟道型MOSFET构成的晶体管Q2(第一开关)的源极连接至电容器C1的一个端子。二极管D20(第一电流阻挡单元)的阳极连接至晶体管Q2的漏极。二极管20的阴极连接至二极管D30(第二电流阻挡单元)的阳极。二极管D30的阴极连接至由N沟道型MOSFET构成的晶体管Q3(第二开关)的漏极。晶体管Q3的源极连接至电容器C2的一个端子。注意，晶体管Q2具有体二极管D2，并且晶体管Q3具有体二极管D3。

电感器L的另一个端子连接至二极管D20和二极管D30的连接节点P2(第二连接节点)。换言之，电感器L和由晶体管Q1a和Q1b构成的双向开关(第三开关)串联连接在连接节点P1和连接节点P2之间。

连接节点P2连接至晶体管2的栅极。晶体管2包括内部栅极电阻器Rg和输入电容Ciss。内部栅极电阻器Rg的一个端子连接至连接节点P2，内部栅极电阻器Rg的另一个端子连接至输入电容Ciss的一个端子。注意，可以在连接节点P2和内部栅极电阻器Rg之间连接附加电阻器。换言之，晶体管2的栅极能够电连接至连接节点P2就足够了。

控制单元3控制栅极驱动电路1的驱动。控制单元3将栅极驱动信号Q1a_g输出至晶体管Q1a的栅极，并且将栅极驱动信号Q1b_g输出至晶体管Q1b的栅极。此外，控制单元3将栅极驱动信号Q2_g输出至晶体管Q2的栅极，并且将栅极驱动信号Q3_g输出至晶体管Q3的栅极。栅极驱动信号Q2_g和栅极驱动信号Q3_g是脉冲状信号，并且晶体管Q2和Q3被互补地驱动。

<2.栅极驱动电路的操作>

接下来，描述根据本实施方式的具有上述结构的栅极驱动电路1的操作。在此，使用图3的时序图来进行描述。图3是晶体管2导通和截止时的操作时序图。在图3中，从上到下依次示出了栅极驱动信号Q1a_g、栅极驱动信号Q1b_g、栅极驱动信号Q2_g、栅极驱动信号Q3_g、电感器电流IL、栅极电流Ig、输出电压Vout和栅极电压Vg。

如图1所示，电感器电流IL是在电感器L中流动的电流，栅极电流Ig是在内部栅极电阻器Rg中流动的电流，输出电压Vout是在连接节点P2处产生的电压，栅极电压Vg是在输入电容Ciss中产生的电压。

<<导通时>>

首先，参照图3和图4A至图4D来描述晶体管2导通时的操作。在栅极驱动信号Q1a_g低而使得晶体管Q1a截止(OFF)，栅极驱动信号Q2_g高而使得晶体管Q2截止并且栅极驱动信号Q3_g高而使得晶体管Q3导通(ON)的状态下，栅极驱动信号Q1b_g在t1时刻从低切换到高，并且晶体管Q1b导通。

然后，如图4A所示，电流开始依次在电容器C2、晶体管Q1a的体二极管、晶体管Q1b、电感器L、二极管D30和晶体管Q3的路径中流动(实线箭头)。这样，电感器电流IL从零逐渐上升到正侧。在这种情况下，上升的梯度取决于电感器L的电感。

在从t1时刻起经过了预定时段T1时的t2时刻，栅极驱动信号Q2_g切换到低，并且栅极驱动信号Q3_g被切换到低。然后，如图4B所示，电流开始依次在电容器C2、晶体管Q1a的体二极管、晶体管Q1b、电感器L、内部栅极电阻器Rg和输入电容Ciss的路径中流动(实线箭头)。

在t2时刻，电感器电流IL(实线)变为峰值电流值Ip1，虚线所示的栅极电流Ig从零急剧上升到峰值电流值Ip1。换言之，栅极电流Ig开始流动。此外，在t2时刻，输出电压Vout(实线)从零急剧上升到峰值电压值Vp1。峰值电压值Vp1高于电源电压Vcc。然而，二极管D20阻止电流通过晶体管Q2的体二极管流向电源E侧，因此可以防止输出电压Vout被钳位到电源电压Vcc。

在t2时刻，开始对输入电容Ciss的充电，并且栅极电压Vg(实线)从零开始上升。

在t2时刻之后，电感器电流IL和栅极电流Ig彼此相同并逐渐下降。据此，输出电压Vout逐渐下降。在输出电压Vout达到电源电压Vcc时的t3时刻，如图4C所示，电流开始以与图4B所示的路径相同方式在路径中流动(图4C中的实线箭头)，并且依次在电容器C2、电容器C1、晶体管Q2、二极管D20、内部栅极电阻器Rg和输入电容Ciss的路径中流动(图4C中的虚线箭头)。因此，栅极电流Ig是电感器电流IL和从晶体管Q2提供的电流的组合电流。

在t3时刻之后，电感器电流IL下降，并且当它达到零时，晶体管Q1a的体二极管(防逆流单元)防止电感器电流IL的逆流。然后，如图4D所示，之后电流仅以与图4C所示的通过晶体管Q2的路径相同方式在路径中流动(图4D中的虚线箭头)。换言之，栅极电流Ig作为仅在该路径中流动的电流而流动，并且当栅极电压Vg达到电源电压Vcc时，栅极电流Ig变为零。这样，输入电容Ciss的充电结束。

<<截止时>>

接下来，参照图3和图5A至图5D来描述晶体管2截止时的操作。在栅极驱动信号Q1b_g低而使得晶体管Q1b截止，栅极驱动信号Q2_g低而使得晶体管Q2导通并且栅极驱动信号Q3_g低而使得晶体管Q3截止的状态下，栅极驱动信号Q1a_g在t4时刻从低切换到高，并且晶体管Q1a导通。

然后，如图5A所示，电流开始依次在电容器C1、晶体管Q2、二极管D20、电感器L、晶体管Q1b的体二极管和晶体管Q1a的路径中流动(实线箭头)。这样，电感器电流IL(实线)从零逐渐上升到负侧。在这种情况下，上升的梯度取决于电感器L的电感。

在图3中，在从t4时刻起经过了预定时段T2时的t5时刻，栅极驱动信号Q2_g被切换到高，并且栅极驱动信号Q3_g被切换到高。然后，如图5B所示，电流开始依次在输入电容Ciss、内部栅极电阻器Rg、电感器L、晶体管Q1b的体二极管、晶体管Q1a和电容器C2的路径中流动(实线箭头)。

在图3中的t5时刻，电感器电流IL(实线)变为峰值电流值Ip2，虚线所示的栅极电流Ig从零急剧上升到峰值电流值Ip2。换言之，栅极电流Ig开始流动。此外，在t5时刻，输出电压Vout从零急剧上升到峰值电压值Vp2。峰值电压值Vp2低于0V。然而，二极管D30阻止电流通过晶体管Q3的体二极管流向连接节点P2侧，因此可以防止输出电压Vout被钳位到0V。

在图3中的t5时刻，输入电容Ciss的放电开始，并且栅极电压Vg(实线)开始从电源电压Vcc下降。

在图3中的t5时刻之后，电感器电流IL和栅极电流Ig彼此相同并且逐渐下降。据此，输出电压Vout逐渐下降至0V。在输出电压Vout达到0V时的t6时刻，如图5C所示，电流开始以与图5B所示的路径相同方式在路径中流动(图5C中的实线箭头)，并且依次在输入电容Ciss、内部栅极电阻器Rg、二极管D30和晶体管Q3的路径中流动(图5C中的虚线箭头)。因此，栅极电流Ig是电感器电流IL和在晶体管Q3中流动的电流的组合电流。

在t6时刻之后，电感器电流IL下降，并且当它达到零时，晶体管Q1b的体二极管(防逆流单元)防止电感器电流IL的逆流。然后，如图5D所示，之后电流仅以与图5C所示的通过晶体管Q3的路径相同方式在路径中流动(图5D中的虚线箭头)。换言之，栅极电流Ig作为仅在该路径中流动的电流而流动，并且当栅极电压Vg达到0V时，栅极电流Ig变为零。这样，输入电容Ciss的放电结束。

<3.与传统结构的比较>

在此，图2是示出用于与本发明进行比较的传统的栅极驱动电路的结构的电路图。图2所示的传统的栅极驱动电路1'的结构是通过从根据本实施方式的图1所示的栅极驱动电路1的结构中去除电容器C1和C2、晶体管Q1a和Q1b、二极管D20和D30以及电感器L而获得的。

该传统的栅极驱动电路1'的操作与上述本实施方式的操作一起在图3中示出。作为导通晶体管2时的操作，当在t2时刻将晶体管Q2切换到导通并将晶体管Q3切换到截止时，输出电压Vout(虚线)从零急剧上升到电源电压Vcc，栅极电流Ig(点划线)从零急剧上升到预定电流值I1。在此，预定电流值I1是用Vcc/Rg表示的值。当栅极电流Ig开始流动时，开始对输入电容Ciss充电。这样，栅极电压Vg(虚线)开始从零开始上升。然后，充电继续，并且当栅极电压Vg达到电源电压Vcc时，栅极电流Ig变为零。这样，输入电容Ciss的充电结束。

作为截止晶体管2时的操作，当在t5时刻将晶体管Q2切换到截止并将晶体管Q3切换到导通时，输出电压Vout(虚线)急剧下降到0V，并且栅极电流Ig(点划线)从零急剧上升到预定电流值I2。在此，预定电流值I2是用Vcc/Rg表示的值。当栅极电流Ig开始流动时，开始对输入电容Ciss放电。这样，栅极电压Vg(虚线)开始从电源电压Vcc下降。然后，放电继续，并且当栅极电压Vg达到0V时，栅极电流Ig变为零。这样，输入电容Ciss的放电结束。

这样，在传统的栅极驱动电路1'中，开始充电和放电时的栅极电流Ig的初始值受到电流值I1、I2的限制。特别地，如果由于晶体管2由诸如SiC的半导体材料制成而造成内部栅极电阻器Rg较大，则电流值I1、I2更加受到限制。相比之下，根据本实施方式的栅极驱动电路1，开始充电和放电时栅极电流Ig的初始值可以是大于电流值I1、I2的峰值电流值Ip1、Ip2。因此，充电和放电的速度可以高于传统结构。换言之，可以提高晶体管2的切换速度，并且可以减小切换损耗。

此外，在本实施方式中，在导通时，晶体管Q1b被切换到导通之后到晶体管Q2和Q3被切换的时段T1是可变的，因此峰值电流值Ip1被调节，使得可以改变导通速度。类似地，在截止时，晶体管Q1a被切换到导通到晶体管Q2和Q3被切换的时段T2是可变的，因此峰值电流值Ip2被调节，使得可以改变截止速度。

注意，由于即使晶体管Q1b停留在导通状态下，晶体管Q1a的体二极管也能够防止电感器电流IL的逆流，因此能够以高度的灵活性来设置在导通时将晶体管Q1b从导通切换到截止的t7时刻。然而，优选的是将t7时刻设置为在导通之后截止时使电感器电流IL在负方向上流动时的t4时刻之前。

此外，由于即使晶体管Q1a停留在导通状态下，晶体管Q1b的体二极管也能够防止电感器电流IL的逆流，因此能够以高度的灵活性来设置在截止时将晶体管Q1a从导通切换到截止的t8时刻。然而，优选的是将t8时刻设置为在截止之后导通时使电感器电流IL在正方向上流动时的时刻t1之前。

<4.栅极驱动电路的变化>

图6是示出根据一种变形例的栅极驱动电路101的结构的电路图。栅极驱动电路101与上述图1的结构的不同之处在于，二极管D40代替了晶体管Q1a，并且未设置二极管D30。

在栅极驱动电路101中，在导通时，在晶体管Q2截止并且晶体管Q3导通的状态下，晶体管Q1b被切换到导通，之后对晶体管Q2和Q3进行切换。这样，通过与上述栅极驱动电路1相同的操作，能够使输入电容Ciss高速充电。此外，在截止时，晶体管Q3导通，因此能够以与传统结构相同的方式执行输入电容Ciss的放电。因此，根据栅极驱动电路101，在仅在导通时才需要高速时，可以使元件更简单，从而可以降低成本。

此外，图7是示出根据另一种变形例的栅极驱动电路102的结构的电路图。栅极驱动电路102与上述图1的结构的不同之处在于，二极管D50代替了晶体管Q1b，并且未设置二极管D20。

在栅极驱动电路102中，在导通时，晶体管Q2导通，使得能够以与传统结构相同的方式对输入电容Ciss进行充电。此外，在截止时，在晶体管Q2导通且晶体管Q3截止的状态下，将晶体管Q1a切换到导通，之后对晶体管Q2和Q3进行切换。这样，通过与上述栅极驱动电路1相同的操作，能够使输入电容Ciss高速放电。因此，根据栅极驱动电路102，在仅在截止时才需要高速时，可以使元件更简单，从而可以降低成本。

<5.根据负载的晶体管的导通时间控制>

图8是示出当图9所示的晶体管2被导通时的各种波形的时序图。图8示出了栅极电压Vg、漏极电压Vd和漏极电流Id的时间变化。

在t0时刻，将预定电压施加到图9所示的晶体管2的栅极端子GT。然后，开始对栅极-源极电容Cgs的充电，并且栅极电压Vg开始上升。然后，在栅极电压Vg达到阈值电压Vth的t1时刻，漏极电流Id开始流动。在从t1时刻到t2时刻的时段中，栅极电压Vg上升并且漏极电流Id与此成比例地上升。

在t2时刻，栅极-源极电容Cgs的充电结束，使得栅极电压Vg恒定在平稳电压Vp处，并且漏极电流Id变为恒定。此外，在t2时刻，开始栅极-漏极电容Cgd的充电，并且漏极电压Vd开始下降。

当栅极-漏极电容Cgd的充电结束时，漏极电压Vd的下降继续到t3时刻。栅极电压Vg从t3时刻再次上升，并且栅极电压Vg在t4时刻达到上述预定电压。

在栅极-源极电容Cgs的充电结束并且栅极电压Vg达到平稳电压Vp时的t2时刻之后，直到t3时刻对栅极-漏极电容Cgd充电时的栅极电流Ig用Ig＝(VGT-Vp)/Rg表示，其中VGT是施加到栅极端部GT的电压。在此，平稳电压Vp取决于作为负载的漏极电流Id。漏极电流Id的变化引起栅极电流Ig的变化，因此栅极-漏极电容Cgd的充电速度改变。

因此，通过根据漏极电流Id改变要施加到栅极端子GT的电压VGT，可以抑制栅极电流Ig的变化并可以抑制栅极-漏极电容Cgd的充电速度的变化。这样，可以使导通速度稳定。

因此，在上述的栅极驱动电路中，通过根据负载改变图3所示的晶体管Qlb的导通时间Ton_b，可以改变输出电压Vout(对应于电压VGT)，并且可以使导通速度稳定。

此外，在截止时，行为与图8的时序图中所示的行为在时间上相反。当栅极电压Vg达到平稳电压Vp时，之后使栅极-漏极电容Cgd放电时的栅极电流Ig由Ig＝Vp/Rg表示。在此，平稳电压Vp取决于作为负载的漏极电流Id。漏极电流Id的变化引起栅极电流Ig的变化，因此栅极-漏极电容Cgd的放电速度被改变。

因此，通过根据漏极电流Id改变要施加到栅极端子GT的电压VGT，可以抑制栅极电流Ig的变化并且可以抑制栅极-漏极电容Cgd的放电速度的变化。这样，可以使截止速度稳定。

因此，在上述栅极驱动电路中，通过根据负载改变图3所示的晶体管Q1a的导通时间Ton_a，可以改变输出电压Vout(对应于电压VGT)，并且可以使截止速度稳定。

<6.其他>

尽管上面描述了本发明的实施方式，但是在本发明的精神内可以对实施方式进行各种修改。

例如，像图10所示的栅极驱动电路103那样，如果晶体管Q2和Q3是可以双向截止的理想开关SW1和SW2，则不需要二极管D20和D30。在这种情况下，开关SW1和SW2中的每一个都具有开关单元和电流阻挡单元两种功能。此外，如图10所示，可以设置双向开关SW3作为晶体管Q1a和Q1b的替代，该双向开关SW3被接通然后在电感器电流IL逆流的时刻被断开。在这种情况下，双向开关SW3具有开关单元和防逆流单元两种功能。

此外，晶体管Q2、Q3、Q1a和Q1b可以由N沟道型MOSFET构成或可以由P沟道型MOSFET构成。此外，不限于MOSFET，其他晶体管可以构成它们。例如，双极晶体管(NPN或PNP)可以构成它们。在这种情况下，外部二极管应并联连接至作为晶体管Q1a和Q1b中的每一个的双极晶体管，但是不需要将二极管并联连接至作为晶体管Q2和Q3中的每一个的双极晶体管。

此外，本发明的栅极驱动电路可以被配置为能够在外部连接电感器L和电容器C1和C2的IC。

接下来，描述根据本发明的另一个方面的实施方式。

<参考例>

在描述本发明之前，描述要与本发明进行比较的栅极驱动电路的参考例。图11是示出栅极驱动电路的参考例的等效电路图。该参考例的栅极驱动电路10是用于驱动分立开关元件20的模拟电路，并且包括驱动单元DRV1、外部栅极电阻器Rg(on)和放电电阻器Rgs。

驱动单元DRV1根据输入到驱动单元DRV1的控制信号的逻辑电平从其输出端子输出二进制电压(电源电压VCC或接地电压GND)，从而对开关元件20的栅极端子进行电压驱动。

外部栅极电阻器Rg(on)连接在驱动单元DRV1的输出端子和开关元件20的栅极端子之间。放电电阻器Rgs连接在开关元件20的栅极端子与地线(GND)之间。注意，外部栅极电阻器Rg(on)和放电电阻器Rgs满足Rg(on)＜＜Rgs的关系。

开关元件20是由栅极驱动电路10进行切换的半导体开关元件，并且在该示例中，使用N沟道型金属氧化物半导体(MOS)场效应晶体管M1。

注意，如该图以等效的方式所示，在晶体管M1的栅极和源极之间添加了栅极-源极寄生电容Cgs，并且在晶体管M1的栅极和漏极之间添加了栅极-漏极寄生电容Cgd。晶体管M1的输入电容Ciss可以用栅极-源极寄生电容Cgs和栅极-漏极寄生电容Cgd之和(＝Cgs+Cgd)表示。

此外，向晶体管M1的栅极添加内部栅极电阻器Rin，并且以图示的极性在晶体管M1的漏极和源极之间添加体二极管BD。此外，尽管还向晶体管M1添加了寄生电感，但是为了图示的方便，其未在图中示出并且未在此进行描述。

关于开关元件20的各个部分的电压和电流，Vgs是栅极-源极电压，Vgs(real)是栅极-源极寄生电容Cgs的两端之间的电压，Vds是漏极-源极电压，Id是漏极电流，Ig是栅极电流。注意，当栅极电流Ig在流动时，在内部栅极电阻器Rin的两端之间产生电压(＝Ig×Rin)，因此Vgs≠Vgs(real)成立。相反，当栅极电流Ig不流动时，内部栅极电阻器Rin两端之间的电压变为零，因此忽略寄生电感时，Vgs＝Vgs(real)成立。

图12是示出该参考例中的开关元件20的导通瞬态特性的切换波形图。在该图中，实线表示栅极-源极电压Vgs，短虚线表示漏极-源极电压Vds，而长虚线表示漏极电流Id。此外，水平轴的比例为100ns/div，竖直轴的比例对于Vgs为5V/div，对于Vds为200V/div，对于Id为20A/div。

注意，该图示出了在将高压SiC-MOSFET(额定1200V)用作与电感负载(例如，线圈)连接的开关元件20的应用中在VCC＝18V、Rg(on)＝0.01Ω和Rgs＝4.7kΩ的条件(即，通过使Rg(on)下降到下限来提高切换速度的条件)下导通开关元件20时的瞬态特性。

在上述条件下，通过实际测量确认了开关元件20的导通时段T10(即，开关元件20从截止状态切换到导通状态所需的时段)大约为260ns。在下面的描述中，该导通时段T10按时间顺序大致上分为三个时段T11至T13，并且详细描述其中每个时段。

首先，描述时段T11。时段T11对应于其中满足Vgs(real)＜Vth(其中，Vth是晶体管M1的导通阈值电压)的时段。在该时段T11期间，在使栅极-源极电压Vgs(＝Vgs(real))以预定的时间常数τ(＝(Rg(on)+Rin)×Ciss)上升的同时将漏极电流Id保持为零。

接下来，描述时段T12。时段T12对应于其中满足Vth≤Vgs(real)＜Vp(其中，Vp是晶体管M1中的漏极电流Id的稳态值处的平稳电压)的时段。在此，漏极电流Id的稳态值表示切换后在电感负载中流动的电流值。在该时段T12期间，在使漏极电流Id上升的同时保持漏极-源极电压Vds。注意，当漏极电流Id达到稳态值时，时段T12结束。

在此，SiC-MOSFET的互导通常比Si-MOSFET的互导小，并且SiC-MOSFET具有随着漏极电流Id的变大而平稳电压Vp变高的趋势。参照图13详细地描述这一点。

图13是Id-Vgs特性图，其中竖直轴表示漏极电流Id，水平轴表示栅极-源极电压Vgs。注意，实线表示SiC-MOSFET的Id-Vgs特性，而点划线表示Si-MOSFET的Id-Vgs特性。

如上所述，SiC-MOSFET的互导通常小于Si-MOSFET的互导。因此，SiC-MOSFET的Id-Vgs特性(实线)具有比Si-MOSFET小的梯度(＝d(Id)/d(Vgs))。

因此，当漏极电流Id变化时，Si-MOSFET(点划线)的栅极-源极电压Vgs变化很小，但是当漏极电流Id变化时，SiC-MOSFET(实线)的栅极-源极电压Vgs变化很大。

这样，在SiC-MOSFET中，随着漏极电流Id变大，平稳电压Vp变高。结果，到平稳区域的转变时刻(即，从时段T12到时段T13的转变时刻)被延迟，因此增长了开关元件20的导通时段T10。

再参照图12，描述时段T13(即，平稳区域)。时段T13对应于其中满足Vgs(real)＝Vp的时段。在该时段T13期间，在使漏极-源极电压Vds下降的同时保持栅极-源极电压Vgs。

在此，在SiC-MOSFET中，如上所述，随着漏极电流Id变大，平稳电压Vp变高，因此施加到开关元件20的栅极-源极电压Vgs(＝VCC)与平稳电压Vp(＝Vgs(real))之差变小。结果，栅极电流Ig(＝(Vgs-Vp)/(Rg(on)+Rin))下降，并且栅极-漏极寄生电容Cgd的充电时间增加，从而导致时段T13(因此，导通时段T10)增长。特别地，随着内部栅极电阻器Rin的电阻变大，栅极电流Ig变小，因此时段T12和T13变长。

例如，当将开关元件20应用于开关电源时，开关元件20的高频驱动有助于无源元件的缩减。然而，随着开关元件20的导通时段T10及其截止时段(在栅极-源极电压Vgs开始下降之后直到漏极电流Id达到0A的时段)变长，切换损耗变大或需要确保更大的死区时间(dead time)。因此，为了执行开关元件20的高频驱动，实现开关元件20的高速切换非常重要。

注意，通过增加在导通开关元件20时施加的栅极-源极电压Vgs，由于栅极电流Ig增加，因此可以缩短时段T12和T13(因此缩短导通时段T10)。然而，为了防止元件击穿，在开关元件20的稳定导通状态下，不能连续向开关元件20施加高于DC额定电压(例如，22V)的栅极-源极电压Vgs。

因此，在以下描述的实施方式中，提出了一种栅极驱动电路10，其能够通过仅在导通瞬间临时增加开关元件20的栅极-源极电压Vgs来实现高速切换。

注意，在下面描述的第一至第十六实施方式中，前部分(即第一至第九实施方式)具有与本申请人提交的专利文献5相同的结构，并且被理解为要与第十至第十六实施方式(具有考虑了电容器的电容变化的结构)进行比较的对比例。

<第一实施方式>

图14是示出栅极驱动电路10的第一实施方式的等效电路图。该实施方式的栅极驱动电路10是用于以与上述参考例(图11)相同的方式驱动电压驱动型开关元件20(例如，SiC-MOSFET)的模拟电路，并且除了上述驱动单元DRV1之外，还包括串联连接至开关元件20的栅极端子的电容器Cg以及栅极驱动电压源V1。

驱动单元DRV1根据输入到驱动单元DRV1的脉冲控制信号的逻辑电平从其输出端子输出二进制脉冲电压(栅极驱动电压(VCC+α)或接地电压GND)，从而对开关元件20的栅极端子进行电压驱动。

电容器Cg连接在驱动单元DRV1的输出端子与开关元件20的栅极端子之间。特别地，本实施方式的栅极驱动电路10的驱动目标是电压驱动型开关元件20，并且在开关元件20的稳定导通状态下不需要连续地提供栅极电流Ig。因此，仅电容器Cg作为直接连接至开关元件20的栅极端子的基本电路元件就足够了。

注意，在稳态导通状态下施加到栅极-源极寄生电容Cgs的电压由电容器Cg和栅极-源极寄生电容Cgs之间的电容比确定。因此，关于电容器Cg，优选设计其元件，使得在稳定导通状态下施加到栅极-源极寄生电容Cgs的电压为DC额定电压或更低。以SiC-MOSFET为例，其栅极-源极寄生电容Cgs具有大约2nF的电容值，因此优选设计成使得电容器Cg具有例如大约30nF的电容值。

栅极驱动电压源V1向驱动单元DRV1提供高于电源电压VCC(例如，18V)的栅极驱动电压(VCC+α)(例如，23V)。

更具体的描述如下。Vx表示在开关元件20的稳定导通状态下在栅极-源极寄生电容Cgs的两端之间施加的电压。Vy表示施加于设置在栅极驱动电压源V1与开关元件20的栅极端子之间的电路元件中的除电容器Cg之外的电路元件(例如，形成驱动单元DRV1的输出级的上侧晶体管)上的电压。然后，作为栅极驱动电压(VCC+α)，栅极驱动电压源V1提供基本上高于上述两个电压之和(＝Vx+Vy)的电压就足够了。

换言之，在栅极驱动电压源Vl中，应适当地设置栅极驱动电压(VCC+α)的电压值，使得电容器Cg两端之间的电压在开关元件20的稳定导通状态下也不基本上变为零。

注意，在传统的栅极驱动电路中，在许多情况下与栅极电阻器(见图11中的Rg(on))并联连接加速(speedup)电容器。然而，在开关元件的稳定导通状态下，栅极电流不在栅极电阻器中流动，因此加速电容器的两端之间的电压为零。在这方面，可以说电容器Cg和传统的加速电容器彼此完全不同。当然，由于泄漏电流等的影响，加速电容器的两端之间的电压不能完全为零，但是可以认为其基本上为零。

当使用具有上述结构的栅极驱动电路10执行开关元件20的切换驱动时，紧接在开关元件20导通之后，栅极电流Ig从栅极驱动电压源V1通过电容器Cg流动。在此，当操作开始时，没有施加在电容器Cg的两端之间的任何电压，因此栅极驱动电压(VCC+α)基本上照原样被施加为开关元件20的栅极-源极电压Vgs。结果，使用栅极驱动电压(VCC+α)对栅极输入电容Ciss充电，因此可以高速地导通开关元件20。

之后，当开关元件20达到稳定导通状态(即，栅极电流Ig不流动的状态)时，开关元件20的栅极-源极电压Vgs(＝Vgs(real))收敛到由电容器Cg和栅极-源极寄生电容Cgs之间的电容比确定的电压值。

例如，应该适当地设置电容器Cg和栅极-源极寄生电容Cgs之间的电容比，使得在开关元件20的稳定导通状态下在栅极-源极寄生电容Cgs的两端之间施加电源电压VCC，并且在电容器Cg的两端之间施加电压α。

图15是示出上述Vgs和Vgs(real)的导通行为的电压波形图。注意，该图中的虚线表示栅极-源极电压Vgs的导通行为，实线表示栅极-源极寄生电容Cgs两端之间的电压Vgs(real)的导通行为。

如上所述，紧接在开关元件20的导通之后，基本上照原样施加栅极驱动电压(VCC+α)作为栅极-源极电压Vgs。相比之下，栅极-源极寄生电容Cgs的两端之间的电压Vgs(real)从零开始上升。之后，当开关元件20达到稳定导通状态时，两个电压中的每一个均收敛到电源电压VCC。

这样，本实施方式的栅极驱动电路10可以仅在导通瞬间临时增加开关元件20的栅极-源极电压Vgs，而不增加电路规模也不需要复杂的控制。因此，能够以非常简单的结构实现开关元件20的高速切换。

注意，为了防止元件击穿，在开关元件20的栅极和源极之间限定了DC额定电压VA(即，可以定期施加的电压)和额定浪涌电压VB(即，可以瞬时施加的电压)。鉴于此，优选将栅极驱动电压(VCC+α)设置为高于DC额定电压VA且低于额定浪涌电压VB的电压值(VA＜VCC+α＜VB)。例如，如果VA为22V，VB为26V，则VCC+α应设置为23至25V。

此外，在开关元件20的稳定导通状态下，栅极-源极寄生电容Cgs的两端之间的电压Vgs(real)(例如，Vgs(real)＝VCC)应被设置为低于DC额定电压VA并且能够充分降低开关元件20的导通电阻值的电压值(例如，18V)。

通过这样设置，可以在开关元件20的额定操作范围内尽可能地提高切换速度。

图16是示出第一实施方式中的开关元件20的导通瞬态特性的切换波形图。以与上述图12中的相同方式，该图中的实线表示栅极-源极电压Vgs，短虚线表示漏极-源极电压Vds，而长虚线表示漏极电流Id。此外，水平轴的比例为100ns/div，竖直轴的比例对于Vgs为5V/div，对于Vds为200V/div，对于Id为20A/div。

注意，该图示出了在将高压SiC-MOSFET(额定1200V)用作与电感负载(例如，线圈)连接的开关元件20的应用中在VCC+α＝23V和Cg＝30nF的条件下导通开关元件20时的瞬态特性。

此外，该图中的导通时段T20以与图12中的导通时段T10相同的方式按时间顺序大致上分为三个时段T21至T23，并且该图中的时段T21至T23分别对应于图12中的时段T11至T13。

在上述条件下，通过实际测量确认了开关元件20的导通时段T20大约为235ns。换言之，根据第一实施方式的栅极驱动电路10，与上述参考例(参见图1和图12)相比，开关元件20的导通时段可以缩短10％(从T10＝260ns缩短至T20＝235ns)。

注意，在上述示例中，SiC-MOSFET被用作开关元件20，但是上述效果不依赖于开关元件20的材料或结构。例如，使用Si-MOSFET、Si-IGBT(绝缘栅双极晶体管)或SiC-IGBT，可以期望以相同的方式提高切换速度，并且存在到作为驱动目标的电压驱动型开关元件的通用栅极驱动电路的广泛应用。当IGBT为驱动目标时，作为以上描述中的晶体管M1的端子名称，应将“源极”替换为“发射极”，并将“漏极”替换为“集电极”。

然而，如上所述，SiC-MOSFET的互导比Si-MOSFET的互导小，因此在漏极电流Id大的应用中其导通时段增长。因此，可以认为在SiC-MOSFET中，利用上述结构提高切换速度的效果高。鉴于此，可以说本实施方式的结构特别适合于驱动基于SiC的开关元件的栅极驱动电路。

<第二实施方式>

图17是示出栅极驱动电路的第二实施方式的等效电路图。本实施方式的栅极驱动电路10基于第一实施方式(图14)，并且还包括放电单元DCHG1。放电单元DCHG1并联连接至电容器Cg，并且当开关元件20截止时使电容器Cg放电。通过这种结构，在开关元件20截止时，可以防止向开关元件20的栅极端子施加负电压，或者根据需要调节施加到开关元件20的栅极端子的电压。

<第三实施方式>

图18是示出栅极驱动电路的第三实施方式的等效电路图。本实施方式的栅极驱动电路10基于以电阻器Rg作为放电单元DCHG1的第二实施方式(图17)，并且还包括连接在开关元件20的栅极和源极之间的电阻器Rgs。

在这种情况下，调节电阻器Rg的电阻和Rgs的电阻，使得Rg＜Rgs成立。然后，可以在栅极-源极寄生电容Cgs的两端之间施加当开关元件20处于稳定导通状态时施加的大部分栅极-源极电压Vgs。此外，通过这种结构，在导通时电容器Cg中储存的电荷使得在截止时仅在切换瞬间能够对栅极施加负偏压，因此不仅在导通时而且在截止时可以实现更高速度的切换。在截止时的平稳区域中，施加到栅极-源极寄生电容Cgs的电压为Vp(＞Vth)，其不能为负，因此，这种作用对负侧的栅极和源极之间的DC额定电压接近于零并且不能定期地施加大的负偏压的装置影响大。

特别地，如果满足Rg>>Rin和Rgs>>Rin，使得可以在电路上基本上忽略Rin，则调节电路元件的物理性质值，使得满足Cg:(Cg+Cgs)＝(Rg//Rgs):Rg的关系。然后，电容器Cg和栅极-源极寄生电容Cgs之间的电容分压比可以是恒定的，而不依赖于开关元件20的驱动条件(例如，驱动频率)并且不会由于电路常数之间的不平衡而引起不希望的电压波动。注意，即使不满足Rg>>Rin和Rgs>>Rin，也可以通过考虑Rin和Cgs适当地调节Rg、Rgs和Cg来获得相同的效果。

例如，如果Cgs＝2nF且Cg＝30nF，则将Rg设置为1kΩ，将Rgs设置为15kΩ。因此，在不依赖于开关元件20的驱动状态的情况下，在其稳定导通状态下，在栅极-源极寄生电容Cgs的两端之间施加电源电压VCC，并且在电容器Cg的两端之间施加电压α。

<第四实施方式>

图19是示出栅极驱动电路的第四实施方式的等效电路图。本实施方式的栅极驱动电路10基于第二实施方式(图17)，并且包括作为放电单元DCHG1的开关SW。利用该结构，通过将开关SW在开关元件20被截止的时段以外的时段中设置为断开状态，可以保持电容器Cg中储存的电荷而不放电，同时在开关元件20截止时，开关SW被切换到接通状态，使得可以快速地释放电容器Cg中储存的电荷。

<第五实施方式>

图20是示出栅极驱动电路的第五实施方式的等效电路图。本实施方式的栅极驱动电路10基于第二实施方式(图17)，并且还包括驱动单元DRV2。此外，随着电路元件的增加，驱动单元DRV1的操作也被部分地改变。

驱动单元DRV1根据输入控制信号的逻辑电平在第一状态(即，(VCC+α)输出状态)和第二状态(即，Hi-Z状态)之间切换其输出状态。此外，驱动单元DRV2根据输入的反相控制信号的逻辑电平(对应于控制信号的逻辑反相信号)在第一状态(即，Hi-Z状态)和第二状态(即，VEE输出状态)之间切换其输出状态。注意，三态缓冲器、三态反相器等可以用作实现上述操作的驱动单元DRV1和DRV2。

栅极驱动电压源V2向驱动单元DRV2提供负侧栅极驱动电压VEE(例如-2V)。注意，负侧栅极驱动电压VEE应高于栅极和源极之间的负侧DC额定电压并且低于或等于GND。

采用这种结构，导通驱动路径和截止驱动路径可以彼此分离，因此可以将开关元件20截止时的栅极-源极电压Vgs设置为不依赖于正侧栅极驱动电压(VCC+α)的电压值(即，不是“-α”的电压值)。这样，可以防止施加大的反向偏压，因此可以考虑负侧DC额定电压来执行栅极电压驱动。

<第六实施方式>

图21是示出栅极驱动电路的第六实施方式的等效电路图。本实施方式的栅极驱动电路10基于第五实施方式(图20)，并且还包括放电单元DCHG2。放电单元DCHG2连接在驱动单元DRV2的输出端子与开关元件20的栅极端子之间。

采用这种结构，可以将截止时的放电条件与导通时的放电条件分开设计。

<第七实施方式>

图22是示出栅极驱动电路的第七实施方式的等效电路图。本实施方式的栅极驱动电路10基于第六实施方式(图21)，并且包括作为放电单元DCHG2的电容器Cg2。这样，由于放电单元DCHG2是电容器Cg2，因此在开关元件20的截止操作中也可以实现更高速度。

<第八实施方式>

图23是示出栅极驱动电路的第八实施方式的等效电路图。本实施方式的栅极驱动电路10基于第六实施方式(图21)，并且包括作为放电单元DCHG2的电阻器Rg2。这样，在不需要实现开关元件20的截止操作的更高速度时，电阻器Rg2可以用作放电单元DCHG2。

<第九实施方式>

图24是示出栅极驱动电路的第九实施方式的等效电路图。本实施方式的栅极驱动电路10基于第六实施方式(图21)，并且包括作为驱动单元DRV1和DRV2的开关SW1和SW2。

如上所述，驱动单元DRV1可以根据输入控制信号在第一状态(即，VCC+α输出状态)和第二状态(即，Hi-Z状态)之间切换其输出状态就足够了。因此，使用在栅极驱动电压源V1和电容器Cg之间接通和断开的开关SW1以及放电单元DCHG1，可以容易地实现驱动单元DRV1。

以相同的方式，驱动单元DRV2可以根据输入的反相控制信号在第一状态(即，Hi-Z状态)和第二状态(即，VEE输出状态)之间切换其输出状态就足够了。因此，使用在栅极驱动电压源V2和放电单元DCHG2之间接通和断开的开关SW2，可以容易地实现驱动单元DRV2。

<关于电容变化的考虑>

如上所述，第一至第九实施方式的栅极驱动装置10可以容易地实现开关元件20的高速切换。然而，如果Cg:Ciss的电容比变化，则开关元件20的栅极电压(即，伴随晶体管M1的栅极-源极寄生电容Cgs的两端之间的电压Vgs(real))变化，因此该变化可能导致切换损耗增加或栅极电压超过额定值。

因此，作为应对电容比变化的对策，需要分压电阻器(例如，参见图18中的电阻器Rg和电阻器Rgs)。为了减少分压电阻器的损耗，应将其电阻值设置为较高的值。然而，随着分压电阻器的电阻值变高，直到栅极电压稳定的时间变长，因此利用分压电阻器的对策的效果变小。

在下面的描述中，针对即使电容器Cg或输入电容Ciss发生变化，也可以容易且适当地实现开关元件20的高速切换的新颖的实施方式给出了各种建议。

<第十实施方式>

图25是示出栅极驱动电路的第十实施方式的等效电路图。本实施方式的栅极驱动电路10包括P沟道型MOS场效应晶体管Q1、N沟道型MOS场效应晶体管Q2、P沟道型MOS场效应晶体管Q3、N沟道型MOS场效应晶体管Q4、电容器Cg、二极管D1和二极管D2。注意，在该图中，对于晶体管Q1至Q4中的每一个，使用MOS场效应晶体管，但这不是限制。

晶体管Q1(对应于第一晶体管)的源极连接至第一电压Vl(＝VCC+α，例如，其中，VCC＝18V并且α＝6V)的施加端子。晶体管Q1的漏极连接至电容器Cg的第一端子。电容器Cg的第二端子连接至开关元件20的栅极。晶体管Q1的栅极连接至控制信号S1的施加端子。因此，当控制信号S1为低电平时，晶体管Q1导通，而当控制信号S1为高电平时，晶体管Q1截止。

晶体管Q2(对应于第二晶体管)的漏极连接至电容器Cg的第一端子。晶体管Q2的源极连接至第二电压V2(＝VEE，例如，其中VEE＝0V)的施加端子。晶体管Q2的栅极连接至控制信号S2的施加端子。因此，当控制信号S2为高电平时，晶体管Q2导通，而当控制信号S2为低电平时，晶体管Q2截止。

注意，控制信号S1和S2是具有基本相同的逻辑电平的脉冲信号，并且晶体管Q2相对于晶体管Q1以反相(互补地)被驱动。换言之，当晶体管Q1导通时，晶体管Q2截止；而当晶体管Q1截止时，晶体管Q2导通。然而，上述“以反相被驱动”包括其中提供晶体管Q1和Q2的同时截止时段(所谓的死区时间)以防止直通(shoot-through)电流的情况。

此外，在晶体管Q1和Q2中的每一个都是N沟道型时，例如也可以将控制信号S1的逻辑反相信号用作控制信号S2(分开添加同时的截止时段)。

晶体管Q3(对应于第三晶体管)的源极连接至第三电压V3(VCC)的施加端子。第三电压V3应被设置为开关元件20的推荐操作电压(即，低于栅极-源极电压Vgs(real)的最大额定值的电压，例如18V)。晶体管Q3的漏极连接至二极管D1的阳极(对应于第一整流器元件)。二极管D1的阴极连接至电容器Cg的第二端子。晶体管Q3的栅极连接至控制信号S1的施加端子。因此，当控制信号S1为低电平时，晶体管Q3导通，而当控制信号S1为高电平时，晶体管Q3截止。

这样，由于将共同的控制信号S1输入到晶体管Q1和Q3，因此晶体管Q3以与晶体管Q1相同的相位被驱动。换言之，当晶体管Q1导通时，晶体管Q3导通，而当晶体管Q1截止时，晶体管Q3截止。然而，如在后述的第十二实施方式(图35)或第十三实施方式(图38)中所示，上述“以相同的相位被驱动”包括晶体管Q1的导通时刻比晶体管Q3的导通时刻延迟的情况。

注意，应从第一电压V1(＝VCC+α)产生第三电压V3(＝VCC)。在这种情况下，作为DC电压转换手段，可以使用调节器(参见后述的图45)，或者可以使用更简单的分压电阻器电路或分压电容器电路。

晶体管Q4(对应于第四晶体管)的漏极连接至二极管D2(对应于第二整流器元件)的阴极。二极管D2的阳极连接至电容器Cg的第二端子。晶体管Q4的源极连接至第四电压V4(＝VEE，例如VEE＝0V)的施加端子。晶体管Q4的栅极连接至控制信号S2的施加端子。因此，当控制信号S2为高电平时，晶体管Q4导通，而当控制信号S2为低电平时，晶体管Q4截止。

这样，由于将共同的控制信号S2输入到晶体管Q2和Q4，因此晶体管Q4以与晶体管Q2相同的相位被驱动。换言之，当晶体管Q2导通时，晶体管Q4导通，而当晶体管Q4截止时，晶体管Q4截止。然而，如在后述的第十一实施方式(图32)或第十三实施方式(图38)中所示，上述“以相同的相位被驱动”包括晶体管Q2的导通时刻比晶体管Q4的导通时刻延迟的情况。

注意，电阻器(参见后述的图43中的电阻器R1和R2)可以分别与二极管D1和D2串联连接。

本实施方式的栅极驱动电路10可以紧接在开关元件20导通之后和截止之后以瞬态方式增加栅极电流Ig。因此，以与上述第一至第九实施方式相同的方式，可以实现开关元件20的高速切换，并且可以减少切换损耗。

此外，本实施方式的栅极驱动电路10可以紧接在以推荐的操作电压(＝VCC)导通之后使伴随晶体管M1的栅极-源极寄生电容Cgs的两端之间的电压Vgs(real)固定，而不提供分压电阻器(见图18)。因此，可以避免由于Cg:Ciss的电容比的变化导致的切换损耗的增加或栅极-源极电压Vgs(real)超过额定值。下面参照附图给出详细描述。

首先，参照图26和图27详细描述开关元件20导通时的操作原理。图26是用于说明第十实施方式的操作原理(导通时)的电流路径图。

此外，图27是示出第十实施方式中的导通瞬态特性的切换波形图。注意，该图的上部部分示出了栅极-源极电压Vgs(实线)和Vgs(real)(短虚线)以及充电电压Vcg(长虚线)。另一方面，该图的下部部分示出了漏极-源极电压Vds(实线)和漏极电流Id(虚线)。此外，在该图的上部部分的竖直轴上，Vp代表平稳电压，Vth代表晶体管M1的导通阈值电压。

在下面的描述中，为了描述简单，出于考虑忽略了二极管Dl和D2的正向压降电压Vf和晶体管Ql至Q4的压降。

当开关元件20导通时，如图26所示，晶体管Q1和Q3导通，而晶体管Q2和Q4截止。注意，紧接在开关元件20导通之后(图27中的从时间t11到时间t12)，电流在由实线箭头表示的电流路径(V1到Q1到Cg到Rin到M1到GND)中流动。因此，在该时段期间，通过第一电压V1(＝VCC+α)对晶体管M1的输入电容Ciss充电。在这种情况下，Vgs高于VCC，使得二极管D1被反向偏置，因此电流不流向第三电压V3的施加端子。

此外，电容器Cg的电容值应被设置成使得满足VCC＞(VCC+α)×Cg/(Cg+Ciss)。通过这种设置，在使用第一电压V1的输入电容Ciss的充电时段(图27中的从时间t11到时间t12)中，栅极-源极电压Vgs(real)仅上升到低于开关元件20的推荐操作电压(＝VCC)的电压。因此，即使Cg:Ciss的电容比变化，栅极-源极电压Vgs(real)也不超过额定值。

之后，电容器Cg继续充电，并且当在图27中的时间t12处满足Vgs＝VCC时，二极管D1被正向偏置，并且电流开始在由图26中的虚线箭头表示的电流路径(V3到Q3到D1到Rin到M1到GND)中流动。因此，在此之后的时段中，使用第三电压V3(＝VCC)继续对输入电容Ciss充电。

此外，栅极电流Ig最终不流动，然后栅极-源极电压Vgs(real)被固定为第三电压V3(＝VCC)。因此，Vcg＝α成立。

换言之，即使Cg:Ciss的电容比变化，该实施方式的栅极驱动电路10也不受该变化的影响，并且栅极-源极电压Vgs(real)可以被固定为所需值(即，开关元件20的推荐操作电压(＝VCC))。因此，可以防止切换损耗的增加或栅极-源极电压Vgs(real)超过额定值。

这样，考虑到电容比Cg:Ciss的变化，关于导通时输入电容Ciss的充电操作，非常重要的是使用第一电压V1(＝VCC+α)快速充电直到中点，然后使用第三电压V3(＝VCC)进行安全充电，直到所需值。

接下来，参照图28和图29详细描述开关元件20截止时的操作原理。图28是用于说明根据第十实施方式的操作原理(截止时)的电流路径图。

此外，图29是示出第十实施方式中的截止瞬态特性的切换波形图。注意，以与上述图27相同的方式，该图的上部部分示出了栅极-源极电压Vgs(实线)和Vgs(real)(短虚线)以及充电电压Vcg(长虚线)。另一方面，该图的下部部分示出了漏极-源极电压Vds(实线)和漏极电流Id(虚线)。

当开关元件20截止时，如图28所示，晶体管Q1和Q3截止，而晶体管Q2和Q4导通。注意，紧接在开关元件20截止之后(图29中的从时间t21到时间t22)，电流在由实线箭头表示的电流路径(M1到Rin到Cg到Q2到V2)中流动。换言之，在该时段中，使用在开关元件20导通时充电的电容器Cg的充电电压Vcg使晶体管M1的输入电容Ciss放电。因此，与将开关元件20的栅极直接短接至VEE节点的情况相比，可以使输入电容Ciss放电更快。此外，在这种情况下，Vgs＝VEE-Vcg成立，使得二极管D2被反向偏置，因此电流不流向第四电压V4的施加端子。

之后，电容器Cg继续放电，并且当在图29中的时间t22处满足Vgs＝VEE时，二极管D2被正向偏置，并且电流开始在由图28中的虚线箭头表示的电流路径(M1到Rin到D2到Q4到V4)中流动。因此，在此之后的时段中，使用第四电压V4(＝VEE)继续使输入电容Ciss放电。

此外，栅极电流Ig最终不流动，然后栅极-源极电压Vgs(real)被固定为第四电压V4(＝VEE)。因此，Vcg＝0成立。这样，电容器Cg可以完全放电，因此在下次导通时没有影响。

图30是用于比较地说明电容变化的影响的模拟波形图，其中从上至下依次示出了漏极电流Id、漏极-源极电压Vds和栅极-源极电压Vgs(real)。此外，图31A和图31B分别是导通时(时间t32之前和之后)和截止时(时间t31之前和之后)的图30的局部放大图。

注意，每个图中的实线示出了第十实施方式(图25)的行为，并且每个图中的虚线示出了第三实施方式(图18)的行为。此外，每条线的粗细表示电容器Cg的电容变化。更具体地，越粗的线表示电容值越大，而越细的线表示电容值越小。

在第三实施方式(图18)中，电容器Cg的电容变化引起栅极-源极电压Vgs(real)的上升时间(即，直到达到VCC的时间)和下降时间(即，直到达到VEE的时间)变化。此外，其影响还影响漏极电流Id和漏极-源极电压Vds。

相比之下，在第十实施方式(图25)中，即使电容器Cg具有电容变化，其也几乎不影响栅极-源极电压Vgs(real)的行为。此外，其也几乎不影响漏极电流Id和漏极-源极电压Vds的行为。

注意，在该图中仅考虑电容器Cg的电容变化，但是在还考虑输入电容Ciss的电容变化时，影响变大。鉴于此，优选采用第十实施方式(图25)的结构作为应对Cg:Ciss的电容值变化的对策。

<关于SiC装置的考虑>

注意，SiC装置(诸如SiC-MOSFET)具有低的导通阈值电压Vth和小的转移电导gm。因此，在栅极-源极电压Vgs(real)的上升缓慢时，漏极-源极电压Vds几乎不下降，因此切换损耗增加。同样在稳定状态下，在Cg:Ciss的电容比的变化引起Vgs(real)下降时，由于导通电阻的增加而导致导通损耗增加。此外，SiC装置的内部栅极电阻器Rin的电阻较大，因此栅极电流Ig被限制为较小。鉴于此，可以说其中栅极电流Ig以瞬态方式上升使得可以实现高速切换的第十实施方式(图25)的栅极驱动电路10适合作为SiC装置的驱动器。

此外，与Si装置相比，SiC装置的栅极-源极电压Vgs(real)的额定裕度(即，操作电压与最大额定电压之差)较小，并且当Cg:Ciss的比在第三实施方式中变化时，容易发生栅极-源极电压Vgs(real)超过额定值的情况。此时，即使Cg:Ciss的电容比变化，第十实施方式(图25)的栅极驱动电路10也可以紧接在切换到所需值(即，开关元件20的推荐操作电压(＝VCC))之后固定栅极-源极电压Vgs(real)。因此，考虑到这一点，也可以说第十实施方式(图25)的栅极驱动电路10适合作为SiC装置的栅极驱动装置。

<第十一实施方式>

图32是示出栅极驱动电路的第十一实施方式的等效电路图。本实施方式的栅极驱动电路10基于第十实施方式(图25)，并且当开关元件20截止时，晶体管Q2的导通时刻比晶体管Q4的导通时刻延迟(例如，30ns)。注意，作为用于实现该实施方式的手段，例如，应提供延迟电路(未被示出)，该延迟电路仅延迟控制信号S2的上升时刻并将其输出至晶体管Q2的栅极。

在下面的描述中，参照图33和图34详细描述上述延迟处理的技术含义。图33是用于说明第十一实施方式的操作原理(截止时)的电流路径图。

此外，图34是示出第十一实施方式的截止瞬态特性的切换波形图。注意，以与上述图29相同的方式，该图的上部部分示出了栅极-源极电压Vgs(实线)和Vgs(real)(短虚线)以及充电电压Vcg(长虚线)。另一方面，该图的下部部分示出了漏极-源极电压Vds(实线)和漏极电流Id(虚线)。

在第十一实施方式中，当开关元件20截止时，由于上述延迟处理，晶体管Q4导通，而晶体管Q2保持截止。结果，紧接在开关元件20开始截止之后(图34中的从时间t31到时间t32)，电流在由图33中的实线箭头表示的电流路径(M1到Rin到D2到Q4到V4)中流动。因此，在该时段中，不使用在开关元件20导通时充电的电容器Cg的充电电压Vcg，晶体管M1的输入电容Ciss被放电。注意，由于上述延迟处理，栅极-源极电压Vgs(real)从高电平(＝VCC)下降到平稳电压Vp所需的时间比上述第十实施方式(图25)中所需的时间长，但是其几乎不影响切换损耗。

在上述延迟处理结束之后，在图34的时间t32处晶体管Q2导通。然后，电流开始在由图33中的虚线箭头表示的电流路径(M1到Rin到Cg到Q2到V2)中流动。因此，之后，使用在开关元件20导通时充电的电容器Cg的充电电压Vcg使晶体管M1的输入电容Ciss快速放电。在这种情况下，Vgs＝VEE-Vcg成立，使得二极管D2被反向偏置，因此流向第四电压V4的施加端子的电流被临时截止。

注意，为了减少开关元件20截止时的切换损耗，重要的是不缩短栅极-源极电压Vgs(real)从高电平(＝VCC)下降到平稳电压Vp所需的时间，而是缩短之后栅极-源极电压Vgs(real)从平稳电压Vp下降到导通阈值电压Vth所需的时间。

换言之，重要的是在栅极-源极电压Vgs(real)下降到平稳电压Vp之后，使用开关元件20导通时充电的电容器Cg的充电电压Vcg进行放电操作。

因此，在第十一实施方式中，晶体管Q2的导通时刻比晶体管Q4的导通时刻延迟，使得晶体管Q2的导通与栅极-源极电压Vgs(real)从高电平(＝VCC)下降到平稳电压Vp时的时刻(即，时间t32)同步。

通过该延迟处理，可以不减小而是保持在开关元件20导通时充电的电容器Cg的充电电压Vcg直到栅极-源极电压Vgs(real)下降到平稳电压Vp，并且在栅极-源极电压Vgs(real)下降到平稳电压Vp之后开始使用充电电压Vcg对输入电容Ciss进行快速放电。

因此，与其中紧接在开关元件20截止之后导通晶体管Q2的第十实施方式(图25)相比，可以缩短栅极-源极电压Vgs(real)从平稳电压Vp下降到导通阈值电压Vth所需的时间，因此可以更有效地抑制截止时的切换损耗。

注意，在不将晶体管Q2的导通时刻精确地调节到时间t32的情况下，可以在一定程度上预期效果。

之后，电容器Cg继续放电，并且当满足Vgs＝VEE时，二极管D2被正向偏置，并且电流再次开始在由图33中的实线箭头表示的电流路径(M1到Rin到D2到Q4到V4)中流动。因此，在此之后的时段中，使用第四电压V4(＝VEE)继续使输入电容Ciss进行放电。

此外，栅极电流Ig最终不流动，然后栅极-源极电压Vgs(real)被固定为第四电压V4(＝VEE)。因此，Vcg＝0成立。这样，电容器Cg可以完全放电，因此在下次导通时没有影响。这些要点与上述第十实施方式(图25)中的相同。

<第十二实施方式>

图35是示出栅极驱动电路的第十二实施方式的等效电路图。本实施方式的栅极驱动电路10基于第十实施方式(图25)，并且当开关元件20导通时，晶体管Q1的导通时刻比晶体管Q3的导通时刻延迟(例如，30ns)。注意，作为用于实现该实施方式的手段，例如，应提供延迟电路(未被示出)，该延迟电路仅延迟控制信号S1的下降时刻并将其输出至晶体管Q1的栅极。

在下面的描述中，参考图36和图37详细描述上述延迟处理的技术含义。图36是用于说明第十二实施方式的操作原理(导通时)的电流路径图。

此外，图37是示出第十二实施方式的导通瞬态特性的切换波形图。注意，以与上述图27相同的方式，该图的上部部分示出了栅极-源极电压Vgs(实线)和Vgs(real)(短虚线)以及充电电压Vcg(长虚线)。另一方面，该图的下部部分示出了漏极-源极电压Vds(实线)和漏极电流Id(虚线)。

在第十二实施方式中，当开关元件20导通时，通过上述延迟处理，晶体管Q3导通，而晶体管Q1保持截止。结果，紧接在开始开关元件20的导通之后(图37中的从时间t41到时间t42)，电流在由图36中的实线箭头表示的电流路径(V3到Q3到D1到Rin到M1到GND)中流动。因此，在此期间，不使用第一电压V1(＝VCC+α)使晶体管M1的输入电容Ciss充电。换言之，电容器Cg的充电电压Vcg保持在0V。注意，由于上述延迟处理，因此栅极-源极电压Vgs(real)从低电平(＝0V)上升到导通阈值电压Vth所需的时间是比上述第十实施方式(图25)中的所需的时间长，但是其几乎不影响切换损耗。

在上述延迟处理结束之后，在图37中的时间t42处晶体管Q1导通。然后，电流开始在由图36中的虚线箭头表示的电流路径(V1到Q1到Cg到Rin到M1到GND)中流动。因此，之后，使用第一电压V1(＝VCC+α)使晶体管M1的输入电容Ciss快速充电。在这种情况下，Vgs＞VCC成立，使得二极管D1被反向偏置，因此从第三电压V3的施加端子流动的电流被临时截止。

注意，为了减少开关元件20导通时的切换损耗，重要的不是缩短栅极-源极电压Vgs(real)从低电平(＝0V)上升到导通阈值电压Vth所需的时间，而是缩短之后栅极-源极电压Vgs(real)从导通阈值电压Vth上升到平稳电压Vp的时间。

换言之，重要的是在栅极-源极电压Vgs(real)上升到平稳电压Vp之后，使用电容器Cg进行充电操作。

因此，在第十二实施方式中，晶体管Q1的导通时刻比晶体管Q3的导通时刻延迟，使得晶体管Q1的导通与栅极-源极电压Vgs(real)从低电平(＝0V)上升到导通阈值电压Vth时的时刻(即，时间t42)同步。

通过该延迟处理，可以在不使用电容器Cg的情况下将充电电压Vcg保持在0V直到栅极-源极电压Vgs(real)上升到导通阈值电压Vth，并且在栅极-源极电压Vgs(real)上升到导通阈值电压Vth之后开始使用电容器Cg使输入电容Ciss进行快速充电。

因此，与其中紧接在开关元件20导通之后晶体管Q1导通的第十实施方式(图25)相比，可以缩短栅极-源极电压Vgs(real)从导通阈值电压Vth上升到平稳电压Vp所需的时间，因此可以更有效地抑制导通时的切换损耗。

注意，在不将晶体管Q1的导通时刻精确地调节到时间t42的情况下，可以在一定程度上预期效果。

之后，电容器Cg继续充电，并且当满足Vgs＝VCC时，二极管D1被正向偏置，并且电流再次开始在由图36中的实线箭头所示的电流路径(V3到Q3到D1到Rin到M1到GND)中流动。因此，在此之后的时段中，使用第三电压V3(＝VCC)继续对输入电容Ciss进行充电。

此外，栅极电流Ig最终不流动，然后栅极-源极电压Vgs(real)被固定为第三电压V3(＝VCC)。因此，Vcg＝α成立。这些要点与上述第十实施方式(图25)中的相同。

<第十三实施方式>

图38是示出栅极驱动电路的第十三实施方式的等效电路图。本实施方式的栅极驱动电路10基于第十实施方式(图25)，并且当开关元件20截止时，晶体管Q2的导通时刻比晶体管Q4的导通时刻延迟。另外，当开关元件20导通时，晶体管Q1的导通时刻比晶体管Q3的导通时刻延迟。换言之，该实施方式对应于上述第十一实施方式(图32)和第十二实施方式(图35)的组合。这种结构使得在导通和截止时都可以更有效地抑制切换损耗。

<第十四实施方式>

图39是示出栅极驱动电路的第十四实施方式的等效电路图。本实施方式的栅极驱动电路10基于第十实施方式(图25)，并且改变了电压V1至V4的设置值。

更具体地，在上述第十实施方式中，电压V1至V4被设置成使得第一电压V1(＝VCC+α)高于第三电压V3(＝VCC)，并且第二电压V2(＝VEE)等于第四电压V4(＝VEE)。

相比之下，在本实施方式中，电压V1至V4被设置成使得第二电压V2(＝VEE-β)低于第四电压V4(＝VEE)，并且第一电压V1(＝VCC)等于第三电压V3(＝VCC)。

注意，应从第二电压V2(＝VEE-β)产生第四电压V4(＝VEE)。在这种情况下，作为DC电压转换手段，可以使用调节器，或者可以使用更简单的分压电阻器电路或分压电容器电路。

在本实施方式的栅极驱动电路10中，当开关元件20截止时，使用第二电压V2(＝VEE-β)使输入电容Ciss进行快速放电。此外，在这种情况下，充电电压Vcg(＝β)储存在电容器Cg中。相反，当开关元件20导通时，使用储存在电容器Cg中的充电电压Vcg(＝β)使输入电容Ciss进行快速充电。因此，例如，将电压V1至V4设置成使得β＝α成立，因此可以得到与第十实施方式相同的作用和效果。

此外，尽管该实施方式基于第十实施方式(图25)，但是与第十一实施方式(图32)、第十二实施方式(图35)或第十三实施方式(图38)类似，可以延迟晶体管Q1和Q2的导通时刻。

<第十五实施方式>

图40是示出栅极驱动电路的第十五实施方式的等效电路图。本实施方式的栅极驱动电路10基于第十实施方式(图25)，并且改变了电压V1至V4的设置值。具体地，在本实施方式中，电压V1至V4被设置成使得第一电压V1(＝VCC+α)高于第三电压V3(＝VCC)，并且第二电压V2(＝VEE-β)低于第四电压V4(＝VEE)。换言之，该实施方式对应于上述第十实施方式(图25)和第十四实施方式(图39)的组合。

采用本实施方式，当开关元件20导通时，使用电压(VCC+α+β)执行快速充电，而当开关元件20截止时，使用电压(VEE-α-β)执行快速放电。因此，通过适当地设置α和β，可以获得与上述相同的作用和效果。

此外，尽管本实施方式基于第十实施方式(图25)，但是可以与第十一实施方式(图32)、第十二实施方式(图35)或第十三实施方式(图38)类似地延迟晶体管Q1和Q2的导通时刻。

<第十六实施方式>

图41是示出栅极驱动电路的第十六实施方式的等效电路图。本实施方式的栅极驱动电路10基于第十实施方式(图25)，并且还包括连接在开关元件20的栅极和源极之间的电阻器Rgs。采用这种结构，可以下拉开关元件20的栅极，因此可以可靠地截止开关元件20。

此外，尽管该实施方式基于第十实施方式(图25)，但是其可以基于第十一至第十五实施方式中的任何一个(图32至图35、图38、图39和图40)。

<开关模块>

接下来，考虑使用上述栅极驱动电路10和开关元件20的开关模块。

图42是示出了开关模块的第一结构示例的图。在该结构示例的开关模块中，可以将栅极驱动电路10理解为其中集成了晶体管Q1至Q4以及二极管D1和D2的半导体装置。因此，在该图的描述中，为了方便起见，将栅极驱动电路10称为“半导体装置10”。

半导体装置10具有晶体管Q1和Q2的漏极共同连接的外部端子T11以及二极管D1的阴极和二极管D2的阳极共同连接的外部端子T12。

注意，当将半导体装置10视为芯片时，应将外部端子T11和T12理解为焊盘。相反，当将半导体装置10视为封装件时，应将外部端子T11和T12理解为引脚。

此外，该结构示例的开关模块包括半导体装置10、连接在外部端子T11和T12之间的电容器Cg以及栅极连接至外部端子T12的开关元件20。

通过这种结构，半导体装置10的外部端子的数量被最小化，电容器Cg连接在外部，并且其电容值可以被任意设置。

图43是示出了开关模块的第二结构示例的图。在该结构示例的开关模块中，也可以将栅极驱动电路10理解为其中集成了晶体管Q1至Q4以及二极管D1和D2的半导体装置。因此，在该图的描述中，也为了方便起见，将栅极驱动电路10称为“半导体装置10”。

半导体装置10具有晶体管Q1和Q2的漏极共同连接的外部端子T21、二极管D1的阴极连接的外部端子T22和二极管D2的阳极连接的外部端子T23。

注意，当将半导体装置10视为芯片时，应将外部端子T21、T22和T23理解为焊盘。相反，当将半导体装置10视为封装件时，应将外部端子T21、T22和T23理解为引脚。

此外，该结构示例的开关模块包括半导体装置10、第一端子连接至外部端子T21的电容器Cg、第一端子连接至外部端子T22的电阻器Rl、第一端子连接至外部端子T23的电阻器R2以及电容器Cg和电阻器R1和R2的第二端子共同连接栅极的开关元件20。

通过这种结构，除了连接在外部的电容器Cg之外，电阻器R1和R2可以分别在外部串联连接至二极管D1和D2。

<DC/DC转换器>

接下来，考虑使用上述栅极驱动电路10和开关元件20的DC/DC转换器。

图44是示出到DC/DC转换器的应用示例的图。该结构示例的DC/DC转换器100包括开关输出级110、驱动器120和控制器130。

开关输出级110包括N沟道型MOS场效应晶体管111、N沟道型MOS场效应晶体管112、电感器113、电容器114以及电阻器115和116，并且其使输入电压Vin下降以产生所需的输出电压Vout。

晶体管111的漏极连接至输入电压Vin的输入端子。晶体管111的源极和晶体管112的漏极彼此连接，并且其连接节点连接至作为开关电压Vsw的输出端子的电感器113的第一端子。晶体管112的源极连接至接地端子。电感器113的第二端子和电容器114的第一端子均连接至输出电压Vout的输出端子。电阻器115和116串联连接在输出电压Vout的输出端子和接地端子之间，并且它们的连接节点输出反馈电压Vfb(即，输出电压Vout的分压)，该反馈电压被反馈并被输出至控制器130。

晶体管111用作上侧开关元件(即，输出开关元件)，其根据从驱动器120(上侧驱动器121)提供的上侧栅极信号GH而导通和截止。更具体地，当上侧栅极信号GH为高电平时，晶体管111导通，而当上侧栅极信号GH为低电平时，晶体管111截止。

相反，晶体管112用作下侧开关元件(即，同步整流器元件)，其根据从驱动器120(下侧驱动器122)提供的下侧栅极信号GL而导通和截止。更具体地，当下侧栅极信号GL为高电平时，晶体管112导通，而当下侧栅极信号GL为低电平时，晶体管112截止。

注意，开关输出级110在该图中是降压型的，但是它可以是升压型的或升压/降压型的。此外，不限于同步整流方法，可以采用二极管整流方法。此外，作为上侧开关元件，可以使用P沟道型MOS场效应晶体管。此外，开关元件不限于MOS场效应晶体管。

驱动器120包括上侧驱动器121和下侧驱动器122。上侧驱动器121根据从控制器130提供的上侧控制信号SH来产生上侧栅极信号GH，从而驱动晶体管111。下侧驱动器122根据从控制器130提供的下侧控制信号SL产生下侧栅极信号GL，从而驱动晶体管112。

注意，上述栅极驱动电路10可以应用于上侧驱动器121和下侧驱动器122中的每一个(将在后面描述细节)。

控制器130接收反馈电压Vfb的反馈输入，并产生上侧控制信号SH和下侧控制信号SL，使得输出电压Vout变得等于其目标值，从而控制驱动器120(即，上侧驱动器121和下侧驱动器122两者)。注意，控制器130可以使用微控制器单元(MCU)等来执行数字反馈控制，或者可以使用误差放大器、PWM比较器等来执行模拟反馈控制。

图45是示出驱动器120的一个结构示例的图。在该图的驱动器120中，第十实施方式(图25)的栅极驱动电路10被应用于上侧驱动器121和下侧驱动器122中的每一个。

换言之，上侧驱动器121包括晶体管Q1H至Q4H、电容器CgH以及二极管D1H和D2H，并且其接收控制信号SH(即，控制信号S1H和S2H)的输入，从而产生栅极信号GH。

此外，下侧驱动器122以与上述相同的方式包括晶体管QlL至Q4L、电容器CgL、二极管DlL和D2L，并且其接收控制信号SL(即，控制信号SlL和S2L)的输入，从而产生栅极信号GL。

注意，上述晶体管Q1H至Q4H和Q1L至Q4L、电容器CgH和CgL、二极管D1H、D2H、D1L和D2L以及控制信号S1H、S2H、S1L和S2L分别对应于图25中的晶体管Q1至Q4、电容器Cg、二极管D1和D2以及控制信号S1和S2。因此，省略了电路结构及其操作的重复描述。

此外，上侧驱动器121清楚地示出了电压源E1H和E2H以及作为用于产生电压V1至V4的手段的调节器REGH。电压源E1H产生相对于Vsw的第一电压V1(＝VCC+α)。电压源E2H产生相对于Vsw的第二电压V2和第四电压V4(均等于VEE)。调节器REGH从第一电压V1(＝VCC+α)产生相对于Vsw的第三电压V3(＝VCC)。

以相同的方式，下侧驱动器122清楚地示出了电压源E1L和E2L以及作为用于产生电压V1至V4的手段的调节器REGL。电压源E1L产生相对于GND的第一电压V1(＝VCC+α)。电压源E2L产生相对于GND的第二电压V2和第四电压V4(均等于VEE)。调节器REGL从第一电压V1(＝VCC+α)产生相对于GND的第三电压V3(＝VCC)。

此外，类似于上述图25，上侧开关元件111和下侧开关元件112也分别被示为包括晶体管M1H和M1L以及内部栅极电阻器RinH和RinL的等效电路。

注意，该图基于第十实施方式(图25)，但是它可以基于第十一至第十六实施方式中的任何一个(图32、图35、图38、图39、图40或图41)。

例如，类似于第十一实施方式(图32)，在晶体管Q2H和Q2L的导通时刻比晶体管Q4H和Q4L的导通时刻延迟时，应将仅延迟从控制器130提供的信号S2H和S2L的上升时刻的延迟电路插在晶体管Q2H和Q2L的栅极之前。

<变形例>

此外，在上述第十至第十六实施方式中，一致地例示了包括四个晶体管Q1至Q4的结构。然而，在应优先减少元件的数量时，例如可以从第十实施方式(图25)中去除晶体管Q4和二极管D2，或者从第十四实施方式(图39)中去除晶体管Q3和二极管D1。

此外，只要不妨碍开关元件20的栅极驱动操作，就可以将前部分的第一至第九实施方式中描述的结构元件(例如，放电电阻器)适当地加入后部分的第十至第十六实施方式中。

<其他变形例>

此外，除了上述实施方式之外，在不脱离本发明的精神的情况下，可以在本发明的范围内对本说明书中公开的各种技术特征进行各种修改。换言之，上述实施方式在每个方面仅是示例，并且不应被理解为限制。本发明的技术范围不是由实施方式的上述说明限定，而是由权利要求书限定，并且应理解为包括与权利要求等同的含义和范围内的所有修改。

工业适用性

本发明可以用于驱动例如由SiC制成的晶体管的栅极驱动电路。此外，在本说明书中公开的栅极驱动电路被用作用于驱动开关电源、马达驱动器等的开关元件的手段，并且可以广泛地用于消费器具、工业机械等的各个领域。

附图标记列表

1、101、102、103 栅极驱动电路

2 晶体管

3 控制单元

L 电感器

C1、C2 电容器

Q1a、Q1b、Q2、Q3 晶体管

D20、D30、D40、D50 二极管

E 电源

Rg 内部栅极电阻器

Ciss 输入电容

10 栅极驱动电路(半导体装置)

20 开关元件

100 DC/DC转换器

110 开关输出级

111 N沟道型MOS场效应晶体管(上侧开关元件)

112 N沟道型MOS场效应晶体管(下侧开关元件)

113 电感器

114 电容器

115、116 电阻器

120 驱动器

121 上侧驱动器(栅极驱动电路)

122 下侧驱动器(栅极驱动电路)

130 控制器

BD 体二极管

Cg、CgH、CgL、Cg2 电容器

Cgd 栅极-漏极寄生电容

Cgs 栅极-源极寄生电容

D1、D1H、D1L 二极管

D2、D2H、D2L 二极管

DCHG1、DCHG2 放电单元

DRV1、DRV2 驱动单元

E1H、E1L 电压源

E2H、E2L 电压源

M1、M1H、M1L N沟道型MOS场效应晶体管

Q1、Q1H、Q1L P沟道型MOS场效应晶体管

Q2、Q2H、Q2L N沟道型MOS场效应晶体管

Q3、Q3H、Q3L P沟道型MOS场效应晶体管

Q4、Q4H、Q4LN沟道型MOS场效应晶体管

R1、R2 电阻器

REGH、REGL 调节器

Rg(on) 外部栅极电阻器

Rin、RinH、RinL 内部栅极电阻器

Rg、Rgs、Rg2 电阻器

SW、SW1、SW2 开关

T11、T12、T21、T22、T23 外部端子

V1、V2、V3、V4 栅极驱动电压源

S1、S1H、S1H 控制信号

S2、S2H、S2L 控制信号

SH、SL 控制信号

GH 上侧栅极信号

GL 下侧栅极信号

Vin 输入电压

Vout 输出电压

Vsw 开关电压

Claims (28)

1.一种栅极驱动电路，其被设置为驱动第一晶体管的栅极，所述栅极驱动电路包括：

由在第一连接节点处串联连接的第一电压源和第二电压源构成的串联连接结构的高电位端和低电位端之间的、在第二连接节点处串联连接的高电位侧的第一开关和低电位侧的第二开关；以及

串联连接在所述第一连接节点和所述第二连接节点之间的第三开关和电感器，其中：

所述第一晶体管的所述栅极能够电连接至所述第二连接节点。

2.根据权利要求1所述的栅极驱动电路，其中，所述栅极驱动电路还包括：

第一电流阻挡单元和第二电流阻挡单元中的至少一个，所述第一电流阻挡单元被设置为阻挡从所述第二连接节点到所述高电位侧的电流，所述第二电流阻挡单元被设置为阻挡从所述低电位侧到所述第二连接节点的电流；以及

防逆流单元，其被设置为防止在所述电感器中流动的电流的逆流。

3.根据权利要求2所述的栅极驱动电路，其中：

所述第三开关是双向开关，

所述防逆流单元防止双向逆流，并且

既提供所述第一电流阻挡单元又提供所述第二电流阻挡单元。

4.根据权利要求3所述的栅极驱动电路，其中：

所述双向开关由串联连接的第二晶体管和第三晶体管制成，并且

所述防逆流单元是所述第二晶体管的二极管和所述第三晶体管的二极管。

5.根据权利要求3或4所述的栅极驱动电路，其中：

所述第一开关和所述第二开关为第四晶体管和第五晶体管，并且

所述第一电流阻挡单元和所述第二电流阻挡单元是二极管。

6.根据权利要求2所述的栅极驱动电路，其中：

仅提供所述第一电流阻挡单元和所述第二电流阻挡单元中的所述第一电流阻挡单元，并且

所述防逆流单元仅在从所述第二连接节点到所述第一连接节点的方向上防止逆流。

7.根据权利要求6所述的栅极驱动电路，其中：

所述第一开关是第六晶体管，所述第三开关是包括二极管的第七晶体管，并且

所述第一电流阻挡单元是二极管，所述防逆流单元是与所述第七晶体管中包括的二极管不同的二极管。

8.根据权利要求2所述的栅极驱动电路，其中：

仅提供所述第一电流阻挡单元和所述第二电流阻挡单元中的所述第二电流阻挡单元，并且

所述防逆流单元仅在从所述第一连接节点到所述第二连接节点的方向上防止逆流。

9.根据权利要求8所述的栅极驱动电路，其中：

所述第二开关是第八晶体管，所述第三开关是包括二极管的第九晶体管，并且

所述第二电流阻挡单元是二极管，所述防逆流单元是与所述第九晶体管中包括的二极管不同的二极管。

10.根据权利要求1至9中的任一项所述的栅极驱动电路，其中，所述栅极驱动电路包括作为电容器的所述第一电压源和所述第二电压源。

11.根据权利要求1至10中的任一项所述的栅极驱动电路，其中，所述第三开关的导通时间能够根据在所述第一晶体管中流动的负载电流而变化。

12.一种栅极驱动电路，其被设置为驱动第一晶体管的栅极，并且在第一连接节点处串联连接的第一电压源和第二电压源以及电感器能够电连接至所述栅极驱动电路，

所述栅极驱动电路包括：

在第二连接节点处串联连接在串联连接结构的高电位端和低电位端之间的高电位侧的第一开关和低电位侧的第二开关，所述串联连接结构由所述第一电压源和所述第二电压源构成；以及

在所述第一连接节点和所述第二连接节点之间与所述电感器串联连接的第三开关，其中：

所述第一晶体管的所述栅极能够电连接至所述第二连接节点。

13.一种栅极驱动电路，其被设置为驱动第一晶体管的栅极，所述栅极驱动电路包括：

由在第一连接节点处串联连接的第一电压源和第二电压源构成的串联连接结构的高电位端和低电位端之间的、在第二连接节点处串联连接的高电位侧的第一开关和低电位侧的第二开关；以及

串联连接在所述第一连接节点和所述第二连接节点之间的第三开关和电感器，其中

在所述第一开关或所述第二开关开始控制所述第一晶体管之前，所述栅极驱动电路控制电流通过所述第三开关在所述电感器中流动。

14.根据权利要求12或13所述的栅极驱动电路，其中，所述栅极驱动电路包括作为电容器的所述第一电压源和所述第二电压源。

15.一种功率转换装置，其包括：

根据权利要求1至14中任一项所述的栅极驱动电路；以及

晶体管，该晶体管的栅极由所述栅极驱动电路驱动。

16.一种栅极驱动电路，其包括：

第一晶体管，所述第一晶体管的第一端子连接至第一电压的施加端子，并且所述第一晶体管的第二端子经由电容器连接至开关元件的栅极；

第二晶体管，所述第二晶体管的第一端子经由所述电容器连接至所述开关元件的所述栅极，并且所述第二晶体管的第二端子连接至低于所述第一电压的第二电压的施加端子，所述第二晶体管以与所述第一晶体管相反的相位被驱动；

第三晶体管，所述第三晶体管的第一端子连接至高于所述第二电压的第三电压的施加端子，并且所述第三晶体管的第二端子经由第一整流器元件连接至所述开关元件的所述栅极，所述第三晶体管以与所述第一晶体管相同的相位被驱动；以及

第四晶体管，所述第四晶体管的第一端子经由第二整流器元件连接至所述开关元件的所述栅极，并且所述第四晶体管的第二端子连接至低于所述第三电压的第四电压的施加端子，所述第四晶体管以与所述第二晶体管相同的相位被驱动，其中：

在所述第二电压等于所述第四电压的同时所述第一电压高于所述第三电压，或者在所述第一电压等于所述第三电压的同时所述第二电压低于所述第四电压，或者在所述第二电压低于所述第四电压的同时所述第一电压高于所述第三电压。

17.根据权利要求16所述的栅极驱动电路，其中，所述第二晶体管的导通时刻比所述第四晶体管的导通时刻延迟。

18.根据权利要求16或17所述的栅极驱动电路，其中，所述第一晶体管的导通时刻比所述第三晶体管的导通时刻延迟。

19.根据权利要求16至18中的任一项所述的栅极驱动电路，其中，所述栅极驱动电路还包括连接在所述开关元件的栅极和源极之间的漏电电阻。

20.根据权利要求16至19中的任一项所述的栅极驱动电路，其中，所述栅极驱动电路还包括第一调节器和第二调节器中的至少一个，所述第一调节器被设置为从所述第一电压产生所述第三电压，所述第二调节器被设置为从所述第二电压产生所述第四电压。

21.一种半导体装置，其中，集成有根据权利要求16至20中的任一项所述的栅极驱动电路。

22.根据权利要求21所述的半导体装置，其中，所述半导体装置包括：

所述第一晶体管的第二端子和所述第二晶体管的第一端子共同连接的第一外部端子；以及

所述第一整流器元件的一个端子和所述第二整流器元件的一个端子共同连接的第二外部端子。

23.根据权利要求21所述的半导体装置，其中，所述半导体装置包括：

所述第一晶体管的第二端子和所述第二晶体管的第一端子共同连接的第一外部端子；

所述第一整流器元件的一个端子连接的第二外部端子；以及

所述第二整流器元件的一个端子连接的第三外部端子。

24.一种开关模块，其包括：

根据权利要求22所述的半导体装置；

电容器，所述电容器连接在所述半导体装置的所述第一外部端子和所述第二外部端子之间；以及

开关元件，所述开关元件的栅极连接至所述半导体装置的所述第二外部端子。

25.一种开关模块，其包括：

根据权利要求23所述的半导体装置；

电容器，所述电容器的第一端子连接至所述半导体装置的所述第一外部端子；

第一电阻器，所述第一电阻器的第一端子连接至所述半导体装置的所述第二外部端子；

第二电阻器，所述第二电阻器的第一端子连接至所述半导体装置的所述第三外部端子，以及

开关元件，所述电容器的第二端子、所述第一电阻器的第二端子和所述第二电阻器的第二端子共同连接至所述开关元件的栅极。

26.根据权利要求24或25所述的开关模块，其中，所述开关元件是SiC装置。

27.一种DC/DC转换器，其包括：

开关输出级，所述开关输出级包括上侧开关元件和下侧开关元件；

上侧驱动器，所述上侧驱动器被设置为驱动所述上侧开关元件；

下侧驱动器，所述下侧驱动器被设置为驱动所述下侧开关元件；以及

控制器，所述控制器被设置为控制所述上侧驱动器和所述下侧驱动器，其中：

根据权利要求16至20中任一项所述栅极驱动电路被用作所述上侧驱动器和所述下侧驱动器中的至少一个。

28.一种栅极驱动电路，其包括：

第一晶体管，所述第一晶体管的第一端子连接至第一电压的施加端子，并且所述第一晶体管的第二端子经由电容器连接至开关元件的栅极；

第二晶体管，所述第二晶体管的第一端子经由所述电容器连接至所述开关元件的所述栅极，并且所述第二晶体管的第二端子连接至低于所述第一电压的第二电压的施加端子，所述第二晶体管以与所述第一晶体管相反的相位被驱动；以及

第三晶体管和第四晶体管中的一个，所述第三晶体管的第一端子连接至低于所述第一电压且高于所述第二电压的第三电压的施加端子，并且所述第三晶体管的第二端子经由第一整流器元件连接至所述开关元件的所述栅极，所述第三晶体管以与所述第一晶体管相同的相位被驱动，所述第四晶体管的第一端子经由第二整流器元件连接至所述开关元件的所述栅极，并且所述第四晶体管的第二端子连接至高于所述第二电压且低于所述第一电压的第四电压的施加端子，所述第四晶体管以与所述第二晶体管相同的相位被驱动。

Images