DE112018005857T5

DE112018005857T5 - Gate-treiberschaltung

Info

Publication number: DE112018005857T5
Application number: DE112018005857.3T
Authority: DE
Inventors: Yuta OKAWAUCHI; Yusuke NAKAKOHARA; Ken Nakahara
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-12-12
Filing date: 2018-11-16
Publication date: 2020-08-13
Also published as: JP6934087B2; JP2020162413A; JPWO2019116825A1; CN111492582B; CN111934664B; US20210083563A1; WO2019116825A1; JP6934067B2; CN111934664A; CN111492582A; US11482918B2

Abstract

Eine Gate-Treiberschaltung, die ein Gate eines ersten Transistors ansteuert, enthält einen ersten Schalter auf einer Hochpotential-Seite und einen zweiten Schalter auf einer Niedrigpotential-Seite, die an einem zweiten Verbindungsknoten zwischen einem Hochpotential-Ende und einem Niedrigpotential-Ende eines Reihenschaltungsaufbaus in Reihe geschaltet sind, der aus einer ersten Spannungsquelle und einer zweiten Spannungsquelle, die an einem ersten Verbindungsknoten in Reihe geschaltet sind, besteht; und einen dritten Schalter und eine Spule, die zwischen dem ersten Verbindungsknoten und dem zweiten Verbindungsknoten in Reihe geschaltet sind. Das Gate des ersten Transistors kann elektrisch mit dem zweiten Verbindungsknoten verbunden werden.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Gate-Treiberschaltung.
Hintergrund
Konventionell wurden verschiedene Gate-Treiberschaltungen entwickelt, die das Gate eines Transistors, wie beispielsweise eines MOS-Feldeffekttransistors (MOSFET), ansteuern.
Zum Beispiel wird in Patentdokument 1 ein Beispiel für eine konventionelle Gate-Treiberschaltung offenbart. Die Gate-Treiberschaltung des Patentdokuments 1 enthält einen Schaltkreis, der drei Pegel von Ausgangsspannungen schaltet, und eine Spule bzw. Drosselspule ist zwischen dem Schaltkreis und dem Gate eines Transistors verbunden. Der Schaltkreis schaltet den Nullpegel, den mittleren Pegel und den doppelten mittleren Pegel, der ein Leistungspegel ist.
Wenn der Transistor eingeschaltet wird, schaltet der Schaltkreis die Ausgangsspannung von Nullpegel auf mittleren Pegel um. Dann tritt aufgrund der Spule und einer Gate-Source-Kapazität des Transistors eine Resonanz auf. In diesem Fall steigt eine Gate-Spannung schnell auf den Leistungspegel an, und ein Schwankungspunkt der Gate-Spannung wird zu einem bestimmten Zeitpunkt Null. Zu diesem Zeitpunkt schaltet der Schaltkreis die Ausgangsspannung auf den Leistungspegel, so dass die Gate-Spannung auf dem Leistungspegel gehalten wird. Beim Ausschalten wird der Vorgang in umgekehrter Reihenfolge wie beim Einschalten ausgeführt.
Darüber hinaus wird konventionell ein Verfahren zum temporären Ändern der Gate-Spannung eines Schaltelements nur für einen Moment des Schaltens vorgeschlagen, um ein schnelles Schalten zu erreichen, in einer Gate-Treiberschaltung, die ein Schaltelement eines Schaltnetzteils, eines Motortreibers oder dergleichen schaltet (siehe beispielsweise Patentdokumente 2 bis 4).
Literaturverzeichnis
Patent-Literatur

Patent-Dokument 1: JP-A-2007-282326
Patentdokument 2: JP-A-2009-200891
Patentdokument 3: Japanisches Patent Nr. 4804142
Patentdokument 4: JP-A-2010-51165
Patentdokument 5: JP-A-2017-183979

Zusammenfassung der Erfindung
Technisches Problem
Hier hat ein Transistor einen internen Gate-Widerstand (parasitärer Widerstand), und wenn der Transistor durch eine Gate-Treiberschaltung angesteuert wird, wird ein Gate-Strom, der das Gate des Transistors lädt und entlädt, durch den internen Gate-Widerstand begrenzt. Insbesondere hat ein Transistor, der ein Halbleitermaterial wie SiC verwendet, einen großen internen Gate-Widerstand, der den Gate-Strom stärker begrenzt. Dies verursacht das Problem, dass die Schaltgeschwindigkeit des Transistors verringert wird und der Schaltverlust erhöht wird.
Die oben beschriebene Gate-Treiberschaltung des Patentdokuments 1 zielt jedoch darauf ab, ein Überschwingen der Gate-Spannung beim Einschalten und ein Unterschwingen der Gate-Spannung beim Ausschalten zu unterdrücken, und eine Verringerung der Schaltgeschwindigkeit durch den internen Gate-Widerstand des Transistors, wie oben beschrieben, wurde nicht berücksichtigt.
In Anbetracht der oben genannten Umstände wird erwartet, eine höhere Schaltgeschwindigkeit des anzusteuernden Transistors zu erreichen.
Ferner sind in dem Patentdokument 2 so viele passive Elemente als Mittel zur temporären Erhöhung der Gate-Spannung erforderlich, dass das Problem besteht, dass eine Schaltungsgröße vergrößert wird.
Ferner wird in dem Patentdokument 3 eine Gate-Spannung durch Schalten einer Vielzahl von Stromversorgungen vorübergehend erhöht, und daher besteht neben dem Problem der Vergrößerung einer Schaltungsgröße auch das Problem, dass eine komplizierte Steuerung erforderlich ist.
Ferner ist in dem Patentdokument 4 das Ansteuerungsziel ein Stromtreiber-Typ-Schaltelement (Sperrschicht-Typ-FET), in dem ein Gate-Strom erforderlich ist, um auch in einem stationären EIN-Zustand zu fließen. Daher sollte der in diesem Dokument vorgeschlagene Kondensator parallel zu einem Gate-Widerstand geschaltet werden, der ein wesentliches Schaltelement ist, und es wird nicht angenommen, dass der Kondensator ausschließlich verwendet wird. Unter diesem Gesichtspunkt sieht die konventionelle Technik des Patentdokuments 4 ähnlich aus wie die vorliegende Erfindung, unterscheidet sich aber deutlich in dem wesentlichen Aufbau.
Es ist zu beachten, dass der Anmelder dieser Patentanmeldung in Patentdokument 5 angesichts der oben beschriebenen Probleme eine Gate-Treiberschaltung vorschlägt, die schnelles Schalten leicht erreicht. Diese konventionelle Technik bedarf jedoch noch weiterer Überlegungen hinsichtlich Schwankungen des Kondensators und einer Eingangskapazität.
Angesichts dieser Situation wird auch erwartet, dass eine Gate-Treiberschaltung bereitgestellt wird, die schnelles Schalten einfach und angemessen erreicht, selbst wenn der Kondensator oder die Eingangskapazität eine Schwankung aufweist.
Mittel zur Lösung des Problems
Eine Gate-Treiberschaltung gemäß einem Aspekt der vorliegenden Erfindung, die eine Gate-Treiberschaltung ist, die zum Ansteuern eines Gates eines ersten Transistors angeordnet ist, enthält einen ersten Schalter auf einer Hochpotential-Seite und einen zweiten Schalter auf einer Niedrigpotential-Seite, die an einem zweiten Verbindungsknoten zwischen einem Hochpotential-Ende und einem Niedrigpotential-Ende eines Reihenschaltungsaufbaus in Reihe geschaltet sind, der aus einer ersten Spannungsquelle und einer zweiten Spannungsquelle, die an einem ersten Verbindungsknoten in Reihe geschaltet sind, besteht; und einen dritten Schalter und eine Spule, die zwischen dem ersten Verbindungsknoten und dem zweiten Verbindungsknoten in Reihe geschaltet sind. Das Gate des ersten Transistors kann elektrisch mit dem zweiten Verbindungsknoten verbunden sein.
Ferner enthält eine Gate-Treiberschaltung gemäß einem anderen Aspekt der vorliegenden Erfindung einen ersten Transistor, der einen ersten Anschluss, der mit einem Anschluss zum Anlegen einer ersten Spannung verbunden ist, und einen zweiten Anschluss, der über einen Kondensator mit einem Gate eines Schaltelements verbunden ist, aufweist; einen zweiten Transistor, der einen ersten Anschluss, der über den Kondensator mit dem Gate des Schaltelements verbunden ist, und einen zweiten Anschluss, der mit einem Anschluss zum Anlegen einer zweiten Spannung niedriger als die erste Spannung verbunden ist, wobei der zweite Transistor in der entgegengesetzten Phase zu dem ersten Transistor angesteuert wird, aufweist; einen dritten Transistor, der einen ersten Anschluss, der mit einem Anschluss zum Anlegen einer dritten Spannung höher als die zweite Spannung verbunden ist, und einen zweiten Anschluss, der über ein erstes Gleichrichterelement mit dem Gate des Schaltelements verbunden ist, wobei der dritte Transistor in der gleichen Phase wie der erste Transistor angesteuert wird, aufweist; und einen vierten Transistor, der einen ersten Anschluss, der über ein zweites Gleichrichterelement mit dem Gate des Schaltelements verbunden ist, und einen zweiten Anschluss, der mit einem Anschluss zum Anlegen einer vierten Spannung niedriger als die dritte Spannung verbunden ist, wobei der vierte Transistor in der gleichen Phase wie der zweite Transistor angesteuert wird, aufweist. Die erste Spannung ist höher als die dritte Spannung und die zweite Spannung ist gleich der vierten Spannung, oder die zweite Spannung ist niedriger als die vierte Spannung und die erste Spannung ist gleich der dritten Spannung, oder die erste Spannung ist höher als die dritte Spannung und die zweite Spannung ist niedriger als die vierte Spannung.
Vorteilhafte Auswirkungen der Erfindung
Gemäß der Gate-Treiberschaltung der vorliegenden Erfindung kann die Schaltgeschwindigkeit entsprechend erhöht werden.
Figurenliste

1 ist ein Schaltbild, das den Aufbau einer Gate-Treiberschaltung nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
2 ist ein Schaltbild, das ein Beispiel für eine konventionelle Gate-Treiberschaltung zeigt.
3 ist ein Zeitdiagramm der Vorgänge, wenn ein Transistor eingeschaltet oder ausgeschaltet wird.
4A ist ein Schaltbild, das einen ersten Betriebszustand in eingeschaltetem Zustand darstellt.
4B ist ein Schaltbild, das einen zweiten Betriebszustand in eingeschaltetem Zustand darstellt.
4C ist ein Schaltbild, das einen dritten Betriebszustand in eingeschaltetem Zustand darstellt.
4D ist ein Schaltbild, das einen vierten Betriebszustand in eingeschaltetem Zustand darstellt.
5A ist ein Schaltbild, das einen ersten Betriebszustand beim Ausschalten darstellt.
5B ist ein Schaltbild, das einen zweiten Betriebszustand beim Ausschalten veranschaulicht.
5C ist ein Schaltbild, das einen dritten Betriebszustand in ausgeschaltetem Zustand darstellt.
5D ist ein Schaltbild, das einen vierten Betriebszustand in ausgeschaltetem Zustand darstellt.
6 ist ein Schaltbild, das den Aufbau der Gate-Treiberschaltung gemäß einer Variante darstellt.
7 ist ein Schaltbild, das einen Aufbau der Gate-Treiberschaltung gemäß einer anderen Variante darstellt.
8 ist ein Zeitdiagramm, das verschiedene Wellenformen, wenn der Transistor eingeschaltet wird, zeigt.
9 ist ein Modellbild des Transistors (MOSFET).
10 ist ein Schaltbild, das einen Aufbau der Gate-Treiberschaltung nach einer anderen Variante darstellt.
11 ist ein Ersatzschaltbild, das ein Referenzbeispiel der Gate-Treiberschaltung, die mit der vorliegenden Erfindung verglichen werden soll, darstellt.
12 ist ein Schalt-Wellenformdiagramm der Einschalt-Transientencharakteristik in diesem Referenzbeispiel.
13 ist ein Id-Vgs-Kennliendiagramm.
14 ist ein Ersatzschaltbild, das eine erste Ausführungsform der Gate-Treiberschaltung darstellt.
15 ist ein Spannungs-Wellenformdiagramm, das das Einschaltverhalten von Vgs und Vgs(real) zeigt.
16 ist ein Schalt-Wellenformdiagramm, das das Einschalt-Transientenverhalten in der ersten Ausführungsform darstellt.
17 ist ein Ersatzschaltbild, das eine zweite Ausführungsform der Gate-Treiberschaltung darstellt.
18 ist ein Ersatzschaltbild, das eine dritte Ausführungsform der Gate-Treiberschaltung darstellt.
19 ist ein Ersatzschaltbild, das eine vierte Ausführungsform der Gate-Treiberschaltung darstellt.
20 ist ein Ersatzschaltbild, das eine fünfte Ausführungsform der Gate-Treiberschaltung darstellt.
21 ist ein Ersatzschaltbild, das eine sechste Ausführungsform der Gate-Treiberschaltung darstellt.
22 ist ein Ersatzschaltbild, das eine siebte Ausführungsform der Gate-Treiberschaltung darstellt.
23 ist ein Ersatzschaltbild, das eine achte Ausführungsform der Gate-Treiberschaltung darstellt.
24 ist ein Ersatzschaltbild, das eine neunte Ausführungsform der Gate-Treiberschaltung darstellt.
25 ist ein Ersatzschaltbild, das eine zehnte Ausführungsform der Gate-Treiberschaltung darstellt.
26 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise (in eingeschaltetem Zustand) der zehnten Ausführungsform.
27 ist ein Schalt-Wellenformdiagramm, das das Einschalt-Transientenverhalten in der zehnten Ausführungsform zeigt.
28 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise (in ausgeschaltetem Zustand) der zehnten Ausführungsform.
29 ist ein Schalt-Wellenformdiagramm, das das Ausschalt-Transientenverhalten in der zehnten Ausführungsform darstellt.
30 ist ein Schalt-Wellenformdiagramm zum vergleichenden Erklären eines Einflusses von Kapazitätsschwankungen.
31A ist eine teilweise vergrößerte Ansicht (in eingeschaltetem Zustand) von 20.
31B ist eine teilweise vergrößerte Ansicht (in ausgeschaltetem Zustand) von 20.
32 ist ein Ersatzschaltbild, das eine elfte Ausführungsform der Gate-Treiberschaltung darstellt.
33 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise (in ausgeschaltetem Zustand) in der elften Ausführungsform.
34 ist ein Schalt-Wellenformdiagramm der Ausschalt-Transientencharakteristik in der elften Ausführungsform.
35 ist ein Ersatzschaltbild, das eine zwölfte Ausführungsform der Gate-Treiberschaltung darstellt.
36 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise (in eingeschaltetem Zustand) in der zwölften Ausführungsform.
37 ist ein Schalt-Wellenformdiagramm der Einschalt-Transientencharakteristik in der zwölften Ausführungsform.
38 ist ein Ersatzschaltbild, das eine dreizehnte Ausführungsform der Gate-Treiberschaltung darstellt.
39 ist ein Ersatzschaltbild, das eine vierzehnte Ausführungsform der Gate-Treiberschaltung darstellt.
40 ist ein Ersatzschaltbild, das eine fünfzehnte Ausführungsform der Gate-Treiberschaltung darstellt.
41 ist ein Ersatzschaltbild, das eine sechzehnte Ausführungsform der Gate-Treiberschaltung darstellt.
42 ist ein Diagramm, das ein erstes Aufbaubeispiel eines Schaltmoduls darstellt.
43 ist ein Diagramm, das ein zweites Aufbaubeispiel eines Schaltmoduls darstellt.
44 ist ein Diagramm, das ein Anwendungsbeispiel für einen DC/DC-Wandler darstellt.
45 ist ein Diagramm, das ein Aufbaubeispiel eines Treibers darstellt.

Beschreibung der Ausführungsformen
Eine Ausführungsform der vorliegenden Erfindung wird nachstehend unter Bezugnahme auf die Zeichnungen beschrieben.
<Aufbau der Gate-Treiber-Schaltung>
1 ist ein Schaltbild, das den Aufbau einer Gate-Treiberschaltung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt. Eine in 1 dargestellte Gate-Treiberschaltung 1 steuert einen Transistor 2 an. Die Gate-Treiberschaltung 1 und der Transistor 2 können verschiedene Leistungsumwandlungseinrichtungen (wie z.B. einen Umrichter und Wechselrichter) bilden. Der Transistor 2 ist beispielsweise ein N-Kanal-MOSFET mit SiC als Halbleitermaterial. In 1 und 2, 4A bis 4D, 5A bis 5D, 6 und 7, die nachstehend beschrieben werden, ist eine Haupt-Ersatzschaltbild des Transistors 2 dargestellt. 9 stellt hier ein Modelldiagramm des Transistors 2 dar. Wie in 9 dargestellt, enthält der Transistor 2 einen internen Gate-Widerstand Rg, eine Gate-Source-Kapazität Cgs als parasitäre Kapazität und eine Gate-Drain-Kapazität Cgd als parasitäre Kapazität. Der interne Gate-Widerstand Rg ist zwischen einem Gate-Anschluss GT und einem Verbindungsknoten zwischen der Gate-Source-Kapazität Cgs und der Gate-Drain-Kapazität Cgd verbunden. In dem Transistor 2, der in 1 und dergleichen dargestellt ist, sind der interne Gate-Widerstand Rg und eine Eingangskapazität Ciss gezeigt, die eine kombinierte Kapazität aus der Gate-Source-Kapazität Cgs und der Gate-Drain-Kapazität Cgd ist. Die Eingangskapazität Ciss ist eine Gesamtkapazität des Transistors 2, gesehen von der Eingangsseite.
Die Gate-Treiberschaltung 1 enthält die Kondensatoren C1 und C2, die Transistoren Q1a und Q1b, die Transistoren Q2 und Q3, eine Spule L und die Dioden D20 und D30. Die Transistoren Q1a und Q1b bilden einen bidirektionalen Schalter. Ferner fungieren die Dioden D20 und D30 als Stromsperreinheit.
Der Kondensator C1 und der Kondensator C2 sind in Reihe geschaltet, und eine Stromversorgung E legt eine Versorgungsspannung Vcc an beide Enden des Reihenschaltungsaufbaus an. Mit anderen Worten, ein Anschluss des Kondensators C1 (Ende des hohen Potentials) ist mit einem Anschluss zum Anlegen der Stromversorgungsspannung Vcc verbunden, und ein Anschluss des Kondensators C2 (Ende des niedrigen Potentials) ist mit einem Anschluss zum Anlegen eines Bezugspotentials verbunden. Die Kondensatoren C1 und C2 fungieren als Spannungsquellen, von denen jeder eine Spannung von Vcc/2 erzeugt. Es ist zu beachten, dass ein Spannungsverhältnis der Kondensatoren C1 und C2 nicht darauf beschränkt ist, sondern willkürlich eingestellt werden kann.
Ein Verbindungsknoten P1 des Kondensators C1 und des Kondensators C2 (erster Verbindungsknoten) ist mit einer Source des Transistors Q1a verbunden, der aus einem N-Kanal-Typ-MOSFET gebildet wird. Eine Drain des Transistors Q1a ist mit einem Drain des Transistors Q1b verbunden, der aus einem N-Kanal-Typ-MOSFET gebildet wird. Eine Source des Transistors Q1b ist mit einem Anschluss der Spule L verbunden. Es ist zu beachten, dass der Transistor Q1a eine Body-Diode Da aufweist und der Transistor Q1b eine Body-Diode Db aufweist.
Eine Source des Transistors Q2 (erster Schalter), der aus einem P-Kanal-Typ-MOSFET besteht, ist mit dem einen Anschluss des Kondensators C1 verbunden. Eine Anode der Diode D20 (erste Stromsperreinheit) ist mit einem Drain des Transistors Q2 verbunden. Eine Kathode der Diode 20 ist mit einer Anode der Diode D30 (zweite Stromsperreinheit) verbunden. Eine Kathode der Diode D30 ist mit einem Drain des Transistors Q3 (zweiter Schalter) verbunden, der aus einem N-Kanal-Typ-MOSFET gebildet wird. Eine Source des Transistors Q3 ist mit dem einen Anschluss des Kondensators C2 verbunden. Es ist zu beachten, dass der Transistor Q2 eine Body-Diode D2 (auch als Körperelektrode bezeichnet) aufweist und der Transistor Q3 eine Body-Diode D3 aufweist.
Der andere Anschluss der Spule L ist mit einem Verbindungsknoten P2 (zweiter Verbindungsknoten) der Diode D20 und der Diode D30 verbunden. Mit anderen Worten, die Spule L und der bidirektionale Schalter (dritter Schalter), der aus den Transistoren Q1a und Q1b besteht, sind zwischen dem Verbindungsknoten P1 und dem Verbindungsknoten P2 in Reihe geschaltet.
Der Verbindungsknoten P2 ist mit einem Gate des Transistors 2 verbunden. Der Transistor 2 enthält den internen Gate-Widerstand Rg und die Eingangskapazität Ciss. Ein Anschluss des internen Gate-Widerstandes Rg ist mit dem Verbindungsknoten P2 verbunden, und der andere Anschluss des internen Gate-Widerstandes Rg ist mit einem Anschluss der Eingangskapazität Ciss verbunden. Es ist zu beachten, dass ein zusätzlicher Widerstand zwischen dem Verbindungsknoten P2 und dem internen Gate-Widerstand Rg angeschlossen werden kann. Mit anderen Worten, es ist ausreichend, dass das Gate des Transistors 2 elektrisch mit dem Verbindungsknoten P2 verbunden werden kann.
Die Steuereinheit 3 steuert die Ansteuerung der Gate-Treiberschaltung 1. Die Steuereinheit 3 gibt ein Gate-Treibersignal Q1a_g an ein Gate des Transistors Q1a und ein Gate-Treibersignal Q1b_g an ein Gate des Transistors Q1b aus. Ferner gibt die Steuereinheit 3 ein Gate-Treibersignal Q2_g an ein Gate des Transistors Q2 und ein Gate-Treibersignal Q3_g an ein Gate des Transistors Q3 aus. Das Gate-Treibersignal Q2_g und das Gate-Treibersignal Q3_g sind ein impulsähnliches Signal, und die Transistoren Q2 und Q3 werden komplementär angesteuert.
<Betrieb der Gate-Treiberschaltung>
Als nächstes wird ein Betrieb der Gate-Treiberschaltung 1, die den oben beschriebenen Aufbau gemäß dieser Ausführungsform aufweist, beschrieben. Hier wird zur Beschreibung das Zeitdiagramm von 3 verwendet. 3 ist das Zeitdiagramm der Vorgänge, wenn der Transistor 2 eingeschaltet wird und ausgeschaltet wird. In 3 sind das Gate-Treibersignal Q1a_g, das Gate-Treibersignal Q1b_g, das Gate-Treibersignal Q2_g, das Gate-Treibersignal Q3_g, ein Spulenstrom IL, ein Gate-Strom Ig, eine Ausgangsspannung Vout und eine Gate-Spannung Vg in der Reihenfolge von oben nach unten gezeigt.
Wie in 1 dargestellt, ist der Spulenstrom IL der Strom, der in der Spule L fließt, der Gate-Strom Ig der Strom, der in dem Gate-Innenwiderstand Rg fließt, die Ausgangsspannung Vout ist eine Spannung, die an dem Verbindungsknoten P2 erzeugt wird, und die Gate-Spannung Vg ist Spannung, die in der Eingangskapazität Ciss erzeugt wird.
«In eingeschaltetem Zustand»
Zunächst wird ein Betrieb, wenn der Transistor 2 eingeschaltet ist, unter Bezugnahme auf 3 und 4A bis 4D beschrieben. In einem Zustand, in dem das Gate-Treibersignal Q1a_g niedrig ist, so dass der Transistor Q1a AUS ist, das Gate-Treibersignal Q2_g hoch ist, so dass der Transistor Q2 AUS ist, und das Gate-Treibersignal Q3_g hoch ist, so dass der Transistor Q3 EIN ist, wird das Gate-Treibersignal Q1b_g zu Zeitpunkt t1 von niedrig auf hoch geschaltet, und der Transistor Q1b ist eingeschaltet.
Dann beginnt, wie in 4A dargestellt, der Strom in dem Pfad des Kondensators C2, der Body-Diode des Transistors Q1a, des Transistors Q1b, der Spule L, der Diode D30 und des Transistors Q3 in der Reihenfolge (Pfeil mit durchgezogener Linie) zu fließen. Auf diese Weise steigt der Spulenstrom IL allmählich von Null auf eine positive Seite. In diesem Fall hängt die Steigung des Anstiegs von der Induktivität der Spule L ab.
Zu Zeitpunkt t2, wenn eine vorbestimmte Zeitspanne T1 ab Zeitpunkt t1 verstreicht, wird das Gate-Treibersignal Q2_g auf niedriges Potential geschaltet, und das Gate-Treibersignal Q3_g wird auf niedriges Potential geschaltet. Dann beginnt, wie in 4B gezeigt, der Strom in dem Pfad des Kondensators C2, der Body-Diode des Transistors Q1a, des Transistors Q1b, der Spule L, des internen Gate-Widerstands Rg und der Eingangskapazität Ciss, in der Reihenfolge (Pfeil mit durchgezogener Linie) zu fließen.
Zu Zeitpunkt t2 wird der Spulenstrom IL (eine durchgezogene Linie) zu dem Spitzenstromwert Ip1, und der durch eine gestrichelte Linie gezeigte Gate-Strom Ig steigt steil von Null auf den Spitzenstromwert Ip1 an. Mit anderen Worten, der Gate-Strom Ig beginnt zu fließen. Weiterhin steigt zu Zeitpunkt t2 die Ausgangsspannung Vout (durchgezogene Linie) steil von Null auf einen Spitzenspannungswert Vp1 an. Der Spitzenspannungswert Vp1 ist höher als die Versorgungsspannung Vcc. Die Diode D20 sperrt jedoch den Stromfluss zur Stromversorgungsseite E durch die Body-Diode des Transistors Q2, so dass es möglich ist, zu verhindern, dass die Ausgangsspannung Vout an die Versorgungsspannung Vcc geklemmt wird.
Zu Zeitpunkt t2 wird das Laden der Eingangskapazität Ciss gestartet, und die Gate-Spannung Vg (eine durchgezogene Linie) beginnt von Null an zu steigen.
Nach Zeitpunkt t2 sind der Spulenstrom IL und der Gate-Strom Ig identisch zueinander und nehmen allmählich ab. In Übereinstimmung damit, wird die Ausgangsspannung Vout allmählich verringert. Zu Zeitpunkt t3, wenn die Ausgangsspannung Vout die Versorgungsspannung Vcc erreicht, wie in 4C dargestellt, beginnt der Strom in dem Pfad (ein Pfeil mit durchgezogener Linie in 4C) auf die gleiche Weise zu fließen wie der Pfad, der in 4B dargestellt wird, und in dem Pfad des Kondensators C2, des Kondensators C1, des Transistors Q2, der Diode D20, des internen Gate-Widerstands Rg und der Eingangskapazität Ciss, in der Reihenfolge (ein Pfeil mit gestrichelter Linie in 4C). Daher ist der Gate-Strom Ig ein kombinierter Strom aus dem Spulenstrom IL und dem von dem Transistor Q2 gelieferten Strom.
Nach Zeitpunkt t3 nimmt der Spulenstrom IL ab, und wenn Null erreicht wird, verhindert die Body-Diode des Transistors Q1a (Rückflussverhinderungseinheit) den Rückfluss des Spulenstroms IL. Dann fließt der Strom, wie in 4D dargestellt, nur in dem Pfad (ein Pfeil mit gestrichelter Linie in 4D) in der gleichen Weise, wie danach der Pfad durch den Transistor Q2, dargestellt in 4C. Mit anderen Worten, der Gate-Strom Ig fließt als der nur in diesem Pfad fließende Strom, und wenn die Gate-Spannung Vg die Versorgungsspannung Vcc erreicht, wird der Gate-Strom Ig Null. Auf diese Weise wird das Laden der Eingangskapazität Ciss beendet.
«In ausgeschaltetem Zustand»
Als nächstes wird ein Betrieb, wenn der Transistor 2 ausgeschaltet ist, unter Bezugnahme auf 3 und 5A bis 5D beschrieben. In einem Zustand, in dem das Gate-Treibersignal Q1b_g niedrig ist, so dass der Transistor Q1b ausgeschaltet ist, das Gate-Treibersignal Q2_g niedrig ist, so dass der Transistor Q2 eingeschaltet ist, und das Gate-Treibersignal Q3_g niedrig ist, so dass der Transistor Q3 ausgeschaltet ist, wird das Gate-Treibersignal Q1a_g zu Zeitpunkt t4 von niedrig auf hoch geschaltet, und der Transistor Q1a ist eingeschaltet.
Dann beginnt, wie in 5A dargestellt, der Strom in dem Pfad des Kondensators C1, des Transistors Q2, der Diode D20, der Spule L, der Körperdiode des Transistors Q1b und des Transistors Q1a der Reihe nach zu fließen (ein Pfeil mit durchgezogener Linie). Auf diese Weise steigt der Spulenstrom IL (eine durchgezogene Linie) allmählich von Null auf eine negative Seite. In diesem Fall hängt die Steigung des Anstiegs von der Induktivität der Spule L ab.
In 3 wird zu Zeitpunkt t5, wenn eine vorbestimmte Zeitspanne T2 ab Zeitpunkt t4 verstrichen ist, das Gate-Treibersignal Q2_g auf Hoch geschaltet und das Gate-Treibersignal Q3_g auf Hoch geschaltet. Dann beginnt, wie in 5B dargestellt, der Strom in dem Pfad der Eingangskapazität Ciss, des internen Gate-Widerstandes Rg, der Spule L, der Body-Diode des Transistors Q1b, des Transistors Q1a und des Kondensators C2 in der Reihenfolge (ein Pfeil mit durchgezogener Linie) zu fließen.
Zu Zeitpunkt t5 in 3 wird der Spulenstrom IL (eine durchgezogene Linie) zu einem Spitzenstromwert Ip2, und der durch eine gestrichelte Linie dargestellte Gate-Strom Ig steigt steil von Null auf den Spitzenstromwert Ip2 an. Mit anderen Worten, der Gate-Strom Ig beginnt zu fließen. Weiterhin steigt zu Zeitpunkt t5 die Ausgangsspannung Vout steil von Null auf einen Spitzenspannungswert Vp2 an. Der Spitzenspannungswert Vp2 ist kleiner als 0 V. Die Diode D30 sperrt jedoch den Stromfluss zur Seite des Verbindungsknotens P2 durch die Body-Diode des Transistors Q3, so dass es möglich ist, zu verhindern, dass die Ausgangsspannung Vout an 0 V zu geklemmt wird.
Zu Zeitpunkt t5 in 3 wird das Entladen der Eingangskapazität Ciss gestartet, und die Gate-Spannung Vg (eine durchgezogene Linie) beginnt von der Versorgungsspannung Vcc abzunehmen.
Nach Zeitpunkt t5 in 3 sind der Spulenstrom IL und der Gate-Strom Ig identisch zueinander und nehmen allmählich ab. Dementsprechend wird die Ausgangsspannung Vout allmählich gegen 0 V verringert. Zu Zeitpunkt t6, wenn die Ausgangsspannung Vout 0 V erreicht, wie in 5C dargestellt, beginnt der Strom in dem Pfad (ein Pfeil mit durchgezogener Linie in 5C) in der gleichen Weise zu fließen wie in dem Pfad in 5B, und in dem Pfad der Eingangskapazität Ciss, des internen Gate-Widerstands Rg, der Diode D30 und des Transistors Q3, in der Reihenfolge (ein Pfeil mit gestrichelter Linie in 5C). Daher ist der Gate-Strom Ig ein kombinierter Strom aus dem Spulenstrom IL und dem Strom, der in dem Transistor Q3 fließt.
Nach Zeitpunkt t6 nimmt der Spulenstrom IL ab, und wenn Null erreicht wird, verhindert die Body-Diode des Transistors Q1b (Rückflussverhinderungseinheit) den Rückfluss des Spulenstroms IL. Dann fließt der Strom, wie in 5D dargestellt, nur in dem Pfad (ein Pfeil mit gestrichelter Linie in 5D) in der gleichen Weise, wie danach der Pfad durch den Transistor Q3 in 5C. Mit anderen Worten, der Gate-Strom Ig fließt als der nur in diesem Pfad fließende Strom, und wenn die Gate-Spannung Vg 0 V erreicht, wird der Gate-Strom Ig Null. Auf diese Weise wird das Entladen der Eingangskapazität Ciss beendet.
<Vergleich mit konventionellem Aufbau>
Hier ist 2 ein Schaltbild, das den Aufbau einer konventionellen Gate-Treiberschaltung veranschaulicht, die zum Vergleich mit der vorliegenden Erfindung verwendet wird. Ein Aufbau einer konventionellen Gate-Treiberschaltung 1', die in 2 dargestellt ist, wird durch Eliminieren der Kondensatoren C1 und C2, der Transistoren Q1a und Q1b, der Dioden D20 und D30 und der Spule L aus dem Aufbau der Gate-Treiberschaltung 1, die in 1 dargestellt ist, entsprechend dieser Ausführungsform, erhalten.
Ein Betrieb dieser konventionellen Gate-Treiberschaltung 1' ist in 3 zusammen mit dem Betrieb dieser voranstehend beschriebenen Ausführungsform gezeigt. Als Betrieb, wenn der Transistor 2 eingeschaltet wird, wenn der Transistor Q2 auf EIN und der Transistor Q3 auf AUS zu Zeitpunkt t2 geschaltet wird, steigt die Ausgangsspannung Vout (eine gestrichelte Linie) steil von Null auf die Versorgungsspannung Vcc an, und der Gate-Strom Ig (eine gestrichelte Linie) steigt steil von Null auf einen vorbestimmten Stromwert I1 an. Hier ist der vorbestimmte Stromwert I1 ein Wert, der als Vcc/Rg ausgedrückt wird. Wenn der Gate-Strom Ig zu fließen beginnt, wird das Laden der Eingangskapazität Ciss gestartet. Auf diese Weise beginnt die Gate-Spannung Vg (gestrichelte Linie) von Null an zu steigen. Dann setzt sich das Laden fort, und wenn die Gate-Spannung Vg die Versorgungsspannung Vcc erreicht, wird der Gate-Strom Ig Null. Auf diese Weise wird das Laden der Eingangskapazität Ciss beendet.
Als ein Betrieb, wenn der Transistor 2 ausgeschaltet wird, wenn der Transistor Q2 auf OFF geschaltet wird und der Transistor Q3 zu Zeitpunkt t5 auf ON geschaltet wird, fällt die Ausgangsspannung Vout (gestrichelte Linie) steil auf 0 V ab und der Gate-Strom Ig (gestrichelte Linie) steigt steil von Null auf einen vorbestimmten Stromwert I2 an. Hier ist der vorbestimmte Stromwert I2 ein Wert, der als Vcc/Rg ausgedrückt wird. Wenn der Gate-Strom Ig zu fließen beginnt, wird das Entladen der Eingangskapazität Ciss gestartet. Auf diese Weise beginnt die Gate-Spannung Vg (gestrichelte Linie) von der Versorgungsspannung Vcc abzunehmen. Dann setzt sich das Entladen fort, und wenn die Gate-Spannung Vg 0 V erreicht, wird der Gate-Strom Ig Null. Auf diese Weise wird das Entladen der Eingangskapazität Ciss beendet.
Auf diese Weise wird in der konventionellen Gate-Treiberschaltung 1' ein Anfangswert des Gate-Stromes Ig beim Starten von Laden und Entladen durch den Stromwert I1, I2 begrenzt. Insbesondere wenn der interne Gate-Widerstand Rg groß ist, weil der Transistor 2 aus einem Halbleitermaterial wie SiC besteht, wird der Stromwert I1, I2 stärker begrenzt. Im Gegensatz dazu kann gemäß der Gate-Treiberschaltung 1 dieser Ausführungsform der Anfangswert des Gate-Stroms Ig beim Starten des Lade- und Entladevorgangs der Spitzenstromwert Ip1, Ip2 größer als der Stromwert I1, I2 sein. Daher kann die Geschwindigkeit des Laden und des Entladens höher sein als bei dem konventionellen Aufbau. Mit anderen Worten, die Schaltgeschwindigkeit des Transistors 2 kann erhöht werden, und ein Schaltverlust kann verringert werden.
Weiterhin ist in dieser Ausführungsform beim Einschalten die Zeitdauer T1 nach dem der Transistors Q1b auf EIN geschaltet wird, bis die Transistoren Q2 und Q3 geschaltet werden, variabel, und daher wird der Spitzenstromwert Ip1 eingestellt, so dass die Einschaltgeschwindigkeit geändert werden kann. In ähnlicher Weise ist beim Ausschalten der Zeitraum T2, nachdem der Transistor Q1a auf EIN geschaltet wird, bis die Transistoren Q2 und Q3 geschaltet werden, variabel, und daher wird der Spitzenstromwert Ip2 eingestellt, so dass die Ausschaltgeschwindigkeit geändert werden kann.
Es ist zu beachten, dass Zeitpunkt t7 für das Schalten des Transistors Q1b von EIN nach AUS beim Einschalten mit hoher Flexibilität eingestellt werden kann, da die Body-Diode des Transistors Q1a den Rückfluss des Spulenstroms IL verhindern kann, selbst wenn der Transistor Q1b EIN bleibt. Es ist jedoch vorzuziehen, Zeitpunkt t7 so einzustellen, vor Zeitpunkt t4 zu sein, bei dem der Spulenstrom IL in die negative Richtung fließt, wenn er nach dem Einschalten ausgeschaltet wird.
Darüber hinaus kann Zeitpunkt t8 für das Schalten des Transistors Q1a von EIN nach AUS beim Ausschalten mit hoher Flexibilität eingestellt werden, da die Body-Diode des Transistors Q1b den Rückfluss des Spulenstroms IL verhindern kann, selbst wenn der Transistor Q1a EIN bleibt. Es ist jedoch vorzuziehen, Zeitpunkt t8 so einzustellen, vor Zeitpunkt t1 zu liegen, bei dem der Spulenstrom IL in die positive Richtung fließt, wenn er nach dem Ausschalten eingeschaltet wird.
<Variation der Gate-Treiberschaltung>
6 ist ein Schaltbild, das den Aufbau einer Gate-Treibersdchaltung 101 nach einer Variation zeigt. Die Gate-Treiberschaltung 101 unterscheidet sich von dem voranstehend beschriebenen Aufbau von 1 dadurch, dass der Transistor Q1a durch eine Diode D40 ersetzt wird und die Diode D30 nicht vorgesehen ist.
In der Gate-Treiberschaltung 101 wird beim Einschalten in einem Zustand, in dem der Transistor Q2 AUS ist und der Transistor Q3 EIN ist, der Transistor Q1b auf EIN geschaltet, und danach werden die Transistoren Q2 und Q3 geschaltet. Auf diese Weise kann die Eingangskapazität Ciss mit dem gleichen Betrieb wie die voranstehend beschriebene Gate-Treiberschaltung 1 mit hoher Geschwindigkeit geladen werden. Außerdem ist beim Ausschalten der Transistor Q3 auf EIN geschaltet, so dass das Entladen der Eingangskapazität Ciss auf die gleiche Weise wie bei dem konventionellen Aufbau durchgeführt werden kann. Daher können gemäß der Gate-Treiberschaltung 101, wenn eine hohe Geschwindigkeit nur beim Einschalten erforderlich ist, Elemente einfacher gemacht werden, so dass die Kosten gesenkt werden können.
Weiterhin ist 7 ein Schaltbild, das den Aufbau einer Gate-Treiberschaltung 102 gemäß einer anderen Variante darstellt. Die Gate-Treiberschaltung 102 unterscheidet sich von dem oben beschriebenen Aufbau von 1 dadurch, dass der Transistor Q1b durch eine Diode D50 ersetzt wird und die Diode D20 nicht vorgesehen ist.
In der Gate-Treiberschaltung 102 ist der Transistor Q2 beim Einschalten auf EIN, so dass die Eingangskapazität Ciss auf die gleiche Weise wie bei dem herkömmlichen Aufbau geladen werden kann. Außerdem wird beim Ausschalten in einem Zustand, in dem der Transistor Q2 EIN und der Transistor Q3 AUS ist, der Transistor Q1a auf EIN geschaltet, und danach werden die Transistoren Q2 und Q3 geschaltet. Auf diese Weise kann die Eingangskapazität Ciss bei dem gleichen Betrieb wie die voranstehend beschriebene Gate-Treiberschaltung 1 mit hoher Geschwindigkeit entladen werden. Wenn daher gemäß der Gate-Treiberschaltung 102 eine hohe Geschwindigkeit nur beim Ausschalten erforderlich ist, können Elemente einfacher gemacht werden, so dass die Kosten gesenkt werden können.
<EIN-Zeit-Steuerung des Transistors gemäß Last>
8 ist ein Zeitdiagramm, das verschiedene Wellenformen zeigt, wenn der in 9 dargestellte Transistor 2 eingeschaltet ist. 8 zeigt die temporären Änderungen der Gate-Spannung Vg, einer Drain-Spannung Vd und eines Drain-Stroms Id.
Zu Zeitpunkt t0 wird eine vorbestimmte Spannung an den Gate-Anschluss GT des in 9 dargestellten Transistors 2 angelegt. Dann wird das Laden der Gate-Source-Kapazität Cgs gestartet, und die Gate-Spannung Vg beginnt zu steigen. Dann, zu Zeitpunkt t1, wenn die Gate-Spannung Vg eine Schwellenspannung Vth erreicht, beginnt der Drain-Strom Id zu fließen. In dem Zeitraum von Zeitpunkt t1 bis zu Zeitpunkt t2 erhöht sich die Gate-Spannung Vg, und proportional dazu erhöht sich der Drain-Strom Id.
Zu Zeitpunkt t2 ist das Laden der Gate-Source-Kapazität Cgs beendet, so dass die Gate-Spannung Vg bei einer Plateau-Spannung Vp konstant wird und der Drain-Strom Id konstant wird. Weiterhin wird zu Zeitpunkt t2 das Laden der Gate-Drain-Kapazität Cgd begonnen, und die Drain-Spannung Vd beginnt abzunehmen.
Die Abnahme der Drain-Spannung Vd setzt sich bis zu Zeitpunkt t3 fort, wenn das Laden der Gate-Drain-Kapazität Cgd beendet ist. Die Gate-Spannung Vg steigt ab Zeitpunkt t3 wieder an, und die Gate-Spannung Vg erreicht die oben beschriebene vorbestimmte Spannung zu Zeitpunkt t4.
Nach Zeitpunkt t2, wenn das Laden der Gate-Source-Kapazität Cgs abgeschlossen ist und die Gate-Spannung Vg die Plateau-Spannung Vp erreicht, wird der Gate-Strom Ig beim Laden der Gate-Drain-Kapazität Cgd bis zu Zeitpunkt t3 durch Ig = (VGT-Vp)/Rg ausgedrückt, wobei VGT eine Spannung ist, die an den Gate-Anschluss GT angelegt ist. Hier hängt die Plateau-Spannung Vp von dem Drain-Strom Id als Last ab. Eine Änderung in dem Drainstrom Id verursacht eine Änderung des Gate-Stromes Ig, und damit wird die Ladegeschwindigkeit der Gate-Drain-Kapazität Cgd geändert.
Durch Ändern der Spannung VGT, die an den Gate-Anschluss GT in Übereinstimmung mit dem Drain-Strom Id angelegt wird, ist es daher möglich, eine Änderung des Gate-Stroms Ig zu unterdrücken und eine Änderung der Ladegeschwindigkeit der Gate-Drain-Kapazität Cgd zu unterdrücken. Auf diese Weise kann eine Einschaltgeschwindigkeit stabilisiert werden.
In der voranstehend beschriebenen Gate-Treiberschaltung kann daher durch Ändern einer EIN-Zeit Ton_b des Transistors Q1b, der in 3 gezeigt ist, in Übereinstimmung mit einer Last die Ausgangsspannung Vout (die zu der Spannung VGT korrespondiert) geändert werden und die Einschaltgeschwindigkeit stabilisiert werden.
Außerdem ist das Verhalten beim Ausschalten zeitlich entgegengesetzt zu dem Verhalten, das in dem Zeitdiagramm der 8 gezeigt wird. Wenn die Gate-Spannung Vg die Plateau-Spannung Vp erreicht, wird der Gate-Strom Ig beim Entladen der Gate-Drain-Kapazität Cgd danach durch Ig = Vp/Rg ausgedrückt. Hier hängt die Plateau-Spannung Vp von dem Drain-Strom Id als Last ab. Eine Änderung des Drainstroms Id verursacht eine Änderung des Gate-Stromes Ig, und damit ändert sich die Entladegeschwindigkeit der Gate-Drain-Kapazität Cgd.
Durch Ändern der Spannung VGT, die an den Gate-Anschluss GT in Übereinstimmung mit dem Drain-Strom Id angelegt wird, ist es daher möglich, eine Änderung des Gate-Stroms Ig zu unterdrücken und eine Änderung der Entladegeschwindigkeit der Gate-Drain-Kapazität Cgd zu unterdrücken. Auf diese Weise kann die Abschaltgeschwindigkeit stabilisiert werden.
So kann in der oben beschriebenen Gate-Treiberschaltung durch Änderung einer EIN-Zeit Ton_a des in 3 dargestellten Transistors Q1a in Abhängigkeit von einer Last die Ausgangsspannung Vout (entsprechend der Spannung VGT) geändert und die Ausschaltgeschwindigkeit stabilisiert werden.
<Weiteres>
Obwohl die Ausführungsform der vorliegenden Erfindung voranstehend beschrieben ist, kann die Ausführungsform innerhalb des Grundgedankens der vorliegenden Erfindung auf verschiedene Weise modifiziert werden.
Wenn die Transistoren Q2 und Q3, wie beispielsweise die Gate-Treiberschaltung 103, die in FGI. 10 dargestellt wird, ideale Schalter SW1 und SW2 sind, die in einer bidirektionalen Weise abgeschaltet werden können, sind die Dioden D20 und D30 nicht erforderlich. In diesem Fall hat jeder der Schalter SW1 und SW2 sowohl die Funktion einer Schalteinheit als auch die einer Stromsperreinheit. Wie in 10 dargestellt, ist es außerdem möglich, als Ersatz für die Transistoren Q1a und Q1b einen bidirektionalen Schalter SW3 vorzusehen, der zu dem Zeitpunkt, in dem der Spulenstrom rückwärts fließt, eingeschaltet wird und dann ausgeschaltet wird. In diesem Fall hat der bidirektionale Schalter SW3 sowohl die Funktion einer Schaltereinheit als auch die einer Rückflussverhinderungseinheit.
Ferner können die Transistoren Q2, Q3, Q1a und Q1b aus einem N-Kanal-Typ-MOSFET oder aus einem P-Kanal-Typ-MOSFET gebildet werden. Darüber hinaus können sie ohne Beschränkung auf einen MOSFET auch aus anderen Transistoren gebildet werden. Zum Beispiel kann ein bipolarer Transistor (entweder NPN oder PNP) sie bilden. In diesem Fall sollte eine externe Diode parallel zu einem Bipolartransistor als jeder der Transistoren Q1a und Q1b geschaltet werden, aber es ist nicht erforderlich, eine Diode parallel zu einem Bipolartransistor als jeder der Transistoren Q2 und Q3 zu schalten.
Ferner kann die Gate-Treiberschaltung der vorliegenden Erfindung als ein IC konfiguriert werden, an den die Spule L und die Kondensatoren C1 und C2 extern angeschlossen werden können.
Als nächstes wird eine Ausführungsform gemäß einem anderen Aspekt der vorliegenden Erfindung beschrieben.
<Referenzbeispiel>
Bevor die vorliegende Erfindung beschrieben wird, wird ein Referenzbeispiel der Gate-Treiberschaltung beschrieben, die mit der vorliegenden Erfindung verglichen werden soll. 11 ist ein Ersatzschaltbild, das ein Referenzbeispiel der Gate-Treiberschaltung darstellt. Eine Gate-Treiberschaltung 10 dieses Referenzbeispiels ist eine analoge Schaltung zur Ansteuerung eines diskreten Schaltelements 20 und enthält eine Treibereinheit DRV1, einen externen Gate-Widerstand Rg(on) und einen Entladewiderstand Rgs.
Die Treibereinheit DRV1 gibt an ihrem Ausgangsanschluss eine binäre Spannung (eine Versorgungsspannung VCC oder eine Massespannung GND) in Übereinstimmung mit einem Logikpegel des Steuersignaleingangs der Treibereinheit DRV1 aus, um einen Gate-Anschluss des Schaltelements 20 spannungsmäßig anzusteuern.
Der externe Gate-Widerstand Rg(on) ist zwischen einem Ausgangsanschluss der Treibereinheit DRV1 und dem Gate-Anschluss des Schaltelements 20 angeschlossen. Der Entladewiderstand Rgs ist zwischen dem Gate-Anschluss des Schaltelements 20 und einer Masse (GND) geschaltet. Es ist zu beachten, dass der externe Gate-Widerstand Rg(on) und der Entladewiderstand Rgs eine Beziehung von Rg(on)<<Rgs erfüllt.
Das Schaltelement 20 ist ein Halbleiterschaltelement, das von der Gate-Treiberschaltung 10 geschaltet wird, und in diesem Beispiel wird ein N-Kanal-Typ-Metal-Oxid-Halbleiter-(MOS)-Feldeffekttransistor M1 verwendet.
Es ist zu beachten, dass, wie in diesem Diagramm in einer äquivalenten Weise dargestellt, zwischen Gate und Source des Transistors M1 eine parasitäre Gate-Source-Kapazität Cgs und zwischen Gate und Drain des Transistors M1 die parasitäre Gate-Drain-Kapazität Cgd hinzugefügt wird. Die Eingangskapazität Ciss des Transistors M1 kann als eine Summe der parasitären Gate-Source-Kapazität Cgs und der parasitären Gate-Drain-Kapazität Cgd (= Cgs+Cgd) ausgedrückt werden.
Weiterhin wird einem Gate des Transistors M1 ein interner Gate-Widerstand Rin hinzugefügt, und zwischen Drain und Source des Transistors M1 wird eine Body-Diode BD in einer dargestellten Polarität hinzugefügt. Obwohl dem Transistor M1 ebenfalls eine parasitäre Induktivität hinzugefügt wird, ist diese in der Zeichnung nicht dargestellt und wird hier der Einfachheit wegen nicht beschrieben.
Spannungen und die Ströme der einzelnen Teile des Schaltelements 20 betreffend, ist Vgs eine Gate-Source-Spannung, Vgs(real) eine Spannung an beiden Enden der parasitären Gate-Source-Kapazität Cgs, Vds eine Drain-Source-Spannung, Id ein Drain-Strom und Ig ein Gate-Strom. Es ist zu beachten, dass, wenn der Gate-Strom Ig fließt, eine Spannung (= Ig×Rin) an beiden Enden des internen Gate-Widerstands Rin erzeugt wird, und daher Vgs ≠ Vgs(real) gilt. Im Gegensatz dazu wird, wenn der Gate-Strom Ig nicht fließt, die Spannung an beiden Enden des internen Gate-Widerstands Rin Null, und daher gilt Vgs = Vgs(real), wobei die parasitäre Induktivität ignoriert wird.
12 ist ein Schalt-Wellenformdiagramm, das das Einschalt-Transientenverhalten des Schaltelements 20 in diesem Referenzbeispiel zeigt. In diesem Diagramm gibt eine durchgezogene Linie die Gate-Source-Spannung Vgs, eine kurze gestrichelte Linie die Drain-Source-Spannung Vds und eine lange gestrichelte Linie den Drain-Strom Id an. Außerdem ist die horizontale Achse um 100 ns/div und die vertikale Achse um 5 V/div für Vgs, 200 V/div für Vds und 20 A/div für Id skaliert.
Es ist zu beachten, dass dieses Diagramm das Einschaltverhalten beim Einschalten des Schaltelements 20 in einer Anwendung zeigt, bei der ein Hochspannungs-SiC-MOSFET (Nennwert 1200 V) als Schaltelement 20 verwendet wird, an das eine induktive Last (beispielsweise eine Spule) angeschlossen wird, unter einer Bedingung von VCC = 18 V, Rg(on) = 0,01 Ω und Rgs = 4,7 kΩ (d. h. ein Zustand, in dem die Schaltgeschwindigkeit durch Verringern des Rg(on) auf einen unteren Grenzwert erhöht wird).
Unter den voranstehend beschriebenen Bedingungen wird durch tatsächliche Messungen bestätigt, dass eine Einschaltdauer T10 des Schaltelements 20 (d.h. eine Zeitspanne, die das Schaltelement 20 benötigt, um von einem AUS-Zustand in einen EIN-Zustand zu wechseln) etwa 260 ns beträgt. In der folgenden Beschreibung wird diese Einschaltdperiode T10 grob in drei Perioden T11 bis T13 in zeitlicher Reihenfolge eingeteilt und jede davon detailliert beschrieben.
Zunächst wird der Periode T11 beschrieben. Die Periode T11 entspricht einer Periode, während der Vgs(real)<Vth (wobei Vth eine Ein-Schwellenspannung des Transistors M1 ist) erfüllt ist. Während dieser Periode T11 wird der Drainstrom Id auf Null gehalten, während die Gate-Source-Spannung Vgs (= Vgs(real)) mit einer vorgegebenen Zeitkonstante τ (= (Rg(on)+Rin)×Ciss) erhöht wird.
Als nächstes wird die Periode T12 beschrieben. Die Periode T12 entspricht einer Periode, während der Vth≤Vgs(real)<Vp (wobei Vp eine Plateauspannung bei einem stationären Wert des Drainstroms Id in dem Transistor M1 ist) erfüllt ist. Hier gibt der stationäre Wert des Drainstroms Id einen Stromwert, der in der induktiven Last nach dem Schalten fließt, an. Während dieser Periode T12 wird die Drain-Source-Spannung Vds gehalten, während der Drainstrom Id erhöht wird. Es ist zu beachten, dass die Periode T12 endet, wenn der Drain-Strom Id den stationären Stromwert erreicht.
Hier weist ein SiC-MOSFET eine geringere Steilheit als ein Si-MOSFET im Allgemeinen auf und weist die Tendenz auf, dass die Plateau-Spannung Vp höher ist, da der Drainstrom Id größer ist. Dieser Punkt wird ausführlich mit Bezug auf 13 beschrieben.
13 ist ein Id-Vgs-Kennliniendiagramm, in dem die vertikale Achse den Drainstrom Id und die horizontale Achse die Gate-Source-Spannung Vgs angibt. Es ist zu beachten, dass die durchgezogene Linie die Id-Vgs-Kennlinie des SiC-MOSFET und die gestrichelt-gepunktete Linie die Id-Vgs-Kennlinie des Si-MOSFET angibt.
Wie voranstehend beschrieben, ist die Steilheit eines SiC-MOSFET kleiner als die eines Si-MOSFET im Allgemeinen. Daher hat die Id-Vgs-Charakteristik des SiC-MOSFET (eine durchgezogene Linie) eine kleinere Steigung (= d(ld)/d(Vgs)) als die des Si-MOSFET.
So ändert sich die Gate-Source-Spannung Vgs des Si-MOSFET (gestrichelte Linie) wenig, wenn sich der Drainstrom Id ändert, aber die Gate-Source-Spannung Vgs des SiC-MOSFET (eine durchgezogene Linie) ändert sich weitgehend, wenn sich der Drainstrom Id ändert.
Auf diese Weise ist in dem SiC-MOSFET die Plateauspannung Vp höher, da der Drainstrom Id größer ist. Infolgedessen wird eine Übergangszeit zu einem Plateau-Bereich (d.h. eine Übergangszeit von der Periode T12 zur Periode T13) verzögert und damit die Einschaltdauer T10 des Schaltelements 20 erhöht.
Wiederum unter Bezugnahme auf 12 wird die Periode T13 (d.h. der Plateau-Bereich) beschrieben. Die Periode T13 entspricht einer Periode, in der Vgs(real) = Vp erfüllt ist. Während dieser Periode T13 wird die Gate-Source-Spannung Vgs beibehalten, während die Drain-Source-Spannung Vds verringert wird.
Hier ist in einem SiC-MOSFET die Plateau-Spannung Vp höher, da der Drainstrom Id wie voranstehend beschrieben größer ist und somit eine Differenz zwischen der Gate-Source-Spannung Vgs (= VCC), die an das Schaltelement angelegt wird, und der Plateau-Spannung Vp (= Vgs(real)) kleiner ist. Infolgedessen wird der Gate-Strom Ig (= (Vgs-Vp)/(Rg(on)+Rin)) verringert und die Ladezeit der parasitären Gate-Drain-Kapazität Cgd erhöht, was zu einer Erhöhung der Periode T13 (daher die Einschaltperiode T10) führt. Da insbesondere der interne Gate-Widerstand Rin einen größeren Widerstand hat, ist der Gate-Strom Ig kleiner, und somit sind die Perioden T12 und T13 länger.
Wenn zum Beispiel das Schaltelement 20 an ein Schaltnetzteil angelegt wird, trägt die Hochfrequenzsteuerung des Schaltelements 20 zur Verkleinerung passiver Elemente bei. Da jedoch die Einschaltperiode T10 des Schaltelements 20 und eine Ausschaltperiode davon (eine Periode, nachdem die Gate-Source-Spannung Vgs zu fallen beginnt, bis der Drain-Strom Id 0 A erreicht) länger sind, ist ein Schaltverlust größer oder es ist notwendig, eine größere Totzeit sicherzustellen. Um die hochfrequente Ansteuerung des Schaltelements 20 durchzuführen, ist es daher sehr wichtig, eine hohe Schaltgeschwindigkeit des Schaltelements 20 zu erreichen.
Es ist zu beachten, dass es möglich ist, die Perioden T12 und T13 (daher die Einschaltperiode T10) durch Eröhen der Gate-Source-Spannung Vgs, die angelegt wird, wenn das Schaltelement 20 eingeschaltet wird, zu verringern, da der Gate-Strom Ig erhöht wird. Um einen Durchbruch des Elements zu verhindern, kann jedoch eine Gate-Source-Spannung Vgs, die höher als eine DC-Nennspannung (z.B. 22 V) ist, im stationären Zustand des Schaltelements 20 nicht kontinuierlich an das Schaltelement 20 angelegt werden.
Daher wird in der unten beschriebenen Ausführungsform die Gate-Treiberschaltung 10 vorgeschlagen, die ein schnelles Schalten erreichen kann, indem die Gate-Source-Spannung Vgs des Schaltelements 20 nur für einen Moment des Einschaltens temporär erhöht wird.
Es ist zu beachten, dass von den nachstehend beschriebenen ersten bis sechzehnten Ausführungsformen der erstgenannte Teil, d.h. die erste bis neunte Ausführungsform, denselben Aufbau aufweist wie das von diesem Anmelder eingereichte Patentdokument 5 und als Vergleichsbeispiele zu verstehen ist, die mit der zehnten bis sechzehnten Ausführungsform (die einen Aufbau aufweisen, in dem eine Kapazitätsänderung eines Kondensators berücksichtigt wird) zu vergleichen sind.
<Erste Ausführungsform>
14 ist ein Ersatzschaltbild, das die erste Ausführungsform der Gate-Treiberschaltung 10 darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform ist eine Analogschaltung zur Ansteuerung eines Spannungstreiber-Typ-Schaltelement 20 (beispielsweise eines SiC-MOSFET) in der gleichen Weise wie das voranstehend beschriebene Referenzbeispiel (11) und enthält zusätzlich zu der voranstehend beschriebenen Treibereinheit DRV1 einen Kondensator Cg, der in Reihe mit dem Gate-Anschluss des Schaltelements 20 geschaltet ist, und eine Gate-Treiberspannungsquelle V1.
Die Treibereinheit DRV1 gibt eine binäre Impulsspannung (eine Gate-Treiberspannung (VCC+α) oder die Massespannung GND) von ihrem Ausgangsanschluss in Übereinstimmung mit einem Logikpegel eines Impulssteuersignals aus, das in die Treibereinheit DRV1 eingegeben wird, um den Gate-Anschluss des Schaltelements 20 spannungsmäßig anzusteuern.
Der Kondensator Cg ist zwischen dem Ausgangsanschluss der Treibereinheit DRV1 und dem Gate-Anschluss des Schaltelements 20 verbunden. Insbesondere ist ein Ansteuerungsziel der Gate-Treiberschaltung 10 dieser Ausführungsform das Spannungstreiber-Typ-Schaltelement 20, und es ist nicht erforderlich, den Gate-Strom Ig im stationären EIN-Zustand des Schaltelements 20 kontinuierlich zu liefern. Daher reicht nur der Kondensator Cg als ein wesentliches Schaltelement aus, das direkt mit dem Gate-Anschluss des Schaltelements 20 verbunden ist.
Es ist zu beachten, dass die an die parasitäre Gate-Source-Kapazität Cgs in dem stationären EIN-Zustand angelegte Spannung durch ein Kapazitätsverhältnis zwischen dem Kondensator Cg und der parasitären Gate-Source-Kapazität Cgs bestimmt wird. Daher ist es hinsichtlich des Kondensators Cg vorzuziehen, dessen Element so auszulegen, dass die Spannung, die an die parasitäre Gate-Source-Kapazität Cgs im stationären EIN-Zustand angelgt wird, die DC-Nennspannung oder niedriger ist. Am Beispiel eines SiC-MOSFET weist die parasitäre Gate-Source-Kapazität Cgs einen Kapazitätswert von etwa 2 nF auf, und daher ist es vorzuziehen, den Kondensator Cg beispielsweise so zu entwerfen, dass der Kondensator Cg einen Kapazitätswert von etwa 30 nF aufweist.
Die Gate-Treiberspannungsquelle V1 liefert eine Gate-Treiberspannung (VCC+α) (z.B. 23 V), die höher ist als die Versorgungsspannung VCC (z.B. 18 V), an die Treibereinheit DRV1.
Eine genauere Beschreibung ist wie folgt. Vx stellt eine Spannung dar, die an beiden Enden der parasitären Gate-Source-Kapazität Cgs im stationären EIN-Zustand des Schaltelements 20 angelegt wird. Vy stellt eine Spannung dar, die an ein anderes Schaltelement als den Kondensator Cg (beispielsweise einen Oberseiten-Transistor, der eine Ausgangsstufe der Treibereinheit DRV1 bildet) zwischen Schaltelementen angelegt wird, die zwischen der Gate-Treiberspannungsquelle V1 und dem Gate-Anschluss des Schaltelements 20 vorgesehen sind. Dann genügt es, dass die Gate-Treiberspannungsquelle V1 eine Spannung liefert, die wesentlich höher ist als die Summe der beiden voranstehend genannten Spannungen (= Vx+Vy), als die Gate-Treiberspannung (VCC+α).
Mit anderen Worten, in der Gate-Treiberspannungsquelle V1 sollte ein Spannungswert der Gate-Treiberspannung (VCC+α) entsprechend eingestellt werden, so dass eine Spannung an beiden Enden des Kondensators Cg auch im stationären Zustand des Schaltelements 20 nicht wesentlich Null wird.
Es ist zu beachten, dass bei der konventionellen Gate-Treiberschaltung in vielen Fällen ein Beschleunigungskondensator parallel zum Gate-Widerstand geschaltet ist (siehe Rg(on) in 11). Im stationären EIN-Zustand des Schaltelements fließt der Gate-Strom jedoch nicht in dem Gate-Widerstand, und daher ist die Spannung an beiden Enden des Beschleunigungskondensators Null. Unter diesem Gesichtspunkt kann gesagt werden, dass der Kondensator Cg und der konventionelle Beschleunigungskondensator völlig unterschiedlich sind. Selbstverständlich kann die Spannung an beiden Enden des Beschleunigungskondensators aufgrund eines Einflusses eines Leckstroms oder desgleichen nicht vollständig Null sein, aber sie kann im Wesentlichen als Null angesehen werden.
Wenn die Schaltansteuerung des Schaltelements 20 unter Verwendung der Gate-Treiberschaltung 10, die den voranstehend beschriebenen Aufbau aufweist, durchgeführt wird, fließt der Gate-Strom Ig von der Gate-TreiberSpannungsquelle V1 durch den Kondensator Cg unmittelbar nach dem Einschalten des Schaltelements 20. Hier wird, wenn der Betrieb beginnt, an beiden Enden des Kondensators Cg keine Spannung angelegt, und daher wird die Gate-Treiberspannung (VCC+α) im Wesentlichen wie sie ist als die Gate-Source-Spannung Vgs des Schaltelements 20 angelegt. Infolgedessen wird die Gate-Eingangskapazität Ciss unter Verwendung der Gate-Treiberspannung (VCC+α) geladen, und somit ist es möglich, das Schaltelement 20 mit hoher Geschwindigkeit einzuschalten.
Danach, wenn das Schaltelement 20 den stationären EIN-Zustand erreicht (d.h. einen Zustand, in dem der Gate-Strom Ig nicht fließt), wird die Gate-Source-Spannung Vgs des Schaltelements 20 (= Vgs(real)) auf einen Spannungswert konvergiert, der durch das Kapazitätsverhältnis zwischen dem Kondensator Cg und der parasitären Gate-Source-Kapazität Cgs bestimmt wird.
Zum Beispiel sollte das Kapazitätsverhältnis zwischen dem Kondensator Cg und der parasitären Gate-Source-Kapazität Cgs entsprechend eingestellt werden, so dass die Versorgungsspannung VCC an beiden Enden der parasitären Gate-Source-Kapazität Cgs im stationären EIN-Zustand des Schaltelements 20 angelegt wird, und dass eine Spannung α an beiden Enden des Kondensators Cg angelegt wird.
15 ist ein Spannungs-Wellenformdiagramm, das das Einschaltverhalten der voranstehend beschriebenen Vgs und Vgs(real) darstellt. Es ist zu beachten, dass eine gestrichelte Linie in diesem Diagramm das Einschaltverhalten der Gate-Source-Spannung Vgs angibt und eine durchgezogene Linie das Einschaltverhalten der Spannung Vgs(real) an beiden Enden der parasitären Kapazität Cgs der Gate-Source angibt.
Wie voranstehend beschrieben, wird die Gate-Treiberspannung (VCC+α) als Gate-Source-Spannung Vgs im Wesentlichen angelegt, wie sie unmittelbar nach dem Einschalten des Schaltelements 20 ist. Im Gegensatz dazu wird die Spannung Vgs(real) an beiden Enden der parasitären Gate-Source-Kapazität Cgs von Null aus erhöht. Danach, wenn das Schaltelement 20 den stationären EIN-Zustand erreicht, wird jede der beiden Spannungen auf die Versorgungsspannung VCC konvergiert.
Auf diese Weise kann die Gate-Treiberschaltung 10 dieser Ausführungsform die Gate-Source-Spannung Vgs des Schaltelements 20 nur für einen Moment des Einschaltens vorübergehend erhöhen, ohne eine Schaltungsgröße zu vergrößern oder eine komplizierte Steuerung zu benötigen. Auf diese Weise kann mit einem sehr einfachen Aufbau ein sehr schnelles Schalten des Schaltelements 20 realisiert werden.
Es ist zu beachten, dass, um einen Durchschlag des Elements zu verhindern, eine DC-Nennspannung VA (d.h. eine Spannung, die regulär angelegt werden kann) und eine Nennstoßspannung VB (d.h. eine Spannung, die sofort angelegt werden kann) zwischen Gate und Source des Schaltelements 20 definiert wird. Vor diesem Hintergrund ist es vorzuziehen, die Gate-Treiberspannung (VCC+α) auf einen Spannungswert einzustellen, der höher als die DC-Nennspannung VA und niedriger als die Nennstoßspannung VB (VA<VCC+α<VB) ist. Wenn z.B. VA 22 V und VB 26 V beträgt, sollte VCC+α auf 23 bis 25 V eingestellt werden.
Ferner sollte im stationären Zustand des Schaltelements 20 die Spannung Vgs(real) an beiden Enden der parasitären Gate-Source-Kapazität Cgs (z.B. Vgs(real) = VCC) auf einen Spannungswert eingestellt werden, der niedriger als die DC-Nennspannung VA ist und einen Einschaltwiderstandswert des Schaltelements 20 ausreichend verringern kann (z.B. 18 V).
Durch diese Einstellung kann die Schaltgeschwindigkeit innerhalb eines Nennbetriebsbereichs des Schaltelements 20 so weit wie möglich erhöht werden.
16 ist ein Schalt-Wellenformdiagramm, das das Einschalt-Transientenverhalten des Schaltelements 20 in der ersten Ausführungsform zeigt. Auf die gleiche Weise wie in 12 voranstehend beschrieben, gibt eine durchgezogene Linie in diesem Diagramm die Gate-Source-Spannung Vgs an, gibt eine kurze gestrichelte Linie die Drain-Source-Spannung Vds an und gibt eine lange gestrichelte Linie den Drain-Strom Id an. Außerdem ist die horizontale Achse um 100 ns/div und die vertikale Achse um 5 V/div für Vgs, 200 V/div für Vds und 20 A/div für Id skaliert.
Es ist zu beachten, dass dieses Diagramm das Einschaltverhalten zeigt, wenn das Schaltelement 20 in einer Anwendung eingeschaltet wird, in der ein Hochspannungs-SiC-MOSFET (Nennwert 1200 V) als Schaltelement 20 verwendet wird, an das eine induktive Last (z.B. eine Spule) angeschlossen ist, unter der Bedingung VCC+α = 23 V und Cg = 30 nF.
Weiterhin wird eine Einschaltperiode T20 in diesem Diagramm in der gleichen Weise wie die Einschaltperiode T10 in 12 grob in drei Perioden T21 bis T23 in zeitlicher Reihenfolge eingeteilt, und die Perioden T21 bis T23 korrespondieren in diesem Diagramm jeweils zu den Perioden T11 bis T13 in 12.
Unter den voranstehend beschriebenen Bedingungen wird durch tatsächliche Messung bestätigt, dass die Einschaltdauer T20 des Schaltelements 20 etwa 235 ns beträgt. Mit anderen Worten, gemäß der Gate-Treiberschaltung 10 der ersten Ausführungsform kann die Einschaltdauer des Schaltelements 20 im Vergleich zu dem voranstehend beschriebenen Referenzbeispiel (siehe 1 und 12) um 10% verringert werden (verringert von T10 = 260 ns auf T20 = 235 ns).
Es ist zu beachten, dass in dem voranstehend beschriebenen Beispiel ein SiC-MOSFET als Schaltelement 20 verwendet wird, aber der voranstehend beschriebene Effekt nicht von einem Material oder einem Aufbau des Schaltelements 20 abhängt. Bei Verwendung eines Si-MOSFET, eines Si-IGBT (Bipolartransistor mit isoliertem Gate) oder eines SiC-IGBT kann beispielsweise in gleicher Weise eine Verbesserung der Schaltgeschwindigkeit erwartet werden, und es gibt breite Anwendungen für allgemeine Gate-Treiberschaltungen für ein Spannungstreiber-Typ-Schaltelement als Ansteuerungsziel. Wenn ein IGBT ein Ansteuerungsziel ist, sollten als Anschlussbezeichnungen des Transistors M1 in der voranstehenden Beschreibung „Source“ durch „Emitter“ ersetzt werden und „Drain“ durch „Kollektor“ ersetzt werden.
Wie voranstehend beschrieben, hat ein SiC-MOSFET jedoch eine geringere Steilheit als ein Si-MOSFET, und daher wird dessen Einschaltdauer in einer Anwendung, in der der Drainstrom Id groß ist, erhöht. Daher wird davon ausgegangen, dass der Effekt der Verbesserung der Schaltgeschwindigkeit mit dem voranstehend beschriebenen Aufbau bei dem SiC-MOSFET hoch ist. In Anbetracht dessen kann gesagt werden, dass der Aufbau dieser Ausführungsform besonders für eine Gate-Treiberschaltung, die ein SiCbasiertes Schaltelement ansteuert, geeignet ist.
<Zweite Ausführungsform>
17 ist ein Ersatzschaltbild, das eine zweite Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der ersten Ausführungsform (14) und enthält außerdem eine Entladeeinheit DCHG1. Die Entladeeinheit DCHG1 ist parallel zu dem Kondensator Cg geschaltet und entlädt den Kondensator Cg, wenn das Schaltelement 20 ausgeschaltet wird. Mit diesem Aufbau ist es möglich, wenn das Schaltelement 20 ausgeschaltet wird, das Anlegen einer negativen Spannung an den Gate-Anschluss des Schaltelements 20 zu verhindern oder die Spannung, die an den Gate-Anschluss des Schaltelements 20 angelegt wird, nach Bedarf anzupassen.
<Dritte Ausführungsform>
18 ist ein Ersatzschaltbild, das eine dritte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zweiten Ausführungsform (17) mit dem Widerstand Rg als Entladeeinheit DCHG1 und enthält ferner den Widerstand Rgs, der zwischen Gate und Source des Schaltelements 20 verbunden ist.
In diesem Fall werden ein Widerstandswert des Widerstandes Rg und ein Widerstandswert des Rgs so eingestellt, dass Rg<Rgs gilt. Dann kann ein Großteil der Gate-Source-Spannung Vgs, die angelegt wird, wenn das Schaltelement 20 im stationären Zustand ist, an beide Enden der parasitären Gate-Source-Kapazität Cgs angelegt werden. Darüber hinaus wird bei diesem Aufbau ermöglicht, beim Einschalten in dem Kondensator Cg gespeicherte Ladung, beim Ausschalten nur für einen Moment des Schaltens eine negative Vorspannung an das Gate anzulegen, und dadurch ein schnelleres Schalten nicht nur beim Einschalten, sondern auch beim Ausschalten realisiert werden kann.
Insbesondere, wenn Rg>>Rin und Rgs>>Rin erfüllt ist, so dass Rin in der Schaltung im Wesentlichen vernachlässigt werden kann, werden die Werte der physikalischen Eigenschaften der Schaltelemente so angepasst, dass das Verhältnis von Cg:(Cg+Cgs) = (Rg//Rgs):Rg erfüllt ist. Dann kann ein kapazitives Teilungsverhältnis zwischen dem Kondensator Cg und der parasitären Gate-Source-Kapazität Cgs konstant sein, ohne von einem Ansteuerzustand (z.B. einer Treiberfrequenz) des Schaltelements 20 abhängig zu sein und ohne eine unerwünschte Spannungsschwankung aufgrund eines Ungleichgewichts unter Schaltungskonstanten zu verursachen. Es ist zu beachten, dass selbst dann, wenn Rg>>Rin und Rgs>>Rin nicht erfüllt ist, der gleiche Effekt durch eine entsprechende Einstellung von Rg, Rgs und Cg unter Berücksichtigung von Rin und Cgs erhalten werden kann.
Wenn zum Beispiel Cgs = 2 nF und Cg = 30 nF, wird Rg auf 1 kΩ gesetzt und Rgs auf 15 kΩ gesetzt. Somit wird, ohne von einem Ansteuerzustand des Schaltelements 20 abhängig zu sein, in dessen stationärem EIN-Zustand die Versorgungsspannung VCC an beiden Enden der parasitären Gate-Source-Kapazität Cgs und die Spannung α an beiden Enden des Kondensators Cg angelegt.
<Vierte Ausführungsform>
19 ist ein Ersatzschaltbild, das eine vierte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zweiten Ausführungsform (17) und enthält einen Schalter SW als Entladeeinheit DCHG1. Bei diesem Aufbau kann durch Setzen des Schalters SW in den AUS-Zustand in einer anderen Periode als der Periode, in der das Schaltelement 20 ausgeschaltet ist, Ladung, die in dem Kondensator Cg gespeichert ist, beibehalten werden, ohne entladen zu werden, während, wenn das Schaltelement 20 ausgeschaltet wird, der Schalter SW in den EIN-Zustand geschaltet wird, so dass die Ladung, die in dem Kondensator Cg gespeichert ist, schnell entladen werden kann.
<Fünfte Ausführungsform>
20 ist ein Ersatzschaltbild, das eine fünfte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zweiten Ausführungsform (17) und enthält außerdem eine Treibereinheit DRV2. Ferner wird neben der Hinzufügung der Schaltelemente auch der Betrieb der Treibereinheit DRV1 teilweise verändert.
Die Treibereinheit DRV1 schaltet ihren Ausgangszustand zwischen einem ersten Zustand (d. h. einem (VCC+α) Ausgangszustand) und einem zweiten Zustand (d.h. einem Hi-Z-Zustand) in Übereinstimmung mit einem Logikpegel des Eingangssteuersignals. Ferner schaltet die Treibereinheit DRV2 ihren Ausgangszustand zwischen einem ersten Zustand (d.h. einem Hi-Z-Zustand) und einem zweiten Zustand (d.h. einem VEE-Ausgangszustand) in Übereinstimmung mit einem logischen Pegel des invertierten Eingangssteuersignals (das zu einem logisch invertierten Signal des Steuersignals korrespondiert). Es ist zu beachten, dass ein 3-Zustands-Puffer, ein 3-Zustands-Inverter oder dergleichen als die Treibereinheiten DRV1 und DRV2 verwendet werden können, die den oben erwähnten Betrieb realisieren.
Die Gate-Treiberspannungsquelle V2 liefert eine negative Gate-Treiberspannung VEE (z.B. -2 V) an die Treibereinheit DRV2. Es ist zu beachten, dass die negative Gate-Treiberspannung VEE höher als eine negative DC-Nennspannung zwischen Gate und Source und kleiner oder gleich GND sein sollte.
Durch die Anwendung dieses Aufbaus können ein Einschalt-Treiberpfad und ein Ausschalt-Treiberpfad voneinander getrennt werden, so dass die Gate-Source-Spannung Vgs, wenn das Schaltelement 20 ausgeschaltet wird, auf einen Spannungswert eingestellt werden kann, der nicht von einer Positive-Seite-Gate-Treiberspannung (VCC+α) abhängt (d.h. ein Spannungswert, der nicht „-a“ ist). Auf diese Weise kann ein Anlegen einer großen Sperrvorspannung verhindert werden, so dass die Gate-Spannungsansteuerung unter Berücksichtigung der negativen DC-Nennspannung durchgeführt werden kann.
<Sechste Ausführungsform>
21 ist ein Ersatzschaltbild, das eine sechste Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der fünften Ausführungsform (20) und enthält außerdem eine Entladeeinheit DCHG2. Die Entladeeinheit DCHG2 ist zwischen einem Ausgangsanschluss der Treibereinheit DRV2 und dem Gate-Anschluss des Schaltelements 20 verbunden.
Durch die Anwendung dieses Aufbaus kann ein Entladezustand in ausgeschaltetem Zustand getrennt von der in eingeschaltetem Zustand gestaltet werden.
<Siebte Ausführungsform>
22 ist ein Ersatzschaltbild, das eine siebte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der sechsten Ausführungsform (21) und enthält einen Kondensator Cg2 als Entladeeinheit DCHG2. Da die Entladeeinheit DCHG2 der Kondensator Cg2 ist, kann auf diese Weise eine höhere Geschwindigkeit auch in einem Abschaltvorgang des Schaltelements 20 realisiert werden.
<Achte Ausführungsform>
23 ist ein Ersatzschaltbild, das eine achte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der sechsten Ausführungsform (21) und enthält einen Widerstand Rg2 als Entladeeinheit DCHG2. Auf diese Weise kann der Widerstand Rg2 als Entladeeinheit DCHG2 verwendet werden, wenn es nicht notwendig ist, eine höhere Geschwindigkeit des Abschaltvorgangs des Schaltelements 20 zu realisieren.
<Neunte Ausführungsform>
24 ist ein Ersatzschaltbild, das eine neunte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der sechsten Ausführungsform (21) und enthält die Schalter SW1 und SW2 als die Treibereinheiten DRV1 und DRV2.
Wie voranstehend beschrieben, genügt es, dass die Treibereinheit DRV1 seinen Ausgangszustand in Übereinstimmung mit dem Eingangssteuersignal zwischen dem ersten Zustand (d. h. dem Ausgangszustand VCC+α) und dem zweiten Zustand (d. h. dem Hi-Z-Zustand) schalten kann. Unter Verwendung des Schalters SW1, der zwischen der Gate-Treiberspannungsquelle V1 und dem Kondensator Cg sowie der Entladeeinheit DCHG1 eingeschaltet wird und ausgeschaltet wird, lässt sich die Treibereinheit DRV1 daher leicht realisieren.
In gleicher Weise genügt es, dass die Treibereinheit DRV2 seinen Ausgangszustand in Übereinstimmung mit dem invertierten Eingangsteuersignal zwischen dem ersten Zustand (d.h. dem Hi-Z-Zustand) und dem zweiten Zustand (d.h. dem VEE-Ausgangszustand) schalten kann. Unter Verwendung des Schalters SW2, der zwischen der Gate-Treiberspannungsquelle V2 und der Entladeeinheit DCHG2 eingeschaltet wird und ausgeschaltet wird, lässt sich die Treibereinheit DRV2 daher leicht realisieren.
<Überlegung zu Kapazitätsschwankung>
Wie voranstehend beschrieben, können die Gate-Treibereinrichtungen 10 der ersten bis neunten Ausführungsform leicht eine hohe Schaltgeschwindigkeit des Schaltelements 20 realisieren. Wenn jedoch das Kapazitätsverhältnis von Cg:Ciss schwankt, schwankt die Gate-Spannung des Schaltelements 20 (d.h. die Spannung Vgs(real) an beiden Enden der parasitären Gate-Source-Kapazität Cgs, die dem Transistor M1 beigefügt ist), und daher kann die Schwankung einen Anstieg des Schaltverlusts oder ein Überschreiten der Gate-Spannung über einen Nennwert verursachen.
Als Gegenmaßnahme gegen Kapazitätsverhältnis-Schwankung sind daher Spannungsteilerwiderstände (siehe z.B. den Widerstand Rg und den Widerstand Rgs in 18) notwendig. Um einen Verlust bei den Spannungsteilerwiderständen zu verringern, sollten deren Widerstandswerte auf hohe Werte eingestellt werden. Da die Widerstandswerte der Spannungsteilerwiderstände jedoch höher sind, dauert es länger, bis sich die Gate-Spannung stabilisiert hat, so dass die Wirkung der Gegenmaßnahme mit den Spannungsteilerwiderständen geringer wird.
In der folgenden Beschreibung werden verschiedene Vorschläge für eine neuartige Ausführungsform gemacht, die auch bei Schwankung des Kondensators Cg oder der Eingangskapazität Ciss eine hohe Schaltgeschwindigkeit des Schaltelements 20 einfach und angemessen realisieren kann.
<Zehnte Ausführungsform>
25 ist ein Ersatzschaltbild, das eine zehnte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform enthält einen P-Kanal-Typ-MOS-Feldeffekttransistor Q1, einen N-Kanal-Typ-MOS-Feldeffekttransistor Q2, einen P-Kanal-Typ-MOS-Feldeffekttransistor Q3, einen N-Kanal-Typ-MOS-Feldeffekttransistor Q4,einen Kondensator Cg, eine Diode D1 und eine Diode D2. Es ist zu beachten, dass in diesem Diagramm für jeden der Transistoren Q1 bis Q4 ein MOS-Feldeffekttransistor verwendet wird, aber dies ist keine Einschränkung.
Eine Source des Transistors Q1 (der zu einem ersten Transistor korrespondiert) ist mit einem Anschluss zum Anlegen einer ersten Spannung V1 (= VCC+α, wobei VCC = 18 V und α = 6 V, zum Beispiel) verbunden. Eine Drain des Transistors Q1 ist mit einem ersten Anschluss des Kondensators Cg verbunden. Ein zweiter Anschluss des Kondensators Cg ist mit einem Gate des Schaltelements 20 verbunden. Ein Gate des Transistors Q1 ist mit einem Anschluss zum Anlegen eines Steuersignals S1 verbunden. Daher ist der Transistor Q1 EIN, wenn das Steuersignal S1 einen niedrigen Pegel aufweist, während er AUS ist, wenn das Steuersignal S1 einen hohen Pegel aufweist.
Eine Drain des Transistors Q2 (der zu einem zweiten Transistor korrespondiert) ist mit dem ersten Anschluss des Kondensators Cg verbunden. Eine Source des Transistors Q2 ist mit einem Anschluss zum Anlegen einer zweiten Spannung V2 (= VEE, wobei VEE = 0 V ist, zum Beispiel) verbunden. Ein Gate des Transistors Q2 ist mit einem Anschluss zum Anlegen eines Steuersignals S2 verbunden. Daher ist der Transistor Q2 eingeschaltet, wenn das Steuersignal S2 einen hohen Pegel aufweist, während er ausgeschaltet ist, wenn das Steuersignal S2 einen niedrigen Pegel aufweist.
Es ist zu beachten, dass die Steuersignale S1 und S2 Impulssignale sind, die grundsätzlich den gleichen logischen Pegel haben, und der Transistor Q2 gegenphasig (komplementär) in Bezug auf den Transistor Q1 angesteuert wird. Mit anderen Worten, der Transistor Q2 ist AUS, wenn der Transistor Q1 EIN ist, während er EIN ist, wenn der Transistor Q1 AUS ist. Das voranstehende „gegenphasig angesteuert“ schließt jedoch einen Fall ein, in dem eine gleichzeitige AUS-Periode der Transistoren Q1 und Q2 (eine sogenannte Totzeit) bereitgestellt ist, um einen Durchschussstrom zu verhindern.
Ferner, wenn jeder der Transistoren Q1 und Q2 ein N-Kanal-Typ ist, ist es auch möglich, ein logisch invertiertes Signal des Steuersignals S1 beispielsweise als das Steuersignal S2 zu verwenden (die gleichzeitige AUS-Periode wird separat hinzugefügt).
Eine Source des Transistors Q3 (der zu einem dritten Transistor korrespondiert) ist mit einem Anschluss zum Anlegen einer dritten Spannung V3 (VCC) verbunden. Die dritte Spannung V3 sollte auf eine empfohlene Betriebsspannung des Schaltelements 20 eingestellt werden (d.h. eine Spannung, die niedriger als ein maximaler Nennwert der Gate-Source-Spannung Vgs(real) ist, z.B. 18 V). Eine Drain des Transistors Q3 ist mit einer Anode der Diode D1 (die zu einem ersten Gleichrichterelement korrespondiert) verbunden. Eine Kathode der Diode D1 ist mit einem zweiten Anschluss des Kondensators Cg verbunden. Ein Gate des Transistors Q3 ist mit einem Anschluss zum Anlegen des Steuersignals S1 verbunden. Daher ist der Transistor Q3 eingeschaltet, wenn das Steuersignal S1 einen niedrigen Pegel aufweist, während er ausgeschaltet ist, wenn das Steuersignal S1 einen hohen Pegel aufweist.
Auf diese Weise wird, da das gemeinsame Steuersignal S1 den Transistoren Q1 und Q3 zugeführt wird, der Transistor Q3 in der gleichen Phase wie der Transistor Q1 angesteuert. Mit anderen Worten, der Transistor Q3 ist EIN, wenn der Transistor Q1 EIN ist, während er AUS ist, wenn der Transistor Q1 AUS ist. Das obige „in der gleichen Phase angesteuert“ schließt jedoch einen Fall ein, in dem der EIN-Zeitpunkt des Transistors Q1 gegenüber dem EIN-Zeitpunkt des Transistors Q3 verzögert ist, wie in einer zwölften Ausführungsform (35) oder einer dreizehnten Ausführungsform (38) gezeigt wird, die nachstehend beschrieben werden.
Es ist zu beachten, dass die dritte Spannung V3 (= VCC) aus der ersten Spannung V1 (= VCC+α) erzeugt werden sollte. In diesem Fall kann, wie es die DC-Spannungsumwandlung bedeutet, ein Regelwerk bzw. Regler (siehe 45, nachstehend beschrieben) verwendet werden oder eine einfachere Spannungsteilerwiderstandsschaltung oder Spannungsteilerkondensatorschaltung verwendet werden.
Eine Drain des Transistors Q4 (der zu einem vierten Transistor korrespondiert) ist mit einer Kathode der Diode D2 (die zu einem zweiten Gleichrichterelement korrespondiert) verbunden. Eine Anode der Diode D2 ist mit einem zweiten Anschluss des Kondensators Cg verbunden. Eine Source des Transistors Q4 ist mit einem Anschluss zum Anlegen einer vierten Spannung V4 (= VEE, z.B. VEE = 0 V) verbunden. Ein Gate des Transistors Q4 ist mit einem Anschluss zum Anlegen des Steuersignals S2 verbunden. Daher ist der Transistor Q4 EIN, wenn das Steuersignal S2 einen hohen Pegel aufweist, während er AUS ist, wenn das Steuersignal S2 einen niedrigen Pegel aufweist.
Auf diese Weise wird, da das gemeinsame Steuersignal S2 den Transistoren Q2 und Q4 zugeführt wird, der Transistor Q4 in der gleichen Phase wie der Transistor Q2 angesteuert. Mit anderen Worten, der Transistor Q4 ist EIN, wenn der Transistor Q2 AUS ist, während er AUS ist, wenn der Transistor Q4 AUS ist. Das obige „in der gleichen Phase angesteuert“ schließt jedoch einen Fall ein, in dem der EIN-Zeitpunkt des Transistors Q2 gegenüber dem EIN-Zeitpunkt des Transistors Q4 verzögert ist, wie in einer elften Ausführungsform (32) oder einer dreizehnten Ausführungsform (38) gezeigt wird, die nachstehend beschrieben werden.
Es ist zu beachten, dass Widerstände (siehe Widerstände R1 und R2 in 43, die später nachstehend werden) jeweils in Reihe zu den Dioden D1 bzw. D2 geschaltet werden können.
Die Gate-Treiberschaltung 10 dieser Ausführungsform kann den Gate-Strom Ig transient unmittelbar nach dem Einschalten des Schaltelements 20 und unmittelbar nach dem Ausschalten desselben erhöhen. Daher kann in gleicher Weise wie bei der ersten bis neunten voranstehend beschriebenen Ausführungsform ein schnelles Schalten des Schaltelements 20 realisiert werden und ein Schaltverlust reduziert werden.
Darüber hinaus kann die Gate-Treiberschaltung 10 dieser Ausführungsform die Spannung Vgs(real) an beiden Enden der parasitären Gate-Source-Kapazität Cgs, die dem Transistor M1 beigefügt ist, unmittelbar nach dem Einschalten auf die empfohlene Betriebsspannung (= VCC) festlegen, ohne die Spannungsteilerwiderstände bereitzustellen (siehe 18). Dadurch kann ein Anstieg des Schaltverlustes durch eine Schwankung des Kapazitätsverhältnisses Cg:Ciss oder ein Überschreiten der Gate-Source-Spannung Vgs(real) über einen Nennwert verhindert werden. Eine detaillierte Beschreibung wird nachstehend mit Bezug auf die Zeichnungen gegeben.
Zunächst wird eine Betriebsweise, wenn das Schaltelement 20 eingeschaltet wird, unter Bezugnahme auf 26 und 27 ausführlich beschrieben. 26 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise der zehnten Ausführungsform (beim Einschalten).
Ferner ist 27 ein Schalt-Wellenformdiagramm, das das Einschalt-Transientenverhalten in der zehnten Ausführungsform zeigt. Es ist zu beachten, dass der obere Teil dieses Diagramms die Gate-Source-Spannungen Vgs (eine durchgezogene Linie) und Vgs(real) (eine kurzegestrichelte Linie) sowie eine Ladespannung Vcg (eine lang-gestrichelte Linie) zeigt. Der untere Teil dieses Diagramms zeigt dagegen die Drain-Source-Spannung Vds (eine durchgezogene Linie) und den Drain-Strom Id (eine gestrichelte Linie). Auf der vertikalen Achse in dem oberen Teil dieses Diagramms steht Vp für die Plateauspannung und Vth steht für die Einschaltschwellenspannung des Transistors M1 .
In der folgenden Beschreibung werden zur einfachen Beschreibung die Durchlassabfall-Spannungen Vf der Dioden D1 und D2 und die Spannungsabfälle der Transistoren Q1 bis Q4 zur Überlegung ignoriert.
Wenn das Schaltelement 20 eingeschaltet wird, wie in 26 dargestellt, sind die Transistoren Q1 und Q3 EIN und die Transistoren Q2 und Q4 AUS. Es ist zu beachten, dass unmittelbar nach dem Einschalten des Schaltelements 20 (von Zeitpunkt t11 bis Zeitpunkt t12 in 27) der Strom in einem Strompfad fließt, der durch einen Pfeil mit durchgezogener Linie angezeigt wird (V1 bis Q1 bis Cg bis Rin bis M1 bis GND). Daher wird während dieser Zeit die Eingangskapazität Ciss des Transistors M1 durch die erste Spannung V1 (= VCC+α) aufgeladen. In diesem Fall ist Vgs größer als VCC, so dass die Diode D1 in Sperrrichtung vorgespannt ist und somit kein Strom zu dem Anschluss zum Anlgen der dritten Spannung V3 fließt.
Weiterhin sollte ein Kapazitätswert des Kondensators Cg so eingestellt werden, dass VCC>(VCC+α)×Cg/(Cg+Ciss) erfüllt ist. Durch diese Einstellung wird die Gate-Source-Spannung Vgs(real) in einer Ladeperiode der Eingangskapazität Ciss unter Verwendung der ersten Spannung V1 (von Zeitpunkt t11 bis Zeitpunkt t12 in 27) nur auf eine Spannung erhöht, die niedriger als die empfohlene Betriebsspannung des Schaltelements 20 (= VCC) ist. Daher übersteigt die Gate-Source-Spannung Vgs(real) auch bei Schwankung des Kapazitätsverhältnisses Cg:Ciss nicht den Nennwert.
Danach wird der Kondensator Cg aufgeladen, und wenn Vgs = VCC zu Zeitpunkt t12 in 27 erfüllt ist, wird die Diode D1 in Durchlassrichtung vorgespannt, und der Strom beginnt in einem Strompfad zu fließen, der in 26 durch einen Pfeil mit gestrichelter Linie angegeben wird (V3 zu Q3 zu D1 zu Rin zu M1 zu GND). Daher wird in der Zeit danach das Laden der Eingangskapazität Ciss mit der dritten Spannung V3 (= VCC) fortgesetzt.
Weiterhin fließt der Gate-Strom Ig letztlich nicht, und dann wird die Gate-Source-Spannung Vgs(real) auf die dritte Spannung V3 (= VCC) festgelegt. Dann gilt Vcg = α.
Mit anderen Worten, selbst wenn das Kapazitätsverhältnis von Cg:Ciss variiert wird, wird die Gate-Treiberschaltung 10 dieser Ausführungsform von der Variation nicht beeinflusst, und die Gate-Source-Spannung Vgs(real) kann auf einen gewünschten Wert (d.h. die empfohlene Betriebsspannung des Schaltelements 20 (= VCC)) festgelegt werden. Dadurch kann ein Anstieg des Schaltverlustes oder ein Überschreiten der Gate-Source-Spannung Vgs(real) über einen Nennwert verhindert werden.
Auf diese Weise ist es unter Berücksichtigung einer Schwankung des Kapazitätsverhältnisses Cg:Ciss bezüglich des Ladevorgangs der Eingangskapazität Ciss beim Einschalten sehr wichtig, schnell bis zu einem Mittelpunkt unter Verwendung der ersten Spannung V1 (= VCC+α) zu laden und dann sicher mit der dritten Spannung V3 (= VCC) bis zu dem gewünschten Wert zu laden.
Als nächstes wird ein Betriebsweise, wenn das Schaltelement 20 augeschaltet wird, unter Bezugnahme auf 28 und 29 ausführlich beschrieben. 28 ist ein Strompfaddiagramm zur Erläuterung einer Betriebsweise gemäß der zehnten Ausführungsform (beim Ausschalten).
Ferner ist 29 ein Schalt-Wellenformdiagramm, das das Ausschalt-Transientenverhalten in der zehnten Ausführungsform zeigt. Es ist zu beachten, dass der obere Teil dieses Diagramms, wie voranstehend in 27 beschrieben, die Gate-Source-Spannungen Vgs (eine durchgezogene Linie) und Vgs(real) (eine kurz-gestrichelte Linie) sowie die Ladespannung Vcg (eine lang-gestrichelte Linie) zeigt. Der untere Teil dieses Diagramms zeigt dagegen die Drain-Source-Spannung Vds (durchgezogene Linie) und den Drain-Strom Id (gestrichelte Linie).
Wenn das Schaltelement 20 ausgeschaltet ist, wie in 28 dargestellt, sind die Transistoren Q1 und Q3 AUS und die Transistoren Q2 und Q4 EIN. Es ist zu beachten, dass unmittelbar nach dem Ausschalten des Schaltelements 20 (von Zeitpunkt t21 bis zu Zeitpunkt t22 in 29) der Strom in einem Strompfad fließt, der durch einen Pfeil mit durchgezogener Linie angeben ist (M1 bis Rin bis Cg bis Q2 bis V2). Mit anderen Worten, in diesem Zeitraum wird mit der Ladespannung Vcg des Kondensators Cg, der geladen wird, während das Schaltelement 20 eingeschaltet ist, die Eingangskapazität Ciss des Transistors M1 entladen. Daher kann die Eingangskapazität Ciss schneller entladen werden als in einem Fall, in dem das Gate des Schaltelements 20 direkt mit dem VEE-Knoten kurzgeschlossen ist. Weiterhin gilt in diesem Fall Vgs = VEE-Vcg, so dass die Diode D2 in Sperrichtung vorgespannt ist und somit kein Strom zu einem Anschluss zum Anlegen der vierten Spannung V4 fließt.
Danach erfolgt Entladen des Kondensators Cg, und wenn Vgs = VEE zu Zeitpunkt t22 in 29 erfüllt ist, wird die Diode D2 in Durchlassrichtung vorgespannt, und der Strom beginnt in einem Strompfad zu fließen, der in 28 durch einen Pfeil mit gestrichelter Linie angegeben ist (M1 bis Rin bis D2 bis Q4 bis V4). Daher wird in der Zeit danach Entladen der Eingangskapazität Ciss mit der vierten Spannung V4 (= VEE) fortgesetzt.
Weiterhin fließt der Gate-Strom Ig letztlich nicht, und dann wird die Gate-Source-Spannung Vgs(real) auf die vierte Spannung V4 (= VEE) festgelegt. Dann gilt Vcg = 0. Auf diese Weise kann der Kondensator Cg vollständig entladen werden, so dass es bei nächstem Einschalten keinen Einfluss mehr gibt.
30 ist ein Simulationswellenformdiagramm zu vergleichendem Erklären eines Einflusses einer Kapazitätsänderung, in dem der Drainstrom Id, die Drain-Source-Spannung Vds und die Gate-Source-Spannung Vgs(real) in der Reihenfolge von oben nach unten dargestellt sind. Weiterhin sind 31A und 31B teilweise vergrößerte Ansichten von 30 in eingeschaltetem Zustand (vor und nach Zeitpunkt t32) bzw. in ausgeschaltetem Zustand (vor und nach Zeitpunkt t31).
Es ist zu beachten, dass durchgezogene Linien in jedem Diagramm das Verhalten der zehnten Ausführungsform (25) und gestrichelte Linien in jedem Diagramm das Verhalten der dritten Ausführungsform zeigen (18). Außerdem gibt die Dicke jeder Linie eine Kapazitätsschwankung des Kondensators Cg an. Genauer gesagt, gibt eine dickere Linie an, dass der Kapazitätswert größer ist, während eine dünnere Linie angibt, dass der Kapazitätswert kleiner ist.
In der dritten Ausführungsform (18) bewirkt die Kapazitätsschwankung des Kondensators Cg Schwankungen der Anstiegszeit (d.h. Zeit bis zum Erreichen von VCC) und der Abfallzeit (d.h. Zeit bis zum Erreichen von VEE) der Gate-Source-Spannung Vgs(real). Darüber hinaus wirkt sich deren Einfluss auch auf den Drainstrom Id und die Drain-Source-Spannung Vds aus.
In der zehnten Ausführungsform (25) hingegen beeinflusst der Kondensator Cg, selbst wenn er eine Kapazitätsschwankung aufweist, das Verhalten der Gate-Source-Spannung Vgs(real) kaum. Weiterhin wird auch das Verhalten des Drainstroms Id und der Drain-Source-Spannung Vds kaum beeinflusst.
Es ist zu beachten, dass in diesem Diagramm nur die Kapazitätsschwankung des Kondensators Cg berücksichtigt wird, aber wenn eine Kapazitätsschwankung der Eingangskapazität Ciss ebenfalls berücksichtigt wird, wird der Einfluss größer. Vor diesem Hintergrund ist es vorzuziehen, den Aufbau der zehnten Ausführungsform (25) als Gegenmaßnahme gegen eine Schwankung der Kapazitätswerte von Cg:Ciss anzunehmen.
<Überlegungen zu SiC-Einrichtungen>
Es ist zu beachten, dass eine SiC-Einrichtung (wie z.B. ein SiC-MOSFET) eine niedrige Schwellenspannung Vth aufweist und eine kleine Übertragungsleitfähigkeit gm aufweist. Wenn also der Anstieg der Gate-Source-Spannung Vgs(real) langsam ist, wird die Drain-Source-Spannung Vds kaum verringert und damit ein Schaltverlust erhöht. Auch im stationären Zustand, wenn die Schwankung des Kapazitätsverhältnisses Cg:Ciss eine Abnahme von Vgs(real) bewirkt, erhöht sich der Leitungsverlust aufgrund eines Anstiegs des Durchlasswiderstandes. Außerdem hat die SiC-Einrichtung einen großen Widerstandswert des internen Gate-Widerstandes Rin, und daher ist der Gate-Strom Ig begrenzt, um klein zu sein. In Anbetracht dessen kann gesagt werden, dass die Gate-Treiberschaltung 10 der zehnten Ausführungsform (25), in der der Gate-Strom Ig transient erhöht wird, so dass ein schnelles Schalten realisiert werden kann, als Treibermittel für die SiC-Einrichtung geeignet ist.
Darüber hinaus weist die SiC-Einrichtung im Vergleich zu einer Si-Einrichtung einen kleineren Nennbereich der Gate-Source-Spannung Vgs(real) (d.h. eine Differenz zwischen der Betriebsspannung und einer maximalen Nennspannung), und wenn das Verhältnis von Cg:Ciss in der dritten Ausführungsform schwankt, tritt leicht ein Überschreiten der Gate-Source-Spannung Vgs(real) über einen Nennwert auf. In diesem Punkt kann die Gate-Treiberschaltung 10 der zehnten Ausführungsform (25), selbst wenn das Kapazitätsverhältnis von Cg:Ciss schwankt, die Gate-Source-Spannung Vgs(real) unmittelbar nach dem Schalten auf einen gewünschten Wert (d.h. die empfohlene Betriebsspannung des Schaltelements 20 (= VCC)) festlegen. Daher kann auch unter diesem Gesichtspunkt gesagt werden, dass die Gate-Treiberschaltung 10 der zehnten Ausführungsform (25) als Gate-Treibermittel für die SiC-Einrichtung geeignet ist.
<Elfte Ausführungsform>
32 ist ein Ersatzschaltbild, das eine elfte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zehnten Ausführungsform (25), und wenn das Schaltelement 20 ausgeschaltet wird, wird die EIN-Zeit des Transistors Q2 gegenüber der EIN-Zeit des Transistors Q4 verzögert (z.B. um 30 ns). Es ist zu beachten, dass als Mittel zur Realisierung dieser Ausführungsform z.B. eine Verzögerungsschaltung (nicht dargestellt) bereitgestellt werden sollte, die nur einen Anstiegszeitpunkt des Steuersignals S2 verzögert und denselben an das Gate des Transistors Q2 ausgibt.
In der folgenden Beschreibung wird eine technische Bedeutung des voranstehend beschriebenen Verzögerungsprozesses unter Bezugnahme auf 33 und 34 ausführlich beschrieben. 33 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise der elften Ausführungsform (in ausgeschaltetem Zustand).
Darüber hinaus ist 34 ein Schalt-Wellenformdiagramm, das das Ausschalt-Transientenverhalten der elften Ausführungsform zeigt. Es ist zu beachten, dass der obere Teil dieses Diagramms, wie voranstehend in 29 beschrieben, die Gate-Source-Spannungen Vgs (eine durchgezogene Linie) und Vgs(real) (eine kurz-gestrichelte Linie) sowie die Ladespannung Vcg (eine lang-gestrichelte Linie) zeigt. Der untere Teil dieses Diagramms zeigt dagegen die Drain-Source-Spannung Vds (durchgezogene Linie) und den Drain-Strom Id (gestrichelte Linie).
In der elften Ausführungsform ist, wenn das Schaltelement 20 ausgeschaltet ist, der Transistor Q4 eingeschaltet, während der Transistor Q2 durch den voranstehend beschriebenen Verzögerungsprozess ausgeschaltet bleibt. Infolgedessen fließt unmittelbar nach dem Beginn des Ausschaltens des Schaltelements 20 (von Zeitpunkt t31 bis zu Zeitpunkt t32 in 34) der Strom in einem Strompfad, der in 33 durch einen Pfeil mit durchgezogener Linie angegeben ist (M1 bis Rin bis D2 bis Q4 bis V4). Daher wird in diesem Zeitraum, ohne die Ladespannung Vcg des Kondensators Cg zu verwenden, der geladen wird, während das Schaltelement 20 eingeschaltet ist, die Eingangskapazität Ciss des Transistors M1 entladen. Es ist zu beachten, dass die Zeit, die benötigt wird, um die Gate-Source-Spannung Vgs(real) von hohem Pegel (= VCC) auf die Plateau-Spannung Vp abzunehmen, aufgrund des voranstehend beschriebenen Verzögerungsprozesses länger ist als die in der zehnten Ausführungsform (25), aber den Schaltverlust kaum beeinflusst.
Nachdem der voranstehend beschriebene Verzögerungsvorgang abgeschlossen ist, wird der Transistor Q2 zu Zeitpunkt t32 in 34 eingeschaltet. Dann beginnt der Strom in einem Strompfad zu fließen, der in 33 durch einen Pfeil mit gestrichelter Linie angegeben ist (M1 bis Rin bis Cg bis Q2 bis V2). Daher wird danach mit der Ladespannung Vcg des Kondensators Cg, der geladen wird, während das Schaltelement 20 eingeschaltet ist, die Eingangskapazität Ciss des Transistors M1 schnell entladen. In diesem Fall gilt Vgs = VEE-Vcg, so dass die Diode D2 in umgekehrter Richtung vorgespannt wird und somit der Strom, der zu dem Anschluss zum Anlegen der vierten Spannung V4 floss, vorübergehend abgeschaltet wird.
Um den Schaltverlust beim Ausschalten des Schaltelements 20 zu verringern, ist es wichtig, nicht die Zeit zu verkürzen, die für die Gate-Source-Spannung Vgs(real) notwendig ist, von hohem Pegel (= VCC) auf die Plateau-Spannung Vp abzufallen, sondern die Zeit, die für die Gate-Source-Spannung Vgs(real) erforderlich ist, von der Plateau-Spannung Vp auf die Ein-Schwellenspannung Vth danach abzufallen.
Mit anderen Worten: Es ist wichtig, die Ladespannung Vcg des Kondensators Cg, der geladen wird, während das Schaltelement 20 eingeschaltet ist, für den Entladebetrieb zu verwenden, nachdem die Gate-Source-Spannung Vgs(real) auf die Plateau-Spannung Vp verringert ist.
Dementsprechend ist in der elften Ausführungsform die EIN-Zeit des Transistors Q2 gegenüber der EIN-Zeit des Transistors Q4 verzögert, so dass der Transistor Q2 synchron mit der Zeit (d.h. der Zeitpunkt t32) eingeschaltet wird, wenn die Gate-Source-Spannung Vgs(real) von hohem Pegel (= VCC) auf die Plateau-Spannung Vp verringert wird.
Durch diesen Verzögerungsvorgang ist es möglich, die Ladespannung Vcg des Kondensators Cg, der geladen wird während das Schaltelement 20 eingeschaltet ist, nicht zu verringern, sondern beizubehalten, bis die Gate-Source-Spannung Vgs(real) auf die Plateau-Spannung Vp verringert ist, und das schnelle Entladen der Eingangskapazität Ciss mit der Ladespannung Vcg zu beginnen, nachdem die Gate-Source-Spannung Vgs(real) auf die Plateau-Spannung Vp verringert ist.
Verglichen mit der zehnten Ausführungsform (25), bei der der Transistor Q2 unmittelbar nach dem Ausschalten des Schaltelements 20 eingeschaltet wird, ist es daher möglich, die Zeit zu verkürzen, die für die Gate-Source-Spannung Vgs(real) erforderlich ist, von der Plateau-Spannung Vp auf die Ein-Schwellspannung Vth abzufallen und somit kann ein Schaltverlust beim Ausschalten besser unterdrückt werden.
Es ist zu beachten, dass ohne Einstellen der EIN-Zeit des Transistors Q2 auf genau den Zeitpunkt t23, der Effekt bis zu einem gewissen Grad zu erwarten ist.
Danach erfolgt das Entladen des Kondensators Cg, und wenn Vgs = VEE erfüllt ist, wird die Diode D2 in Durchlassrichtung vorgespannt, und der Strom beginnt wieder in dem Strompfad zu fließen, der durch den Pfeil mit durchgezogener Linie in 33 angegeben wird (M1 bis Rin bis D2 bis Q4 bis V4). Daher wird in der Zeit danach das Entladen der Eingangskapazität Ciss mit der vierten Spannung V4 (= VEE) fortgesetzt.
Weiterhin fließt der Gate-Strom Ig letztlich nicht, und dann wird die Gate-Source-Spannung Vgs(real) auf die vierte Spannung V4 (= VEE) festgelegt. Dann gilt Vcg = 0. Auf diese Weise kann der Kondensator Cg vollständig entladen werden, so dass es bei nächstem Einschalten keinen Einfluss mehr gibt. Diese Punkte sind die gleichen wie in der voranstehend beschriebenen zehnten Ausführungsform (25).
<Zwölfte Ausführungsform>
35 ist ein Ersatzschaltbild, das eine zwölfte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zehnten Ausführungsform (25), und wenn das Schaltelement 20 eingeschaltet wird, wird die EIN-Zeit des Transistors Q1 gegenüber der EIN-Zeit des Transistors Q3 verzögert (z.B. um 30 ns). Es ist zu beachten, dass als Mittel zur Realisierung dieser Ausführungsform z.B. eine Verzögerungsschaltung (nicht dargestellt) vorgesehen werden sollte, die nur eine Abfallzeit des Steuersignals S1 verzögert und dasselbe an das Gate des Transistors Q1 ausgibt.
In der folgenden Beschreibung wird eine technische Bedeutung des voranstehend beschriebenen Verzögerungsprozesses unter Bezugnahme auf 36 und 37 ausführlich beschrieben. 36 ist ein Strompfaddiagramm zum Erklären einer Betriebsweise der zwölften Ausführungsform (beim Einschalten).
Ferner ist 37 ein Umschalt-Wellenformdiagramm, das die Einschalt-Transientencharakteristik der zwölften Ausführungsform zeigt. Es ist zu beachten, dass der obere Teil dieses Diagramms, wie voranstehend in 27 beschrieben, die Gate-Source-Spannungen Vgs (eine durchgezogene Linie) und Vgs(real) (eine kurz-gestrichelte Linie) sowie die Ladespannung Vcg (eine lang-gestrichelte Linie) zeigt. Der untere Teil dieses Diagramms zeigt dagegen die Drain-Source-Spannung Vds (durchgezogene Linie) und den Drain-Strom Id (gestrichelte Linie).
In der zwölften Ausführungsform wird, wenn das Schaltelement 20 eingeschaltet wird, der Transistor Q3 eingeschaltet, während der Transistor Q1 durch den voranstehend beschriebenen Verzögerungsprozess ausgeschaltet bleibt. Infolgedessen fließt unmittelbar nach dem Einschalten des Schaltelements 20 (von Zeitpunkt t41 bis Zeitpunkt t42 in 37) der Strom in einem Strompfad, der in 36 durch einen Pfeil mit durchgezogener Linie angegeben ist (V3 zu Q3 zu D1 zu Rin zu M1 zu GND). Daher wird während dieser Zeit ohne Verwendung der ersten Spannung V1 (= VCC+α) die Eingangskapazität Ciss des Transistors M1 geladen. Mit anderen Worten, die Ladespannung Vcg des Kondensators Cg wird auf 0 V gehalten. Es ist zu beachten, dass die Zeit, die für den Anstieg der Gate-Source-Spannung Vgs(real) von niedrigem Pegel (= 0 V) auf die Ein-Schwellenspannung Vth benötigt wird, aufgrund des oben beschriebenen Verzögerungsprozesses länger ist als die in der zehnten Ausführungsform (25), aber den Schaltverlust kaum beeinflusst.
Nachdem der voranstehend beschriebene Verzögerungsvorgang abgeschlossen ist, wird der Transistor Q1 zu Zeitpunkt t42 in 37 eingeschaltet. Dann beginnt der Strom in einem Strompfad zu fließen, der in 36 durch einen Pfeil mit gestrichelter Linie angegeben ist (V1 bis Q1 bis Cg bis Rin bis M1 bis GND). Danach wird unter Verwendung der ersten Spannung V1 (= VCC+α) die Eingangskapazität Ciss des Transistors M1 schnell geladen. In diesem Fall gilt Vgs>VCC, so dass die Diode D1 in Sperrrichtung vorgespannt wird, und somit der Strom, der von dem Anschluss zum Anlegen der dritten Spannung V3 floss, vorübergehend abgeschaltet wird.
Zu beachten ist, dass, um den Schaltverlust, wenn das Schaltelement 20 eingeschaltet wird, zu verringern, es wichtig ist, nicht die Zeit zu verkürzen, die für die Gate-Source-Spannung Vgs(real) erforderlich ist, von einem niedrigen Pegel (= 0 V) auf die Ein-Schwellenspannung Vth anzusteigen, sondern die Zeit, die für die Gate-Source-Spannung Vgs(real) erforderlich ist, von der Ein-Schwellenspannung Vth auf die Plateau-Spannung Vp danach anzusteigen.
Mit anderen Worten, es ist wichtig, den Kondensator Cg für den Ladevorgang zu verwenden, nachdem die Gate-Source-Spannung Vgs(real) auf die Plateau-Spannung Vp erhöht wurde.
Dementsprechend ist in der zwölften Ausführungsform der EIN-Zeitpunkt des Transistors Q1 gegenüber dem EIN-Zeitpunkt des Transistors Q3 verzögert, so dass der Transistor Q1 synchron mit der Zeit (d.h. Zeitpunkt t42) eingeschaltet wird, wenn die Gate-Source-Spannung Vgs(real) von niedrigem Pegel (= 0 V) auf die Ein-Schwellenspannung Vth ansteigt.
Durch diesen Verzögerungsprozess ist es möglich, die Ladespannung Vcg ohne Verwendung des Kondensators Cg auf 0 V zu halten, bis die Gate-Source-Spannung Vgs(real) auf die Ein-Schwellenspannung Vth ansteigt, und das schnelle Laden der Eingangskapazität Ciss unter Verwendung des Kondensators Cg zu beginnen, nachdem die Gate-Source-Spannung Vgs(real) auf die EIN-Schwellenspannung Vth angestiegen ist.
Gegenüber der zehnten Ausführungsform (25), bei der der Transistor Q1 unmittelbar nach dem Einschalten des Schaltelements 20 eingeschaltet wird, kann daher die Zeit verkürzt werden, die für die Gate-Source-Spannung Vgs(real) notwendig ist, von der Ein-Schwellspannung Vth auf die Plateau-Spannung Vp anzusteigen und damit kann ein Schaltverlust beim Einschalten besser unterdrückt werden.
Es ist zu beachten, dass, ohne Einstellen der EIN-Zeit des Transistors Q1 genau auf die Zeit t42, der Effekt bis zu einem gewissen Grad zu erwarten ist. Danach wird der Kondensator Cg aufgeladen, und wenn Vgs = VCC erfüllt ist, wird die Diode D1 in Durchlassrichtung vorgespannt, und der Strom beginnt wieder in dem Strompfad zu fließen, der durch den Pfeil mit durchgezogener Linie in 36 angegeben wird (V3 bis Q3 bis D1 bis Rin bis M1 bis GND). Daher wird in der Zeit danach das Laden der Eingangskapazität Ciss mit der dritten Spannung V3 (= VCC) fortgesetzt.
Weiterhin fließt der Gate-Strom Ig letztlich nicht, und dann wird die Gate-Source-Spannung Vgs(real) auf die dritte Spannung V3 (= VCC) festgelegt. Dann gilt Vcg = α. Diese Punkte sind die gleichen wie in der voranstehend beschriebenen zehnten Ausführungsform (25).
<Dreizehnte Ausführungsform>
38 ist ein Ersatzschaltbild, das eine dreizehnte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zehnten Ausführungsform (25), und wenn das Schaltelement 20 ausgeschaltet wird, wird die EIN-Zeit des Transistors Q2 gegenüber der EIN-Zeit des Transistors Q4 verzögert. Wenn das Schaltelement 20 eingeschaltet wird, wird außerdem die EIN-Zeit des Transistors Q1 gegenüber der EIN-Zeit des Transistors Q3 verzögert. Mit anderen Worten, diese Ausführungsform entspricht einer Kombination aus der elften Ausführungsform (32) und der zwölften Ausführungsform (35), die voranstehend beschrieben wurden. Dieser Aufbau ermöglicht es, einen Schaltverlust sowohl beim Einschalten als auch beim Ausschalten effektiver zu unterdrücken.
<Vierzehnte Ausführungsform>
39 ist ein Ersatzschaltbild, das eine vierzehnte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zehnten Ausführungsform (25), und die Einstellwerte der Spannungen V1 bis V4 werden geändert.
Genauer, werden in der voranstehend beschriebenen zehnten Ausführungsform die Spannungen V1 bis V4 so eingestellt, dass die erste Spannung V1 (= VCC+α) höher als die dritte Spannung V3 (= VCC) ist und dass die zweite Spannung V2 (= VEE) gleich der vierten Spannung V4 (= VEE) ist.
Im Gegensatz dazu werden in dieser Ausführungsform die Spannungen V1 bis V4 so eingestellt, dass die zweite Spannung V2 (= VEE-β) niedriger als die vierte Spannung V4 (= VEE) ist und dass die erste Spannung V1 (= VCC) gleich der dritten Spannung V3 (= VCC) ist.
Es ist zu beachten, dass die vierte Spannung V4 (= VEE) aus der zweiten Spannung V2 (= VEE-β) erzeugt werden sollte. In diesem Fall, wie es die DC-Spannungswandlung bedeutet, kann ein Regler oder eine einfachere Spannungsteilerwiderstandsschaltung oder Spannungsteilerkondensatorschaltung verwendet werden.
In der Gate-Treiberschaltung 10 dieser Ausführungsform wird, wenn das Schaltelement 20 ausgeschaltet wird, das schnelle Entladen der Eingangskapazität Ciss mit der zweiten Spannung V2 (= VEE-β) durchgeführt. Weiterhin wird in diesem Fall die geladene Spannung Vcg (= β) in dem Kondensator Cg gespeichert. Im Gegensatz dazu, wird, wenn das Schaltelement 20 eingeschaltet wird, das schnelle Laden der Eingangskapazität Ciss mit der Ladespannung Vcg (= β) durchgeführt, die in dem Kondensator Cg gespeichert ist. Daher werden z.B. die Spannungen V1 bis V4 so eingestellt, dass β = α gilt, und somit der gleiche Vorgang und die gleiche Wirkung wie bei der zehnten Ausführungsform erhalten werden kann.
Obwohl diese Ausführungsform auf der zehnten Ausführungsform (25) basiert, kann die EIN-Zeit der Transistoren Q1 und Q2 ähnlich wie bei der elften Ausführungsform (32), der zwölften Ausführungsform (35) oder der dreizehnten Ausführungsform (38) verzögert werden.
<Fünfzehnte Ausführungsform>
40 ist ein Ersatzschaltbild, das eine fünfzehnte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zehnten Ausführungsform (25), und die Einstellwerte der Spannungen V1 bis V4 werden geändert. Konkret werden in dieser Ausführungsform die Spannungen V1 bis V4 so eingestellt, dass die erste Spannung V1 (= VCC+α) höher als die dritte Spannung V3 (= VCC) ist und dass die zweite Spannung V2 (= VEE-β) niedriger als die vierte Spannung V4 (= VEE) ist. Mit anderen Worten, diese Ausführungsform korrespondiert zu einer Kombination der zehnten Ausführungsform (25) und der vierzehnten Ausführungsform (39), die voranstehend beschrieben wurden.
Bei Anwendung dieser Ausführungsform wird, wenn das Schaltelement 20 eingeschaltet wird, das schnelle Laden unter Verwendung der Spannung (VCC+α+β) durchgeführt und, wenn das Schaltelement 20 ausgeschaltet wird, das schnelle Entladen unter Verwendung der Spannung (VEE-α-β) durchgeführt. Daher kann durch entsprechende Einstellung von α und β der gleiche Vorgang und die gleiche Wirkung wie voranstehend beschrieben, erhalten werden.
Obwohl diese Ausführungsform auf der zehnten Ausführungsform (25) basiert, kann die EIN-Zeit der Transistoren Q1 und Q2 ähnlich wie bei der elften Ausführungsform (32), der zwölften Ausführungsform (35) oder der dreizehnten Ausführungsform (38) verzögert werden.
<Sechzehnte Ausführungsform>
41 ist ein Ersatzschaltbild, das eine sechzehnte Ausführungsform der Gate-Treiberschaltung darstellt. Die Gate-Treiberschaltung 10 dieser Ausführungsform basiert auf der zehnten Ausführungsform (25) und enthält außerdem den Widerstand Rgs, der zwischen Gate und Source des Schaltelements 20 verbunden ist. Mit diesem Aufbau kann das Gate des Schaltelements 20 nach unten gezogen werden, und somit kann das Schaltelement 20 sicher abgeschaltet werden.
Des Weiteren, obwohl diese Ausführungsform auf der zehnten Ausführungsform basiert (25), kann diese Ausführungsform auf einer der elften bis fünfzehnten Ausführungsformen basieren (32 bis 35, 38, 39 und 40).
<Schaltmodul>
Als nächstes wird das Schaltmodul betrachtet, das die Gate-Treiberschaltung 10 und das Schaltelement 20 wie voranstehend beschrieben, verwendet.
42 ist ein Diagramm, das ein erstes Aufbaubeispiel des Schaltmoduls darstellt. In dem Schaltmodul dieses Aufbaubeispiels kann die Gate-Treiberschaltung 10 als eine Halbleitereinrichtung verstanden werden, in der die Transistoren Q1 bis Q4 und die Dioden D1 und D2 integriert sind. Daher wird in der Beschreibung dieses Diagramms der Einfachheit halber die Gate-Treiberschaltung 10 als „Halbleitereinrichtung 10“ bezeichnet.
Die Halbleitereinrichtung 10 hat einen externen Anschluss T11, der gemeinsam mit den Drains der Transistoren Q1 und Q2 verbunden ist, und einen externen Anschluss T12, der gemeinsam mit einer Kathode der Diode D1 und einer Anode der Diode D2 verbunden ist.
Es ist zu beachten, dass, wenn die Halbleitereinrichtung 10 als Chip betrachtet wird, die externen Anschlüsse T11 und T12 als Pads zu verstehen sind. Wird dagegen die Halbleitereinrichtung 10 als eine Baugruppe betrachtet, sind die externen Anschlüsse T11 und T12 als Anschlusspins zu verstehen.
Ferner enthält das Schaltmodul dieses Aufbaubeispiels die Halbleitereinrichtung 10, den Kondensator Cg, der zwischen den externen Anschlüssen T11 und T12 verbunden ist, und das Schaltelement 20, dessen Gate mit dem externen Anschluss T12 verbunden ist.
Mit diesem Aufbau wird die Anzahl der externen Anschlüsse der Halbleitereinrichtung 10 minimiert, der Kondensator Cg ist extern angeschlossen, und sein Kapazitätswert kann beliebig eingestellt werden.
43 ist ein Diagramm, das ein zweites Aufbaubeispiel des Schaltmoduls darstellt. Auch in dem Schaltmodul dieses Aufbaubeispiels kann die Gate-Treiberschaltung 10 als eine Halbleitereinrichtung verstanden werden, in der die Transistoren Q1 bis Q4 und die Dioden D1 und D2 integriert sind. Daher wird auch in der Beschreibung dieses Diagramms der Einfachheit halber die Gate-Treiberschaltung 10 als „Halbleitereinrichtung 10“ bezeichnet.
Die Halbleitereinrichtung 10 hat einen externen Anschluss T21, der gemeinsam mit den Drains der Transistoren Q1 und Q2 verbunden ist, einen externen Anschluss T22, der mit einer Kathode der Diode D1 verbunden ist, und einen externen Anschluss T23, der mit einer Anode der Diode D2 verbunden ist.
Es ist zu beachten, dass, wenn die Halbleitereinrichtung 10 als Chip betrachtet wird, die externen Anschlüsse T21, T22 und T23 als Pads zu verstehen sind. Wird die Halbleitereinrichtung 10 dagegen als eine Baugruppe betrachtet, sind die externen Anschlüsse T21, T22 und T23 als Anschlusspins zu verstehen.
Ferner enthält das Schaltmodul dieses Aufbaubeispiels die Halbleitereinrichtung 10, wobei der Kondensator Cg einen ersten Anschluss aufweist, der mit dem externen Anschluss T21 verbunden ist, ein Widerstand R1 einen ersten Anschluss aufweist, der mit dem externen Anschluss T22 verbunden ist, ein Widerstand R2 einen ersten Anschluss aufweist, der mit dem externen Anschluss T23 verbunden ist, und das Schaltelement 20 ein Gate aufweist, das gemeinsam mit zweiten Anschlüssen des Kondensators Cg und der Widerstände R1 und R2 verbunden ist.
Bei diesem Aufbau können zusätzlich zu dem extern angeschlossenen Kondensator Cg die Widerstände R1 und R2 extern in Reihe zu den Dioden D1 bzw. D2 geschaltet werden.
<DC/DC-Wandler>
Als nächstes wird ein DC/DC-Wandler betrachtet, der die voranstehend beschriebene Gate-Treiberschaltung 10 und das Schaltelement 20 verwendet.
44 ist ein Diagramm, das ein Anwendungsbeispiel für einen DC/DC-Wandler darstellt. Ein DC/DC-Wandler 100 dieses Aufbaubeispiels enthält eine Schaltausgangsstufe 110, einen Treiber 120 und einen Regler 130.
Die Schaltausgangsstufe 110 enthält einen N-Kanal-Typ-MOS-Feldeffekttransistor 111, einen N-Kanal-Typ-MOS-Feldeffekttransistor 112, eine Spule 113, einen Kondensator 114 und die Widerstände 115 und 116, und es wird eine Eingangsspannung Vin stufenweise verringert, um eine gewünschte Ausgangsspannung Vout zu erzeugen.
Eine Drain des Transistors 111 ist mit einem Eingangsanschluss der Eingangsspannung Vin verbunden. Eine Source des Transistors 111 und eine Drain des Transistors 112 sind miteinander verbunden, und der Verbindungsknoten davon ist mit einem ersten Anschluss der Spule 113 als Ausgangsanschluss einer Schaltspannung Vsw verbunden. Eine Source des Transistors 112 ist mit einem Masseanschluss verbunden. Ein zweiter Anschluss der Spule 113 und ein erster Anschluss des Kondensators 114 sind beide mit einem Ausgangsanschluss der Ausgangsspannung Vout verbunden. Die Widerstände 115 und 116 sind zwischen der Ausgangsklemme der Ausgangsspannung Vout und der Erdungsklemme in Reihe geschaltet, und der Verbindungsknoten davon gibt eine Rückkopplungsspannung Vfb (d.h. eine geteilte Spannung der Ausgangsspannung Vout) aus, die rückgekoppelt wird und in den Regler 130 eingegeben wird.
Der Transistor 111 fungiert als ein Oberseiten-Schaltelement (d.h. als Ausgangsschaltelement), das entsprechend einem Oberseiten-Gate-Signal GH, das von dem Treiber 120 (einem Oberseiten-Treiber 121) geliefert wird, eingeschaltet wird und ausgeschaltet wird. Genauer gesagt, ist der Transistor 111 EIN, wenn das Oberseiten-Gate-Signal GH einen hohen Pegel aufweist, während er AUS ist, wenn das Oberseiten-Gate-Signal GH einen niedrigen Pegel aufweist.
Im Gegensatz dazu fungiert der Transistor 112 als Unterseiten-Schaltelement (d.h. als Synchrongleichrichterelement), das entsprechend einem Unterseiten-Gate-Signal GL, das von dem Treiber 120 (einem Unterseiten-Treiber 122) geliefert wird, eingeschaltet wird und ausgeschaltet wird. Genauer gesagt, ist der Transistor 112 EIN, wenn das Unterseiten-Gate-Signal GL einen hohen Pegel aufweist, und ist AUS, wenn das Unterseiten-Gate-Signal GL einen niedrigen Pegel aufweist.
Es ist zu beachten, dass die Schaltausgangsstufe 110 in diesem Diagramm ein Abwärtsschalttyp ist, aber es kann ein Aufwärtsschalttyp oder ein Aufwärts/Abwärtsschalttyp sein. Weiterhin kann, ohne Beschränken auf ein Synchrongleichrichtungsverfahren, ein Diodengleichrichtungsverfahren übernommen werden. Außerdem kann als Oberseiten-Schaltelement ein P-Kanal-Typ-MOS-Feldeffekttransistor verwendet werden. Ferner ist das Schaltelement nicht auf den MOS-Feldeffekttransistor beschränkt.
Der Treiber 120 enthält den Oberseiten-Treiber 121 und den Unterseiten-Treiber 122. Der Oberseiten-Treiber 121 erzeugt das Oberseiten-Gate-Signal GH in Übereinstimmung mit einem Oberseiten-Steuersignal SH, das von dem Regler 130 geliefert wird, um den Transistor 111 anzusteuern. Der Unterseiten-Treiber 122 erzeugt das Unterseiten-Gate-Signal GL in Übereinstimmung mit einem Unterseiten-Steuersignal SL, das von dem Regler 130 geliefert wird, um den Transistor 112 anzusteuern.
Es ist zu beachten, dass die voranstehend beschriebene Gate-Treiberschaltung 10 sowohl auf den Oberseiten-Treiber 121 als auch auf den Unterseiten-Treiber 122 angewendet werden kann (Einzelheiten werden nachstehend beschrieben).
Der Regler bzw. Controller (auch als Steuerung bezeichnet) 130 empfängt einen Rückkopplungseingang der Rückkopplungsspannung Vfb und erzeugt das Oberseiten-Steuersignal SH und das Unterseiten-Steuersignal SL, so dass die Ausgangsspannung Vout gleich ihrem Sollwert wird, um den Treiber 120 zu steuern (d.h. sowohl den Oberseiten-Treiber 121 als auch den Unterseiten-Treiber 122). Es ist zu beachten, dass der Regler 130 eine digitale Rückkopplungsregelung unter Verwendung einer Mikrocontroller-Einheit (MCU) oder dergleichen durchführen kann, oder eine analoge Rückkopplungsregelung unter Verwendung eines Fehlerverstärkers, eines PWM-Komparators o.ä. durchführen kann.
45 ist ein Diagramm, das ein Aufbaubeispiel des Treibers 120 darstellt. In dem Treiber 120 dieses Diagramms wird die Gate-Treiberschaltung 10 der zehnten Ausführungsform (25) jeweils auf den Oberseiten-Treiber 121 und den Unterseiten-Treiber 122 angewendet.
Mit anderen Worten: Der Oberseiten-Treiber 121 enthält die Transistoren Q1H bis Q4H, einen Kondensator CgH und die Dioden D1H und D2H, und empfängt Eingabe des Steuersignals SH (d.h. Steuersignale S1H und S2H), um das Gate-Signal GH zu erzeugen.
Weiterhin enthält der Treiber 122 auf die gleiche Weise wie voranstehend beschrieben die Transistoren Q1L bis Q4L, einen Kondensator CgL, die Dioden D1L und D2L, und empfängt Eingabe des Steuersignals SL (d.h. Steuersignale S1L und S2L), um das Gate-Signal GL zu erzeugen.
Es ist zu beachten, dass die Transistoren Q1H bis Q4H und Q1L bis Q4L, die Kondensatoren CgH und CgL, die Dioden D1H, D2H, D1L und D2L sowie die voranstehend beschriebenen Steuersignale S1H, S2H, S1L und S2L zu den Transistoren Q1 bis Q4, dem Kondensator Cg, den Dioden D1 und D2 sowie den Steuersignalen S1 und S2 in 25 korrespondieren. Auf eine überlappende Beschreibung der Schaltungsaufbauten und ihrer Betriebsweisen wird daher verzichtet.
Weiterhin zeigt der Oberseiten-Treiber 121 deutlich die Spannungsquellen E1H und E2H sowie einen Regler REGH als Mittel zum Erzeugen der Spannungen V1 bis V4. Die Spannungsquelle E1H erzeugt die erste Spannung V1 (= VCC+α) in Bezug auf Vsw. Die Spannungsquelle E2H erzeugt die zweite Spannung V2 und die vierte Spannung V4 (beide gleich VEE) in Bezug auf Vsw. Der Regler REGH erzeugt aus der ersten Spannung V1 (= VCC+α) die dritte Spannung V3 (= VCC) in Bezug auf Vsw.
Auf die gleiche Weise zeigt der Unterseiten-Treiber 122 deutlich die Spannungsquellen E1L und E2L sowie einen Regler REGL als Mittel zum Erzeugen der Spannungen V1 bis V4. Die Spannungsquelle E1L erzeugt die erste Spannung V1 (= VCC+α) in Bezug auf GND. Die Spannungsquelle E2L erzeugt die zweite Spannung V2 und die vierte Spannung V4 (beide gleich VEE) in Bezug auf GND. Der Regler REGL erzeugt aus der ersten Spannung V1 (= VCC+α) die dritte Spannung V3 (= VCC) in Bezug auf GND.
Weiterhin sind das Oberseiten-Schaltelement 111 und das Unterseiten-Schaltelement 112 ebenfalls als Ersatzschaltkreise mit den Transistoren M1H und M1L sowie den internen Gate-Widerständen RinH bzw. RinL dargestellt, ähnlich wie in 25 voranstehend beschrieben.
Es ist zu beachten, dass dieses Diagramm auf der zehnten Ausführungsform (25) basiert, aber es kann auf jeder der elften bis sechzehnten Ausführungsformen (32, 35, 38, 39, 40 oder 41) basieren.
Zum Beispiel, ähnlich wie bei der elften Ausführungsform (32) sollten, wenn die EIN-Zeit der Transistoren Q2H und Q2L gegenüber der EIN-Zeit der Transistoren Q4H und Q4L verzögert ist, vor den Gates der Transistoren Q2H und Q2L Verzögerungsschaltungen, die nur die Anstiegszeiten der Steuersignale S2H und S2L, die von dem Regler 130 geliefert werden, verzögern, eingefügt werden.
<Variation>
Ferner wird in der voranstehend beschriebenen zehnten bis sechzehnten Ausführungsform der Aufbau mit den vier Transistoren Q1 bis Q4 durchgängig veranschaulicht. Wenn jedoch die Reduzierung der Anzahl der Elemente Vorrang haben sollte, ist es möglich, z.B. den Transistor Q4 und die Diode D2 aus der zehnten Ausführungsform zu eliminieren (25) oder den Transistor Q3 und die Diode D1 aus der vierzehnten Ausführungsform zu eliminieren (39).
Solange der Gate-Treiberbetrieb des Schaltelements 20 nicht behindert wird, ist es außerdem beliebig, ein Aufbauelement (z.B. einen Entladewidersand), das in der ersten bis neunten Ausführungsform des ersten Teils beschrieben ist, in die zehnte bis sechzehnte Ausführungsform des zweiten Teils zu integrieren.
<Andere Variation>
Ferner können zusätzlich zu den voranstehend beschriebenen Ausführungsformen verschiedene technische Merkmale, die in dieser Spezifikation offenbart sind, in dem Umfang der technischen Erfindung auf verschiedene Weise modifiziert werden, ohne von dem Grundgedanken der technischen Erfindung abzuweichen. Mit anderen Worten, die oben beschriebenen Ausführungsformen sind lediglich Beispiele in jeder Hinsicht und sollten nicht als Einschränkungen verstanden werden. Der technische Umfang der vorliegenden Erfindung wird nicht durch die voranstehende Beschreibung der Ausführungsformen, sondern durch die Ansprüche definiert und sollte so verstanden werden, dass er alle Änderungen innerhalb der Bedeutungen und des Umfangs umfasst, die den Ansprüchen entsprechen.
Gewerbliche Anwendbarkeit
Die vorliegende Erfindung kann für eine Gate-Treiberschaltung verwendet werden, die z.B. einen Transistor aus SiC ansteuert. Ferner wird die in dieser Spezifikation offenbarte Gate-Treiberschaltung als Mittel zur Ansteuerung eines Schaltelements eines Schaltnetzteils, eines Motortreibers oder dergleichen verwendet und kann in großem Umfang in verschiedenen Bereichen von Gebrauchsgeräten, Industriemaschinen und dergleichen verwendet werden.
Bezugszeichenliste

1, 101, 102, 103: Gate-Treiberschaltung
2: Transistor
3: Steuereinheit
L-: Spule
C1, C2: Kondensator
Q1a, Q1b, Q2, Q3: Transistor
D20, D30, D40, D50: Diode
E: Stromversorgung
Rg: interner Gate-Widerstand
Ciss-: Eingangskapazität
10-: Gate-Treiberschaltung (Halbleitereinrichtung)
20: Schaltelement
100: DC/DC-Wandler
110: Schaltausgangsstufe
111: N-Kanal-Typ-MOS-Feldeffekttransistor (Oberseiten-Schaltelement)
112: N-Kanal-Typ-MOS-Feldeffekttransistor (Unterseiten-Schaltelement)
113: Spule
114: Kondensator
115, 116: Widerstand
120: Treiber
121: Oberseiten-Treiber (Gate-Treiberschaltung)
122: Unterseiten-Treiber (Gate-Treiberschaltung)
130: Regler
BD-: Body-Diode
Cg, CgH, CgL, Cg2: Kondensator
Cgd: parasitäre Gate-Drain-Kapazität
Cgs: parasitäre Gate-Source-Kapazität
Diode: D1, D1H, D1L
Diode: D2, D2H, D2L
DCHG1, DCHG2: Entladeeinheit
Treibereinheit: DRV1, DRV2
E1H, E1L: Spannungsquelle
E2H, E2L: Spannungsquelle
M1, M1H, M1L: N-Kanal-Typ-MOS-Feldeffekttransistor
Q1, Q1H, Q1L: P-Kanal-Typ-MOS-Feldeffekttransistor
Q2, Q2H, Q2L: N-Kanal-Typ-MOS-Feldeffekttransistor
Q3, Q3H, Q3L: P-Kanal-Typ-MOS-Feldeffekttransistor
Q4, Q4H, Q4L: N-Kanal-Typ-MOS-Feldeffekttransistor
R1, R2: Widerstand
REGH, REGL: Regler
Rg(on): externer Gate-Widerstand
Rin, RinH, RinL: interner Gate-Widerstand
Rg, Rgs, Rg2-: Widerstand
Schalter: SW, SW1, SW2
T11, T12, T21, T22, T23: externer Anschluss
V1, V2, V3, V4: Gate-Treiber-Spannungsquelle
S1, S1H, S1H: Steuersignal
S2, S2H, S2L: Steuersignal
SH, SL: Steuersignal
GH: Oberseiten-Gate-Signal
GL: Unterseiten-Gate-Signal
Vin-: Eingangsspannung
Vout-: Ausgangsspannung
Vsw-: Schaltspannung

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2007282326 A [0005]
JP 2009200891 A [0005]
JP 4804142 [0005]
JP 2010051165 A [0005]
JP 2017183979 A [0005]

Claims

Gate-Treiberschaltung, die zum Ansteuern eines Gates eines ersten Transistors angeordnet ist, umfassend: einen ersten Schalter auf einer Hochpotential-Seite und einen zweiten Schalter auf einer Niedrigpotential-Seite, die an einem zweiten Verbindungsknoten zwischen einem Hochpotential-Ende und einem Niedrigpotential-Ende eines Reihenschaltungsaufbaus in Reihe geschaltet sind, der aus einer ersten Spannungsquelle und einer zweiten Spannungsquelle, die an einem ersten Verbindungsknoten in Reihe geschaltet sind, besteht; und einen dritten Schalter und eine Spule, die zwischen dem ersten Verbindungsknoten und dem zweiten Verbindungsknoten in Reihe geschaltet sind, wobei das Gate des ersten Transistors in der Lage ist, elektrisch mit dem zweiten Verbindungsknoten verbunden zu werden.
Gate-Treiberschaltung gemäß Anspruch 1, weiter umfassend; mindestens eine von einer ersten Stromsperreinheit, die angeordnet ist, den Strom von dem zweiten Verbindungsknoten zu der Hochpotential-Seite zu sperren, und einer zweiten Stromsperreinheit, die angeordnet ist, den Strom von der Niedrigpotential-Seite zu dem zweiten Verbindungsknoten zu sperren; und eine Rückflussverhinderungseinheit, die angeordnet ist, ein Rückfluss des Stromes, der in der Spule fließt, zu verhindern.
Gate-Treiberschaltung gemäß Anspruch 2, wobei der dritte Schalter ein bidirektionaler Schalter ist, die Rückflussverhinderungseinheit einen bidirektionalen Rückfluss verhindert, und sowohl die erste Stromsperreinheit als auch die zweite Stromsperreinheit bereitgestellt sind.
Gate-Treiberschaltung gemäß Anspruch 3, wobei der bidirektionale Schalter aus einem zweiten und einem dritten Transistor gebildet ist, die in Reihe geschaltet sind, und die Rückflussverhinderungseinheit eine Diode des zweiten Transistors ist und eine Diode des dritten Transistors ist.
Gate-Treiberschaltung gemäß Anspruch 3 oder 4, wobei der erste Schalter und der zweite Schalter ein vierter Transistor und ein fünfter Transistor sind, und die erste Stromsperreinheit und die zweite Stromsperreinheit eine Diode sind.
Gate-Treiberschaltung gemäß Anspruch 2, wobei nur die erste Stromsperreinheit von der ersten Stromsperreinheit und der zweiten Stromsperreinheit bereitgestellt ist, und die Rückflussverhinderungseinheit den Rückfluss nur in einer Richtung von dem zweiten Verbindungsknoten zu dem ersten Verbindungsknoten verhindert.
Gate-Treiberschaltung gemäß Anspruch 6, wobei der erste Schalter ein sechster Transistor ist, und der dritte Schalter ein siebter Transistor, der eine Diode enthält, ist, und die erste Stromsperreinheit eine Diode ist, und die Rückflussverhinderungseinheit eine andere Diode ist als die Diode, die in dem siebten Transistor enthalten ist.
Gate-Treiberschaltung gemäß Anspruch 2, wobei nur die zweite Stromsperreinheit von der ersten Stromsperreinheit und der zweiten Stromsperreinheit bereitgestellt ist, und die Rückflussverhinderungseinheit einen Rückfluss nur in einer Richtung von dem ersten Verbindungsknoten zu dem zweiten Verbindungsknoten verhindert.
Gate-Treiberschaltung gemäß Anspruch 8, wobei der zweite Schalter ein achter Transistor ist und der dritte Schalter ein neunter Transistor, der eine Diode enthält, ist, und die zweite Stromsperreinheit eine Diode ist, und die Rückflussverhinderungseinheit eine andere Diode ist als die Diode, die in dem neunten Transitor enthalten ist.
Gate-Treiberschaltung gemäß einem der Ansprüche 1 bis 9, die die erste Spannungsquelle und die zweite Spannungsquelle, die ein Kondensator sind, umfasst.
Gate-Treiberschaltung gemäß einem der Ansprüche 1 bis 10, wobei eine EIN-Zeit des dritten Schalters in Übereinstimmung mit einem Laststrom, der in dem ersten Transistor fließt, variabel ist.
Gate-Treiberschaltung, die angeordnet ist, um ein Gate eines ersten Transistors anzusteuern, und mit der eine erste Spannungsquelle und eine zweite Spannungsquelle, die an einem ersten Verbindungsknoten in Reihe geschaltet sind, sowie eine Spule elektrisch verbunden werden können, wobei die Gate-Treiberschaltung umfasst: einen ersten Schalter auf einer Hochpotential-Seite und einen zweiten Schalter auf einer Niedrigpotential-Seite, die an einem zweiten Verbindungsknoten zwischen einem Hochpotential-Ende und einem Niedrigpotential-Ende eines Reihenschaltungsaufbaus, der aus der ersten Spannungsquelle und der zweiten Spannungsquelle besteht, in Reihe geschaltet sind; und einen dritten Schalter, der in Reihe mit der Spule zwischen dem ersten Verbindungsknoten und dem zweiten Verbindungsknoten geschaltet ist, wobei das Gate des ersten Transistors in der Lage ist, elektrisch mit dem zweiten Verbindungsknoten verbunden zu werden.
Gate-Treiberschaltung, die zum Ansteuern eines Gates eines ersten Transistors angeordnet ist, umfassend: einen ersten Schalter auf einer Hochpotential-Seite und einen zweiten Schalter auf einer Niedrigpotential-Seite, die an einem zweiten Verbindungsknoten zwischen einem Hochpotential-Ende und einem Niedrigpotential-Ende eines Reihenschaltungsaufbaus in Reihe geschaltet sind, der aus einer ersten Spannungsquelle und einer zweiten Spannungsquelle, die an einem ersten Verbindungsknoten in Reihe geschaltet sind, besteht; und einen dritten Schalter und eine Spule, die zwischen dem ersten Verbindungsknoten und dem zweiten Verbindungsknoten in Reihe geschaltet sind, wobei die Gate-Treiberschaltung den Stromfluss in der Spule durch den dritten Schalter steuert, bevor der erste Schalter oder der zweite Schalter beginnt, den ersten Transistor zu steuern.
Gate-Treiberschaltung gemäß Anspruch 12 oder 13, die die erste Spannungsquelle und die zweite Spannungsquelle, die ein Kondensator sind, umfasst.
Leistungsumwandlungseinrichtung, umfassend: die Gate-Treiberschaltung gemäß einem der Ansprüche 1 bis 14; und einen Transistor, der ein Gate, das von der Gate-Treiberschaltung angesteuert wird, aufweist.
Gate-Treiberschaltung, umfassend: einen ersten Transistor, der einen ersten Anschluss, der mit einem Anschluss zum Anlegen einer ersten Spannung verbunden ist, und einen zweiten Anschluss, der über einen Kondensator mit einem Gate eines Schaltelements verbunden ist, aufweist; einen zweiten Transistor, der einen ersten Anschluss, der über den Kondensator mit dem Gate des Schaltelements verbunden ist, und einen zweiten Anschluss, der mit einem Anschluss zum Anlegen einer zweiten Spannung, die niedriger als die erste Spannung ist, verbunden ist, aufweist, wobei der zweite Transistor in der entgegengesetzten Phase zu dem ersten Transistor angesteuert wird; einen dritten Transistor, der einen ersten Anschluss, der mit einem Anschluss zum Anlegen einer dritten Spannung, die höher als die zweite Spannung ist, verbunden ist, und einen zweiten Anschluss, der über ein erstes Gleichrichterelement mit dem Gate des Schaltelements verbunden ist, aufweist, wobei der dritte Transistor in der gleichen Phase wie der erste Transistor angesteuert wird; und einen vierten Transistor, der einen ersten Anschluss, der über ein zweites Gleichrichterelement mit dem Gate des Schaltelements verbunden ist, und einen zweiten Anschluss, der mit einem Anschluss zum Anlegen einer vierten Spannung, die niedriger als die dritte Spannung ist, verbunden ist, aufweist, wobei der vierte Transistor in der gleichen Phase wie der zweite Transistor angesteuert wird, wobei die erste Spannung höher als die dritte Spannung ist, während die zweite Spannung gleich der vierten Spannung ist, oder die zweite Spannung niedriger als die vierte Spannung ist, während die erste Spannung gleich der dritten Spannung ist, oder die erste Spannung höher als die dritte Spannung ist, während die zweite Spannung niedriger als die vierte Spannung ist.
Gate-Treiberschaltung gemäß Anspruch 16, wobei ein EIN-Zeitpunkt des zweiten Transistors gegenüber einem EIN-Zeitpunkt des vierten Transistors verzögert ist.
Gate-Treiberschaltung gemäß Anspruch 16 oder 17, wobei ein EIN-Zeitpunkt des ersten Transistors gegenüber einem EIN-Zeitpunkt des dritten Transistors verzögert ist.
Gate-Treiberschaltung gemäß einem der Ansprüche 16 bis 18, die ferner einen Leckwiderstand, der zwischen Gate und Source des Schaltelements verbunden ist, umfasst.
Gate-Treiberschaltung gemäß einem der Ansprüche 16 bis 19, die ferner mindestens einen ersten Regler, der angeordnet ist, um die dritte Spannung aus der ersten Spannung zu erzeugen, und einen zweiten Regler, der angeordnet ist, um die vierte Spannung aus der zweiten Spannung zu erzeugen, umfasst.
Halbleitereinrichtung, wobei die Gate-Treiberschaltung gemäß einem der Ansprüche 16 bis 20 integriert ist.
Halbleitereinrichtung gemäß Anspruch 2, umfassend: einen ersten externen Anschluss, der gemeinsam mit einem zweiten Anschluss des ersten Transistors und einem ersten Anschluss des zweiten Transistors verbunden ist; und einen zweiten externen Anschluss, der gemeinsam mit einem Anschluss des ersten Gleichrichterelements und einem Anschluss des zweiten Gleichrichterelements verbunden ist.
Halbleitereinrichtung gemäß Anspruch 21, umfassend: einen ersten externen Anschluss, der gemeinsam mit einem zweiten Anschluss des ersten Transistors und einem ersten Anschluss des zweiten Transistors verbunden ist; einen zweiten externen Anschluss, der mit einem Anschluss des ersten Gleichrichterelements verbunden ist; und einen dritten externen Anschluss, der mit einem Anschluss des zweiten Gleichrichterelements verbunden ist.
Schaltmodul, umfassend: die Halbleitereinrichtung gemäß Anspruch 22; einen Kondensator, der zwischen dem ersten externen Anschluss und dem zweiten externen Anschluss der Halbleitereinrichtung verbunden ist; und ein Schaltelement, das ein Gate, das mit dem zweiten externen Anschluss der Halbleitereinrichtung verbunden ist, aufweist.
Schaltmodul, umfassend: die Halbleitereinrichtung gemäß Anspruch 23; einen Kondensator, der einen ersten Anschluss, der mit dem ersten externen Anschluss der Halbleitereinrichtung verbunden ist, aufweist; einen ersten Widerstand, der einen ersten Anschluss, der mit dem zweiten externen Anschluss der Halbleitereinrichtung verbunden ist, aufweist; einem zweiten Widerstand, der einen ersten Anschluss, der mit dem dritten externen Anschluss der Halbleitereinrichtung verbunden ist, aufweist, und ein Schaltelement, das ein Gate, das gemeinsam mit zweiten Anschlüssen des Kondensators, dem ersten Widerstand und dem zweiten Widerstand, verbunden ist, aufweist.
Schaltmodul gemäß Anspruch 24 oder 25, wobei das Schaltelement eine SiC-Einrichtung ist.
DC/DC-Wandler, umfassend: eine Schaltausgangsstufe, die ein Oberseiten-Schaltelement und ein Unterseiten-Schaltelement enthält; einen Oberseiten-Treiber, der angeordnet ist, das Oberseiten-Schaltelement anzusteuern; einen Unterseiten-Treiber, der angeordnet ist, um das Unterseiten-Schaltelement anzusteuern; und einen Regler, der angeordnet ist, sowohl den Oberseiten-Treiber als auch den Unterseiten-Treiber zu regeln, wobei die Gate-Treiberschaltung gemäß einem der Ansprüche 16 bis 20 als mindestens einer des Oberseiten-Treibers und des Unterseiten-Treibers verwendet wird.
Gate-Treiberschaltung, umfassend: einen ersten Transistor, der einen ersten Anschluss, der mit einem Anschluss zum Anlegen einer ersten Spannung verbunden ist, und einen zweiten Anschluss, der über einen Kondensator mit einem Gate eines Schaltelements verbunden ist, aufweist; einen zweiten Transistor, der einen ersten Anschluss, der über den Kondensator mit dem Gate des Schaltelements verbunden ist, und einen zweiten Anschluss, der mit einem Anschluss zum Anlegen einer zweiten Spannung, die niedriger ist als die erste Spannung, verbunden ist, aufweist, wobei der zweite Transistor in der entgegengesetzten Phase zu dem ersten Transistor angesteuert wird; und einen von einem dritten Transistor und einem vierten Transistor, wobei der dritte Transistor einen ersten Anschluss, der mit einem Anschluss zum Anlegen einer dritten Spannung verbunden ist, die niedriger als die erste Spannung und höher als die zweite Spannung ist, und einen zweiten Anschluss, der über ein erstes Gleichrichterelement mit dem Gate des Schaltelements verbunden ist, aufweist, wobei der dritte Transistor in derselben Phase wie der erste Transistor angesteuert wird, wobei der vierte Transistor einen ersten Anschluss, der über ein zweites Gleichrichterelement mit dem Gate des Schaltelements verbunden ist, und einen zweiten Anschluss, der mit einem Anschluss zum Anlegen einer vierten Spannung verbunden ist, die höher als die zweite Spannung und niedriger als die erste Spannung ist, aufweist, wobei der vierte Transistor in der gleichen Phase wie der zweite Transistor angesteuert wird.