JP6934067B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP6934067B2 JP6934067B2 JP2019558987A JP2019558987A JP6934067B2 JP 6934067 B2 JP6934067 B2 JP 6934067B2 JP 2019558987 A JP2019558987 A JP 2019558987A JP 2019558987 A JP2019558987 A JP 2019558987A JP 6934067 B2 JP6934067 B2 JP 6934067B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- voltage
- current
- gate drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
第1接続ノードを介して直列に接続される第1電圧源と第2電圧源による直列接続構成の高電位端と低電位端との間に、第2接続ノードを介して直列に接続される高電位側の第1スイッチ部および低電位側の第2スイッチ部と、
前記第1接続ノードと前記第2接続ノードとの間に直列に接続される第3スイッチ部およびインダクタと、
を備え、
前記第2接続ノードに前記第1トランジスタのゲートを電気的に接続可能である構成としている(第1の構成)。
また、上記第1の構成において、
前記第2接続ノードから前記高電位側への電流を阻止する第1電流阻止部と、前記低電位側から前記第2接続ノードへの電流を阻止する第2電流阻止部と、そのうち少なくとも一方をさらに備え、
前記インダクタを流れる電流の逆流を阻止する逆流阻止部をさらに備える構成としてもよい(第2の構成)。
また、上記第2の構成において、
前記第3スイッチ部は、双方向スイッチであり、
前記逆流阻止部は、双方向の逆流を阻止し、
前記第1電流阻止部と前記第2電流阻止部の両方を備える構成としてもよい(第3の構成)。
また、上記第3の構成において、
前記双方向スイッチは、第2トランジスタおよび第3トランジスタを直列接続して構成され、
前記逆流阻止部は、前記第2トランジスタおよび前記第3トランジスタの有するダイオードである構成としてもよい(第4の構成)。
また、上記第3または第4の構成において、
前記第1スイッチ部および前記第2スイッチ部は、第4、第5トランジスタであり、
前記第1電流阻止部および前記第2電流阻止部は、ダイオードである構成としてもよい(第5の構成)。
また、上記第2の構成において、
前記第1電流阻止部と前記第2電流阻止部とのうち前記第1電流阻止部のみを備え、
前記逆流阻止部は、前記第2接続ノード側から前記第1接続ノード側への方向のみの逆流を阻止する構成としてもよい(第6の構成)。
また、上記第6の構成において、
前記第1スイッチ部は、第6トランジスタであり、前記第3スイッチ部は、ダイオードを有する第7トランジスタであり、
前記第1電流阻止部は、ダイオードであり、前記逆流阻止部は、前記第7トランジスタの有する前記ダイオードとは別のダイオードである構成としてもよい(第7の構成)。
また、上記第2の構成において、
前記第1電流阻止部と前記第2電流阻止部とのうち前記第2電流阻止部のみを備え、
前記逆流阻止部は、前記第1接続ノード側から前記第2接続ノード側への方向のみの逆流を阻止する構成としてもよい(第8の構成)。
また、上記第8の構成において、
前記第2スイッチ部は、第8トランジスタであり、前記第3スイッチ部は、ダイオードを有する第9トランジスタであり、
前記第2電流阻止部は、ダイオードであり、前記逆流阻止部は、前記第9トランジスタの有する前記ダイオードとは別のダイオードである構成としてもよい(第9の構成)。
また、上記第1から第9のいずれかの構成において、
コンデンサである前記第1電圧源および前記第2電圧源を備える構成としてもよい(第10の構成)。
また、上記第1から第10のいずれかの構成において、
前記第3スイッチ部のオン時間は、前記第1トランジスタに流れる負荷電流に応じて可変である構成としてもよい(第11の構成)。
また、本発明の別態様に係るゲート駆動回路は、
第1トランジスタのゲートを駆動するゲート駆動回路であって、
第1接続ノードを介して直列に接続される第1電圧源と第2電圧源、およびインダクタを電気的に接続可能であり、
前記第1電圧源と前記第2電圧源による直列接続構成の高電位端と低電位端との間に、第2接続ノードを介して直列に接続される高電位側の第1スイッチ部および低電位側の第2スイッチ部と、
前記第1接続ノードと前記第2接続ノードとの間において前記インダクタと直列に接続される第3スイッチ部と、
を備え、
前記第2接続ノードに前記第1トランジスタのゲートを電気的に接続可能である構成としている(第12の構成)。
また、本発明のさらに別態様に係るゲート駆動回路は、
第1トランジスタのゲートを駆動するゲート駆動回路であって、
第1接続ノードを介して直列に接続される第1電圧源と第2電圧源による直列接続構成の高電位端と低電位端との間に、第2接続ノードを介して直列に接続される高電位側の第1スイッチ部および低電位側の第2スイッチ部と、
前記第1接続ノードと前記第2接続ノードとの間に直列に接続される第3スイッチ部およびインダクタと、
を備え、
前記第1スイッチ部または前記第2スイッチ部による前記第1トランジスタの制御開始前に前記第3スイッチ部を介して前記インダクタに電流を流すように制御する構成としている(第13の構成)。
また、上記第12または第13の構成において、
コンデンサである前記第1電圧源および前記第2電圧源を備える構成としてもよい(第14の構成)。
また、本発明の別態様は、上記第1から第14のいずれかの構成のゲート駆動回路と、前記ゲート駆動回路によりゲートを駆動されるトランジスタと、を備える電力変換装置としている(第15の構成)。
第1端が前記コンデンサを介して前記スイッチ素子のゲートに接続され、第2端が前記第1電圧よりも低い第2電圧の印加端に接続され、前記第1トランジスタと逆相駆動される第2トランジスタと、
第1端が前記第2電圧よりも高い第3電圧の印加端に接続され、第2端が第1整流素子を介して前記スイッチ素子のゲートに接続され、前記第1トランジスタと同相駆動される第3トランジスタと、
第1端が第2整流素子を介して前記スイッチ素子のゲートに接続され、第2端が前記第3電圧よりも低い第4電圧の印加端に接続され、前記第2トランジスタと同相駆動される第4トランジスタと、
を有し、
前記第1電圧が前記第3電圧よりも高くかつ前記第2電圧が前記第4電圧と等しい、又は、前記第2電圧が前記第4電圧よりも低くかつ前記第1電圧が前記第3電圧と等しい、若しくは、前記第1電圧が前記第3電圧よりも高くかつ前記第2電圧が前記第4電圧よりも低い構成としている。
図1は、本発明の一実施形態に係るゲート駆動回路の構成を示す回路図である。図1に示すゲート駆動回路1は、トランジスタ2を駆動する。ゲート駆動回路1と、トランジスタ2とから各種の電力変換装置(コンバータ、インバータ等)を構成することができる。トランジスタ2は、一例として、SiCを半導体材料として用いたnチャネル型MOSFETとしており、図1および後述する図2、図4A〜4D、図5A〜5D、図6、図7では、トランジスタ2の主な等価回路を示している。ここで、図9に、トランジスタ2のモデル図を示す。図9に示すように、トランジスタ2は、内部ゲート抵抗Rg、寄生容量であるゲート・ソース間容量Cgs、および寄生容量であるゲート・ドレイン間容量Cgdを含む。内部ゲート抵抗Rgは、ゲート・ソース間容量Cgsとゲート・ドレイン間容量Cgdとが接続される接続ノードとゲート端GTとの間に接続される。図1等に示したトランジスタ2では、内部ゲート抵抗Rgとともに、ゲート・ソース間容量Cgsとゲート・ドレイン間容量Cgdとの合成容量である入力容量Cissを示している。入力容量Cissは、入力側から見たトランジスタ2全体の容量である。
次に、上述した構成である本実施形態に係るゲート駆動回路1の動作について説明する。ここでは、図3のタイミングチャートを用いて説明する。図3は、トランジスタ2のターンオン時およびターンオフ時の動作に関するタイミングチャートである。図3において、上段から順に、ゲート駆動信号Q1a_g、ゲート駆動信号Q1b_g、ゲート駆動信号Q2_g、ゲート駆動信号Q3_g、インダクタ電流IL、ゲート電流Ig、出力電圧Vout、およびゲート電圧Vgを示す。
まず、トランジスタ2のターンオン時の動作について、図3および図4A〜図4Dを用いて説明する。ゲート駆動信号Q1a_gがLowでトランジスタQ1aがオフ、ゲート駆動信号Q2_gがHighでトランジスタQ2がオフ、ゲート駆動信号Q3_gがHighでトランジスタQ3がオンの状態で、タイミングt1において、ゲート駆動信号Q1b_gがLowからHighへ切替えられ、トランジスタQ1bがオンとされる。
次に、トランジスタ2のターンオフ時の動作について、図3および図5A〜図5Dを用いて説明する。ゲート駆動信号Q1b_gがLowでトランジスタQ1bがオフ、ゲート駆動信号Q2_gがLowでトランジスタQ2がオン、ゲート駆動信号Q3_gがLowでトランジスタQ3がオフの状態で、タイミングt4において、ゲート駆動信号Q1a_gがLowからHighへ切替えられ、トランジスタQ1aがオンとされる。
ここで、図2は、本発明との比較に用いる従来のゲート駆動回路の構成を示す回路図である。図2に示す従来のゲート駆動回路1’の構成は、図1に示した本実施形態に係るゲート駆動回路1の構成から、コンデンサC1,C2、トランジスタQ1a,Q1b、ダイオードD20,D30、およびインダクタLを除いた構成となる。
図6は、変形例に係るゲート駆動回路101の構成を示す回路図である。ゲート駆動回路101は、先述した図1の構成との相違点として、トランジスタQ1aの代わりにダイオードD40とし、ダイオードD30を設けない。
図8は、図9に示すトランジスタ2のターンオン時の各種波形を示すタイミングチャートである。図8は、ゲート電圧Vg、ドレイン電圧Vd、およびドレイン電流Idの時間的推移を示す。
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変形が可能である。
以下では、本発明の説明に先立って、これと対比すべきゲート駆動回路の一参考例を紹介する。図11は、ゲート駆動回路の一参考例を示す等価回路図である。本参考例のゲート駆動回路10は、ディスクリートのスイッチ素子20を駆動するためのアナログ回路であり、駆動部DRV1と、外付けゲート抵抗Rg(on)と、放電抵抗Rgsとを有する。
図14は、ゲート駆動回路10の第1実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、先出の参考例(図11)と同様、電圧駆動型のスイッチ素子20(例えばSiC−MOSFET)を駆動するためのアナログ回路であり、先に説明した駆動部DRV1のほか、スイッチ素子20のゲート端子に対して直列に接続されたコンデンサCgとゲート駆動電圧源V1を有する。
図17は、ゲート駆動回路の第2実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第1実施形態(図14)をベースとしつつ、放電部DCHG1をさらに有する。放電部DCHG1は、コンデンサCgに並列接続されており、スイッチ素子20のターンオフ時に、コンデンサCgの電荷を放電する。このような構成とすることにより、スイッチ素子20をターンオフする際、スイッチ素子20のゲート端子に負電圧が掛からないようにしたり、スイッチ素子20のゲート端子に印加される電圧を必要に応じて調整したりすることが可能となる。
図18は、ゲート駆動回路の第3実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第2実施形態(図17)をベースとしつつ、放電部DCHG1として抵抗Rgを含むとともに、スイッチ素子20のゲート・ソース間に接続された抵抗Rgsをさらに有する。
図19は、ゲート駆動回路の第4実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第2実施形態(図17)をベースとしつつ、放電部DCHG1としてスイッチSWを含む。このような構成によれば、スイッチ素子20のターンオフ時以外には、スイッチSWをオフ状態としておくことにより、コンデンサCgに蓄えられた電荷を放電せずに維持する一方、スイッチ素子20のターンオフ時には、スイッチSWをオン状態に切り替えることにより、コンデンサCgに蓄えられた電荷を速やかに放電することが可能となる。
図20は、ゲート駆動回路の第5実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第2実施形態(図17)をベースとしつつ、駆動部DRV2をさらに有する。また、これらの回路素子追加に伴い、駆動部DRV1の動作についても一部変更が加えられている。
図21は、ゲート駆動回路の第6実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第5実施形態(図20)をベースとしつつ、放電部DCHG2をさらに有する。放電部DCHG2は、駆動部DRV2の出力端子とスイッチ素子20のゲート端子との間に接続されている。
図22は、ゲート駆動回路の第7実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第6実施形態(図21)をベースとしつつ、放電部DCHG2としてコンデンサCg2を含む。このように、放電部DCHG2がコンデンサCg2であれば、スイッチ素子20のターンオフ動作についても高速化することが可能となる。
図23は、ゲート駆動回路の第8実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第6実施形態(図21)をベースとしつつ、放電部DCHG2として抵抗Rg2を含む。このように、スイッチ素子20のターンオフ動作を高速化する必要がない場合には、放電部DCHG2として抵抗Rg2を用いることも可能である。
図24は、ゲート駆動回路の第9実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第6実施形態(図21)をベースとしつつ、駆動部DRV1及びDRV2として、スイッチSW1及びSW2を含む。
これまでに説明してきたように、第1〜第9実施形態のゲート駆動装置10であれば、簡易にスイッチ素子20の高速スイッチングを実現することが可能となる。ただし、容量比Cg:Cissがばらつくと、スイッチ素子20のゲート電圧(=トランジスタM1に付随するゲート・ソース間寄生容量Cgsの両端間電圧Vgs(real))がばらつくので、スイッチング損失の増大やゲート電圧の定格超えを生じるおそれがある。
図25は、ゲート駆動回路の第10実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、Pチャネル型MOS電界効果トランジスタQ1と、Nチャネル型MOS電界効果トランジスタQ2と、Pチャネル型MOS電界効果トランジスタQ3と、Nチャネル型MOS電界効果トランジスタQ4と、コンデンサCgと、ダイオードD1と、ダイオードD2と、を含む。なお、本図では、トランジスタQ1〜Q4として、いずれもMOS電界効果トランジスタを用いたが、これに限定されるものではない。
なお、SiCデバイス(SiC−MOSFETなど)は、オン閾値電圧Vthが低く、トランスコンダクタンスgmが小さい。そのため、ゲート・ソース間電圧Vgs(real)の立ち上がりが遅いと、ドレイン・ソース間電圧Vdsが下がりにくいため、スイッチング損失が大きくなる。定常時においても容量比Cg:CissのばらつきによりVgs(real)が小さくなるとオン抵抗増大により導通損失が増大する。また、SiCデバイスは、その内部ゲート抵抗Rinが高いので、ゲート電流Igが小さく制限される。これを鑑みると、ゲート電流Igを過渡的に増強して高速スイッチングを実現することのできる第10実施形態(図25)のゲート駆動回路10は、SiCデバイスの駆動手段として好適であると言える。
図32は、ゲート駆動回路の第11実施形態を示す等価回路図である。本実施形態のゲート駆動回路10では、第10実施形態(図25)をベースとしつつ、スイッチ素子20のターンオフ時において、トランジスタQ2のオンタイミングがトランジスタQ4のオンタイミングに対して遅延されている(例えば30ns)。なお、本実施形態を実現するための手段としては、例えば、制御信号S2の立上りタイミングだけを遅らせてトランジスタQ2のゲートに出力する遅延回路(不図示)を設ければよい。
図35は、ゲート駆動回路の第12実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第10実施形態(図25)をベースとしつつ、スイッチ素子20のターンオン時において、トランジスタQ1のオンタイミングがトランジスタQ3のオンタイミングに対して遅延されている(例えば30ns)。なお、本実施形態を実現するための手段としては、例えば、制御信号S1の立下りタイミングだけを遅らせてトランジスタQ1のゲートに出力する遅延回路(不図示)を設ければよい。
図38は、ゲート駆動回路の第13実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第10実施形態(図25)をベースとしつつ、スイッチ素子20のターンオフ時において、トランジスタQ2のオンタイミングがトランジスタQ4のオンタイミングに対して遅延されており、かつ、スイッチ素子20のターンオン時において、トランジスタQ1のオンタイミングがトランジスタQ3のオンタイミングに対して遅延されている。すなわち、本実施形態は、先の第11実施形態(図32)と第12実施形態(図35)の組み合わせに相当する。このような構成であれば、ターンオン時とターンオフ時双方のスイッチング損失をより効果的に抑制することが可能となる。
図39は、ゲート駆動回路の第14実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第10実施形態(図25)をベースとしつつ、各電圧V1〜V4の設定値が変更されている。
図40は、ゲート駆動回路の第15実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第10実施形態(図25)をベースとしつつ、各電圧V1〜V4の設定値が変更されている。具体的に述べると、本実施形態では、第1電圧V1(=VCC+α)が第3電圧V3(=VCC)よりも高く、かつ、第2電圧V2(=VEE−β)が第4電圧V4(=VEE)よりも低いように、各電圧V1〜V4が設定されている。すなわち、本実施形態は、先出の第10実施形態(図25)と第14実施形態(図39)との組み合わせに相当する。
図41は、ゲート駆動回路の第16実施形態を示す等価回路図である。本実施形態のゲート駆動回路10は、第10実施形態(図25)をベースとしつつ、スイッチ素子20のゲート・ソース間に接続された抵抗Rgsをさらに有する。このような構成とすることにより、スイッチ素子20のゲートをプルダウンすることができるので、スイッチ素子20を確実にオフさせることが可能となる。
次に、これまでに説明してきたゲート駆動回路10とスイッチ素子20を用いたスイッチモジュールについて考察する。
次に、これまでに説明してきたゲート駆動回路10とスイッチ素子20を用いたDC/DCコンバータについて考察する。
また、上記の第10〜第16実施形態では、終始一貫して4つのトランジスタQ1〜Q4を有する構成を例に挙げたが、素子数の削減を優先するのであれば、例えば、第10実施形態(図25)からトランジスタQ4とダイオードD2を割愛したり、第14実施形態(図39)からトランジスタQ3とダイオードD1を割愛したりすることも可能である。
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
2 トランジスタ
3 制御部
L インダクタ
C1,C2 コンデンサ
Q1a,Q1b,Q2,Q3 トランジスタ
D20,D30,D40,D50 ダイオード
E 電源
Rg 内部ゲート抵抗
Ciss 入力容量
10 ゲート駆動回路(半導体装置)
20 スイッチ素子
100 DC/DCコンバータ
110 スイッチ出力段
111 Nチャネル型MOS電界効果トランジスタ(上側スイッチ素子)
112 Nチャネル型MOS電界効果トランジスタ(下側スイッチ素子)
113 インダクタ
114 コンデンサ
115、116 抵抗
120 ドライバ
121 上側ドライバ(ゲート駆動回路)
122 下側ドライバ(ゲート駆動回路)
130 コントローラ
BD ボディダイオード
Cg、CgH、CgL、Cg2 コンデンサ
Cgd ゲート・ドレイン間寄生容量
Cgs ゲート・ソース間寄生容量
D1、D1H、D1L ダイオード
D2、D2H、D2L ダイオード
DCHG1、DCHG2 放電部
DRV1、DRV2 駆動部
E1H、E1L 電圧源
E2H、E2L 電圧源
M1、M1H、M1L Nチャネル型MOS電界効果トランジスタ
Q1、Q1H、Q1L Pチャネル型MOS電界効果トランジスタ
Q2、Q2H、Q2L Nチャネル型MOS電界効果トランジスタ
Q3、Q3H、Q3L Pチャネル型MOS電界効果トランジスタ
Q4、Q4H、Q4L Nチャネル型MOS電界効果トランジスタ
R1、R2 抵抗
REGH、REGL レギュレータ
Rg(on) 外付けゲート抵抗
Rin、RinH、RinL 内部ゲート抵抗
Rg、Rgs、Rg2 抵抗
SW、SW1、SW2 スイッチ
T11、T12、T21、T22、T23 外部端子
V1、V2、V3、V4 ゲート駆動電圧源
S1、S1H、S1H 制御信号
S2、S2H、S2L 制御信号
SH、SL 制御信号
GH 上側ゲート信号
GL 下側ゲート信号
Vin 入力電圧
Vout 出力電圧
Vsw スイッチ電圧
Claims (11)
- 第1トランジスタのゲートを駆動するゲート駆動回路であって、
第1接続ノードを介して直列に接続される第1電圧源と第2電圧源による直列接続構成
の高電位端と低電位端との間に、第2接続ノードを介して直列に接続される高電位側の第
1スイッチ部および低電位側の第2スイッチ部と、
前記第1接続ノードと前記第2接続ノードとの間に直列に接続される第3スイッチ部お
よびインダクタと、
を備え、
前記第2接続ノードに前記第1トランジスタのゲートを電気的に接続可能であり、
前記第2接続ノードから前記高電位側への電流を阻止する第1電流阻止部と、前記低電
位側から前記第2接続ノードへの電流を阻止する第2電流阻止部と、のうち少なくとも
一方をさらに備え、
前記インダクタを流れる電流の逆流を阻止する逆流阻止部をさらに備え、
制御部をさらに備え、
前記第1電流阻止部を備える場合、前記第1トランジスタをターンオンさせるとき、前記制御部は、前記第1スイッチ部をオフ状態、前記第2スイッチ部をオン状態、前記第3スイッチ部をオン状態とした第1状態の次に、前記第1スイッチ部をオン状態、前記第2スイッチ部をオフ状態とした第2状態に切り替える制御を行い、前記第1電流阻止部は、前記第2状態のときの前記第2接続ノードから前記高電位側への電流を阻止し、前記逆流阻止部は、前記第2状態のときに前記第1トランジスタの入力容量を放電させる前記逆流を阻止し、
前記第2電流阻止部を備える場合、前記第1トランジスタをターンオフさせるとき、前記制御部は、前記第1スイッチ部をオン状態、前記第2スイッチ部をオフ状態、前記第3スイッチ部をオン状態とした第3状態の次に、前記第1スイッチ部をオフ状態、前記第2スイッチ部をオン状態とした第4状態に切り替える制御を行い、前記第2電流阻止部は、前記第4状態のときの前記低電位側から前記第2接続ノードへの電流を阻止し、前記逆流阻止部は、前記第4状態のときに前記第1トランジスタの入力容量を充電させる前記逆流を阻止する、ゲート駆動回路。 - 前記第3スイッチ部は、双方向スイッチであり、
前記逆流阻止部は、双方向の逆流を阻止し、
前記第1電流阻止部と前記第2電流阻止部の両方を備える、請求項1に記載のゲート駆
動回路。 - 前記双方向スイッチは、第2トランジスタおよび第3トランジスタを直列接続して構成
され、
前記逆流阻止部は、前記第2トランジスタおよび前記第3トランジスタの有するダイオ
ードである、請求項2に記載のゲート駆動回路。 - 前記第1スイッチ部および前記第2スイッチ部は、第4、第5トランジスタであり、
前記第1電流阻止部および前記第2電流阻止部は、ダイオードである、請求項2または
請求項3に記載のゲート駆動回路。 - 前記第1電流阻止部と前記第2電流阻止部とのうち前記第1電流阻止部のみを備え、
前記逆流阻止部は、前記第2接続ノード側から前記第1接続ノード側への方向のみの逆
流を阻止する、請求項1に記載のゲート駆動回路。 - 前記第1スイッチ部は、第6トランジスタであり、前記第3スイッチ部は、ダイオード
を有する第7トランジスタであり、
前記第1電流阻止部は、ダイオードであり、前記逆流阻止部は、前記第7トランジスタ
の有する前記ダイオードとは別のダイオードである、ことを特徴とする請求項5に記載の
ゲート駆動回路。 - 前記第1電流阻止部と前記第2電流阻止部とのうち前記第2電流阻止部のみを備え、
前記逆流阻止部は、前記第1接続ノード側から前記第2接続ノード側への方向のみの逆
流を阻止する、請求項1に記載のゲート駆動回路。 - 前記第2スイッチ部は、第8トランジスタであり、前記第3スイッチ部は、ダイオード
を有する第9トランジスタであり、
前記第2電流阻止部は、ダイオードであり、前記逆流阻止部は、前記第9トランジスタ
の有する前記ダイオードとは別のダイオードである、ことを特徴とする請求項7に記載のゲート駆動回路。 - コンデンサである前記第1電圧源および前記第2電圧源を備える、請求項1から請求項
8のいずれか1項に記載のゲート駆動回路。 - 前記第3スイッチ部のオン時間は、前記第1トランジスタに流れる負荷電流に応じて可
変である、請求項1から請求項9のいずれか1項に記載のゲート駆動回路。 - 請求項1から請求項10のいずれか1項に記載のゲート駆動回路と、前記ゲート駆動回
路によりゲートを駆動されるトランジスタと、を備える電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020094613A JP6934087B2 (ja) | 2017-12-12 | 2020-05-29 | ゲート駆動回路 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017237685 | 2017-12-12 | ||
JP2017237685 | 2017-12-12 | ||
JP2018078349 | 2018-04-16 | ||
JP2018078349 | 2018-04-16 | ||
PCT/JP2018/042479 WO2019116825A1 (ja) | 2017-12-12 | 2018-11-16 | ゲート駆動回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020094613A Division JP6934087B2 (ja) | 2017-12-12 | 2020-05-29 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019116825A1 JPWO2019116825A1 (ja) | 2020-12-17 |
JP6934067B2 true JP6934067B2 (ja) | 2021-09-08 |
Family
ID=66820359
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019558987A Active JP6934067B2 (ja) | 2017-12-12 | 2018-11-16 | ゲート駆動回路 |
JP2020094613A Active JP6934087B2 (ja) | 2017-12-12 | 2020-05-29 | ゲート駆動回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020094613A Active JP6934087B2 (ja) | 2017-12-12 | 2020-05-29 | ゲート駆動回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11482918B2 (ja) |
JP (2) | JP6934067B2 (ja) |
CN (2) | CN111492582B (ja) |
DE (1) | DE112018005857T5 (ja) |
WO (1) | WO2019116825A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020116338A1 (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | 電力変換装置及びその制御装置 |
CN210608913U (zh) * | 2019-08-21 | 2020-05-22 | 阳光电源(上海)有限公司 | 过电压吸收电路及单相Heric逆变拓扑 |
CN112583267B (zh) * | 2020-12-15 | 2022-06-07 | 山特电子(深圳)有限公司 | 双向dc-dc变换器及包括其的不间断电源 |
CN115133752A (zh) * | 2021-03-25 | 2022-09-30 | 台达电子企业管理(上海)有限公司 | 驱动装置及其控制方法 |
JP7470084B2 (ja) | 2021-09-10 | 2024-04-17 | 株式会社東芝 | 電子回路、電子システム及び駆動方法 |
CN113965055B (zh) * | 2021-11-29 | 2024-02-23 | 西安科技大学 | 一种具有串扰抑制的谐振门极驱动电路及其驱动方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS484142B1 (ja) | 1968-12-20 | 1973-02-06 | ||
US5402052A (en) | 1989-05-25 | 1995-03-28 | International Business Machines Corporation | Inductive current switching system with resonance |
JP2601968B2 (ja) | 1991-04-19 | 1997-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 電流スイッチングシステム |
JP3369535B2 (ja) * | 1999-11-09 | 2003-01-20 | 松下電器産業株式会社 | プラズマディスプレイ装置 |
JP4321330B2 (ja) | 2003-07-02 | 2009-08-26 | 株式会社デンソー | ゲート駆動回路 |
WO2005025065A1 (en) * | 2003-09-08 | 2005-03-17 | Philips Intellectual Property & Standards Gmbh | High frequency control of a semiconductor switch |
US7928953B2 (en) | 2005-03-29 | 2011-04-19 | Panasonic Corporation | Display driver circuit |
JP4804142B2 (ja) | 2005-12-21 | 2011-11-02 | 東洋電機製造株式会社 | 高速ゲート駆動回路 |
JP2007282326A (ja) | 2006-04-04 | 2007-10-25 | Fuji Electric Systems Co Ltd | ゲート駆動方式 |
JP2008042633A (ja) | 2006-08-08 | 2008-02-21 | Toyota Motor Corp | 電圧制御型スイッチング素子の共振ゲート駆動回路 |
JP4901445B2 (ja) * | 2006-12-06 | 2012-03-21 | ローム株式会社 | 駆動回路及びこれを用いた半導体装置 |
JP4682173B2 (ja) * | 2007-07-12 | 2011-05-11 | 株式会社日立製作所 | 電圧駆動型半導体素子のドライブ回路及びインバータ装置 |
JP2009177465A (ja) * | 2008-01-24 | 2009-08-06 | Toyota Central R&D Labs Inc | ゲート電圧の制御回路 |
JP2009200891A (ja) | 2008-02-22 | 2009-09-03 | Fuji Electric Holdings Co Ltd | ゲート駆動回路 |
JP2010051165A (ja) | 2008-07-24 | 2010-03-04 | Panasonic Corp | 半導体装置のゲート駆動回路及びそれを用いた電力変換装置 |
JP5938852B2 (ja) * | 2011-05-25 | 2016-06-22 | 富士電機株式会社 | 電圧制御型スイッチング素子のゲート駆動回路 |
JP5727300B2 (ja) * | 2011-05-31 | 2015-06-03 | トランスフォーム・ジャパン株式会社 | 電圧レギュレータ |
JP5794855B2 (ja) * | 2011-08-05 | 2015-10-14 | トランスフォーム・ジャパン株式会社 | 電源装置の駆動回路及び電源装置 |
JP6056128B2 (ja) | 2011-11-04 | 2017-01-11 | 株式会社豊田中央研究所 | 駆動回路 |
JP5545308B2 (ja) | 2012-02-28 | 2014-07-09 | 株式会社豊田中央研究所 | 駆動回路 |
JP5811961B2 (ja) | 2012-07-24 | 2015-11-11 | 株式会社デンソー | 半導体素子駆動回路 |
JP5827609B2 (ja) | 2012-09-27 | 2015-12-02 | 株式会社豊田中央研究所 | 駆動回路 |
JP5733330B2 (ja) | 2013-03-22 | 2015-06-10 | 株式会社デンソー | 駆動回路 |
JP6392347B2 (ja) * | 2014-06-30 | 2018-09-19 | シャープ株式会社 | スイッチング回路およびこれを備えた電源回路 |
IL237775B (en) * | 2015-03-16 | 2019-03-31 | Redler Tech Ltd | Automatic, highly reliable, fully redundant electornic circuit breaker that includes means for preventing short-circuit overcurrent |
DE102015209330A1 (de) * | 2015-05-21 | 2016-11-24 | Dialog Semiconductor (Uk) Limited | Hocheffiziente schaltende Ladevorrichtung mit verringerter Eingangsspannungswelligkeit |
JP6842837B2 (ja) | 2016-03-30 | 2021-03-17 | ローム株式会社 | ゲート駆動回路 |
US11011970B2 (en) | 2017-12-12 | 2021-05-18 | Rohm Co., Ltd. | Gate drive circuit |
JP7224918B2 (ja) * | 2019-01-04 | 2023-02-20 | 株式会社東芝 | 半導体装置及び半導体パッケージ |
-
2018
- 2018-11-16 US US16/771,995 patent/US11482918B2/en active Active
- 2018-11-16 CN CN201880080216.XA patent/CN111492582B/zh active Active
- 2018-11-16 DE DE112018005857.3T patent/DE112018005857T5/de active Pending
- 2018-11-16 JP JP2019558987A patent/JP6934067B2/ja active Active
- 2018-11-16 CN CN202010804464.3A patent/CN111934664B/zh active Active
- 2018-11-16 WO PCT/JP2018/042479 patent/WO2019116825A1/ja active Application Filing
-
2020
- 2020-05-29 JP JP2020094613A patent/JP6934087B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
DE112018005857T5 (de) | 2020-08-13 |
US20210083563A1 (en) | 2021-03-18 |
CN111492582B (zh) | 2024-03-08 |
JP2020162413A (ja) | 2020-10-01 |
CN111492582A (zh) | 2020-08-04 |
JP6934087B2 (ja) | 2021-09-08 |
US11482918B2 (en) | 2022-10-25 |
CN111934664A (zh) | 2020-11-13 |
JPWO2019116825A1 (ja) | 2020-12-17 |
WO2019116825A1 (ja) | 2019-06-20 |
CN111934664B (zh) | 2023-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6934087B2 (ja) | ゲート駆動回路 | |
US10554202B2 (en) | Gate driver | |
US11011970B2 (en) | Gate drive circuit | |
US7602229B2 (en) | High frequency control of a semiconductor switch | |
JP6842837B2 (ja) | ゲート駆動回路 | |
US8773172B2 (en) | Driver circuit with tight control of gate voltage | |
US10903829B2 (en) | Switched capacitor driving circuits for power semiconductors | |
CN112019001B (zh) | 高侧晶体管的驱动电路、开关电路、控制器 | |
US9559668B2 (en) | Drive circuit and semiconductor apparatus | |
JP6303060B1 (ja) | ゲート駆動回路 | |
US10931278B2 (en) | Driving circuit of switching transistor | |
JP2013026963A (ja) | トランジスタ駆動回路 | |
US7633276B2 (en) | Switching control in DC-DC-converters | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP6886343B2 (ja) | Dc/dcコンバータ | |
JP5644686B2 (ja) | スイッチング素子の駆動回路 | |
JP7132063B2 (ja) | 出力トランジスタの駆動回路、半導体装置、自動車 | |
WO2023032413A1 (ja) | 半導体装置 | |
JP2001298943A (ja) | スイッチング電源回路 | |
Shi et al. | A Cost-efficient Hybrid Gate Driver For SiC MOSFETs and IGBTs | |
JP2022128028A (ja) | 駆動回路 | |
US9130451B2 (en) | Circuitry, multi-branch charge pump, method for controlling a charge pump and system | |
CN117917010A (zh) | 半导体装置 | |
JP3633540B2 (ja) | 降圧コンバータおよび降圧コンバータのfet駆動方法 | |
JP4093133B2 (ja) | トランジスタの駆動回路及び駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6934067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |