JP5644686B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、駆動対象スイッチング素子の電流経路の一対の端部のいずれか一方に一対の電極のうちのいずれか一方が接続される直流電圧源を前記駆動対象スイッチング素子のオン状態用の電荷の供給手段として利用するスイッチング素子の駆動回路に関する。

近年、電子機器の小型化が求められるようになってきていることに起因して、電子機器に内蔵される電源にも小型化が求められるようになってきている。電子機器に内蔵される電源には、電力変換効率の良いスイッチング電源が広く用いられている。スイッチング電源は、リアクトルやコンデンサなど受動部品に蓄積されたエネルギをスイッチングにより充放電させてエネルギを変換する装置である。スイッチング電源は一般に、エネルギを蓄積する受動部品が体格の大半を占める傾向にある。したがって、受動部品の体格低減はスイッチング電源の小型化にとって必要不可欠な要望である。

受動部品の小型化にとって、もっとも有効な手法の一つとして、スイッチング周波数を上昇させる手法が知られている。しかしながら、スイッチング周波数を向上することにより、単位時間当たりのスイッチング損失が増加しやすくなる。スイッチング損失が増加すると、スイッチング素子の発熱量が大きくなるため、放熱手段を大型化することとなりやすい。

スイッチング損失を増加させないようにスイッチング周波数を上昇させる一手法として、高速でゲートを開閉するものがある。ただし、高速のスイッチングを実現するためには、高速スイッチングで増加する放射ノイズや伝導ノイズによる誤動作を回避しつつゲートを駆動することが要求される。したがって、スイッチング状態を切り替えるに際してゲートに印加する電圧を、オン状態に切り替わる電圧（スレッショルド電圧）から十分に離間させることが望ましい。すなわち、たとえば駆動対象スイッチング素子をＩＧＢＴ等とする場合、ゲートに電圧を印加する手段の電圧は、オフ状態からオン状態への切り替え（ターンオン）に際しては、スレッショルド電圧より十分に高い電圧とし、オン状態からオフ状態への切り替え（ターンオフ）に際しては、十分に低い電圧とすることが望ましい。

ただしこの場合、ターンオン時の電圧は、一般の論理回路の電源電圧より高く、ターンオフ時の電圧（負電圧）は、論理回路のグランド電位よりも低いため、駆動回路用の電源として、ターンオン用およびターンオフ用の電源の双方を、スイッチング素子の駆動のためだけに特に設けることとなる。しかし、これは、当初の目的であるスイッチング電源の小型化を妨げる要因となる。

そこで従来、たとえば下記特許文献１に見られるように、駆動用の高電圧を、一般の論理回路の電源からチャージポンプによって昇圧することで生成し、また、もう１つのチャージポンプで論理回路の電源から負電圧を生成するものも提案されている。この方式では、トランジスタと二つのコンデンサで、ターンオン用の電圧とターンオフ用の電圧とを生成することができる。これらトランジスタは、駆動回路を構成する論理回路上に含めて集積させることができ体格増加にあまり寄与しないと考えられるので、この技術の適用による駆動回路の大型化は、もっぱら２つのコンデンサによるものとなるという利点がある。

特許第２８８８５１３号公報

ところで、駆動対象となるスイッチング素子がパワーデバイスである場合、そのゲートの充放電電荷量は、比較的大きなものとなる。このため、上記コンデンサの静電容量も大きくなり、これを駆動回路を構成する論理回路に集積することができなくなる。そして、コンデンサを論路回路が形成される基板に対して外付けする場合には、以下の問題が生じる。

まず第１に、コンデンサを外付けする場合、論理回路とコンデンサとは、論理回路を構成する集積回路のピンを介して接続されることとなる。このため、コンデンサ接続用のピンを増設することで論理回路のパッケージが大きくなり、結果として駆動回路の基板が大型化するという問題がある。

第２に、高速スイッチングを行うためには、駆動対象とするスイッチング素子のゲートと駆動電源との間の電気経路を、電磁ノイズや配線に寄生するインダクタンスの影響を受けにくいようにできるだけ小さくする必要が生じる。このため、上記一対のコンデンサのそれぞれと、スイッチング素子のゲートとの間の配線を短くして上記電気経路によって構成されるループ経路の面積を小さくする必要が生じるが、コンデンサの数が多いと配線経路の取り回しが難しくなるためこれは困難である。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、駆動対象スイッチング素子の電流経路の一対の端部のいずれか一方に一対の電極のうちのいずれか一方が接続される直流電圧源を前記駆動対象スイッチング素子のオン状態用の電荷の供給手段として利用する新たなスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

請求項１記載の発明は、駆動対象スイッチング素子の電流経路の一対の端部のいずれか一方に一対の電極のうちのいずれか一方が接続される直流電圧源を前記駆動対象スイッチング素子のオン状態用の電荷の供給手段として利用するスイッチング素子の駆動回路において、コンデンサと、前記コンデンサの一方の端子と前記一対の電極のうちのいずれか他方とを接続して且つ前記コンデンサの他方の端子を前記駆動対象スイッチング素子の開閉制御端子に接続する第１接続状態と、前記コンデンサの一方の端子を前記駆動対象スイッチング素子の開閉制御端子に接続して且つ前記コンデンサの他方の端子を前記一対の電極のうちのいずれか一方に接続する第２接続状態と、前記コンデンサの一方の端子を前記一対の電極のうちのいずれか一方に接続して且つ前記コンデンサの他方の端子を前記一対の電極のうちのいずれか他方に接続する第３接続状態と、を切り替え可能な切替回路とを備えることを特徴とする。

上記発明では、第１接続状態によって、駆動対象スイッチング素子の上記いずれか一方の端部と開閉制御端子との間の電位差を、直流電圧源の端子電圧とコンデンサの電圧との和とすることができる。すなわち、上記電位差を、直流電圧源の端子電圧のみを用いた場合よりも大きくすることができる。また、第２接続状態によって、駆動対象スイッチング素子の上記いずれか一方の端部と開閉制御端子との間の電位差を、コンデンサの電圧差とすることができる。すなわち、上記開閉制御端子の電位を上記いずれか一方の端部の電位よりもスレッショルド電位とは逆側に離間させることができる。さらに、第３接続状態によって、コンデンサを充電することができる。

請求項２記載の発明は、請求項１記載の発明において、前記切替回路は、前記コンデンサの一方の端子と前記一対の電極のうちのいずれか他方との間を開閉する第１開閉手段と、前記コンデンサの他方の端子と前記駆動対象スイッチング素子の開閉制御端子との間を開閉する第２開閉手段と、前記コンデンサの一方の端子と前記駆動対象スイッチング素子の開閉制御端子との間を開閉する第３開閉手段と、前記コンデンサの他方の端子と前記一対の電極のうちのいずれか一方との間を開閉する第４開閉手段と、前記コンデンサの一方の端子と前記一対の電極のうちのいずれか一方との間を開閉する第５開閉手段と、前記コンデンサの他方の端子と前記一対の電極のうちのいずれか他方とを接続する第６開閉手段と、を備えることを特徴とする。

請求項３記載の発明は、請求項２記載の発明において、前記オン状態用の電荷は、正の電荷であり、前記第５開閉手段、および前記第６開閉手段は、いずれも整流手段が並列接続されたスイッチング素子であり、前記第５開閉手段、前記第３開閉手段および前記コンデンサの接続点または前記第５開閉手段、前記第１開閉手段および前記コンデンサの接続点と、前記第５開閉手段、前記第４開閉手段および前記一対の電極のうちのいずれか一方の接続点との間には、前記第５開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されており、前記第６開閉手段、前記第２開閉手段および前記コンデンサの接続点または前記第６開閉手段、前記第４開閉手段および前記コンデンサの接続点と、前記第６開閉手段、前記第１開閉手段および前記一対の電極のうちのいずれか他方の接続点との間には、前記第６開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されていることを特徴とする。

上記第５開閉手段に直列接続された整流手段と第５開閉手段を構成するスイッチング素子に並列接続された整流手段との協働で、第２接続状態において、第５開閉手段を構成するスイッチング素子に並列接続された整流手段を介してコンデンサに電流が流れる事態を回避することができる。また、上記第６開閉手段に直列接続された整流手段と第６開閉手段を構成するスイッチング素子に並列接続された整流手段との協働で、第１接続状態において、第６開閉手段を構成するスイッチング素子に並列接続された整流手段を介してコンデンサの電荷が流出する事態を回避することができる。

なお、第５開閉手段および第６開閉手段は、寄生ダイオードを有するＭＯＳ電界効果トランジスタであってもよい。これにより、スイッチング状態の切替の高速化が容易となる。

請求項４記載の発明は、請求項２または３記載の発明において、前記第１接続状態への切り替えを、前記第１開閉手段を閉状態とした後に前記第２開閉手段を閉状態に切り替えることで行う切替制御手段を備えることを特徴とする。

上記発明では、コンデンサの電位を固定した後これを駆動対象スイッチング素子の開閉制御端子に接続することで、開閉制御端子のノイズに対する耐性を高めたり、第２開閉手段の開閉操作を簡易に行なったりすることができる。

さらに、駆動対象スイッチング素子が電圧制御形のスイッチング素子である場合、コンデンサの電位を固定した後これを駆動対象スイッチング素子の開閉制御端子に接続することで、第２開閉制御手段の閉状態への切替によって開閉制御端子の印加電圧を急激に変化させることができる。このため、駆動対象スイッチング素子のスイッチング状態の切替速度を向上させることもできる。

請求項５記載の発明は、請求項４記載の発明において、前記オン状態用の電荷は、正の電荷であり、前記第３開閉手段は、整流手段が並列接続されたスイッチング素子であり、前記第３開閉手段、第１開閉手段および前記コンデンサの接続点または前記第３開閉手段、第５開閉手段および前記コンデンサの接続点と、前記第３開閉手段、前記第２開閉手段および前記開閉制御端子の接続点との間には、前記第３開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されていることを特徴とする。

上記逆方向を順方向とする整流手段によれば、開閉制御端子に負の電荷が充電されている状態で、第４開閉手段が閉状態となったり、第１開閉手段が閉状態であって且つ第２開閉手段が未だ開状態となったりする期間において、第３開閉手段を構成するスイッチング素子に並列接続される整流手段を介して開閉制御端子に正の電荷が充電される事態を回避することができる。

なお、第３開閉手段は、寄生ダイオードを有するＭＯＳ電界効果トランジスタであってもよい。これにより、スイッチング状態の切替の高速化が容易となる。

請求項６記載の発明は、請求項２〜５のいずれか１項に記載の発明において、前記第２接続状態への切り替えを、前記第４開閉手段を閉状態とした後に前記第３開閉手段を閉状態に切り替えることで行う切替制御手段を備えることを特徴とする。

上記発明では、コンデンサの電位を固定した後これを駆動対象スイッチング素子の開閉制御端子に接続することで、開閉制御端子のノイズに対する耐性を高めたり、第３開閉手段の開閉操作を簡易に行なったりすることができる。

さらに、駆動対象スイッチング素子が電圧制御形のスイッチング素子である場合、コンデンサの電位を固定した後これを駆動対象スイッチング素子の開閉制御端子に接続することで、第２開閉制御手段の閉状態への切替によって開閉制御端子の印加電圧を急激に変化させることができる。このため、駆動対象スイッチング素子のスイッチング状態の切替速度を向上させることもできる。

請求項７記載の発明は、請求項６記載の発明において、前記オン状態用の電荷は、正の電荷であり、前記第２開閉手段は、整流手段が並列接続されたスイッチング素子であり、前記第２開閉手段、前記第４開閉手段および前記コンデンサの接続点または前記第２開閉手段、前記第６開閉手段および前記コンデンサの接続点と、前記第２開閉手段、前記開閉制御端子および前記第３開閉手段の接続点との間には、前記第２開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されていることを特徴とする。

上記逆方向を順方向とする整流手段によれば、開閉制御端子に正の電荷が充電されている状態で、第４開閉手段が閉状態且つ第３開閉手段が開状態となったり、第５開閉手段が閉状態となったりする期間において、第２開閉手段を構成するスイッチング素子に並列接続される整流手段を介して開閉制御端子の電荷が流出する事態を回避することができる。

なお、第２開閉手段は、寄生ダイオードを有するＭＯＳ電界効果トランジスタであってもよい。これにより、スイッチング状態の切替の高速化が容易となる。

請求項８記載の発明は、請求項１〜７のいずれか１項に記載の発明において、前記第１接続状態、前記第３接続状態、前記第２接続状態および前記第３接続状態の各状態を順次実現する接続パターンが繰り返されるように、前記切替回路を操作する操作手段をさらに備えることを特徴とする。

上記発明では、コンデンサの静電容量を小さくすることが容易となる。

請求項９記載の発明は、請求項１〜７のいずれか１項に記載の発明において、前記第１接続状態および前記第２接続状態が１度ずつ実現される周期よりも前記第３接続状態が２度行なわれるまでの期間を長くすべく、前記切替回路を操作する操作手段をさらに備えることを特徴とする。

上記発明では、コンデンサの充電頻度を低減することで、コンデンサの発熱や第３接続状態を実現する部品の発熱を低減することができる。

請求項１０記載の発明は、請求項１〜９のいずれか１項に記載の発明において、前記コンデンサの静電容量は、前記第２接続状態が実現されていないときにおける前記駆動対象スイッチング素子の前記いずれか一方の端部と前記開閉制御端子との間の静電容量よりも大きいことを特徴とする。

上記発明では、コンデンサを用いて開閉制御端子に印加される電圧を安定させることが可能となる。

請求項１１記載の発明は、請求項１〜１０のいずれか１項に記載の発明において、前記駆動対象スイッチング素子の前記いずれか一方の端部と前記開閉制御端子との間に、抵抗体およびコンデンサの直列接続体を接続したことを特徴とする。

上記発明では、開閉制御端子がコンデンサに接続されていない状態やコンデンサが直流電圧源に接続されていない状態において、開閉制御端子の電圧がノイズによって変動することを、上記直列接続体によって抑制することができる。しかも、開閉制御端子の充放電処理に際しては、上記直列接続体を構成する抵抗体によって直列接続体中のコンデンサの電荷の流出入量が制限されるため、スイッチング状態の切替速度の低下も抑制される。これは特に、駆動対象スイッチング素子の高速化を図るべく、上記いずれか一方の端部と開閉制御端子との間の容量を低減した際に有効である。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるスイッチングパターンを示すタイムチャート。 同実施形態にかかる駆動ＩＣの回路の詳細を示す回路図。 第２の実施形態にかかるスイッチングパターンを示すタイムチャート。 第３の実施形態にかかるシステム構成図。

＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動回路の第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステム構成図を示す。

メインスイッチＭは、本実施形態にかかる駆動回路が駆動対象とするパワースイッチング素子である。本実施形態では、メインスイッチＭとして、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を想定している。

メインスイッチＭの開閉制御端子（ゲート）は、充電用抵抗体１４を介して半導体集積回路（駆動ＩＣ１０）の端子Ｔ１に接続されるとともに、放電用抵抗体１６を介して駆動ＩＣ１０の端子Ｔ２に接続されている。駆動ＩＣ１０は、端子Ｔ３，Ｔ４をさらに備え、これらのそれぞれには、外部の直流電圧源（バッテリ１２）の正極および負極のそれぞれが接続される。また、バッテリ１２の負極は、メインスイッチＭの電流経路の一対の端部のうちの一方（エミッタ）に接続されている。

端子Ｔ３には、ＰチャネルＭＯＳ電界効果トランジスタ（スイッチング素子ＳＷ１）を介してコンデンサＣの一方の端子ａが接続されており、コンデンサＣの他方の端子ｂは、ＰチャネルＭＯＳ電界効果トランジスタ（スイッチング素子ＳＷ２）、逆流防止用ダイオードＤ１を介して端子Ｔ１に接続されている。これにより、バッテリ１２、端子Ｔ３、スイッチング素子ＳＷ１、コンデンサＣ、スイッチング素子ＳＷ２、逆流防止用ダイオードＤ１、端子Ｔ１および充電用抵抗体１４を備えるメインスイッチＭのゲート充電経路が構成される。なお、コンデンサＣの静電容量は、メインスイッチＭのゲートおよびエミッタ間の容量よりも大きく設定されている。詳しくは、メインスイッチＭのゲートの一度の充電によって要求される電荷量の流出によっては、その電圧の変化が無視できる値に設定されている。

上記端子Ｔ２には、逆流防止用ダイオードＤ２、ＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子ＳＷ３）を介してコンデンサＣの一方の端子ａが接続されており、コンデンサＣの他方の端子ｂは、ＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子ＳＷ４）を介して端子Ｔ４に接続されている。これにより、放電用抵抗体１６、端子Ｔ２、逆流防止用ダイオードＤ２、スイッチング素子ＳＷ３、コンデンサＣ，スイッチング素子ＳＷ４、および端子Ｔ４を備えるメインスイッチＭのゲート放電経路が構成される。

上記端子Ｔ３には、ＰチャネルＭＯＳ電界効果トランジスタ（スイッチング素子ＳＷ６）および逆流防止用ダイオードＤ４を介してコンデンサＣの他方の端子ｂが接続されており、コンデンサＣの一方の端子ａには、逆流防止用ダイオードＤ３およびＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子ＳＷ５）を介して端子Ｔ４が接続されている。これにより、端子Ｔ３，スイッチング素子ＳＷ６、逆流防止用ダイオードＤ４、コンデンサＣ、逆流防止用ダイオードＤ３、スイッチング素子ＳＷ５および端子Ｔ４を備えるコンデンサＣの充電経路が構成される。

制御装置２０は、駆動ＩＣ１０内のスイッチング素子ＳＷ１〜ＳＷ６のそれぞれに、操作信号ｍｓ１〜ｍｓ６のそれぞれを出力することで、これらスイッチング素子ＳＷ１〜ＳＷ６を操作し、ひいてはメインスイッチＭを操作する。

図２に、制御装置２０によるメインスイッチＭの操作手法を示す。詳しくは、図２（ａ）は、スイッチング素子ＳＷ１の状態の推移を示し、図２（ｂ）は、スイッチング素子ＳＷ２の状態の推移を示し、図２（ｃ）は、スイッチング素子ＳＷ３の状態の推移を示し、図２（ｄ）は、スイッチング素子ＳＷ４の状態の推移を示し、図２（ｅ）は、スイッチング素子ＳＷ５の状態の推移を示し、図２（ｆ）は、スイッチング素子ＳＷ６の状態の推移を示し、図２（ｇ）に、メインスイッチＭのゲートおよびエミッタ間電圧（ゲート電圧Ｖｇｅ）の推移を示す。

「モード１」
スイッチング素子ＳＷ１〜ＳＷ６がオフ状態となって且つメインスイッチＭがオフ状態となる状態である。ここでは、メインスイッチＭの電位は、負であって且つその絶対値が、バッテリ１２の端子電圧Ｖｃｃに等しくなる。

「モード２」
スイッチング素子ＳＷ５，ＳＷ６をオン状態とすることで、バッテリ１２によってコンデンサＣを充電する状態である。これにより、コンデンサＣの充電電圧がバッテリ１２の端子電圧Ｖｃｃから乖離する事態を回避する。

「モード３」
バッテリ１２によるコンデンサＣの充電を終了し、スイッチング素子ＳＷ１〜ＳＷ６の全てがオフとなる状態である。

「モード４」
メインスイッチＭのゲートに正の電荷を充電する処理を行うべく、スイッチング素子ＳＷ１をオンとした状態である。

このとき、メインスイッチＭのゲート電圧Ｖｇｅは負となっているため、スイッチング素子ＳＷ１のドレインの電位よりも低くなっている。しかし、逆流防止用ダイオードＤ２によって、スイッチング素子ＳＷ１、スイッチング素子ＳＷ３の寄生ダイオードを介してメインスイッチＭのゲートに電荷が流出する事態は阻止される。またこのとき、スイッチング素子ＳＷ１のソースの電位よりもコンデンサＣの他方の端子ｂ電位の方が高くなっている。しかし、逆流防止用ダイオードＤ４によって、スイッチング素子ＳＷ６の寄生ダイオードを介してコンデンサＣの電荷が放電される事態は回避される。

「モード５」
メインスイッチＭのゲートに正の電荷を充電する処理を行うべく、スイッチング素子ＳＷ２をオンとした状態である。これにより、端子Ｔ１の電圧は、バッテリ１２の端子電圧Ｖｃｃの２倍となるため、メインスイッチＭのゲート電圧Ｖｇｅは、バッテリ１２の端子電圧Ｖｃｃの２倍にまで充電される。

なお、このモード５とするに先立ち、モード４においてスイッチング素子ＳＷ１をオン状態としたのは次の３つの理由による。まず第１に、スイッチング素子ＳＷ２がオン状態となる際におけるそのドレイン側の電位を固定し、伝導ノイズや放射ノイズに対する耐性を高めるためである。第２に、スイッチング素子ＳＷ２がオン状態となる際におけるそのドレイン側の電位を固定することで、メインスイッチＭのゲートに印加される電圧を急激に変化させることができ、ひいてはメインスイッチＭのオン状態への切替速度を向上させるためである。第３に、スイッチング素子ＳＷ２をオン状態とするための回路にとってスイッチング素子ＳＷ２のソースの電位を固定した状態とすることが便宜なためである。なお、この回路については、後述する。

「モード６」
メインスイッチＭのゲートの充電が完了し、スイッチング素子ＳＷ１，ＳＷ２をオフとした状態である。

「モード７」
スイッチング素子ＳＷ５，ＳＷ６をオン状態とすることで、バッテリ１２によってコンデンサＣを充電する状態である。これにより、コンデンサＣの充電電圧がバッテリ１２の端子電圧Ｖｃｃから乖離する事態を回避する。

「モード８」
バッテリ１２によるコンデンサＣの充電を終了し、スイッチング素子ＳＷ１〜ＳＷ６の全てがオフとなる状態である。

「モード９」
メインスイッチＭのゲートから正の電荷を放電させる処理を行うべく、スイッチング素子ＳＷ４をオンとした状態である。

このとき、コンデンサＣの一方の端子ａの電位が負となるが、逆流防止用ダイオードＤ３によって、スイッチング素子ＳＷ５の寄生ダイオードを介してコンデンサＣの一方の端子ａに正の電荷が流入する事態を回避することができる。

「モード１０」
メインスイッチＭのゲートから正の電荷を放電させる処理を行うべく、スイッチング素子ＳＷ３をオンとした状態である。これにより、メインスイッチＭのゲート電圧は、負となって且つその絶対値がコンデンサＣの充電電圧に等しくなる。

なお、モード１０に先立ちスイッチング素子ＳＷ４をオン状態とするのは、次の３つの理由による。まず第１に、スイッチング素子ＳＷ３のドレインの電位を固定した状態でメインスイッチＭのゲートとの接続を行うことで、伝導ノイズや放射ノイズに対する耐性を高めるためである。第２に、スイッチング素子ＳＷ３がオン状態となる際におけるそのドレイン側の電位を固定することで、メインスイッチＭのゲートに印加される電圧を急激に変化させることができ、ひいてはメインスイッチＭのオフ状態への切替速度を向上させるためである。第３に、スイッチング素子ＳＷ３をオン状態とするための回路にとってスイッチング素子ＳＷ３のソースの電位を固定した状態とすることが便宜なためである。なお、この回路については、後述する。

上記モード１０の処理によってメインスイッチＭの放電が完了することで（負の電荷の充電が完了することで）、上記モード１に戻ることとなる。

図３に、上記スイッチング素子ＳＷ１〜ＳＷ４の駆動部分の回路構成を示す。

図に示す定電流源ＣＳは、抵抗体の機能を有するものであるが、駆動ＩＣ１０に作り込むうえではトランジスタを用いた定電流源とすることが便宜であるため、採用したものである。図示されるように、ＮチャネルＭＯＳ電界効果トランジスタＳＷ４，ＳＷ５については、操作信号ｍｓ４，ｍｓ５が直接入力される。

これに対し、スイッチング素子ＳＷ１のゲートは、バッテリ１２に並列接続された定電流源ＣＳおよびＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子３０）の直列接続体の接続点に接続されている。そして操作信号ｍｓ１によってスイッチング素子３０がオンとされることで、スイッチング素子ＳＷ１のゲートの電位を低下させ、ひいてはこれをオン状態に切り替える。

また、スイッチング素子ＳＷ２のソースおよびゲート間には、定電流源ＣＳが接続されており、スイッチング素子ＳＷ２のゲートは、ＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子３２）を介してバッテリ１２の負極に接続されている。これにより、スイッチング素子ＳＷ１がオン状態となることでコンデンサＣの他方の端子ｂの電位がバッテリ１２の負極電位よりも高くなった状態で、操作信号ｍｓ２によってスイッチング素子３２をオンとすることで、スイッチング素子ＳＷ２のゲートの電位をソースの電位に対して低下させることができる。なお、スイッチング素子ＳＷ１がオン状態となる前においては、スイッチング素子３２をオン状態としたとしても定電流源ＣＳに電流が流れず、スイッチング素子ＳＷ２はオン状態とならない。

スイッチング素子ＳＷ３のゲートは、定電流源ＣＳを介してコンデンサＣの一方の端子ａに接続されるとともに、ダイオード３４およびＰチャネルＭＯＳ電界効果トランジスタ（スイッチング素子３６）を介してバッテリ１２の正極に接続されている。そしてスイッチング素子３６のゲートは、バッテリ１２に並列接続された定電流源ＣＳおよびＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子３８）の直列接続体の接続点に接続されている。これにより、スイッチング素子ＳＷ４がオン状態となることでコンデンサＣの一方の端子ａの電位がバッテリ１２の負極電位よりも低くなった状態で、操作信号ｍｓ３によってスイッチング素子３８をオンとすることで、スイッチング素子ＳＷ３のゲート電位をそのソースに対して低下させることができる。なお、スイッチング素子ＳＷ４がオン状態となる前においては、スイッチング素子３８をオン状態としたとしても、スイッチング素子ＳＷ３のゲートの放電はなされない。

スイッチング素子ＳＷ６のゲートは、バッテリ１２に並列接続された定電流源ＣＳおよびＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子４０）の直列接続体の接続点に接続されている。そして操作信号ｍｓ６によってスイッチング素子４０がオンとされることで、スイッチング素子ＳＷ６のゲートの電位を低下させ、ひいてはこれをオン状態に切り替える。

以上のように、本実施形態によれば、単一の直流電圧源（バッテリ１２）を用いてメインスイッチＭのゲートにバッテリ１２の端子電圧よりも高い正の電圧と、バッテリ１２の負極電位よりも低電位となる負の電圧とを印加することができる。このため、単一のバッテリ１２によって、メインスイッチＭの高速駆動を可能とする。しかも、この際、駆動ＩＣ１０に対して外付けされるコンデンサＣが１つのみであるため、コンデンサを接続するための駆動ＩＣ１０の端子数を最小限とすることができ、ひいては駆動ＩＣ１０の大型化を抑制することができる。また、コンデンサＣを外付けすることでゲートの充放電経路が長くなる事態をも好適に抑制することができる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）コンデンサＣの一方の端子ａとバッテリ１２の正極とを接続して且つコンデンサＣの他方の端子ｂをメインスイッチＭのゲートに接続する第１接続状態（モード５）と、コンデンサＣの一方の端子ａをメインスイッチＭのゲートに接続して且つコンデンサＣの他方の端子ｂをバッテリ１２の負極に接続する第２接続状態（モード１０）と、コンデンサＣの一方の端子ａをバッテリ１２の負極に接続して且つコンデンサＣの他方の端子ｂをバッテリ１２の正極に接続する第３接続状態（モード２，７）と、を切り替え可能とした。これにより、第１接続状態によって、メインスイッチＭのゲートにバッテリ１２の端子電圧Ｖｃｃよりも大きい正の電圧を印加することができる。また、第２接続状態によって、メインスイッチＭのゲートに負の電圧を印加することができる。さらに、第３接続状態によって、コンデンサＣを充電することができる。

（２）スイッチング素子ＳＷ５の寄生ダイオードとは逆方向を順方向とする逆流防止用ダイオードＤ３を備えた。これにより、第２接続状態において、スイッチング素子ＳＷ５の寄生ダイオードを介してコンデンサＣに電流が流れる事態を回避することができる。

（３）スイッチング素子ＳＷ６の寄生ダイオードとは逆方向を順方向とする逆流防止用ダイオードＤ４を接続した。これにより、第１接続状態において、スイッチング素子ＳＷ６の寄生ダイオードを介してコンデンサＣの電荷が流出する事態を回避することができる。

（４）スイッチング素子ＳＷ３の寄生ダイオードとは逆方向を順方向とする逆流防止用ダイオードＤ２を備えた。これにより、スイッチング素子ＳＷ３の寄生ダイオードを介して、モード２の期間においてメインスイッチＭのゲートを充電する経路が構成されたり、モード４の期間においてバッテリ１２の電荷が流出したりする事態を回避することができる。

（５）スイッチング素子ＳＷ２の寄生ダイオードとは逆方向を順方向とする逆流防止用ダイオードＤ１を備えた。これにより、モード７の期間やモード９の期間において、スイッチング素子ＳＷ２の寄生ダイオードを介してメインスイッチＭのゲートの電荷が流出する事態を回避することができる。

（６）第１接続状態（モード５）、第３接続状態（モード２）、第２接続状態（モード１０）および第３接続状態（モード７）の各状態を順次実現する接続パターンを繰り返した。これにより、コンデンサＣの静電容量を小さくすることが容易となる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図４に、本実施形態にかかるメインスイッチＭの操作手法を示す。なお、図４（ａ）〜図４（ｆ）は、図２（ａ）〜図２（ｆ）のそれぞれに対応している。

図示されるように、本実施形態では、スイッチング素子ＳＷ１，ＳＷ２をオン状態とすることによるゲート充電処理と、スイッチング素子ＳＷ３，ＳＷ４をオン状態とすることによるゲート放電処理とを複数回繰り返した後に、スイッチング素子ＳＷ５，ＳＷ６をオン状態とすることでコンデンサＣを充電する。これにより、スイッチング素子ＳＷ５，ＳＷ６の単位時間当たりの発熱量を低減することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかるシステム構成を示す。なお、図５において、先の図１に示した部材に対応するものについては便宜上同一の符号を付している。

図示されるように、本実施形態では、メインスイッチＭのゲートおよびエミッタ間に、抵抗体５０およびコンデンサ５２の直列接続体を接続する。これは、メインスイッチＭの高速化とメインスイッチＭのノイズに対する耐性の向上との好適な両立を図るための設定である。すなわち、メインスイッチＭを高速化するうえでは、そのゲートおよびエミッタ間の容量を小さくすることが望ましい。一方、容量を小さくする場合、ゲート電圧がノイズによって変動しやすくなり、ひいてはメインスイッチＭがノイズによって誤動作しやすくなる。ここで、上記抵抗体５０およびコンデンサ５２によれば、メインスイッチＭのゲート電圧Ｖｇｅが「２Ｖｃｃ」となった後にも、コンデンサ５２の充電電圧をこれよりも低い状態とすることが可能となる。そして、抵抗体５０の抵抗値を大きくすることでゲート電圧Ｖｇｅが「２Ｖｃｃ」となる時点でのコンデンサ５２の充電電圧を低くするほど、メインスイッチＭのスイッチング状態の切替速度を大きくすることができる。しかも、ゲートにノイズが重畳したとしても、抵抗体５０を電流が流れることで、ゲート電圧の変動を抑制することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「逆流防止用の整流手段について」
上記第１の実施形態等において、モード２でコンデンサＣの充電処理を行なわず、且つスイッチング素子ＳＷ２をオンした後にスイッチング素子ＳＷ１をオンするなら、逆流防止用ダイオードＤ２を削除しても、スイッチング素子ＳＷ３の寄生ダイオードを介したゲート充電を回避することができる。

上記第１の実施形態において、モード７でコンデンサＣの充電処理を行なわず、且つスイッチング素子ＳＷ３をオンした後にスイッチング素子ＳＷ４をオンするなら、逆流防止用ダイオードＤ１を削除してもよい。

スイッチング素子ＳＷ５やスイッチング素子ＳＷ６として、サイリスタ等、逆バイアスに対して逆方向の電流を許容しないものを用いるなら、逆流防止用ダイオードＤ３，Ｄ４を削除してもよい。

なお、「駆動対象スイッチング素子について」の欄も参照のこと。

「開閉手段について」
ダイオードが並列接続されたトランジスタとしては、ＭＯＳ等の電界効果トランジスタに限らず、たとえば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等であってもよい。

開閉手段がＭＯＳ電界効果トランジスタに限らないことについては、「逆流防止用の整流手段について」の欄や、「駆動対象スイッチング素子について」の欄の記載も参照のこと。

「切替制御手段について」
第１接続状態への切り替えに際し、スイッチング素子ＳＷ１をオン状態に切り替えた後にスイッチング素子ＳＷ２をオン状態に切り替えるものに限らず、たとえばこれらを同時としてもよい。ただし、この場合、スイッチング素子ＳＷ２のゲート駆動回路部分を先の図３に示した構成に対して変更する。

第２接続状態への切り替えに際し、スイッチング素子ＳＷ４をオン状態に切り替えた後にスイッチング素子ＳＷ４をオン状態に切り替えるものに限らず、たとえばこれらを同時としてもよい。ただし、この場合、スイッチング素子ＳＷ３のゲート駆動回路部分を先の図３に示した構成に対して変更する。

「コンデンサＣの充電処理（操作手段）について」
コンデンサＣの充電処理については、先の図２および図４に例示したものに限らない。たとえばメインスイッチＭのオン状態への切り替えとオフ状態への切り替えとを周期とした場合の複数周期に１度、メインスイッチＭのオン状態時に充電処理を行なってもよい。また、オン状態への切り替えおよびオフ状態への切り替えからなるパターンの複数周期に一度充電処理を行うものにも限らず、所定時間経過時であって且つメインスイッチＭがオン状態またはオフ状態で定常となっているときに充電処理を行うものであってもよい。

なお、コンデンサＣの充電処理が先の図２および図４に例示したものに限らないことについては、「逆流防止用の整流手段について」の欄の記載も参照のこと。
「駆動対象スイッチング素子について」
ＩＧＢＴに限らず、たとえばパワーＭＯＳ電界効果トランジスタ等の電界効果トランジスタであってもよい。この際、Ｎチャネルのものに限らず、Ｐチャネルのものであってもよい。ただし、Ｐチャネルの場合、オン状態用の電荷は、負の電荷となり、また、直流電圧源は、駆動対象スイッチング素子の高電位側の端部（ソース）に接続される。

さらに、電圧制御形のスイッチング素子に限らず、バイポーラトランジスタ等の電流制御形のスイッチング素子であってもよい。ここで、バイポーラトランジスタとする場合には、スイッチング素子ＳＷ１〜ＳＷ６としてもバイポーラトランジスタ等を用いることが望ましい。そしてこの場合、スイッチング素子ＳＷ１〜ＳＷ６が電流の流通方向を一方向に規制する逆阻止性を有するため、ダイオードＤ１〜Ｄ４を備えなくてよい。
「ゲート抵抗について」
充電用抵抗体１４の接続箇所としては、上記実施形態において例示したものに限らず、たとえばスイッチング素子ＳＷ２およびコンデンサＣ間であってもよい。

放電用抵抗体１６の接続箇所としては、上記実施形態において例示したものに限らず、たとえばスイッチング素子ＳＷ３およびコンデンサＣ間であってもよい。

充電用抵抗体１４および放電用抵抗体１６を共通の抵抗体としてもよい。

Ｍ…メインスイッチ（駆動対象スイッチング素子の一実施形態）、ＳＷ１〜ＳＷ６…スイッチング素子（第１開閉手段〜第６開閉手段の一実施形態）、Ｃ…コンデンサ。

Claims (11)

1. 駆動対象スイッチング素子の電流経路の一対の端部のいずれか一方に一対の電極のうちのいずれか一方が接続される直流電圧源を前記駆動対象スイッチング素子のオン状態用の電荷の供給手段として利用するスイッチング素子の駆動回路において、
   コンデンサと、
   前記コンデンサの一方の端子と前記一対の電極のうちのいずれか他方とを接続して且つ前記コンデンサの他方の端子を前記駆動対象スイッチング素子の開閉制御端子に接続する第１接続状態と、前記コンデンサの一方の端子を前記駆動対象スイッチング素子の開閉制御端子に接続して且つ前記コンデンサの他方の端子を前記一対の電極のうちのいずれか一方に接続する第２接続状態と、前記コンデンサの一方の端子を前記一対の電極のうちのいずれか一方に接続して且つ前記コンデンサの他方の端子を前記一対の電極のうちのいずれか他方に接続する第３接続状態と、を切り替え可能な切替回路とを備えることを特徴とするスイッチング素子の駆動回路。
2. 前記切替回路は、
   前記コンデンサの一方の端子と前記一対の電極のうちのいずれか他方との間を開閉する第１開閉手段と、
   前記コンデンサの他方の端子と前記駆動対象スイッチング素子の開閉制御端子との間を開閉する第２開閉手段と、
   前記コンデンサの一方の端子と前記駆動対象スイッチング素子の開閉制御端子との間を開閉する第３開閉手段と、
   前記コンデンサの他方の端子と前記一対の電極のうちのいずれか一方との間を開閉する第４開閉手段と、
   前記コンデンサの一方の端子と前記一対の電極のうちのいずれか一方との間を開閉する第５開閉手段と、
   前記コンデンサの他方の端子と前記一対の電極のうちのいずれか他方とを接続する第６開閉手段と、
   を備えることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記オン状態用の電荷は、正の電荷であり、
   前記第５開閉手段、および前記第６開閉手段は、いずれも整流手段が並列接続されたスイッチング素子であり、
   前記第５開閉手段、前記第３開閉手段および前記コンデンサの接続点または前記第５開閉手段、前記第１開閉手段および前記コンデンサの接続点と、前記第５開閉手段、前記第４開閉手段および前記一対の電極のうちのいずれか一方の接続点との間には、前記第５開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されており、
   前記第６開閉手段、前記第２開閉手段および前記コンデンサの接続点または前記第６開閉手段、前記第４開閉手段および前記コンデンサの接続点と、前記第６開閉手段、前記第１開閉手段および前記一対の電極のうちのいずれか他方の接続点との間には、前記第６開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されていることを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記第１接続状態への切り替えを、前記第１開閉手段を閉状態とした後に前記第２開閉手段を閉状態に切り替えることで行う切替制御手段を備えることを特徴とする請求項２または３記載のスイッチング素子の駆動回路。
5. 前記オン状態用の電荷は、正の電荷であり、
   前記第３開閉手段は、整流手段が並列接続されたスイッチング素子であり、
   前記第３開閉手段、第１開閉手段および前記コンデンサの接続点または前記第３開閉手段、第５開閉手段および前記コンデンサの接続点と、前記第３開閉手段、前記第２開閉手段および前記開閉制御端子の接続点との間には、前記第３開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されていることを特徴とする請求項４記載のスイッチング素子の駆動回路。
6. 前記第２接続状態への切り替えを、前記第４開閉手段を閉状態とした後に前記第３開閉手段を閉状態に切り替えることで行う切替制御手段を備えることを特徴とする請求項２〜５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記オン状態用の電荷は、正の電荷であり、
   前記第２開閉手段は、整流手段が並列接続されたスイッチング素子であり、
   前記第２開閉手段、前記第４開閉手段および前記コンデンサの接続点または前記第２開閉手段、前記第６開閉手段および前記コンデンサの接続点と、前記第２開閉手段、前記開閉制御端子および前記第３開閉手段の接続点との間には、前記第２開閉手段を構成するスイッチング素子に並列接続された整流手段とは逆方向を順方向とする整流手段が接続されていることを特徴とする請求項６記載のスイッチング素子の駆動回路。
8. 前記第１接続状態、前記第３接続状態、前記第２接続状態および前記第３接続状態の各状態を順次実現する接続パターンが繰り返されるように、前記切替回路を操作する操作手段をさらに備えることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動回路。
9. 前記第１接続状態および前記第２接続状態が１度ずつ実現される周期よりも前記第３接続状態が２度行なわれるまでの期間を長くすべく、前記切替回路を操作する操作手段をさらに備えることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動回路。
10. 前記コンデンサの静電容量は、前記第２接続状態が実現されていないときにおける前記駆動対象スイッチング素子の前記いずれか一方の端部と前記開閉制御端子との間の静電容量よりも大きいことを特徴とする請求項１〜９のいずれか１項に記載のスイッチング素子の駆動回路。
11. 前記駆動対象スイッチング素子の前記いずれか一方の端部と前記開閉制御端子との間に、抵抗体およびコンデンサの直列接続体を接続したことを特徴とする請求項１〜１０のいずれか１項に記載のスイッチング素子の駆動回路。

Images