DE102021111963B4 - Treiberschaltung und Invertervorrichtung - Google Patents

Treiberschaltung und Invertervorrichtung Download PDF

Info

Publication number
DE102021111963B4
DE102021111963B4 DE102021111963.4A DE102021111963A DE102021111963B4 DE 102021111963 B4 DE102021111963 B4 DE 102021111963B4 DE 102021111963 A DE102021111963 A DE 102021111963A DE 102021111963 B4 DE102021111963 B4 DE 102021111963B4
Authority
DE
Germany
Prior art keywords
circuit
driver
control signal
switching device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021111963.4A
Other languages
English (en)
Other versions
DE102021111963A1 (de
Inventor
Shohei Sano
Akihisa Yamamoto
Mitsutaka Hano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021111963A1 publication Critical patent/DE102021111963A1/de
Application granted granted Critical
Publication of DE102021111963B4 publication Critical patent/DE102021111963B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) aufweisend:• einen ersten Treiber (21), welcher eingerichtet ist, ein Ein-/Ausschalten eines oberen Arms (81) einer Inverterschaltung (80) zu steuern;• einen zweiten Treiber (22), welcher eingerichtet ist, ein Ein-/Ausschalten eines unteren Arms (82) der Inverterschaltung (80) zu steuern;• eine erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) aufweisend einen ersten Anschluss (30f, 230f), einen zweiten Anschluss (30e, 230e) und einen Steueranschluss (30g, 230g), welcher eingerichtet ist, ein Ein-/Ausschalten zwischen dem ersten Anschluss (30f, 230f) und dem zweiten Anschluss (30e, 230e) zu steuern, wobei der erste Anschluss (30f, 230f) davon mit einer dem ersten Treiber (21) bereitgestellten Spannungsversorgung verbunden ist, und der zweite Anschluss (30e, 230e) davon mit einer dem zweiten Treiber (22) bereitgestellten Spannungsversorgung verbunden ist;• eine Booster-Schaltung (34, 334, 834), welche eingerichtet ist, die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) durch Erhöhen eines Steuersignals einzuschalten, welches sich auf einem high-Pegel befindet, wenn sich der untere Arm (82) in einem Ein-Zustand befindet und welches sich auf einem low-Pegel befindet, wenn sich der untere Arm (82) in einem Aus-Zustand befindet und eine Versorgung des Steueranschlusses (30g, 230g) ausführt;• eine zweite Schaltvorrichtung (36), welche zwischen den Steueranschluss (30g, 230g) und die Booster-Schaltung (34, 334, 834) geschaltet ist, und eingerichtet ist, einen Durchgang zwischen dem Steueranschluss (30g, 230g) und der Booster-Schaltung (34, 334, 834) zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und eine Unterbrechung zwischen dem Steueranschluss (30g, 230g) und der Booster-Schaltung (34, 334, 834) zu bewirken, wenn sich das Steuersignal auf dem low-Pegel befindet; und• eine erste Schalteinheit (S1), welche eingerichtet ist, eine Unterbrechung zwischen dem Steueranschluss (30g, 230g) und einem Masseanschluss zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und den Steueranschluss (30g, 230g) und den Masseanschluss kurzzuschließen, wenn sich das Steuersignal auf dem low-Pegel befindet,• wobei ein Strom von der dem zweiten Treiber (22) bereitgestellten Spannungsversorgung zu der dem ersten Treiber (21) bereitgestellten Spannungsversorgung fließt, wenn die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) eingeschaltet ist, und die Spannungsversorgung, welche dem ersten Treiber (21) bereitgestellt ist, wird geladen.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung betrifft eine Treiberschaltung und eine Invertervorrichtung.
  • Hintergrund
  • JP 2007-513543 A offenbart eine Bootstrap-Dioden-Emulatorschaltung zur Verwendung in einem Halbbrückenschaltkreis. Der Halbbrückenschaltkreis weist Transistoren auf, die in einer Totem-Pole-Konfiguration an einem Lastknoten miteinander verbunden sind, und eine Treiberschaltung zum Ansteuern der Transistoren. Zusätzlich weist der Halbbrückenschaltkreis einen Bootstrap-Kondensator auf zum Versorgen der Treiberschaltung auf einer Hochspannungsseitige mit Energie.
  • Die Bootstrap-Dioden-Emulatorschaltung umfasst einen LDMOS-Transistor. Der LDMOS-Transistor weist ein Gate, ein Backgate, eine Source und ein Drain auf. Das Drain des LDMOS-Transistors ist mit einem hochspannungsseitigen Versorgungsknoten gekoppelt, und die Source ist mit einem niederspannungsseitigen Versorgungsknoten gekoppelt. Mit dem Gate des LDMOS-Transistors ist eine Gate-Steuerschaltung elektrisch gekoppelt. Mit dem Backgate des LDMOS-Transistors ist eine dynamische Backgate-Vorspannungsschaltung elektrisch gekoppelt. Die dynamische Backgate-Vorspannungsschaltung ist derart betreibbar, dass sie das Backgate dynamisch vorspannt, wenn ein LDMOS eingeschaltet wird, indem eine Spannung im Bereich von, aber leicht geringer, als eine Spannung des Drains des LDMOS-Transistors an das Backgate angelegt wird.
  • In JP 2007-513543 A wird ein Übergang in einen Aus-Zustand des LDMOS-Transistors erreicht, indem eine Ende-zu-Ende-Spannung des Kondensators, welche mit dem Gate des LDMOS-Transistors verbunden ist, auf 0 V gesetzt wird. In dieser Konfiguration muss der Kondensator ausgehend von 0 V geladen werden, wenn in einen Ein-Zustand des LDMOS-Transistors gewechselt wird. Daher besteht ein Risiko, dass eine Zeitdauer erforderlich ist, um in den Ein-Zustand zu schalten.
  • Zusammenfassung
  • Die vorliegende Offenbarung wurde umgesetzt, um das oben beschrieben Problem zu lösen, und es ist eine Aufgabe, eine Treiberschaltung und eine Invertervorrichtung bereitzustellen, welche für einen Hochgeschwindigkeitsbetrieb eingerichtet sind. Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden:
    • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst eine Treiberschaltung einen ersten Treiber, welcher eingerichtet ist, ein Ein-/Ausschalten eines oberen Arms einer Inverterschaltung zu steuern, einen zweiten Treiber, welcher eingerichtet ist, ein Ein-/Ausschalten eines unteren Arms der Inverterschaltung zu steuern, eine erste Schaltvorrichtung umfassend einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss, welcher eingerichtet ist, ein Ein-/Ausschalten zwischen dem ersten Anschluss und dem zweiten Anschluss zu steuern, wobei der erste Anschluss davon mit einer Spannungsversorgung verbunden ist, welche den ersten Treiber versorgt, und wobei der zweite Anschluss davon mit einer Spannungsversorgung verbunden ist, welche den zweiten Treiber versorgt, eine Booster-Schaltung, welche eingerichtet ist, die erste Schaltvorrichtung durch Erhöhen (engl. „boosting“) eines Steuersignals einzuschalten, welches sich auf einem high-Pegel befindet, wenn sich der unteren Arm in einem Ein-Zustand befindet und welches sich auf einem low-Pegel befindet, wenn sich der unteren Arm in einem Aus-Zustand befindet und eine Versorgung des Steueranschlusses ausführt, eine zweite Schaltvorrichtung, welche zwischen den Steueranschluss und die Booster-Schaltung geschaltet ist, und eingerichtet ist, einen Durchgang zwischen dem Steueranschluss und der Booster-Schaltung zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und eine Unterbrechung zwischen dem Steueranschluss und der Booster-Schaltung zu bewirken, wenn sich das Steuersignal auf dem low-Pegel befindet, und eine erste Schalteinheit, welche eingerichtet ist, eine Unterbrechung zwischen dem Steueranschluss und einem Masseanschluss zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und den Steueranschluss und den Masseanschluss kurzzuschließen, wenn sich das Steuersignal auf dem low-Pegel befindet, wobei ein Strom von der dem zweiten Treiber bereitgestellten Spannungsversorgung zur der dem ersten Treiber bereitgestellten Spannungsversorgung fließt, wenn die erste Schaltvorrichtung eingeschaltet ist, und die dem ersten Treiber bereitgestellte Spannungsversorgung wird geladen.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung umfasst eine Invertervorrichtung eine Inverterschaltung umfassend einen oberen Arm und einen unteren Arm, eine Treiberschaltung und eine erste Spannungsversorgung, welche zwischen einen Verbindungspunkt des oberen Arms und des unteren Arms und die Treiberschaltung geschaltet ist, wobei die Treiberschaltung einen ersten Treiber, welcher eingerichtet ist, mit der ersten Spannungsversorgung versorgt zu werden und ein Ein-/Ausschalten des oberen Arms zu steuern, einen zweiten Treiber, welcher eingerichtet ist, mit einer zweiten Spannungsversorgung versorgt zu werden und ein Ein-/Ausschalten des unteren Arms zu steuern, eine erste Schaltvorrichtung umfassend einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss, welcher eingerichtet ist, ein Ein-/Ausschalten zwischen dem ersten Anschluss und dem zweiten Anschluss zu steuern, wobei der erste Anschluss davon mit der ersten Spannungsversorgung verbunden ist, und der zweite Anschluss davon mit der zweiten Spannungsversorgung verbunden ist, eine Booster-Schaltung, welche eingerichtet ist die erste Schaltvorrichtung durch Erhöhen eines Steuersignal einzuschalten, welches sich auf einem high-Pegel befindet, wenn sich der untere Arm in einem Ein-Zustand befindet und sich auf einem low-Pegel befindet, wenn sich der untere Arm in einem Aus-Zustand befindet und eine Versorgung des Steueranschlusses ausführt, eine zweite Schaltvorrichtung, welche zwischen den Steueranschluss und die Booster-Schaltung geschaltet ist, und eingerichtet ist, einen Durchgang zwischen dem Steueranschluss und der Booster-Schaltung zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und den Steueranschluss und die Booster-Schaltung zu unterbrechen, wenn sich das Steuersignal auf dem low-Pegel befindet und eine erste Schalteinheit aufweist, welche eingerichtet ist, eine Unterbrechung zwischen dem Steueranschluss und einem Masseanschluss zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und den Steueranschluss und den Masseanschluss kurzzuschließen, wenn sich das Steuersignal auf dem low-Pegel befindet, und es fließt ein Strom von der zweiten Spannungsversorgung zur ersten Spannungsversorgung wenn die erste Schaltvorrichtung eingeschaltet ist, und die erste Spannungsversorgung wird geladen.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Offenbarung werden anhand der nachfolgenden Beschreibung deutlicher.
  • Figurenliste
    • 1 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung veranschaulicht, die sich auf die erste Ausführungsform bezieht.
    • 2 ist ein Diagramm, welches einen Kurvenverlauf der Invertervorrichtung veranschaulicht, welche sich auf die erste Ausführungsform bezieht.
    • 3 ist ein Diagramm, welches eine Konfiguration der Treiberschaltung veranschaulicht, welche sich auf die erste Ausführungsform bezieht.
    • 4 ist ein Diagramm, welches eine Konfiguration der Backgate-Vorspannungsschaltung erläutert, welche sich auf die erste Ausführungsform bezieht.
    • 5 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung veranschaulicht, welche sich auf ein erstes Vergleichsbeispiel bezieht.
    • 6 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung veranschaulicht, welche sich auf ein zweites Vergleichsbeispiel bezieht.
    • 7 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung veranschaulicht, welche sich auf ein drittes Vergleichsbeispiel bezieht.
    • 8 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf das dritte Vergleichsbeispiel bezieht.
    • 9 ist ein Diagramm, welches einen Kurvenverlauf der Invertervorrichtung veranschaulicht, welche sich auf das dritte Vergleichsbeispiel bezieht.
    • 10 ist ein Diagramm, welches einen Betrieb der Treiberschaltung erläutert, welche sich auf das dritte Vergleichsbeispiel bezieht.
    • 11 ist ein Diagramm, welches einen Kurvenverlauf der Treiberschaltung veranschaulicht, welche sich auf die erste Ausführungsform bezieht.
    • 12 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf eine Modifikation der ersten Ausführungsform bezieht.
    • 13 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf die zweite Ausführungsform bezieht.
    • 14 ist eine Schnittansicht der ersten Schaltvorrichtung, welche der LDMOS-Transistor ist.
    • 15 ist eine Schnittansicht der ersten Schaltvorrichtung, welche sich auf die zweite Ausführungsform bezieht.
    • 16 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf die dritte Ausführungsform bezieht.
    • 17 ist ein Diagramm, welches eine Funktion der Booster-Schaltung veranschaulicht, welche sich auf die dritte Ausführungsform bezieht.
    • 18 ist ein Diagramm, welches eine Funktion der Klemmschaltung und der Timer-Schaltung 348 erläutert, welche sich auf die dritte Ausführungsform beziehen.
    • 19 ist ein Diagramm, welche eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf die vierte Ausführungsform bezieht.
    • 20 ist ein Diagramm, welches ein Beispiel der VS-Potentialerfassungsschaltung veranschaulicht, welche sich auf die vierte Ausführungsform bezieht.
    • 21 ist ein Diagramm, welche eine Modifikation der VS-Potentialerfassungsschaltung veranschaulicht, welche sich auf die vierte Ausführungsform bezieht.
    • 22 ist in Diagramm, welches eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf die fünfte Ausführungsform bezieht.
    • 23 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung veranschaulicht, welche sich auf die sechste Ausführungsform bezieht.
    • 24 ist ein Diagramm, welches einen Kurvenverlauf der Treiberschaltung veranschaulicht, welche sich auf die sechste Ausführungsform bezieht.
  • Beschreibung der Ausführungsformen
  • Treiberschaltungen und Invertervorrichtungen gemäß Ausführungsformen der vorliegenden Erfindung werden mit Bezug zu den begleitenden Figuren beschrieben. Identische oder miteinander korrespondierende Komponenten werden mittels derselben Bezugszeichen gekennzeichnet, und deren wiederholte Beschreibung ist in einigen Fällen ausgelassen.
  • Erste Ausführungsform
  • 1 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung 1 veranschaulicht, welche sich auf die erste Ausführungsform bezieht. Die Invertervorrichtung 1 weist eine Inverterschaltung 80, eine Treiberschaltung 100, und eine Spannungsversorgung VB auf.
  • Die Inverterschaltung 80 weist einen oberen Arm 81, und einen unteren Arm 82 auf, welcher mit dem oberen Arm 81 in Reihe geschaltet ist. Der obere Arm 81 und der untere Arm 82 weisen jeweils eine Schaltvorrichtung aus einem IGBT (Bipolartransistor mit isolierter Gate-Elektrode) oder dergleichen und eine Freilaufdiode auf. Mit einem Verbindungspunkt des oberen Arms 81 und des unteren Arms 82 ist eine Last 90 verbunden.
  • Die Treiberschaltung 100 steuert die Inverterschaltung 80 an. Die Treiberschaltung 100 wird auch als HVIC (Hochspannungs-IC) bezeichnet. Die Treiberschaltung 100 weist einen ersten Treiber 21, welcher ein Ein-/Ausschalten des oberen Arms 81 steuert, einen zweiten Treiber 22, welcher ein Ein-/Ausschalten des unteren Arms 82 steuert, und eine Signalsteuerschaltung 23 auf.
  • Ferner weist die Treiberschaltung 100 einen ersten Energieversorgungsanschluss 13, mit welchem die dem ersten Treiber 21 bereitgestellte Spannungsversorgung VB verbunden ist, und einen zweiten Energieversorgungsanschluss 10 auf, mit welchem eine dem zweiten Treiber 22 bereitgestellte Spannungsversorgung VCC verbunden ist. Zusätzlich weist die Treiberschaltung 100 einen Energieversorgungsanschluss 15 und einen Masseanschluss 17 auf. Die Spannungsversorgung VB ist zwischen den Verbindungspunkt des oberen Arms 81 und des unteren Arms 82 und den ersten Energieversorgungsanschluss 13 geschaltet. Die Spannungsversorgung VCC ist zwischen den zweiten Energieversorgungsanschluss 10 und den Masseanschluss 17 geschaltet. An den Leistungsanschluss 15 wird eine Spannung VS am Verbindungspunkt des oberen Arms 81 und des unteren Arms 82 angelegt. Die VS ist eine Spannungsversorgungsreferenz auf einer Hochspannungsseitige, und GND ist eine Spannungsversorgungsreferenz auf einer Niederspannungsseite.
  • Ferner umfasst die Treiberschaltung 100 Signaleingangsanschlüsse 11 und 12 und Signalausgangsanschlüsse 14 und 16. In den Signaleingangsanschluss 11 wird ein hochspannungsseitiges Steuersignal HIN eingespeist. In den Signaleingangsanschluss 12 wird ein niederspannungsseitiges Steuersignal LIN eingespeist. Mit dem Signalausgangsanschluss 14 ist ein Steueranschluss zum Steuern des Ein-/Ausschaltens einer Schaltvorrichtung des oberen Arms 81 verbunden. Mit dem Signalausgangsanschluss 16 ist ein Steueranschluss zum Steuern des Ein-/Ausschaltens einer Schaltvorrichtung des unteren Arms 82 verbunden.
  • Der erste Treiber 21 empfängt das hochspannungsseitige Steuersignal HIN über die Signalsteuerschaltung 23. Der erste Treiber 21 gibt ein hochspannungsseitiges Ausgangssignal HO vom Signalausgangsanschluss 14 in Übereinstimmung mit dem hochspannungsseitigen Steuersignal HIN aus, und steuert das Ein-/Ausschalten des oberen Arms 81. Der zweite Treiber 22 empfängt das niederspannungsseitige Steuersignal LIN über die Signalsteuerschaltung 23. Der zweite Treiber 22 gibt ein niederspannungsseitiges Ausgangssignal LO vom Signalausgangsanschluss 16 in Übereinstimmung mit dem niederspannungsseitigen Steuersignal LIN aus, und steuert das Ein-/Ausschalten des unteren Arms 82.
  • 2 ist ein Diagramm, welches einen Kurvenverlauf der Invertervorrichtung 1 veranschaulicht, die sich auf die erste Ausführungsform bezieht. In der Inverterschaltung 80 steigt die Spannung VS auf eine Lastspannung HV an, wenn der obere Arm 81 angesteuert wird. Die Spannungsversorgung VB ist bereitgestellt, um dem Steueranschluss des oberen Arms 81 eine Spannung bereitzustellen, welche höher als die Spannung VS ist.
  • 3 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 100 veranschaulicht, welche sich auf die erste Ausführungsform bezieht. Hier wird eine Schaltung zum Laden der Spannungsversorgung VB von der Spannungsversorgung VCC beschrieben. In 3 sind der erste Treiber 21, der zweite Treiber 22 und die Signalsteuerschaltung 23 ausgelassen.
  • Die Treiberschaltung 100 weist eine erste Schaltvorrichtung 30 auf. Die erste Schaltvorrichtung 30 ist ein HVMOS (Hochspannungs-Metall-Oxid-Halbleiter), welcher eine Bootstrap-Diode und einen Bootstrap-Widerstand ersetzt. Die erste Schaltvorrichtung 30 wird auch als Emulations-MOS bezeichnet.
  • Die erste Schaltvorrichtung 30 weist einen ersten Anschluss, einen zweiten Anschluss, und einen Steueranschluss auf, welcher das Ein-/Ausschalten zwischen dem ersten Anschluss und dem zweiten Anschluss steuert. In der ersten Schaltvorrichtung 30 ist der erste Anschluss mit dem ersten Energieversorgungsanschluss 13 verbunden, und der zweite Anschluss ist mit dem zweiten Energieversorgungsanschluss 10 verbunden. Die erste Schaltvorrichtung 30 ist ein LDMOS- (Laterally Diffused MOS) Transistor, für welchen zum Beispiel eine Backgate-Vorspannungsschaltung 32 mit einem Backgate verbunden ist. In einem Fall, in dem die erste Schaltvorrichtung 30 ein LDMOS-Transistor ist, ist der erste Anschluss ein Drain, der zweite Anschluss eine Source, und der Steueranschluss ist ein Gate.
  • Die Treiberschaltung 100 weist eine Booster-Schaltung 34 auf. Die Booster-Schaltung 34 weist eine Diode 34, einen Kondensator 34b und einen Puffer 34c auf. Der Signaleingangsanschluss 12 ist über den Puffer 34c mit einem Ende des Kondensators 34b verbunden. Das andere Ende des Kondensators 34b ist mit einer Kathode der Diode 34a und einem Drain einer zweiten Schaltvorrichtung 36 verbunden. Die Anode der Diode 34a ist mit dem zweiten Energieversorgungsanschluss 10 verbunden. Die Booster-Schaltung 34 schaltet die erste Schaltvorrichtung 30 ein durch Erhöhen des niederspannungsseitigen Steuersignals LIN und Ausführen einer Versorgung des Steueranschlusses der ersten Schaltvorrichtung 30.
  • Mit dem Steueranschluss der ersten Schaltvorrichtung 30 ist eine erste Schalteinheit S1 verbunden. Die erste Schalteinheit S1 ist aus zwei in Reihe geschalteten Schaltvorrichtungen S1a und S1b und einem Inverter S1c aufgebaut. Ein Ende der ersten Schalteinheit S1 ist mit dem Steueranschluss der ersten Schaltvorrichtung 30 verbunden, und das andere Ende ist mit einem Masseanschluss verbunden. Gates der Schaltvorrichtungen S1a und S1b sind über den Inverter S1c und eine Verzögerungsschaltung 40 mit dem Signaleingangsanschluss 12 verbunden. Das heißt, der Steueranschluss zum Ein-/Ausschalten der ersten Schalteinheit S1 ist mit dem Signaleingangsanschluss 12 verbunden.
  • Die erste Schalteinheit S1 bewirkt eine Unterbrechung zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und dem Masseanschluss, wenn sich das niederspannungsseitige Steuersignal auf einem high-Pegel befindet, und ein Kurzschließen des Steueranschlusses der ersten Schaltvorrichtung 30 und des Masseanschlusses, wenn sich das niederspannungsseitige Steuersignal auf einem low-Pegel befindet. Auf diese Weise stellt die erste Schalteinheit S1 dem Steueranschluss der ersten Schaltvorrichtung 30 0 V bereit.
  • Zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und der Booster-Schaltung 34 ist die zweite Schaltvorrichtung 36 geschaltet. Die zweite Schaltvorrichtung 36 ist zum Beispiel ein NMOS. Die Source der zweiten Schaltvorrichtung 36 ist mit dem Steueranschluss der ersten Schaltvorrichtung 30 verbunden. Das Drain der zweiten Schaltvorrichtung 36 ist mit der Booster-Schaltung 34 verbunden. Das Gate der zweiten Schaltvorrichtung 36 ist mit einer zweiten Schalteinheit S2 verbunden.
  • Zwischen die Source und das Gate der zweiten Schaltvorrichtung 36 ist eine Klemmschaltung 38 geschaltet, welche aus einer Zener-Diode ausgebildet ist. Die Klemmschaltung 38 schützt eine Gate-Source-Spannung der zweiten Schaltvorrichtung 36. Zwischen den Verbindungspunkt der Booster-Schaltung 34 und der zweiten Schaltvorrichtung 36 und den Verbindungspunkt der zweiten Schalteinheit S2 und der zweiten Schaltvorrichtung 36 ist ein Begrenzungswiderstand R1 geschaltet.
  • Die zweite Schalteinheit S2 ist aus zwei in Reihe geschalteten Schaltvorrichtungen S2a und S2b und einem Inverter S2c aufgebaut. Ein Ende der zweiten Schalteinheit S2 ist mit dem Gate der zweiten Schaltvorrichtung 36 verbunden, und das andere Ende ist mit dem Masseanschluss verbunden. Die Gates der Schaltvorrichtungen S2a und S2b sind über den Inverter S2c mit dem Signaleingangsanschluss 12 verbunden. Das heißt, der Steueranschluss zum Ein-/Ausschalten der zweiten Schalteinheit S2 ist mit dem Signaleingangsanschluss 12 verbunden.
  • Die zweite Schalteinheit S2 steuert die zweite Schaltvorrichtung 36. Die zweite Schalteinheit S2 wird in einen Aus-Zustand versetzt, wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet. Folglich wird die zweite Schaltvorrichtung 36 in einen Ein-Zustand versetzt. Darüber hinaus wird die zweite Schalteinheit S2 in den Ein-Zustand versetzt, wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet. Folglich wird die zweite Schaltvorrichtung 36 in den Aus-Zustand versetzt.
  • Auf diese Weise wird die zweite Schaltvorrichtung 36 in den Ein-Zustand versetzt, wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet, und sie bewirkt einen Durchgang zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und der Booster-Schaltung 34. Darüber hinaus wird die zweite Schaltvorrichtung 36 in den Aus-Zustand versetzt, wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet, und sie bewirkt eine Unterbrechung zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und der Booster-Schaltung 34.
  • Die Verzögerungsschaltung 40 verzögert einen Vorgang in Übereinstimmung mit dem niederspannungsseitigen Steuersignal LIN der ersten Schalteinheit S1 relativ zu einem Vorgang gemäß dem niederspannungsseitigen Steuersignal LIN der zweiten Schaltvorrichtung 36. Durch die Verzögerungsschaltung 40 kann die erste Schalteinheit S1 betrieben werden, nachdem die zweite Schalteinheit S2 betrieben wurde.
  • 4 ist ein Diagramm, welches eine Konfiguration der Backgate-Vorspannungsschaltung 32 erläutert, welche sich auf die erste Ausführungsform bezieht. Die Backgate-Vorspannungsschaltung 32 ist zur Spannungsfestigkeitsabsicherung und zum Unterdrücken eines parasitären Vorgangs im LDMOS-Transistor vorgesehen. In der Backgate-Vorspannungsschaltung 32 ist eine Vielzahl von Dioden Di in Reihe geschaltet. Eine Anodenseite der Vielzahl von Dioden Di ist mit der Spannungsversorgung VCC verbunden. Eine Kathodenseite der Vielzahl von Dioden Di ist mit dem Backgate der ersten Schaltvorrichtung 30 über einen Widerstand R2 verbunden.
  • Ein Vorspannungswert der Backgate-Vorspannungsschaltung 32 wird festgelegt, indem eine Potentialdifferenz von der Spannungsversorgung VCC durch eine Vorwärtsspannung VF in Übereinstimmung mit einer Stufenzahl der Dioden Di angepasst wird. Der Vorspannungswert wird beispielsweise von einer Schwellenspannung Vth der ersten Schaltvorrichtung 30 ermittelt. Die Vorspannung wird derart ermittelt, dass sie gleich oder geringer ist, als eine Spannungsfestigkeit einer Diode zwischen dem Backgate und der Source der ersten Schaltvorrichtung 30.
  • Wenn eine Drain-Spannung der ersten Schaltvorrichtung 30 geringer ist, als eine Backgate-Spannung, fließt hier ein Strom vom Backgate zur Spannungsversorgung VB über eine Diode zwischen dem Backgate und dem Drain. Wenn ein Erholungsstrom in der Diode zwischen dem Backgate und dem Drain fließt, wird dieser eine Ursache für ein Auftreten einer Spannungsspitze. Daher ist es besser, ein Backgate-Potential in eine GND-Richtung innerhalb der Spannungsfestigkeit der Diode zwischen dem Backgate und der Source zu verringern. Wenn das Backgate-Potential jedoch verringert wird, neigt ein Backgate-Vorspannungseffekt dazu, groß zu werden. Daher ist es erforderlich, eine Vth-Schwankung des LDMOS zu beachten.
  • In der Treiberschaltung 100 wird die erste Schaltvorrichtung 30 durch die Booster-Schaltung 34 angesteuert. In der Booster-Schaltung 34 sammeln sich elektrische Ladungen im Kondensator 34b von der Spannungsversorgung VCC an, wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet. Wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet, wird die Spannung des Kondensators 34b durch den Puffer 34c erhöht, und die Booster-Schaltung 34 schaltet die erste Schaltvorrichtung 30 ein. Wenn die erste Schaltvorrichtung 30 eingeschaltet wird, fließt der Strom vom zweiten Leistungsanschluss 10 zum ersten Leistungsanschluss 13, und die Spannungsversorgung VB, welche dem ersten Treiber bereitgestellt ist, wird geladen. Durch die Diode 34a kann darüber hinaus verhindert werden, dass der Strom während eines Boost-Betriebs zurück zur Spannungsversorgung VCC fließt. Die Spannungsversorgung VB ist aus einem Kondensator BSC aufgebaut. Der Kondensator BSC wird auch als Bootstrap-Kondensator bezeichnet.
  • 5 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung 801 veranschaulicht, welche sich auf ein erstes Vergleichsbeispiel bezieht. Als Methode zum Aufbauen der Spannungsversorgung VB existiert allgemein ein Floating-Spannungsversorgungssystem und ein Bootstrap-Spannungsversorgungssystem. In dem Fall, in dem eine Stromaufnahme der Spannungsversorgung VB klein ist, wird häufig ein kostengünstiges Bootstrap-Spannungsversorgungssystem eingesetzt. Der Fall, in dem die Stromaufnahme der Spannungsversorgung VB klein ist, ist der Fall, in dem die Last beispielsweise nur das Gate eines Leistungstransistors in einem Bandinverter mit geringer Kapazität ist. In der Invertervorrichtung 801, welche sich auf das erste Vergleichsbeispiel bezieht, wird die Spannungsversorgung VB durch das Bootstrap-Spannungsversorgungssystem geladen.
  • In der Invertervorrichtung 801 sind die Spannungsversorgung VCC und die Spannungsversorgung VB durch eine Diode BSD und einen Widerstand BSR verbunden. Zu dem Zeitpunkt, zu dem eine VB-Spannung geringer ist, als eine VCC-Spannung, wie es der Fall ist, wenn ein N-Seiten-IGBT eingeschaltet ist, wird das Laden über einen Pfad ausgeführt, welcher mittels einer durchgezogenen Linie 91 veranschaulicht ist. Wenn ein P-Seiten-IGBT eingeschaltet ist, fließt der Strom darüber hinaus über einen Pfad, der mittels einer gestrichelten Linie 92 gekennzeichnet ist.
  • In dieser Konfiguration wird ein Bereich zum Hinzufügen der Diode BSD und des Widerstandes BSR benötigt. Darüber hinaus besteht ein Risiko eines Auftretens einer Beschädigung aufgrund des Erholungsstroms, welcher erzeugt wird, wenn die Diode BSD von einer Vorwärtsrichtung in eine Rückwärtsrichtung vorgespannt wird.
  • 6 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung 801a veranschaulicht, welche sich auf ein zweites Vergleichsbeispiel bezieht. In der Invertervorrichtung 801a sind die Diode BSD und der Widerstand BSR in den HVIC integriert. Selbst in diesem Fall besteht das Risiko des Auftretens einer Beschädigung aufgrund des Erholungsstroms. Darüber hinaus besteht ein Risiko, dass eine Ladeeffizienz aufgrund eines parasitären Elementes abnimmt, wenn der Kondensator BSC geladen wird.
  • 7 ist ein Diagramm, welches eine Konfiguration einer Invertervorrichtung 801 b veranschaulicht, welche sich auf ein drittes Vergleichsbeispiel bezieht. 8 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 800b veranschaulicht, welche sich auf das dritte Vergleichsbeispiel bezieht. In der Invertervorrichtung 801b wird eine Funktion der Diode BSD durch einen HVMOS 830 ersetzt, welcher in die Treiberschaltung 800b eingebaut ist. Der HVMOS 830 ist zum Beispiel ein LDMOS-Transistor. Das Drain des HVMOS 830 ist mit der Spannungsversorgung VB verbunden, und die Source ist mit der Spannungsversorgung VCC verbunden. Zusätzlich weist die Treiberschaltung 800b einen Treiber 831 und eine Backgate-Vorspannungsschaltung 832 auf. Der Treiber 831 weist eine Booster-Schaltung 834 zum Vorspannen des LDMOS-Transistors in einer Triodenregion auf, wenn der Kondensator BSC geladen wird.
  • 9 ist ein Diagramm, welches einen Kurvenverlauf der Invertervorrichtung 801 b veranschaulicht, welche sich auf das dritte Vergleichsbeispiel bezieht. Wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet, sammeln sich die elektrischen Ladungen im Kondensator der Booster-Schaltung 834 von der Spannungsversorgung VCC an. Zu dieser Zeit wird eine Gate-Spannung VG des HVMOS 830 VCC-VF. Hier ist die VF die Vorwärtsspannung der Diode der Booster-Schaltung 834. Da die VF kleiner als die VCC ist, gilt VCC≈VG. Zusätzlich ist eine Spannung VBS zu diesem Zeitpunkt VCC-Vth. Hier ist die Spannung VBS eine Ende-zu-Ende-Spannung des Kondensators BSC, und die Vth ist eine Schwellenspannung des HVMOS 830.
  • Wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet, wird die Spannung des Kondensators der Booster-Schaltung 834 durch einen Puffer erhöht, und der HVMOS 830 wird eingeschaltet. Zu diesem Zeitpunkt wird die Gate-Spannung VG des HVMOS 830 zum Beispiel 2xVCC. Zusätzlich wird der Kondensator BSC durch einen Strom IBS geladen.
  • Wenn das niederspannungsseitige Steuersignal LIN wieder der low-Pegel wird, verringert sich die Spannung des Kondensators der Booster-Schaltung 834 in Übereinstimmung mit dem Ausgang des Puffers. In dem Fall, in dem die Spannungsversorgung VB geladen wird, werden die Source-Spannung, die Gate-Spannung und die Drain-Spannung des HVMOS 830 VCC≈VG≈VB. Zu dem Zeitpunkt ist eine Gate-Source-Spannung VGS des HVMOS 830 nicht sichergestellt. Folglich wird der HVMOS 830 in den Aus-Zustand geschaltet.
  • Auf diese Weise wird in dem System zum Festlegen individueller Knoten des HVMOS 830 auf VCC≈VG≈VB, wenn die Spannungsversorgung VB nicht geladen wird, der HVMOS 830 in den Ein-Zustand versetzt und ein Ladestrom fließt. Wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet, ist ein Grenzpunkt des Ein-/Ausschaltens des HVMOS 830 VB-Potential = VCC-Vth. Hier ist die Vth die Schwellenspannung des HVMOS 830. Zu diesem Zeitpunkt ist das Backgate-Potential innerhalb der Spannungsfestigkeit der Diode zwischen dem Backgate und der Source festgelegt und liegt in einem Bereich gleich oder geringer als VCC-Vth. Folglich wird das Backgate-Potential in der Treiberschaltung 800b auf VCC-Vth gesetzt.
  • 10 ist ein Diagramm, welches einen Betrieb der Treiberschaltung 800b erläutert, welche sich auf das dritte Vergleichsbeispiel bezieht. In der Treiberschaltung 800b entspricht das Gate des HVMOS 830 HiZ. Daher wird die Gate-Spannung zu allen Zeitpunkten beibehalten. Zu diesem Zeitpunkt wird die Gate-Spannung selbst in dem Fall beibehalten, in dem sich die Spannung der Spannungsversorgung VCC verringert. Folglich wird die Gate-Source-Spannung VGS des HVMOS 830, welche mit VG-VCC korrespondiert, sichergestellt, und es besteht das Risiko, dass ein Rückwärtsstrommodus von der Spannungsversorgung VB zur Spannungsversorgung VCC auftritt.
  • Wenn eine VS-Potentialschwankung auftritt, wenn der Inverter angesteuert wird, besteht darüber hinaus eine Möglichkeit, dass ein Verschiebungsstrom über einen parasitären Kondensator zwischen dem Drain und dem Gate des HVMOS 830 in das Gate fließt. Folglich besteht das Risiko, dass die Gate-Spannung VG angehoben wird und der HVMOS 830 nicht richtig funktioniert oder fälschlicherweise eingeschaltet wird. Zu dem Zeitpunkt besteht ein Risiko, dass der Rückwärtsstrommodus auftritt.
  • 11 ist ein Diagramm, welches einen Kurvenverlauf der Treiberschaltung 100 veranschaulicht, welche sich auf die erste Ausführungsform bezieht. In der vorliegenden Ausführungsform wird die erste Schaltvorrichtung 30 durch ein Bereitstellen von 0 V am Steueranschluss ausgeschaltet. Folglich kann eine Aus-Logik unabhängig von der VCC und der VB ausgebildet sein.
  • Wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet, befinden sich die erste Schalteinheit S1 und die zweite Schalteinheit S2 in einem Kurzschlusszustand. Zu dem Zeitpunkt ist die Gate-Source-Spannung VGS der zweiten Schaltvorrichtung 36 0V. Somit wird die zweite Schaltvorrichtung 36 in den Aus-Zustand versetzt, und eine Unterbrechung zwischen dem Kondensator 34b der Booster-Schaltung 34 und dem Steueranschluss der ersten Schaltvorrichtung 30 wird bewirkt.
  • Wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet, befinden sich die erste Schalteinheit S1 und die zweite Schalteinheit S2 in einem offenen Zustand. Zu diesem Zeitpunkt ist eine Gate-Drain-Spannung VGD der zweiten Schaltvorrichtung 36 VCC-VF. Hier ist die VF die Vorwärtsspannung der Diode 34a. Folglich wird die zweite Schaltvorrichtung 36 in den Ein-Zustand versetzt. Folglich werden der Kondensator 34b der Booster-Schaltung 34 und der Steueranschluss der ersten Schaltvorrichtung 30 verbunden. Da sich die erste Schalteinheit S1 im offenen Zustand befindet, wird der ersten Schaltvorrichtung 30 durch die Booster-Schaltung 34 zusätzlich eine Boost-Spannung bereitgestellt.
  • In 11 ist die Spannung VG des Steueranschlusses der ersten Schaltvorrichtung 30 als eine durchgezogene Linie 93a dargestellt. Darüber hinaus ist die Gate-Spannung VG des HVMOS 830 in der Invertervorrichtung 801b durch eine gestrichelte Linie 93b als das Vergleichsbeispiel veranschaulicht. Ferner ist die Spannung VBS der vorliegenden Ausführungsform durch die durchgezogene Linie 94a veranschaulicht. Zusätzlich ist die Spannung VBS der Invertervorrichtung 801b durch eine gestrichelte Linie 94b als das Vergleichsbeispiel veranschaulicht.
  • In der Invertervorrichtung 801b, welche sich auf das Vergleichsbeispiel bezieht, ist ein Unterschied zwischen der Gate-Spannung, wenn sich der HVMO 830 im Aus-Zustand befindet und der Vth des HVMOS 830, gering. In dem Fall, in dem die VS-Potentialschwankung auftritt, besteht daher das Risiko, dass der HVMOS 830 fälschlicherweise eingeschaltet wird. Folglich besteht das Risiko, dass der Rückwärtsstrommodus auftritt und die Spannung VBS wie durch die gestrichelte Linie 94b veranschaulicht, abnimmt.
  • Wenn sich im Gegensatz dazu die erste Schaltvorrichtung 30 in der vorliegenden Ausführungsform im Aus-Zustand befindet, ist die Spannung des Steueranschlusses 0 V. Daher weist die Spannung VG einen ausreichenden Abstand zur Vth der ersten Schaltvorrichtung 30 auf, was mittels einer gestrichelten Linie 93c veranschaulicht ist. Selbst in dem Fall, in dem der Verschiebungsstrom aufgrund der VS-Potentialschwankung in den Steueranschluss fließt, kann daher ein versehentliches Einschalten der ersten Schaltvorrichtung 30 unterbunden werden. Folglich kann der Rückwärtsstrommodus unterdrückt werden.
  • In der Invertervorrichtung 801b, welche sich auf das Vergleichsbeispiel bezieht, ist das Gate des HVMOS 830 darüber hinaus HiZ, und die Gate-Spannung VG wird selbst dann beibehalten, wenn die Spannung der Spannungsversorgung VCC abnimmt. Folglich besteht das Risiko, dass der Rückwärtsstrommodus auftritt und die Spannung VBS wie durch die gestrichelte Linie 94b veranschaulicht, abnimmt.
  • Wenn sich im Gegensatz dazu in der vorliegenden Ausführungsform die erste Schaltvorrichtung 30 im Aus-Zustand befindet, ist die Spannung VG des Steueranschlusses 0 V. Daher kann das Ansteigen der VGS der ersten Schaltvorrichtung 30 unterdrückt werden und das Eintreten des Rückwärtsstrommodus' kann unterbunden werden.
  • Durch Bereitstellen der zweiten Schaltvorrichtung 36 kann die erste Schaltvorrichtung 30 ferner in einem Zustand ausgeschaltet werden, in dem die elektrischen Ladungen in der Booster-Schaltung 34 gespeichert sind. Daher ist es nicht notwendig, den Kondensator 34b von 0 V zu laden, wenn in den Ein-Zustand gewechselt wird. Folglich kann ein Übergang in den Ein-Zustand der ersten Schaltvorrichtung 30 beschleunigt werden, und ein Hochgeschwindigkeitsbetrieb der Treiberschaltung 100 wird ermöglicht.
  • In dem Fall, dass die zweite Schalteinheit S2 zum Beispiel in einem Gate-Sink-Transistor nicht bereitgestellt ist, wird der Steueranschluss der ersten Schaltvorrichtung 30 darüber hinaus durch die erste Schalteinheit S1 auf 0 V gesetzt. Zu dem Zeitpunkt wird ein übermäßiger Verluststrom von der Spannungsversorgung VCC über die Diode 34a erzeugt. Um den übermäßigen Verluststrom zu vermeiden, ist es denkbar, einen Widerstand zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und dem Drain-Anschluss der ersten Schalteinheit S1 einzufügen und den Verluststrom zu unterdrücken. In der Konfiguration besteht jedoch das Risiko, dass ein Hochgeschwindigkeits-Ausschaltvorgang durch eine Zeitkonstante zwischen einem Gate-Kondensator der ersten Schaltvorrichtung 30 und dem eingefügten Widerstand behindert wird, wenn die erste Schaltvorrichtung 30 ausgeschaltet wird.
  • In der vorliegenden Ausführungsform wird im Gegensatz dazu eine Unterbrechung zwischen der Booster-Schaltung 34 und dem Steueranschluss der ersten Schaltvorrichtung 30 durch die zweite Schaltvorrichtung 36 und die zweite Schalteinheit S2 bewirkt. Folglich kann der Fluss des Verluststroms in der ersten Schalteinheit S1 unterbunden werden. Durch Begrenzen des Widerstandes R1 kann zusätzlich ein Überstrom, welcher zur zweiten Schalteinheit S2 fließt, wenn sich die zweite Schalteinheit S2 im Ein-Zustand befindet, unterdrückt werden. Somit kann der Hochgeschwindigkeitsbetrieb erreicht werden, währen der Verluststrom unterdrückt wird.
  • In der vorliegenden Ausführungsform schaltet die Booster-Schaltung 34 die erste Schaltvorrichtung 30 ein, indem ein Steuersignal angehoben wird und das Steuersignal dem Steueranschluss der ersten Schaltvorrichtung 30 bereitgestellt wird. Die zweite Schaltvorrichtung 36 wird in den Ein-Zustand versetzt, wenn sich das Steuersignal auf dem high-Pegel befindet, und bewirkt einen Durchgang zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und der Booster-Schaltung 34. Darüber hinaus wird die zweite Schaltvorrichtung 36 in den Aus-Zustand versetzt, wenn sich das Steuersignal auf dem low-Pegel befindet, und bewirkt eine Unterbrechung zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und der Booster-Schaltung 34. Ferner bewirkt die erste Schalteinheit S1 eine Unterbrechung zwischen dem Steueranschluss der ersten Schaltvorrichtung 30 und dem Masseanschluss, wenn sich das Steuersignal auf dem high-Pegel befindet. Des Weiteren schließt die erste Schalteinheit S1 den Steueranschluss der ersten Schaltvorrichtung 30 und den Masseanschluss kurz, wenn sich das Steuersignal auf dem low-Pegel befindet. Das Steuersignal ist das Signal, welches in der vorliegenden Ausführungsform mit dem niederspannungsseitigen Steuersignal LIN synchronisiert ist. Ohne darauf beschränkt zu sein, reicht es aus, wenn sich das Steuersignal auf dem high-Pegel befindet, wenn sich der untere Arm 82 im Ein-Zustand befindet und sich auf dem low-Pegel befindet, wenn sich der untere Arm 82 in Aus-Zustand befindet.
  • Darüber hinaus kann der obere Arm 81 und/oder der untere Arm 82 aus einem Halbleiter mit einer breiten Bandlücke ausgebildet sein. Der Halbleiter mit der breiten Bandlücke ist zum Beispiel ein Siliziumkarbid, ein Galliumnitrid-basiertes Material oder Diamant. Gemäß der vorliegenden Ausführungsform ist der Hochgeschwindigkeitsbetrieb der Treiberschaltung 100 möglich. In einem Fall, in dem die Inverterschaltung 80 aus einem Halbleiter mit einer breiten Bandlücke ausgebildet ist, kann die Leistungsfähigkeit daher effektiv verwendet werden.
  • Darüber hinaus steuert die Treiberschaltung 100 in der vorliegenden Ausführungsform den IGBT an. Ohne darauf beschränkt zu sein kann die Treiberschaltung 100 einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) ansteuern.
  • In der Invertervorrichtung 1 steuert die Treiberschaltung 100 eine Halbbrückenschaltung an. Ohne darauf beschränkt zu sein, kann die Treiberschaltung 100 eine Vollbrückenschaltung oder eine Dreiphasen-Inverterschaltung ansteuern.
  • 12 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 100a veranschaulicht, welche sich auf eine Modifikation der ersten Ausführungsform bezieht. Die Treiberschaltung 100a steuert eine Dreiphasen-Inverterschaltung an. Die Treiberschaltung 100a weist einen ersten U-Phasentreiber, einen ersten V-Phasentreiber und einen ersten W-Phasentreiber auf, welche den oberen Arm einer U-Phase, einer V-Phase und einer W-Phase ansteuern. Darüber hinaus weist die Treiberschaltung 100a einen zweiten U-Phasentreiber, einen zweiten V-Phasentreiber und einen zweiten W-Phasentreiber auf, welche den unteren Arm der U-Phase, der V-Phase und der W-Phase ansteuern. Der erste U-Phasentreiber, der erste V-Phasentreiber, der erste W-Phasentreiber, der zweite U-Phasentreiber, der zweite V-Phasentreiber und der zweite W-Phasentreiber steuern das Ein-/Ausschalten des korrespondierenden Arms in Übereinstimmung mit dem Signal von der Signalsteuerschaltung 23.
  • Der Signalsteuerschaltung 23 und dem zweiten U-Phasentreiber, dem zweiten V-Phasentreiber und dem zweiten W-Phasentreiber ist die Spannungsversorgung VCC bereitgestellt. Dem ersten U-Phasentreiber, dem ersten V-Phasentreiber und dem ersten W-Phasentreiber sind jeweils eine Spannungsversorgung VBU, eine Spannungsversorgung VBV und eine Spannungsversorgung VBW bereitgestellt.
  • Die Treiberschaltung 100a weist erste Schaltvorrichtungen 30_U, 30_V und 30_W zum Laden der Spannungsversorgung VBU, der Spannungsversorgung VBV und der Spannungsversorgung VBW auf. Die ersten Schaltvorrichtungen 30_U, 30_V und 30_W werden jeweils durch die Steuerschaltungen 33_U, 33_V und 33_W angesteuert. Jede der Steuerschaltungen 33_U, 33_V und 33_W weist die Booster-Schaltung 34, die zweite Schaltvorrichtung 36, die erste Schalteinheit S1 und die zweite Schalteinheit S2 auf, die in 3 veranschaulicht sind. Im Falle einer Ansteuerung der Vollbrückenschaltung oder der Dreiphasen-Inverterschaltung, werden auf diese Weise die erste Schaltvorrichtung und die Steuerschaltung jedem oberen Arm bereitgestellt.
  • Diese Modifikationen können in geeigneter Weise auf Treiberschaltungen und Invertervorrichtungen gemäß den Ausführungsformen unten angewendet werden. Währenddessen werden für die Treiberschaltungen und die Invertervorrichtungen gemäß den Ausführungsformen unten überwiegend Abweichungen zur ersten Ausführungsform erläutert, da sie viele Übereinstimmungen mit der ersten Ausführungsform aufweisen.
  • Zweite Ausführungsform
  • 13 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 200 veranschaulicht, die sich auf die zweite Ausführungsform bezieht. In der vorliegenden Ausführungsform unterscheidet sich die Konfiguration einer ersten Schaltvorrichtung 230 von der Konfiguration der ersten Schaltvorrichtung 30 der ersten Ausführungsform. Für die erste Schaltvorrichtung 230 ist das Backgate mit dem Masseanschluss verbunden. Die erste Schaltvorrichtung 230 ist ein WellMOS-Transistor.
  • Hier wird ein Problem im Fall einer Verwendung des LDMOS-Transistors als die erste Schaltvorrichtung 30 beschrieben. 14 ist eine Schnittansicht der ersten Schaltvorrichtung 30, welche der LDMOS-Transistor ist. Die erste Schaltvorrichtung 30 umfasst eine Halbleiterschicht 30a eines ersten Leitfähigkeitstyps, und eine erste Halbleiterregion 30b eines zweiten Leitfähigkeitstyps, welche elektrisch mit einem ersten Anschluss 30f der ersten Schaltvorrichtung 30 verbunden ist und auf einer Fläche der Halbleiterschicht 30a ausgebildet ist. Hier ist der erste Leitfähigkeitstyp ein P-Typ und der zweite Leitfähigkeitstyp ist ein N-Typ. Ohne darauf beschränkt zu sein, kann der erste Leitfähigkeitstyp der N-Typ sein und der zweite Leitfähigkeitstyp kann der P-Typ sein.
  • Auf der Fläche der ersten Halbleiterregion 30b ist eine zweite Halbleiterregion 30c des ersten Leitfähigkeitstyps ausgebildet, welche elektrisch mit dem Backgate verbunden ist. Auf der Fläche der zweiten Halbleiterregion 30c ist eine dritte Halbleiterregion 30d des zweiten Leitfähigkeitstyps ausgebildet, welche elektrisch mit einem zweiten Anschluss 30e der ersten Schaltvorrichtung verbunden ist. Darüber hinaus ist ein Steueranschluss 30g der ersten Schaltvorrichtung 30 über eine Gate-Isolierschicht mit einer Kanalregion zwischen der dritten Halbleiterregion 30d und der ersten Halbleiterregion 30b verbunden.
  • Wie in 14 veranschaulicht, existieren im LDMOS-Transistor parasitäre Transistoren Tr1, Tr2 und Tr3. In dem Fall, in dem eine negative VS-Spannungsspitze groß ist, die erzeugt wird, wenn der Inverter angesteuert wird, werden die parasitären Transistoren Tr2 und Tr3 Ursprünge und ein Thyristor wird im LDMOS-Transistor und der peripheren Schaltung ausgebildet. Wenn der Thyristor arbeitet, kann ein Latch-Up auftreten und es besteht die Möglichkeit, dass eine Beschädigung in Abhängigkeit einer Strommenge auftritt.
  • Um das Arbeiten des parasitären Transistors zu unterdrücken, ist es in dem LDMOS-Transistor vorzuziehen, das Potential der Inseltrennung des P-Typs sehr nahe am LDMOS-Transistor an einem GND-Potential festzulegen. Daher kann das Einfließen des Stroms in einen Widerstand Rsub unterdrückt werden. Folglich kann die VBE des parasitären Transistors Tr3, welcher der Ursprung des Thyristors ist, unterdrückt werden.
  • 15 ist eine Schnittansicht der ersten Schaltvorrichtung 230, welche sich auf die zweite Ausführungsform bezieht. Die erste Schaltvorrichtung 230 umfasst eine Halbleiterschicht 230a des ersten Leitfähigkeitstyps, und eine erste Halbleiterregion 230b des zweiten Leitfähigkeitstyps, welche elektrisch mit einem ersten Anschluss 230f verbunden ist und auf der Fläche der Halbleiterschicht 230a ausgebildet ist. Auf der Fläche der Halbleiterschicht 230a ist eine zweite Halbleiterregion 230c des ersten Leitfähigkeitstyps neben der ersten Halbleiterregion 230b ausgebildet. Auf der Fläche der zweiten Halbleiterregion 230c ist eine Halbleiterregion 230d des zweiten Leitfähigkeitstyps ausgebildet, welche elektrisch mit dem zweiten Anschluss 230e verbunden ist. Mit einer Region, die in der zweiten Halbleiterregion 230c von der dritten Halbleiterregion 230d separiert ist, ist eine Backgate-Elektrode BG elektrisch mit dem Masseanschluss verbunden. Ein Steueranschluss 230g der ersten Schaltvorrichtung 230 ist über die Gate-Isolierschicht mit der Kanalregion zwischen der dritten Halbleiterregion 230d und der ersten Halbleiterregion 230b verbunden. Die Spannungsfestigkeit zwischen dem zweiten Anschluss 230e und der Backgate-Elektrode BG der ersten Schaltvorrichtung 230 ist größer, als die Spannung der Spannungsversorgung VCC, welche dem zweiten Treiber 22 bereitgestellt ist.
  • Eine Spannungsfestigkeit zwischen dem Backgate und der Source des WellMOS-Transistors ist im Vergleich zur Spannungsfestigkeit zwischen dem Backgate und der Source des LDMOS-Transistors ausreichend höher. Daher wird die Notwendigkeit zur Ansteuerung durch die Backgate-Vorspannungsschaltung beseitigt, und das Backgate kann mit dem Masseanschluss verbunden werden. Folglich kann die Treiberschaltung 200 miniaturisiert werden.
  • Das Potential des Backgates der ersten Schaltvorrichtung 230 ist das GND-Potential, und es ist gleich dem Potential eines Substrats. Daher existiert in der ersten Schaltvorrichtung 230 der parasitäre Transistor Tr2 nicht, welcher der Ursprung der Thyristor-Erzeugung ist. Folglich kann in dem Fall, in dem die negative VS-Spannungsspitze erzeugt wird, das Auftreten des Latch-Ups unterdrückt werden. Folglich können Fehlfunktionen und die Beschädigung unterbunden werden.
  • Es sei darauf hingewiesen, dass die vorliegende Erfindung in dem Fall übernommen werden kann, in dem ein maximaler Wert einer Potentialdifferenz zwischen der Spannung des Steueranschlusses der ersten Schaltvorrichtung 230 und dem Masseanschluss nach dem Erhöhen gleich oder kleiner ist, als die Spannungsfestigkeit zwischen dem Steueranschluss und dem Backgate der ersten Schaltvorrichtung 230. Die Spannungsfestigkeit zwischen dem Steueranschluss und dem Backgate entspricht der Spannungsfestigkeit einer Gate-Oxidschicht.
  • Dritte Ausführungsform
  • 16 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 300 veranschaulicht, die sich auf die dritte Ausführungsform bezieht. In der vorliegenden Ausführungsform unterscheidet sich die Konfiguration einer Booster-Schaltung 334 von der ersten Ausführungsform. Die Treiberschaltung 300 weist eine Oszillatorschaltung 350, eine Klemmschaltung 344, eine Klemmerfassungsschaltung 346 und eine Timer-Schaltung 348 auf. Die Oszillatorschaltung 350 gibt eine Oszillationskurve mit dem high-Pegel des niederspannungsseitigen Steuersignals LIN als ein Enable-Signal aus.
  • Am Ausgang der Oszillatorschaltung 350 ist die Booster-Schaltung 334 angeschlossen. Die Booster-Schaltung 334 umfasst eine erste Booster-Schaltung, und eine zweite Booster-Schaltung, welche das Signal einer Phase, die gegenläufig zu jener der ersten Booster-Schaltung ist, erhöht. Die erste Booster-Schaltung weist eine Diode 334a, einen Kondensator 334b, und einen Puffer 334c auf. Die zweite Booster-Schaltung weist eine Diode 334d, einen Kondensator 334e, und einen Puffer 334f auf. In den Puffer 334f wird das Signal der Phase eingespeist, welche der des Puffers 334c entgegengesetzt ist. Die Booster-Schaltung 334 wird durch ein Ladungspumpensystem betrieben.
  • Der Ausgang der Booster-Schaltung 334, die Klemmschaltung 344 und die zweite Schaltvorrichtung 36 sind über eine Diode 342 verbunden. Die Klemmschaltung 344 weist eine Diode 344a und Zener-Dioden 344b und 344c auf. Die Klemmschaltung 344 steuert die Spannung, welche von der Booster-Schaltung 334 am Steueranschluss der ersten Schaltvorrichtung 30 bereitgestellt wird, derart, dass sie gleich oder geringer ist, als eine vordefinierte Schwellenspannung. Darüber hinaus ist der Klemmschaltung 344 die Klemmerfassungsschaltung 346 hinzugefügt, welche erfasst, dass die von der Booster-Schaltung 334 an den Steueranschluss der ersten Schaltvorrichtung 30 bereitgestellte Spannung die Schwellenspannung erreicht hat.
  • Wenn die Klemmerfassungsschaltung 346 eine Spannungsklemmung erfasst, wird die Timer-Schaltung 348 aktiviert. Wenn die Klemmerfassungsschaltung 346 erfasst, dass die von der Booster-Schaltung 334 an den Steueranschluss der ersten Schaltvorrichtung 30 bereitgestellte Spannung die Schwellenspannung erreicht hat, beendet die Timer-Schaltung 348 für einen vordefinierten Zeitraum den Boost-Betrieb der Booster-Schaltung 334. Der Ausgang der Timer-Schaltung 348 ist mit der Oszillatorschaltung 350 verbunden. Wenn die Klemmerfassungsschaltung 346 die Spannungsklemmung erfasst, hält die Timer-Schaltung 348 die Oszillatorschaltung 350 für den vordefinierten Zeitraum an. Wenn der vordefinierte Zeitraum abläuft, wird der Boost-Betrieb erneut gestartet.
  • 17 ist ein Diagramm, welches eine Funktion der Booster-Schaltung 334 veranschaulicht, die sich auf die dritte Ausführungsform bezieht. In 17 ist die Spannung VG des Steueranschlusses der ersten Schaltvorrichtung 30 mittels einer durchgezogenen Linie 95a veranschaulicht. Darüber hinaus ist die in 8 veranschaulichte Spannung VG der Treiberschaltung 800b mittels einer gestrichelten Linie 95b als das Vergleichsbeispiel veranschaulicht. Ferner ist die Spannung VBS der vorliegenden Ausführungsform mittels einer durchgezogenen Linie 96a veranschaulicht. Des Weiteren ist ein Beispiel der Spannung VBS der Treiberschaltung 800b mittels einer gestrichelten Linie 96b als das Vergleichsbeispiel veranschaulicht.
  • Im Vergleichsbeispiel hängt die Spannung VG von der Spannungsversorgung VCC ab. Daher besteht ein Risiko, dass die Spannung VGS in Abhängigkeit der Spannung der Spannungsversorgung VCC schwankt. Folglich besteht das Risiko, dass eine ausreichende Ladeleistung nicht erzielt werden kann, wenn die Spannung der Spannungsversorgung VCC gering ist. Wenn die Spannung der Spannungsversorgung VCC hoch ist, besteht zusätzlich das Risiko, dass die Spannung VGS die Spannungsfestigkeit der Gate-Oxidschicht des HVMOS 830 überschreitet und eine Beschädigung eintritt.
  • Darüber hinaus wird ein Gate-Anschluss des HVMOS 830 in der sich auf das Vergleichsbeispiel beziehenden Treiberschaltung 800b während des Erhöhens in einen HiZ-Zustand versetzt. Daher besteht das Risiko, dass die Spannung VG, wie mittels der gestrichelten Linie 95b veranschaulicht, aufgrund eines Einflusses eines Gate-Leckstroms oder eines Übergangsleckstroms oder dergleichen während eines Niederfrequenzbetriebs oder insbesondere während eines Hochtemperaturbetriebs abnimmt. Da die Spannung VG geringer wird, als die Schwellenspannung Vth, welche mittels einer gestrichelten Linie 95 veranschaulicht ist, besteht zu dem Zeitpunkt das Risiko, dass der HVMOS 830 den Ein-Zustand nicht aufrechterhalten kann und die Spannung VBS, wie mittels der gestrichelten Linie 96b veranschaulicht ist, abnimmt. Das heißt, es besteht die Möglichkeit, dass das Laden nicht stabil ausgeführt werden kann. Wenn darüber hinaus ein Kondensator mit einer hohen Kapazität bereitgestellt wird, um die Spannung VG des HVMOS 830 aufrechtzuerhalten, nimmt eine Verzögerung des Boot-Betriebs zu.
  • Im Gegensatz dazu sind in der vorliegenden Ausführungsform zwei Booster-Schaltungen bereitgestellt, welche mit den Signalen der entgegengesetzten Phasen synchronisiert sind. Insbesondere werden die Booster-Schaltungen in zwei Stufen durch die Oszillatorschaltung 350 angesteuert, und sie regen den Steueranschluss der ersten Schaltvorrichtung 30 fortlaufend mittels eines Ladungspumpenbetriebs an. Folglich kann ein stabiler Boost-Betrieb selbst während des Niederfrequenzbetriebes oder während des Hochtemperaturbetriebes erreicht werden. Darüber hinaus besteht keine Notwendigkeit den Kondensator mit der großen Kapazität bereitzustellen, um die Spannung VG aufrechtzuerhalten, und das Aufrechterhalten der Spannung VG und des Hochgeschwindigkeitsbetriebs können kompatibel gemacht werden.
  • 18 ist ein Diagramm, welches eine Funktion der Klemmschaltung 344 und der Timer-Schaltung 348 erläutert, welche sich auf die dritte Ausführungsform beziehen. In 18 ist die Spannung VG des Steueranschlusses der ersten Schaltvorrichtung 30 mittels einer durchgezogenen Linie 97a veranschaulicht. Zusätzlich ist die Spannung VG im Fall ohne die Klemmschaltung 344 mittels einer gestrichelten Linie 97b als das Vergleichsbeispiel veranschaulicht. Ferner ist die Spannung VG in dem Fall ohne die Timer-Schaltung 348 mittels einer gestrichelten Linie 97c als das Vergleichsbeispiel veranschaulicht. Darüber hinaus ist in 18 die Stromaufnahme der Spannungsversorgung VCC, welche mit dem Boost-Betrieb einhergeht, als durchgezogene Linie 98a veranschaulicht. Ferner ist die Stromaufnahme im Fall ohne die Klemmschaltung 344 mittels einer gestrichelten Linie 98b als das Vergleichsbeispiel veranschaulicht. Des Weiteren ist die Stromaufnahme in dem Fall ohne die Timer-Schaltung 348 mittels einer gestrichelten Linie 98c als das Vergleichsbeispiel veranschaulicht.
  • In dem Fall ohne die Klemmschaltung 344, wie mittels der gestrichelten Linie 97b veranschaulicht, besteht das Risiko, dass die Spannung VG eine Spannungsfestigkeit zwischen dem Gate und dem Backgate der ersten Schaltvorrichtung 30 überschreitet. Die Spannungsfestigkeit zwischen dem Gate und dem Backgate entspricht einer Spannungsfestigkeit einer Gate-Oxidschicht. In der vorliegenden Ausführungsform kann eine Klemmspannung willkürlich festgelegt werden. Daher kann unterbunden werden, dass die Spannung VG die Spannungsfestigkeit der ersten Schaltvorrichtung 30 überschreitet.
  • In dem Fall ohne die Timer-Schaltung 348, wie mittels der gestrichelten Linie 97c veranschaulicht, wird die Klemmung darüber hinaus während des Ladungspumpens fortlaufend angewendet. Zu diesem Zeitpunkt wird die elektrische Ladung zum Erhöhen zum Verluststrom, wie durch die gestrichelte Linie 98c veranschaulicht. Wenn im Gegensatz dazu die Klemmerfassungsschaltung 346 in der vorliegenden Ausführungsform die Spannungsklemmung erfasst, beendet die Timer-Schaltung 348 den Boost-Betrieb für eine Dauer eines Klemm-Timers. Folglich kann der exzessive Boost-Betrieb reduziert werden, und die Stromaufnahme kann unterdrückt werden.
  • Vierte Ausführungsform
  • 19 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 400 veranschaulicht, welche die auf die vierte Ausführungsform bezieht. Die Treiberschaltung 400 unterscheidet sich von der Treiberschaltung 100 an einem Punkt des Aufweisens einer VS-Potentialerfassungsschaltung 452 und einer Rechenschaltung 454. Die VS-Potentialerfassungsschaltung 452 ist eine Spannungserfassungsschaltung, welche das Enable-Signal ausgibt, wenn die Spannung VS am Verbindungspunkt des oberen Arms 81 und des unteren Arms 82 gleich oder geringer als ein vordefinierter Wert ist.
  • Die Rechenschaltung 454 gibt das Steuersignal aus, mit welchem die Booster-Schaltung 34 synchronisiert wird. Die Rechenschaltung 454 gibt das Steuersignal derart aus, dass es sich auf dem high-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet oder das Enable-Signal eingespeist wird, und dass es sich auf dem low-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet und das Enable-Signal nicht eingespeist wird.
  • Die Treiberschaltung 800b, welche sich auf das Vergleichsbeispiel bezieht, schätzt ab, dass sich der untere Arm 82 im Ein-Zustand befindet, wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet, und lädt die Spannungsversorgung VB. Zu dem Zeitpunkt besteht das Risiko, dass eine Ladedauer kurz ist und das Laden nicht ausreicht. Tatsächlich besteht selbst in einem Zeitraum, in welchem sich das niederspannungsseitige Steuersignal LIN nicht auf dem high-Pegel befindet, ein Zustand, in dem die Spannung VS 0 V beträgt. Zum Beispiel wird die Spannung VS unmittelbar nach dem Bereitstellen der Spannungsversorgung VCC und vor der Ansteuerung der Inverterschaltung 80 0 V.
  • In der vorliegenden Ausführungsform wird das Steuersignal erzeugt, indem das niederspannungsseitige Steuersignal LIN und das Enable-Signal von der VS-Potentialerfassungsschaltung 452 berechnet wird. Die Potentialerfassungsschaltung 452 erfasst die Spannung VS und setzt das Steuersignal auf den high-Pegel, unabhängig von dem Wert des niederspannungsseitigen Steuersignals LIN, wenn die Spannung VS gleich oder geringer ist, als der vordefinierte Wert. Somit kann die ausreichende Ladedauer der Spannungsversorgung VB sichergestellt werden, und ein unzureichendes Laden kann unterbunden werden. Das heißt, die Ladedauer, welche ähnlich der eines externen Bootstrap-Spannungsversorgungssystems ist, wie in 5 veranschaulicht ist, kann sichergestellt werden.
  • 20 ist ein Diagramm, welches ein Beispiel der VS-Potentialerfassungsschaltung 452 veranschaulicht, die sich auf die vierte Ausführungsform bezieht. Als die VS-Potentialerfassungsschaltung 452 kann eine VS-Potentialerfassungsschaltung 452a vom Typ einer Spannungserfassung übernommen werden. Die VS-Potentialerfassungsschaltung 452a umfasst eine Wilson-Stromspiegelschaltung. Wenn in der VS-Potentialerfassungsschaltung 452a die Spannung VS ansteigt und eine festgelegte Spannung überschreitet, die in einer Erfassungsspannungsfestlegungsschaltung 456 vordefiniert wurde, wird ein HVMOS 454 eingeschaltet. Folglich arbeitet ein Stromspiegel. Das Arbeiten des Stromspiegels wird begleitet von einem Ausgeben des low-Pegels als ein VSDET-Signal. Wenn die Spannung VS gleich oder geringer ist, als die festgelegte Spannung der Erfassungsspannungsfestlegungsschaltung 456, wird der Stromspiegel in einen gesättigten Zustand versetzt und arbeitet nicht. Das heißt, der high-Pegel wird als das VSDET-Signal ausgegeben. Die festgelegte Spannung der Erfassungsspannungsfestlegungsschaltung 456 wird durch die Diode, die Zener-Diode und den Widerstand oder dergleichen festgelegt.
  • 21 ist ein Diagramm, welches eine Modifikation der VS-Potentialerfassungsschaltung 452 veranschaulicht, welche sich auf die vierte Ausführungsform bezieht. Als die VS-Potentialerfassungsschaltung 452 kann eine VS-Potentialerfassungsschaltung 452b vom Typ einer Stromerfassung übernommen werden. Wenn in der VS-Potentialerfassungsschaltung 452b die Spannung VS ansteigt und ein Stromwert, welcher mit der Spannung korrespondiert, die an beiden Enden einer Erfassungsstromfestlegungsschaltung 458 erzeugt wird, gleich oder größer wird, als IREF, wird ein HVMOS 460 eingeschaltet. Folglich arbeitet der Stromspiegel. Einhergehend mit dem Arbeiten des Stromspiegels wird der low-Pegel als des VSDET-Signal ausgegeben. Wenn der Stromwert, der mit der Spannung korrespondiert, die an beiden Enden der Erfassungsstromfestlegungsschaltung 458 erzeugt wird, gleich oder geringer ist, als der IREF, wird der Stromspiegel in den gesättigten Zustand versetzt und arbeitet nicht. Das heißt, der high-Pegel wird als das VSDET-Signal ausgegeben. Der IREF wird durch den Widerstand oder dergleichen festgelegt.
  • Fünfte Ausführungsform
  • 22 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 500 veranschaulicht, die sich auf die fünfte Ausführungsform bezieht. Die Treiberschaltung 500 unterscheidet sich von der Treiberschaltung 100 an dem Punkt des Aufweisens einer Spannungserfassungsschaltung 562 und einer Rechenschaltung 564. Die Spannungserfassungsschaltung 562 weist eine Reihenschaltung aus Widerständen 562a und 562b auf. Die Reihenschaltung der Widerstände 562a und 562b ist zwischen die Spannungsversorgung VCC und den Masseanschluss geschaltet. Mit einem Verbindungspunkt der Widerstände 562a und 562b ist einer der Eingänge eines Komparators 562c verbunden. Mit dem anderen Eingang des Komparators 562c ist eine Referenzspannungsversorgung 562d verbunden. Der Ausgang des Kondensators 562c ist mit der Rechenschaltung 564 verbunden.
  • Der Komparator 562c vergleicht die Spannung, für welche die Spannungsversorgung VCC spannungsgeteilt wird, und die Spannung der Referenzspannungsversorgung 562d, und gibt ein Vergleichsergebnis an die Rechenschaltung 564 aus. Auf diese Weise gibt die Spannungserfassungsschaltung 562 das Enable-Signal aus, wenn die Spannung der Spannungsversorgung VCC, welche dem zweiten Treiber 22 bereitgestellt wird, gleich oder geringer ist, als der vordefinierte Wert.
  • Die Rechenschaltung 564 gibt das Steuersignal derart aus, dass es sich auf dem high-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet und das Enable-Signal eingespeist wird, und dass es sich auf dem low-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal LIN auf dem low-Pegel befindet oder das Enable-Signal nicht eingespeist wird.
  • Die Spannungserfassungsschaltung 562 ist eine Überspannungserfassungsschaltung, welche den Anstieg der Spannungsversorgung VCC erfasst und die Ansteuerung der ersten Schaltvorrichtung 30 beendet. Die Spannung der Referenzspannungsversorgung 562d ist derart festgelegt, dass sie mit der Spannung am Verbindungspunkt der Widerstände 562a und 562b übereinstimmt, wenn die Spannungsversorgung VCC in einen Überspannungszustand versetzt wird. Wenn die Spannungsversorgung VCC innerhalb eines empfohlenen Betriebsbereichs liegt, wird der Ausgang des Kondensators 562c der high-Pegel, welcher mit dem Enable-Signal korrespondiert.
  • In dem Fall, in dem die Spannung VS ansteigt, während die Spannungsversorgung VB geladen wird, oder in dem Fall, in dem der ersten Schaltvorrichtung 30 in einem Zustand, in dem die Spannung VS hoch ist, ein Ansteuerungssignal bereitgestellt wird, besteht die Möglichkeit, dass der oben beschriebene Rückwärtsstrommodus auftritt. Wenn der Rückwärtsstrommodus auftritt, erhöht sich die Spannungsversorgung VCC. In dem Fall, in dem die Spannungsversorgung VCC in der vorliegenden Ausführungsform den empfohlenen Betriebsbereich überschreitet und in einen Überspannungszustand in einem absolut maximalen Nennbereich versetzt wird, wird der Ausgang des Komparators 562c der low-Pegel. Zu dem Zeitpunkt befindet sich das Steuersignal auf dem low-Pegel, unabhängig von dem Wert des niederspannungsseitigen Steuersignals LIN. Folglich wird die Ansteuerung der ersten Schaltvorrichtung 30 beendet. Aus Vorstehendem ergibt sich, dass die Beschädigung aufgrund eines Anstiegs der Spannungsversorgung VCC und einer Überschreitung einer Vorrichtungsspannungsfestigkeit unterdrückt werden kann.
  • Darüber hinaus kann der Komparator 562c über eine Hysterese verfügen. Nachdem die Überspannung erfasst wurde, verringert sich eine Schwelle des Komparators 562c um einen festen Wert. Die Schwelle nach dem Verringern wird derart festgelegt, dass sie innerhalb des empfohlenen Betriebsbereichs der Spannungsversorgung VCC liegt. Somit kann die erste Schaltvorrichtung 30 angesteuert werden, nachdem sich die Spannungsversorgung VCC auf ein ausreichend sicheres Niveau verringert hat.
  • Sechste Ausführungsform
  • 23 ist ein Diagramm, welches eine Konfiguration einer Treiberschaltung 600 veranschaulicht, die sich auf die sechste Ausführungsform bezieht. Die Treiberschaltung 600 unterscheidet sich von der Treiberschaltung 100 an dem Punkt des Aufweisens der VS-Potentialerfassungsschaltung 452 und einer Rechenschaltung 665. Die VS-Potentialerfassungsschaltung 452 ist die Spannungserfassungsschaltung, welche das Enable-Signal ausgibt, wenn die Spannung VS am Verbindungspunkt des oberen Arms 81 und des unteren Arms 82 gleich oder geringer ist, als der vordefinierte Wert.
  • Die Rechenschaltung 665 weist eine Totzeitanpassungsschaltung 666 auf. Die Totzeitanpassungsschaltung 666 gibt ein Signal LINA und ein Signal HINA in Übereinstimmung mit dem niederspannungsseitigen Steuersignal LIN und dem hochspannungsseitigen Steuersignal HIN aus. Darüber hinaus weist die Rechenschaltung 665 ein D-Flip-Flop 668 auf. In einen Takteingang des D-Flip-Flops 668 werden das negative OR des Signals LINA und des Signals HINA eingespeist. In den D-Eingang des D-Flip-Flops 668 wird ein Signal LINB, für welches das Signal LINA verzögert wird, eingespeist. Das UND des Ausgangs der VS-Potentialerfassungsschaltung 452 und ein Zwischensignal QB, welches der Ausgang des D-Flip-Flops 668 ist, wird in die Booster-Schaltung 34 als das Steuersignal eingespeist.
  • 24 ist ein Diagramm, welches einen Kurvenverlauf der Treiberschaltung 600 veranschaulicht, die sich auf die sechste Ausführungsform bezieht. Das Zwischensignal QB wird vom low-Pegel zum high-Pegel geschaltet, in Übereinstimmung mit einem Abfallen des hochspannungsseitigen Steuersignals HIN, und wird vom high-Pegel zum low-Pegel geschaltet, in Übereinstimmung mit dem Abfallen des niederspannungsseitigen Steuersignals LIN. Die Rechenschaltung 665 gibt das Steuersignal derart aus, dass es sich auf dem high-Pegel befindet, wenn sich das Zwischensignal QB auf dem high-Pegel befindet und das Enable-Signal eingespeist wird, und dass es sich auf dem low-Pegel befindet, wenn sich das Zwischensignal QB auf dem low-Pegel befindet und das Enable-Signal nicht eingespeist wird.
  • In Abhängigkeit einer Art der Last 90, welche mit der Inverterschaltung 80 verbunden ist, ist ein Signal, welches eine Ursache für die VS-Potentialschwankung ist, unterschiedlich. Beispiele für die Last 90 sind eine induktive Last und eine kapazitive Last. In der vorliegenden Ausführungsform wird angenommen, dass die Last 90 der Inverterschaltung 80 die induktive Last ist, und die VS-Potentialschwankung wird unter Verwendung des niederspannungsseitigen Steuersignals LIN und des hochspannungsseitigen Steuersignals HIN geschätzt. Die induktive Last ist zum Beispiel ein Motor.
  • Zunächst wird eine Auftrittsbedingung einer positiven VS-Potentialschwankung beschrieben. Es wird angenommen, dass ausgehend von dem Zustand, in dem sich das niederspannungsseitige Ausgangssignal LO auf dem high-Pegel befindet und der untere Arm 82 eingeschaltet ist, das niederspannungsseitige Ausgangssignal LO zum low-Pegel verschoben wird. Zu dem Zeitpunkt kehrt der Strom durch die in der Induktivität der Last 90 gespeicherte Energie zur Diode des oberen Arms 81 zurück. Zu diesem Zeitpunkt tritt eine positive Verschiebung im VS-Potential auf.
  • Als Nächstes wird die Auftrittsbedingung einer negativen VS-Potentialschwankung beschrieben. Es wird angenommen, dass ausgehend von dem Zustand, in dem sich das hochspannungsseitige Steuersignal HIN auf dem high-Pegel befindet und der obere Arm 81 eingeschaltet ist, das hochspannungsseitige Ausgangssignal HO zum low-Pegel verschoben wird. Zu dem Zeitpunkt kehrt der Strom durch die in der Induktivität der Last 90 gespeicherte Energie von der Diode des unteren Arms 82 zurück. Zu diesem Zeitpunkt tritt eine negative Verschiebung des VS-Potentials auf.
  • Wie in einem in 24 veranschaulichten Zeitraum T1 veranschaulicht, befindet sich das Zwischensignal QB auf dem high-Pegel in einem initialen Zustand nachdem die Energie bereitgestellt wird. Wenn die Spannung VS zu dem Zeitpunkt gleich oder geringer ist, als der vordefinierte Wert und VSDET=H gilt, wird das Steuersignal der high-Pegel. Das heißt, die Spannung VG wird der high-Pegel und die erste Schaltvorrichtung 30 wird in den Ein-Zustand versetzt. Zu dem Zeitpunkt werden eine Verstärkung der Booster-Schaltung 34 und ein Laden der Spannungsversorgung VB ausgeführt.
  • In einem Zeitraum T2 wird das niederspannungsseitige Steuersignal LIN vom low-Pegel auf den high-Pegel verschoben. Der Übergang ist nicht die Auftrittsbedingung der VS-Potentialschwankung. Daher bleibt die Spannung VG auf dem high-Pegel, und das Erhöhen durch die Booster-Schaltung 34 und das Laden der Spannungsversorgung VB werden fortgesetzt.
  • In einem Zeitraum T3 wird das niederspannungsseitige Steuersignal LIN vom high-Pegel zum low-Pegel verschoben. Der Übergang ist die Auftrittsbedingung der positiven VS-Potentialschwankung. Daher wird die Spannung VG der low-Pegel bevor sich die Gate-Logik des unteren Arms 82 ändert, und das Erhöhen durch die Booster-Schaltung 34 und das Laden der Spannungsversorgung VB werden beendet. In einem Zeitraum T4 wird zudem der Stopp-Zustand für das Erhöhen der Booster-Schaltung 34 und das Laden der Spannungsversorgung VB aufrechterhalten.
  • In einem Zeitraum T5 wird das hochspannungsseitige Steuersignal HIN vom high-Pegel auf den low-Pegel verschoben. Der Übergang ist die Auftrittsbedingung der negativen VS-Potentialschwankung. Zu dem Zeitpunkt wird das Zwischensignal QB der high-Pegel. Da es jedoch vor dem Zeitpunkt ist, zu dem die VS-Potentialschwankung auftritt, und da VSDET=L gilt, wird die Spannung auf dem low-Pegel beibehalten. Das heißt, der Stopp-Zustand wird aufrechterhalten für das Erhöhen durch die Booster-Schaltung 34 und das Laden der Spannungsversorgung VB.
  • In einem Zeitraum T6 tritt die VS-Potentialschwankung auf und es gilt VSDET=H. Folglich wird die Spannung VG der high-Pegel, und das Erhöhen der Booster-Schaltung 34 und das Laden der Spannungsversorgung VB werden begonnen. Ein Zeitraum T7 ist ähnlich dem Zeitraum T3.
  • Wie oben beschrieben, besteht in der sich auf das Vergleichsbeispiel beziehenden Treiberschaltung 800b das Risiko, dass die Ladedauer unzureichend ist, da die Spannungsversorgung VB nur geladen wird, wenn sich das niederspannungsseitige Steuersignal LIN auf dem high-Pegel befindet. In dem Fall, dass in der vorliegenden Ausführungsform die Last 90 die induktive Last ist, kann das VS-Potential detailliert geschätzt werden, indem das niederspannungsseitige Steuersignal LIN, das hochspannungsseitige Steuersignal HIN und die VS-Potentialerfassungsschaltung 452 verwendet werden. Folglich kann der ausreichende Ladezeitraum sichergestellt werden. Wenn das VS-Potential darüber hinaus „high“ ist, kann das Auftreten des Rückwärtsstrommodus' aufgrund des Einschaltens der ersten Schaltvorrichtung 30 unterdrückt werden. Somit kann ein hochstabiler und hocheffizienter Ladevorgang erreicht werden.
  • Währenddessen können technische Merkmale, die in jeder Ausführungsform erläutert sind, für eine Verwendung in geeigneter Weise kombiniert werden.
  • In der Treiberschaltung und der Invertervorrichtung, welche sich auf die vorliegende Offenbarung beziehen, ist eine zweite Schaltvorrichtung bereitgestellt, die eine Unterbrechung zwischen einer Booster-Schaltung und einem Steueranschluss einer ersten Schaltvorrichtung bewirkt. Daher kann die erste Schaltvorrichtung in einem Zustand ausgeschaltet werden, in welchem elektrische Ladungen in der Booster-Schaltung gespeichert sind. Somit kann ein Übergang in den Ein-Zustand der ersten Schaltvorrichtung beschleunigt werden, und der Hochgeschwindigkeitsbetrieb wird ermöglicht.
  • Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Offenbarung im Lichte der obigen Lehren möglich. Es versteht sich daher, dass die Offenbarung innerhalb des Schutzumfangs der beigefügten Ansprüche anders als konkret beschrieben angewendet werden kann.
  • Die gesamte Offenbarung einer Japanischen Patentenmeldungs-Nr. 2020-143766, eingereicht am 27. August 2020, umfassend die Beschreibung, die Ansprüche, die Figuren und die Zusammenfassung, auf welchen die Priorität der vorliegenden Anmeldung basiert, ist hier durch Bezug in ihrer Gesamtheit enthalten.

Claims (17)

  1. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) aufweisend: • einen ersten Treiber (21), welcher eingerichtet ist, ein Ein-/Ausschalten eines oberen Arms (81) einer Inverterschaltung (80) zu steuern; • einen zweiten Treiber (22), welcher eingerichtet ist, ein Ein-/Ausschalten eines unteren Arms (82) der Inverterschaltung (80) zu steuern; • eine erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) aufweisend einen ersten Anschluss (30f, 230f), einen zweiten Anschluss (30e, 230e) und einen Steueranschluss (30g, 230g), welcher eingerichtet ist, ein Ein-/Ausschalten zwischen dem ersten Anschluss (30f, 230f) und dem zweiten Anschluss (30e, 230e) zu steuern, wobei der erste Anschluss (30f, 230f) davon mit einer dem ersten Treiber (21) bereitgestellten Spannungsversorgung verbunden ist, und der zweite Anschluss (30e, 230e) davon mit einer dem zweiten Treiber (22) bereitgestellten Spannungsversorgung verbunden ist; • eine Booster-Schaltung (34, 334, 834), welche eingerichtet ist, die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) durch Erhöhen eines Steuersignals einzuschalten, welches sich auf einem high-Pegel befindet, wenn sich der untere Arm (82) in einem Ein-Zustand befindet und welches sich auf einem low-Pegel befindet, wenn sich der untere Arm (82) in einem Aus-Zustand befindet und eine Versorgung des Steueranschlusses (30g, 230g) ausführt; • eine zweite Schaltvorrichtung (36), welche zwischen den Steueranschluss (30g, 230g) und die Booster-Schaltung (34, 334, 834) geschaltet ist, und eingerichtet ist, einen Durchgang zwischen dem Steueranschluss (30g, 230g) und der Booster-Schaltung (34, 334, 834) zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und eine Unterbrechung zwischen dem Steueranschluss (30g, 230g) und der Booster-Schaltung (34, 334, 834) zu bewirken, wenn sich das Steuersignal auf dem low-Pegel befindet; und • eine erste Schalteinheit (S1), welche eingerichtet ist, eine Unterbrechung zwischen dem Steueranschluss (30g, 230g) und einem Masseanschluss zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und den Steueranschluss (30g, 230g) und den Masseanschluss kurzzuschließen, wenn sich das Steuersignal auf dem low-Pegel befindet, • wobei ein Strom von der dem zweiten Treiber (22) bereitgestellten Spannungsversorgung zu der dem ersten Treiber (21) bereitgestellten Spannungsversorgung fließt, wenn die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) eingeschaltet ist, und die Spannungsversorgung, welche dem ersten Treiber (21) bereitgestellt ist, wird geladen.
  2. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach Anspruch 1, wobei • der zweite Treiber (22) ein Ein-/Ausschalten des unteren Arms (82) in Übereinstimmung mit einem niederspannungsseitigen Steuersignal steuert, und • das Steuersignal mit dem niederspannungsseitigen Steuersignal synchronisiert ist.
  3. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach Anspruch 1 oder 2 aufweisend eine Backgate-Vorspannungsschaltung (32, 832), • wobei die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) ein LDMOS-Transistor ist, für welchen die Backgate-Vorspannungsschaltung (32, 832) mit einem Backgate verbunden ist.
  4. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach Anspruch 1 oder 2, wobei • die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) aufweist: ◯ eine Halbleiterschicht (30a, 230a) eines ersten Leitfähigkeitstyps; ◯ eine erste Halbleiterregion (30b, 230b) eines zweiten Leitfähigkeitstyps, welche elektrisch mit dem ersten Anschluss (30f, 230f) verbunden ist und auf einer Fläche der Halbleiterschicht (30a, 230a) ausgebildet ist; ◯ eine zweite Halbleiterregion (30c, 230c) des ersten Leitfähigkeitstyps, welche neben der ersten Halbleiterregion (30b, 230b) auf der Fläche der Halbleiterschicht (30a, 230a) ausgebildet ist; ◯ eine dritte Halbleiterregion (30d, 230d) des zweiten Leitfähigkeitstyps, welche elektrisch mit dem zweiten Anschluss (30e, 230e) verbunden ist und auf einer Fläche der zweiten Halbleiterregion (30c, 230c) ausgebildet ist; und ◯ eine Backgate-Elektrode (BG), welche elektrisch mit einer Region verbunden ist, die von der dritten Halbleiterregion (30d, 230d) in der zweiten Halbleiterregion (30c, 230c) separiert ist und elektrisch mit dem Masseanschluss verbunden ist, • der Steueranschluss (30g, 230g) über eine Gate-Isolierschicht mit einer Kanalregion zwischen der dritten Halbleiterregion (30d, 230d) und der ersten Halbleiterregion (30b, 230b) verbunden ist, und • eine Durchbruchspannung zwischen dem zweiten Anschluss (30e, 230e) und der Backgate-Elektrode (BG) größer ist, als eine Spannung der am zweiten Treiber (22) bereitgestellten Spannungsversorgung.
  5. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 4, wobei die Booster-Schaltung (34, 334, 834) eine erste Booster-Schaltung und eine zweite Booster-Schaltung aufweist, die eingerichtet ist, ein Signal einer Phase, welche der ersten Booster-Schaltung entgegengesetzt ist, zu erhöhen.
  6. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 5 aufweisend eine Klemmschaltung (344), welche eingerichtet ist, eine von der Booster-Schaltung (34, 334, 834) am Steueranschluss (30g, 230g) bereitgestellte Spannung derart zu steuern, dass sie gleich oder geringer ist, als eine vordefinierte Schwellenspannung.
  7. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach Anspruch 6 aufweisend eine Timer-Schaltung, welche eingerichtet ist, einen Boost-Betrieb der Booster-Schaltung (34, 334, 834) für einen vordefinierten Zeitraum zu beenden, wenn die Klemmschaltung (344) erfasst, dass die von der Booster-Schaltung (34, 334, 834) am Steueranschluss (30g, 230g) bereitgestellte Spannung die Schwellenspannung erreicht hat.
  8. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 7, aufweisend: • eine Spannungserfassungsschaltung (452, 452a, 452b), welche eingerichtet ist, ein Enable-Signal auszugeben, wenn eine Spannung an einem Verbindungspunkt des oberen Arms (81) und des unteren Arms (82) gleich oder geringer ist, als ein vordefinierter Wert; und • eine Rechenschaltung (454, 564, 665), wobei • der zweite Treiber (22) ein Ein-/Ausschalten des unteren Arms (82) in Übereinstimmung mit einem niederspannungsseitigen Steuersignal steuert, und • die Rechenschaltung (454, 564, 665) das Steuersignal derart ausgibt, dass es sich auf dem high-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal auf dem high-Pegel befindet oder das Enable-Signal eingespeist wird, und dass es sich auf dem low-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal auf dem low-Pegel befindet und das Enable-Signal nicht eingespeist wird.
  9. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 7, aufweisend: • eine Spannungserfassungsschaltung (562), welche eingerichtet ist, ein Enable-Signal auszugeben, wenn eine Spannung der Spannungsversorgung, welche dem zweiten Treiber (22) bereitgestellt wird, gleich oder geringer ist, als ein vordefinierter Wert; und • eine Rechenschaltung (454, 564, 665), wobei • der zweite Treiber (22) ein Ein-/Ausschalten des unteren Arms (82) in Übereinstimmung mit einem niederspannungsseitigen Steuersignal steuert, und • die Rechenschaltung (454, 564, 665) das Steuersignal derart ausgibt, dass es sich auf dem high-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal auf dem high-Pegel befindet und das Enable-Signal eingespeist wird, und dass es sich auf dem low-Pegel befindet, wenn sich das niederspannungsseitige Steuersignal auf dem low-Pegel befindet oder das Enable-Signal nicht eingespeist wird.
  10. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 7, aufweisend: • eine Spannungserfassungsschaltung (452, 452a, 452b), welche eingerichtet ist, ein Enable-Signal auszugeben, wenn eine Spannung an einem Verbindungspunkt des oberen Arms (81) und des unteren Arms (82) gleich oder geringer ist, als ein vordefinierter Wert; und • eine Rechenschaltung (454, 564, 665), wobei • der erste Treiber (21) ein Ein-/Ausschalten des oberen Arms (81) in Übereinstimmung mit einem hochspannungsseitigen Steuersignal steuert, • der zweite Treiber (22) ein Ein-/Ausschalten des unteren Arms (82) in Übereinstimmung mit einem niederspannungsseitigen Steuersignal steuert, und • die Rechenschaltung (454, 564, 665) das Steuersignal derart ausgibt, dass es sich auf dem high-Pegel befindet, wenn sich ein Zwischensignal, welches in Übereinstimmung mit einem Abfallen des hochspannungsseitigen Steuersignals vom low-Pegel zum high-Pegel geschaltet wird und welches in Übereinstimmung mit einem Abfallen des niederspannungsseitigen Steuersignals vom high-Pegel zum low-Pegel geschaltet wird, auf dem high-Pegel befindet und das Enable-Signal eingespeist wird, und dass es sich auf dem low-Pegel befindet, wenn sich das Zwischensignal auf dem low-Pegel befindet oder das Enable-Signal nicht eingespeist wird.
  11. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach Anspruch 10, wobei eine Last (90) der Inverterschaltung (80) eine induktive Last ist.
  12. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 11, wobei die zweite Schaltvorrichtung (36) ein NMOS ist.
  13. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 12 aufweisend: • eine zweite Schalteinheit (S2), welche eingerichtet ist, die zweite Schaltvorrichtung (36) in den Ein-Zustand zu versetzen, wenn sich das Steuersignal auf dem high-Pegel befindet, und die zweite Schaltvorrichtung (36) in den Aus-Zustand zu versetzen, wenn sich das Steuersignal auf dem low-Pegel befindet; und • einen Begrenzungswiderstand (R1), welcher zwischen einen Verbindungspunkt der Booster-Schaltung (34, 334, 834) und der zweiten Schaltvorrichtung (36) und einen Verbindungspunkt der zweiten Schalteinheit (S2) und der zweiten Schaltvorrichtung (36) geschaltet ist.
  14. Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) nach einem der Ansprüche 1 bis 13 aufweisend eine Verzögerungsschaltung (40), welche eingerichtet ist, ein Arbeiten in Übereinstimmung mit dem Steuersignal der ersten Schaltvorrichtung (S1) relativ zu einem Arbeiten in Übereinstimmung mit dem Steuersignal der zweiten Schaltvorrichtung (36) zu verzögern.
  15. Invertervorrichtung (1, 801, 801a, 810b) aufweisend: • eine Inverterschaltung (80) aufweisend einen oberen Arm (81) und einen unteren Arm (82); • eine Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b); und • eine erste Spannungsversorgung, welche zwischen einen Verbindungspunkt des oberen Arms (81) und des unteren Arms (82) und die Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) geschaltet ist, wobei • die Treiberschaltung (100, 100a, 200, 300, 400, 500, 600, 800b) aufweist: ◯ einen ersten Treiber (21), welcher eingerichtet ist, mit der ersten Spannungsversorgung versorgt zu werden und ein Ein-/Ausschalten des oberen Arms (81) zu steuern, ◯ einen zweiten Treiber (22), welcher eingerichtet ist, mit einer zweiten Spannungsversorgung versorgt zu werden und ein Ein-/Ausschalten des unteren Arms (82) zu steuern, ◯ eine erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) aufweisend einen ersten Anschluss (30f, 230f), einen zweiten Anschluss (30e, 230e) und einen Steueranschluss (30g, 230g), welcher eingerichtet ist, ein Ein-/Ausschalten zwischen dem ersten Anschluss (30f, 230f) und dem zweiten Anschluss (30e, 230e) zu steuern, wobei der erste Anschluss (30f, 230f) davon mit der ersten Spannungsversorgung verbunden ist, und der zweite Anschluss (30e, 230e) davon mit der zweiten Spannungsversorgung verbunden ist, ◯ eine Booster-Schaltung (34, 334, 834), welche eingerichtet ist, die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) durch Erhöhen eines Steuersignals einzuschalten, welches sich auf einem high-Pegel befindet, wenn sich der untere Arm (82) in einem Ein-Zustand befindet und welches sich auf einem low-Pegel befindet, wenn sich der untere Arm (82) in einem Aus-Zustand befindet und eine Versorgung des Steueranschlusses (30g, 230g) bereitzustellen, ◯ eine zweite Schaltvorrichtung (36), welche zwischen den Steueranschluss (30g, 230g) und die Booster-Schaltung (34, 334, 834) geschaltet ist, und eingerichtet ist, einen Durchgang zwischen dem Steueranschluss (30g, 230g) und der Booster-Schaltung (34, 334, 834) zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und eine Unterbrechung zwischen dem Steueranschluss (30g, 230g) und der Booster-Schaltung (34, 334, 834) zu bewirken, wenn sich das Steuersignal auf dem low-Pegel befindet, und ◯ eine erste Schalteinheit (S1), welche eingerichtet ist, eine Unterbrechung zwischen dem Steueranschluss (30g, 230g) und einem Masseanschluss zu bewirken, wenn sich das Steuersignal auf dem high-Pegel befindet und den Steueranschluss (30g, 230g) und den Masseanschluss kurzzuschließen, wenn sich das Steuersignal auf dem low-Pegel befindet, und • ein Strom von der zweiten Spannungsversorgung zur ersten Spannungsversorgung fließt, wenn die erste Schaltvorrichtung (30, 30_U, 30_V, 30_W, 230) eingeschaltet ist, und die erste Spannungsversorgung geladen wird.
  16. Invertervorrichtung (1, 801, 801a, 810b) nach Anspruch 15, wobei der obere Arm (81) und/oder der untere Arm (82) aus einem Halbleiter mit einer breiten Bandlücke ausgebildet ist.
  17. Invertervorrichtung (1, 801, 801a, 810b) nach Anspruch 16, wobei der Halbleiter mit der breiten Bandlücke ein Siliziumkarbid, ein Galliumnitrid-basiertes Material oder Diamant ist.
DE102021111963.4A 2020-08-27 2021-05-07 Treiberschaltung und Invertervorrichtung Active DE102021111963B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020143766A JP7388317B2 (ja) 2020-08-27 2020-08-27 駆動回路およびインバータ装置
JP2020-143766 2020-08-27

Publications (2)

Publication Number Publication Date
DE102021111963A1 DE102021111963A1 (de) 2022-03-03
DE102021111963B4 true DE102021111963B4 (de) 2022-11-03

Family

ID=80221560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021111963.4A Active DE102021111963B4 (de) 2020-08-27 2021-05-07 Treiberschaltung und Invertervorrichtung

Country Status (4)

Country Link
US (1) US11711010B2 (de)
JP (1) JP7388317B2 (de)
CN (1) CN114204785A (de)
DE (1) DE102021111963B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7406520B2 (ja) * 2021-03-22 2023-12-27 株式会社 日立パワーデバイス 上アーム駆動回路、電力変換装置の駆動回路、電力変換装置
CN116067233A (zh) * 2022-05-30 2023-05-05 歌尔股份有限公司 一种可穿戴设备
CN115333342B (zh) * 2022-10-11 2023-01-24 广东汇芯半导体有限公司 高压集成电路和半导体电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050703A2 (en) 2003-11-12 2005-06-02 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
DE69533309D1 (de) * 1995-05-17 2004-09-02 St Microelectronics Srl Laden eines Bootstrap-Kondensators mittels eines lateralen DMOS-Transistors
EP0887931A1 (de) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Schutzschaltung zur Steuerung der Gatterspannung eines Hochspannungs-LDMOS-Transistors
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US20060044051A1 (en) 2004-08-24 2006-03-02 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection
JP2007267537A (ja) 2006-03-29 2007-10-11 Renesas Technology Corp 半導体集積回路および電子システム
US7456658B2 (en) * 2006-04-07 2008-11-25 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
EP1876709B1 (de) * 2006-07-04 2008-08-27 Infineon Technologies AG Ladungspumpe und Bootstrap-Kondensator
TW200835125A (en) * 2007-02-08 2008-08-16 Richtek Techohnology Corp Circuit for charging the boot-strap capacitor of voltage converter
US7592831B2 (en) * 2007-04-05 2009-09-22 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US8593211B2 (en) 2012-03-16 2013-11-26 Texas Instruments Incorporated System and apparatus for driver circuit for protection of gates of GaN FETs
WO2014041389A1 (en) * 2012-09-12 2014-03-20 Freescale Semiconductor, Inc. A charging circuit, an inductive load control circuit, an internal combustion engine, a vehicle and a method of charging a bootstrap storage element
TWI465016B (zh) * 2013-01-09 2014-12-11 Richtek Technology Corp 升壓控制電路及其控制方法
JP6320875B2 (ja) 2014-08-25 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム
JP6119880B2 (ja) 2016-01-05 2017-04-26 日本精工株式会社 電動パワーステアリング装置
JP6704789B2 (ja) 2016-05-24 2020-06-03 ローム株式会社 半導体装置
WO2018051412A1 (ja) 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
US10277224B2 (en) * 2016-12-14 2019-04-30 Mosway Technologies Limited Bootstrap diode emulator circuit
JP7162505B2 (ja) * 2018-11-22 2022-10-28 三菱電機株式会社 半導体装置
US11251691B2 (en) * 2019-09-23 2022-02-15 Stmicroelectronics Asia Pacific Pte Ltd Floating power supply for a driver circuit configured to drive a high-side switching transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050703A2 (en) 2003-11-12 2005-06-02 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
JP2007513543A (ja) 2003-11-12 2007-05-24 インターナショナル・レクティファイヤ・コーポレーション ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ

Also Published As

Publication number Publication date
JP7388317B2 (ja) 2023-11-29
CN114204785A (zh) 2022-03-18
US20220069695A1 (en) 2022-03-03
DE102021111963A1 (de) 2022-03-03
JP2022038997A (ja) 2022-03-10
US11711010B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
DE102021111963B4 (de) Treiberschaltung und Invertervorrichtung
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE102013217173B4 (de) Schaltungsanordnung umfassend eine Halbbrücke und Schaltungsanordnung zum Ansteuern eines High-Side-Schalters
DE102016114820B4 (de) System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE102016101907B4 (de) Elektronische Schaltung, Ansteuerschaltung und Verfahren
DE102011007220B4 (de) Leistungshalbleitervorrichtung mit Bootstrap-Spannungsversorgung des oberseitigen Treibers
DE102011087368B4 (de) Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers
DE112013006487B4 (de) Ansteuervorrichtung für Halbleiterelemente und Halbleitervorrichtigung
DE102008021672B4 (de) Gatesteuerschaltung für einen Halbleitersperrschichttransistor mit großem Bandabstand
DE102009016627A1 (de) Ohne Ansteuerung sperrendes Schaltsystem
CN110958003B (zh) 自适应栅极驱动器
DE112018005857T5 (de) Gate-treiberschaltung
EP3503365A1 (de) Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
DE102014100717A1 (de) Stromrichter
US11543846B2 (en) Gate driver circuit for reducing deadtime inefficiencies
DE102017124748A1 (de) Konfigurierbare klemmschaltung
DE102020101663A1 (de) Treiber zum schalten von bipolar-transistoren mit isorliertem gate mit erstem pull-down-signal und zweitem pull-down-signal
DE202017106662U1 (de) Schaltung mit einem Gatetreiber
WO2006134009A1 (de) Schaltungsanordnung zum schalten einer last
DE102015110423B4 (de) Leistungselektronik-Baugruppe zur Verhinderung des parasitären Einschaltens von Leistungsschaltern
EP0637874B1 (de) MOS-Schaltstufe
US6489829B1 (en) Multiple-stage control circuit to control rush current in a MOSFET load switch
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
DE19655180C2 (de) Spannungsseitiger Schalterkreis
DE102006049228A1 (de) Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence