JP2005039988A - ゲート駆動回路 - Google Patents

Abstract

【課題】 スイッチング損失及びノイズをいずれも低減でき、加えてゲート駆動回路での導通損失も低減でき、しかも制御の容易なゲート駆動回路を提供する。
【解決手段】 駆動対象素子ＳＷをターンオンする時には、補助駆動素子１６をオンすることで、直流電源１２，リアクトル１５，補助駆動素子１６，オフ駆動素子１４からなる閉回路を形成し、電源中間点Ａから出力点Ｂに向かうリアクトル電流Ｉｒを予め流しておく。駆動対象素子ＳＷをターンオンする直前に、オフ駆動素子１４をオフすることで、リアクトル１５，補助駆動素子１６，ゲート容量からなる共振回路を形成し、その共振現象を利用してゲート容量を充電する方向にゲート電流（リアクトル電流Ｉｒ）を流す。
【選択図】 図１

Description

本発明は、スイッチング素子のゲート駆動回路に関する。

従来より、ＦＥＴやＩＧＢＴなどの電圧駆動型半導体スイッチング素子の駆動回路として、これら駆動対象となるスイッチング素子（以下「駆動対象素子」と称する。）のゲートにオン電圧を印加するためのスイッチング素子（以下「オン駆動素子」と称する。）と、そのゲートにオフ電圧を印加するためのスイッチング素子（以下「オフ駆動素子」と称する。）とを備えたものが知られている。

つまり、オン駆動素子又はオフ駆動素子の一方をオン、他方をオフすることにより、駆動対象素子のオンオフ状態を制御する。
ところで、電圧駆動型半導体スイッチング素子のスイッチング動作は、ゲート／エミッタ（ゲート／ソース）間に生じる寄生容量の充放電プロセスとして理解することができる。

即ち、駆動対象素子のゲートにオン駆動素子を介してオン電圧が印加された場合、又はオフ駆動素子を介してオフ電圧が印加された場合、ゲート電圧やゲート電流は、ゲートの寄生容量とゲートまでの抵抗分により決まる時定数に従った割合で変化する。

そして、駆動対象素子のゲート電流は、図２８に点線で示すように、駆動対象素子のスイッチング開始直後にピーク値となり、その後、上記時定数に従った割合で減少する。なお、スイッチング時に発生するノイズは、駆動対象素子に流れる電流の変化率、及び駆動対象素子の両端電圧（ソース／ドレイン間電圧，コレクタ／エミッタ間電圧）の変化率が大きいほど大きくなる。そして、上記抵抗分が小さい場合、上記ピーク値や変化率は非常に大きなものとなるが、ゲートの寄生容量の充放電に要する時間が短いため、スイッチング損失を低減できるメリットがある。

そこで、ゲートに抵抗（以下「ゲート抵抗」と称する。）を接続し、ゲート電流のピーク値や変化率を低減することでノイズを抑えることが行われている。この場合、図２８に一点鎖線にて示すように、接続するゲート抵抗を大きくするほど、ゲート電流のピーク値が小さくなると共に、ゲートの寄生容量の充放電に要する時間が長く（ゲート電圧の変化が緩やかに）なり、ひいては駆動対象素子の両端電圧と電流の変化が緩やかになる。このため、駆動対象素子は、オン／オフ状態が切り替わる過渡時のスイッチング損失が増大するという問題があった（図２９参照）。

つまり、ゲート抵抗を用いて調整する方法では、ノイズ低減とスイッチング損失低減（高速スイッチング）とは、トレードオフの関係にあるため、両者を同時に低減することができなかった。

これに対して、ゲート抵抗の値を調整可能に構成し、駆動対象素子（ＩＧＢＴ）のスイッチング時には、まず、ゲート抵抗を低い抵抗値に設定することで、コレクタ／エミッタ間電圧が急速に立ち上がる（高速スイッチングされる）ように駆動し、その後、コレクタ／エミッタ間電圧が所定値に達すると、ゲート抵抗を高い抵抗値に切り替えることで、電圧や電流の変化率が抑制されるように駆動するゲート駆動回路が知られている（例えば、特許文献１参照。）。

つまり、スイッチング期間の途中で、ゲート抵抗の値を切り替えることにより、スイッチング損失の低減とノイズの低減とを両立させようとするものである。
特開２００１−３１４０７５号公報（段落［０００４］、図１１）

しかし、特許文献１に記載されたゲート駆動回路（以下「従来装置」と称する。）において、駆動対象素子として用いられる電圧駆動型半導体スイッチング素子のターンオン又はターンオフに要する期間（以下「スイッチング期間」と称する。）は、通常、数１００ｎｓ以下と短く、従来装置では、このように極めて短いスイッチング期間内に、抵抗値をタイミング良く切り替えなければならない。従って、従来装置は、ゲート抵抗値を可変にするための高速に動作する素子や、高電圧を検知する高精度なセンサを用いて構成しなければならず、装置が複雑で高価なものとなるだけでなく、制御のタイミングに余裕がないため制御が難しいという問題があった。

このように、従来装置は、ゲート抵抗を用いている以上、上述した両者間のトレードオフの関係から逃れることはできず、大幅な改善を期待できないという問題もあった。
更に、従来装置では、駆動対象素子のスイッチングが更に高周波化すると、ゲート抵抗での導通損失が増大するという問題もあった。

本発明は、上記問題点を解決するために、スイッチング損失及びノイズをいずれも低減でき、加えてゲート駆動回路での導通損失も低減でき、しかも制御の容易なゲート駆動回路を提供することを目的とする。

上記目的を達成するためになされた本発明のゲート駆動回路では、駆動対象素子のゲートには、オン駆動素子及びオフ駆動素子からなる駆動素子部が接続されている。そして、駆動制御部がオン駆動素子をオンすると、駆動対象素子のゲートには、この駆動対象素子をオン状態とするのに必要なオン電圧がオン駆動素子を介して印加される。また、駆動制御部がオフ駆動素子をオンすると、駆動対象素子のゲートには、この駆動対象素子をオフ状態とするのに必要なオフ電圧がオフ駆動素子を介して印加される。また、駆動制御部がオン駆動素子及びオフ駆動素子をいずれもオフすると、補助駆動部を構成するリアクトルと駆動対象素子のゲートの寄生容量とにより共振回路が形成される。

そして、駆動対象素子がオンしている状態、即ち、オン駆動素子がオン、オフ駆動素子がオフの状態では、リアクトルには、駆動対象素子のゲート側からリアクトルに向けて電流が流れる。この状態から、オン駆動素子がターンオフすると、共振回路の共振によって、駆動対象素子のゲートの寄生容量の蓄積電荷が放電しゼロとなるか更には逆極性に充電されるように電流が流れ続ける。その結果、ゲート電圧が急速に低下し、それと共に駆動対象素子の両端電圧（ソース／ドレイン間電圧，コレクタ／エミッタ間電圧）が急速に増大して、駆動素子がターンオフする。そして、駆動対象素子のゲート電圧がオフ電圧に達して、駆動制御部がオフ駆動素子をターンオンすると、ゲート電圧がオフ電圧に保持されることにより、駆動対象素子はオフ状態に保持される。

一方、駆動対象素子がオフしている状態、即ち、オン駆動素子がオフ、オフ駆動素子がオンの状態では、リアクトルには、リアクトルから駆動対象素子のゲート側に向けて電流が流れる。この状態から、オフ駆動素子がターンオフすると、共振回路の共振によって、駆動対象素子のゲートの寄生容量の蓄積電荷が放電し更には逆極性に充電されるか、あるいは蓄積電荷がゼロの状態から充電する方向に電流が流れ続ける。その結果、ゲート電圧が急速に上昇し、それと共に駆動対象素子の両端電圧が急速に低下して、駆動対象素子が
ターンオンする。そして、駆動対象素子のゲート電圧がオン電圧に達して、駆動制御部がオン駆動素子をターンオンすると、ゲート電圧がオン電圧に保持されることにより、駆動対象素子はオン状態に保持される。

なお、共振回路に流れる電流、即ちゲート電流の初期値は、オン駆動素子又はオフ駆動素子をターンオフした時にリアクトルを流れている電流に等しく、しかも、ゲート電流，ゲート電圧は共振回路の共振現象によって変化する。

このように、本発明のゲート駆動回路では、駆動対象素子をスイッチングする際に、共振回路の共振現象を利用して、ゲート電流を流すようにされているため、図２８にて実線で示すように、ゲート電流が急峻（不連続）に変化することがなく、しかも、初期値より大きなゲート電流が流れ続けるため、ゲートの寄生容量が速やかに充放電される。

また、ゲート電流の初期値を従来装置よりも低く設定することにより、ゲート電流ピーク値を低減することができる。
従って、本発明のゲート駆動回路によれば、ゲート抵抗の抵抗値を制御する従来装置とは異なり、トレードオフの関係に縛られることなく、駆動対象素子のスイッチング損失の低減（スイッチングの高速化）と、スイッチングノイズの低減とを両立させることができる。

また、本発明では、従来装置のように、スイッチング期間の途中で細かな制御を行う必要もないため、制御を容易に行うことができる。
更に、本発明では、オン駆動素子及びオフ駆動素子は、ゲート電圧がオン電圧又はオフ電圧になってからターンオンされ、いわゆるソフトスイッチング（ゼロ電圧スイッチング）が行われているため、オン駆動素子及びオフ駆動素子でのスイッチング損失も大幅に低減することができる。

なお、オン駆動素子及びオフ駆動素子には、逆並列ダイオードが接続又は内蔵されていることが望ましい。この場合、共振回路（リアクトル，駆動対象素子のゲートの寄生容量）の共振によって、ゲート電圧がオン電圧又はオフ電圧を超えた時には、これらの素子の両端電圧は逆並列ダイオードによってクランプされる。従って、この逆並列ダイオードに電流が流れている間に、これらオン駆動素子及びオフ駆動素子をターンオンすればゼロ電圧スイッチングが実現されるため、スイッチングの許容タイミングが広く、制御をより容易かつ確実なものとすることができる。

ところで、補助駆動部は、例えば、一端に駆動対象素子のゲートを接続し、他端にオン電圧とオフ電圧との間の大きさに設定された中間電圧が印加されるように構成すればよい。つまり、補助駆動部の両端電圧は、オン駆動素子のオン時には、駆動対象素子のゲートへの接続端側が高電位となるため、補助駆動部を構成するリアクトルにはゲート側から流入するように電流が流れ、一方、オフ駆動素子がオンの時には、駆動対象素子のゲートへの接続端側が低電位となるため、リアクトルにはゲート側へ流出するように電流が流れるのである。

また、この場合、補助駆動部には、リアクトルに直列接続されたスイッチング素子である補助駆動素子を設けてもよい。
つまり、補助駆動部では、駆動対象素子をターンオフさせる時には、オン駆動素子をターンオフするまでに、また、駆動対象素子をターンオンさせる時には、オフ駆動素子をターンオフするまでに、共振によってゲート電圧をオフ電圧又はオン電圧まで変化させるのに必要な大きさの電流をリアクトルに流しておく必要がある。換言すれば、それ以上の電流を流す必要はないため、補助駆動素子により、リアクトルに電流を流す期間を制御する
ことにより、ゲート駆動回路での消費電力をより低減することができる。

また、補助駆動部は、次のように構成してもよい。
即ち、リアクトルの制御端（駆動対象素子のゲートへの接続側とは反対側の端部）にオン電圧を印加するためのスイッチング素子である第１制御素子、及びオフ電圧を印加するためのスイッチング素子である第２制御素子からなる制御素子部を接続する。そして、リアクトル電流制御部では、駆動対象素子のターンオンのためにオフ駆動素子をターンオフする前、つまり、オン駆動素子がオフ、オフ駆動素子がオンの状態にある時には第１制御素子をオンし、駆動対象素子のターンオフのためにオン駆動素子をターンオフする前、つまり、オン駆動素子がオン、オフ駆動素子がオフの状態にある時には第２制御素子をオンする。これにより、オフ駆動素子のターンオフ前には、第１制御素子，リアクトル，オフ駆動素子を介して電流が流れ、一方、オン駆動素子のターンオフ前には、オン駆動素子，リアクトル，第２制御素子を介して電流が流れる。

従って、第１及び第２制御素子を制御することで、リアクトルに流れる電流の方向、及び電流を流す期間を任意に設定することができる。
なお、第１制御素子及び第２制御素子には、逆並列ダイオードが接続又は内蔵されていることが望ましい。この場合、オン駆動素子をターンオフした後の共振時には、第１及び第２制御素子をいずれもオフしたままでも、第１制御素子の逆並列ダイオードを介してリアクトルに電流を流し続けることができる。逆に、オフ駆動素子をターンオフした後の共振時には、第１及び第２制御素子をいずれもオフしたままでも、第２制御素子の逆並列ダイオードを介してリアクトルに電流を流し続けることができる。つまり、電流制御部による第１及び第２制御素子の制御を簡略化することができる。

以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
図１は、電圧駆動型のスイッチング素子を駆動対象素子とし、この駆動対象素子をオンオフ駆動する第１実施形態のゲート駆動回路の構成を示す回路図である。なお、本実施形態では、駆動対象素子ＳＷとして、ＩＧＢＴ（insulated gate bipolar transistor ）を用いている。また、ゲート電圧の基準電位はエミッタ電位である。

図１に示すように、本実施形態のゲート駆動回路１は、直列接続されると共に、その接続点（以下「電源中間点」と称する。）Ａを基準電位とした一対の直流電源１１，１２を備えている。

また、ゲート駆動回路１は、駆動対象素子ＳＷのゲートに、直流電源１１からの正電圧（以下「オン電圧」と称する。）ＶＧを供給する電源経路を、ゲート信号Ｇ１に従って断続するスイッチング素子（以下「オン駆動素子」と称する。）１３と、同じく駆動対象素子ＳＷのゲートに、直流電源１２からの負電圧（以下「オフ電圧」と称する。）−ＶＧを供給する電源経路を、ゲート信号Ｇ２に従って断続するスイッチング素子（以下「オフ駆動素子」と称する。）１４とからなる駆動素子部を備えている。

但し、電圧｜ＶＧ｜は、駆動対象素子ＳＷを確実にオン又はオフするのに必要なゲート／エミッタ間電圧の絶対値以上となるように設定されている。また、ここでは、オン電圧とオフ電圧とで、その絶対値が等しくなるように設定されているが、両者の絶対値は異なっていてもよい（他の実施形態でも同様）。

更に、ゲート駆動回路１は、リアクトル１５とゲート信号Ｇ３により駆動されるスイッチング素子（以下「補助駆動素子」と称する。）１６とを直列接続してなり、一端が電源中間点Ａに接続され、他端がオン駆動素子１３とオフ駆動素子１４との接続点（以下「出力点」と称する。）Ｂ、即ち駆動対象素子ＳＷのゲートに接続された補助駆動部を備えている。

また、ゲート駆動回路１は、出力点Ｂの基準電位に対する電位、即ち駆動対象素子ＳＷのゲート／エミッタ間電圧（以下「ゲート電圧」と称する。）Ｖｇ、及びリアクトル１５を流れる電流（以下「リアクトル電流」と称する。）Ｉｒを検出する検出部１７と、検出部１７での検出結果に従って、ゲート信号Ｇ１〜Ｇ３を生成して、駆動対象素子ＳＷを駆動制御する制御部１８とからなる駆動制御部を備えている。

なお、検出部１７での検出は周知の方法で行えばよく、ゲート電圧Ｖｇについては、例えば、駆動対象素子ＳＷのゲート／エミッタ間に接続された直列抵抗からなる分圧回路により分圧された分圧電圧を測定することで検出すればよい。また、リアクトル電流Ｉｒについては、例えば、リアクトル電流Ｉｒが流れた時にリアクトル１５から発生する磁場を測定することで検出するか、或いは、予め回路中にシャント抵抗を挿入しておき、その電圧降下を測定することで検出すればよい。

次に、制御部１８は、ＣＰＵ，ＲＯＭ，ＲＡＭからなる周知のマイクロコンピュータを中心に構成され、外部から指定される設定期間ｔ１〜ｔ４と、検出部１７での検出結果とに基づき、オン駆動素子１３，オフ駆動素子１４，補助駆動素子１６をスイッチングするためのゲート信号Ｇ１〜Ｇ３を生成するスイッチング制御処理などを実行する。

但し、設定時間ｔ１は駆動対象素子ＳＷのオフ期間、設定時間ｔ２は駆動対象素子ＳＷのオン期間である。また、設定時間ｔ３は、リアクトル電流Ｉｒを０から所定値Ｉｏまで変化させるのに要する時間、設定時間ｔ４は、リアクトル電流Ｉｒを所定値−Ｉｏから０まで変化させるのに要する時間である。また、ここでは、設定時間ｔ３の設定に用いる所定値と、設定時間ｔ４の設定に用いる所定値とで、その絶対値が等しくなるように設定されているが、両者の絶対値は異なっていてもよい（他の実施形態でも同様）。

ここで、スイッチング制御処理を、図２に示すフローチャート、図３に示すタイミング図、図４に示す説明図に沿って説明する。
本処理が起動すると、まず、ゲート信号Ｇ１，Ｇ３をオフ、ゲート信号Ｇ２をオンに初期化し、ゲート信号Ｇ１〜Ｇ３のスイッチングタイミングを計時するためのタイマーをスタートさせる（Ｓ１１０）。

この時、図４（ａ）に示すように、オン駆動素子１３及び補助駆動素子１６がオフされ、オフ駆動素子１４がオンされた状態となるため、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介して直流電源１２からのオフ電圧−ＶＧが印加された状態に保持される。

そして、タイマーを監視することにより、設定時間ｔ１，ｔ３から算出される時間ｔ１−ｔ３が経過するまで待機し（Ｓ１２０）、時間ｔ１−ｔ３が経過すると（タイミングＴ１）、ゲート信号Ｇ３をオンすることにより、補助駆動素子１６をターンオンさせる（Ｓ１３０）。

すると、図４（ｂ）に示すように、直流電源１２，リアクトル１５，補助駆動素子１６，オフ駆動素子１４による閉回路が形成され、リアクトル１５には、電源中間点Ａから出力点Ｂに向けてリアクトル電流Ｉｒが流れ、そのリアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。

その後、タイマーを監視することにより、ゲート信号Ｇ２をオンしてから設定時間ｔ１
が経過したか否かを判断し（Ｓ１４０）、設定時間ｔ１が経過していなければ、そのまま待機する。

設定時間ｔ１が経過すると（タイミングＴ２）、ゲート信号Ｇ２をオフすることにより、オフ駆動素子１４をターンオフさせる（Ｓ１５０）。すると、図４（ｃ）に示すように、リアクトル１５，補助駆動素子１６，駆動対象素子ＳＷのゲートの寄生容量（以下「ゲート容量」と称する。）による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オフ駆動素子１４のターンオフ時に流れているリアクトル電流Ｉｏを初期値とし、これより大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、ゲート容量への充放電が急速に行われ、ゲート電圧Ｖｇは急速に増大する。

そして、検出部１７にて検出されるゲート電圧Ｖｇがオン電圧ＶＧに達するまで待機し（Ｓ１６０）、ゲート電圧Ｖｇがオン電圧ＶＧに達すると（タイミングＴ３）、ゲート信号Ｇ１をオンすることにより、オン駆動素子１３をターンオンさせると共に、タイマーをリスタートする（Ｓ１７０）。

このように、オン駆動素子１３がターンオンすると、図４（ｄ）に示すように、直流電源１１，オン駆動素子１３，補助駆動素子１６，リアクトル１５による閉回路が形成され、リアクトル電流Ｉｒは、直流電源１１に還流されることになる。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。

このため、検出部１７にて検出されるリアクトル電流Ｉｒがゼロになるまで待機し（Ｓ１８０）、リアクトル電流Ｉｒがゼロになると（タイミングＴ４）、ゲート信号Ｇ３をオフすることにより、補助駆動素子１６をターンオフする（Ｓ３９０）。つまり、補助駆動素子１６は、ソフトスイッチング（ここではゼロ電流スイッチング）されることになる。

この時、図４（ｅ）に示すように、駆動対象素子ＳＷのゲートは、オン駆動素子１３を介して直流電源１１からのオン電圧ＶＧが印加された状態に保持される。
以下、Ｓ２００〜Ｓ２７０では、Ｓ１２０〜Ｓ１９０と同様の処理を、ｔ１→ｔ２，ｔ３→ｔ４，Ｇ１→Ｇ２，Ｇ２→Ｇ１に置き換えて実行する。

即ち、タイマーを監視することにより、設定時間ｔ２，ｔ４から算出される時間ｔ２−ｔ４が経過するまで待機し（Ｓ２００）、時間ｔ２−ｔ４が経過すると（タイミングＴ５）、ゲート信号Ｇ３をオンすることにより、補助駆動素子１６をターンオンさせる（Ｓ２１０）。

すると、図４（ｄ）に示すように、直流電源１１，オン駆動素子１３、補助駆動素子１６，リアクトル１５による閉回路が形成され、リアクトル１５には、出力点Ｂから電源中間点Ａに向けてリアクトル電流Ｉｒが流れ、そのリアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。

その後、タイマーを監視することにより、ゲート信号Ｇ１をオンしてから設定時間ｔ２が経過したか否かを判断し（Ｓ２２０）、設定時間ｔ２が経過していなければ、そのまま待機する。

設定時間ｔ２が経過すると（タイミングＴ６）、ゲート信号Ｇ１をオフすることにより、オン駆動素子１３をターンオフさせる（Ｓ２３０）。すると、図４（ｃ）に示すように、ゲート容量，補助駆動素子１６，リアクトル１５による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オン駆動素子１３のターンオフ時に流れているリアクトル電流−Ｉｏを初期値とし、これより絶対値の大きなゲート電流（リアクトル電流
Ｉｒ）が流れることにより、Ｓ１５０の時とは逆極性にてゲート容量への充放電が急速に行われ、ゲート電圧Ｖｇは急速に低下する。

そして、検出部１７にて検出されるゲート電圧Ｖｇがオフ電圧−ＶＧに達するまで待機し（Ｓ２４０）、ゲート電圧Ｖｇがオフ電圧−ＶＧに達すると（タイミングＴ７）、ゲート信号Ｇ２をオンすることにより、オフ駆動素子１４をターンオンさせると共に、タイマーをリスタートする（Ｓ２５０）。

このように、オフ駆動素子１４がターンオンすると、図４（ｂ）に示すように、直流電源１２，リアクトル１５，補助駆動素子１６，オフ駆動素子１４による閉回路が形成され、リアクトル電流Ｉｒは、直流電源１２に還流されることになる。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。

このため、検出部１７にて検出されるリアクトル電流Ｉｒがゼロになるまで待機し（Ｓ２６０）、リアクトル電流Ｉｒがゼロになると（タイミングＴ８）、ゲート信号Ｇ３をオフすることにより、補助駆動素子１６をターンオフして（Ｓ２７０）、Ｓ１２０に戻る。つまり、補助駆動素子１６は、ソフトスイッチング（ここではゼロ電流スイッチング）されることになる。

この時、図４（ａ）に示すように、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介して直流電源１２からのオフ電圧−ＶＧが印加された状態に保持され、即ち、Ｓ１１０が実行された時と同じ状態に戻る。

以上説明したように、本実施形態のゲート駆動回路１では、駆動対象素子ＳＷをターンオンする時には、予め電源中間点Ａから出力点Ｂに向けてリアクトル電流Ｉｒを流しておき、駆動対象素子ＳＷをターンオンする直前に、リアクトル１５及びゲート容量が形成する共振回路を共振させることで、ゲート容量を充放電して、Ｖｇが増大するようなゲート電流（リアクトル電流Ｉｒ）を流すようにされている。

また、駆動対象素子ＳＷをターンオフする時には、予め出力点Ｂから電源中間点Ａに向けてリアクトル電流Ｉｒを流しておき、駆動対象素子ＳＷをターンオフする直前に、リアクトル１５及びゲート容量が形成する共振回路を共振させることで、ゲート容量を充放電（ターンオン時とは逆極性で充放電）して、Ｖｇが減少するようなゲート電流（リアクトル電流Ｉｒ）を流すようにされている。

このように、本実施形態のゲート駆動回路１では、駆動対象素子ＳＷのスイッチング時に、共振回路の共振現象を利用して、ゲート電流を流すため、図２８にて実線で示すように、ゲート電流が急峻（不連続）に変化することがなく、しかも、初期値｜Ｉｏ｜より大きなゲート電流が流れ続けるため、ゲート容量が速やかに充放電される。

また、ゲート電流の初期値｜Ｉｏ｜を従来装置よりも低く設定することにより、ゲート電流ピーク値を低減することができる。
従って、本実施形態のゲート駆動回路１によれば、ゲート抵抗の抵抗値を制御する従来装置とは異なり、トレードオフの関係に縛られることなく、駆動対象素子ＳＷのスイッチング損失の低減（スイッチングの高速化）と、スイッチングノイズの低減とを両立させることができる。

また、本実施形態のゲート駆動回路１では、オン駆動素子１３及びオフ駆動素子１４がゼロ電圧スイッチングされ、補助駆動素子１６がゼロ電流スイッチングされるため、当該ゲート駆動回路１の各駆動素子にて発生するスイッチング損失やノイズも大幅に低減する
ことができる。

なお、本実施形態では、駆動対象素子ＳＷのターンオン及びターンオフのいずれについても共振回路の共振現象を利用してゲート電流を流しているが、設定期間ｔ１，ｔ２のうち、少なくとも一方が、リアクトル電流をＩｏ〜−Ｉｏまで変化させるのに要する時間より短かい場合には、駆動対象素子ＳＷのターンオン又はターンオフのいずれか一方でのみ、上述の方法を適用してゲート電流を流すように構成すればよい。

ここで、図５（ａ）は、設定時間ｔ２（駆動対象素子ＳＷのオン期間）が短い場合に、駆動対象素子ＳＷのターンオン時にのみ適用したときのタイミング図であり、図５（ｂ）は、同じく駆動対象素子ＳＷのターンオフ時にのみ適用したときのタイミング図である。また、図６（ａ）は、設定時間ｔ１（駆動対象素子ＳＷのオフ期間）が短い場合に、駆動対象素子ＳＷのターンオフ時にのみ適用したときのタイミング図であり、図６（ｂ）は、同じく駆動対象素子ＳＷのターンオン時にのみ適用したときのタイミング図である。
［第２実施形態］
次に第２実施形態について説明する。

なお、本実施形態のゲート駆動回路１ａは、第１実施形態のゲート駆動回路１とは、一部の構成が異なるだけであるため、同じ構成については同一符号を付して説明を省略し、構成の相違する部分を中心に説明する。

図７に示すように、本実施形態のゲート駆動回路１ａは、オン駆動素子１３ａ及びオフ駆動素子１４ａとして、逆並列ダイオードが接続又は内蔵されたものが用いられている。
このように構成された本実施形態のゲート駆動回路１ａでは、次に説明する場合を除いて、第１実施形態のゲート駆動回路１と同様に動作する。

即ち、駆動対象素子ＳＷをターンオンさせる際に、共振回路が構成されてから（図４（ｃ）参照）、ゲート信号Ｇ１がオンされるまで（図４（ｄ）参照）の間に、ゲート電圧Ｖｇがオン電圧ＶＧを上回ると、図７（ｂ）に示すように、オン駆動素子１３ａの逆並列ダイオードが導通して、リアクトル電流Ｉｒを直流電源１１に還流する。また、駆動対象素子ＳＷをターンオフさせる際に、共振回路が構成されてから（図４（ｃ）参照）、ゲート信号Ｇ２がオンされるまで（図４（ｂ）参照）の間に、ゲート電圧Ｖｇがオフ電圧−ＶＧを下回ると、図７（ｃ）に示すように、オフ駆動素子１４ａの逆並列ダイオードが導通して、リアクトル電流Ｉｒを直流電源１２に還流する。

従って、本実施形態のゲート駆動回路１ａでは、第１実施形態のゲート駆動回路と同様の効果を得ることができるだけでなく、オン駆動素子１３ａ及びオフ駆動素子１４ａのターンオン時には、図８に示すように、逆並列ダイオードに電流が流れている期間（タイミングＴ３，Ｔ７後のＩｒ≠０の期間）内であればゼロ電圧スイッチングが可能なため、これらのスイッチング制御を容易かつ確実に行うことができる。
［第３実施形態］
次に第３実施形態について説明する。

なお、本実施形態のゲート駆動回路１ｂは、第１実施形態のゲート駆動回路１とは、一部の構成が異なるだけであるため、同じ構成については同一符号を付して説明を省略し、構成の相違する部分を中心に説明する。

図９に示すように、本実施形態のゲート駆動回路１ｂは、第１実施形態のゲート駆動回路１から補助駆動素子１６を削除した構成を有すると共に、制御部１８ｂは、検出部１７での検出結果と設定時間ｔ３，ｔ４とに基づいて、オン駆動素子１３，オフ駆動素子１４
をスイッチングするためのゲート信号Ｇ１，Ｇ２を生成するスイッチング制御処理等を実行するように構成されている。

なお、設定時間ｔ３は、リアクトル電流Ｉｒを０から所定値Ｉｏまで変化させるのに要する時間であり、設定時間ｔ４は、リアクトル電流Ｉｒを所定値−Ｉｏから０まで変化させるのに要する時間である。

ここで、スイッチング制御処理を、図１０に示すフローチャート、図１１に示すタイミング図、図１２に示す説明図に沿って説明する。
本処理が起動すると、まず、ゲート信号Ｇ１をオフ、ゲート信号Ｇ２をオン、Ｉｒ＝０に初期化し（図１１のタイミングＴ１１を参照）、ゲート信号Ｇ１，Ｇ２のスイッチングタイミングを計時するためのタイマーをスタートさせる（Ｓ３１０）。

この時、図１２（ａ）に示すように、オン駆動素子１３がオフされ、オフ駆動素子１４がオンされた状態となるため、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介して直流電源１２からのオフ電圧−ＶＧが印加される。これと共に、直流電源１２，リアクトル１５，オフ駆動素子１４による閉回路が形成されるため、リアクトル１５には、電源中間点Ａから出力点Ｂに向けてリアクトル電流Ｉｒが流れ、その絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。

その後、タイマーを監視することにより、タイマーによる計時を開始してから設定時間ｔ３が経過したか否かを判断し（Ｓ３２０）、設定時間ｔ３が経過していなければ、そのまま待機する。

設定時間ｔ３が経過すると（タイミングＴ１２）、ゲート信号Ｇ２をオフすることにより、オフ駆動素子１４をターンオフさせる（Ｓ３３０）。すると、図１２（ｂ）に示すように、リアクトル１５，駆動対象素子ＳＷのゲート容量による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オフ駆動素子１４のターンオフ時に流れているリアクトル電流Ｉｏを初期値とし、これより大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、ゲート容量への充放電が急速に行われ、ゲート電圧Ｖｇは急速に増大する。

そして、検出部１７にて検出されるゲート電圧Ｖｇがオン電圧ＶＧに達するまで待機し（Ｓ３４０）、ゲート電圧Ｖｇがオン電圧ＶＧに達すると（タイミングＴ１３）、ゲート信号Ｇ１をオンすることにより、オン駆動素子１３をターンオンさせる（Ｓ３５０）。

すると、図１２（ｃ）に示すように、駆動対象素子ＳＷのゲートには、オン駆動素子１３を介して直流電源１１からのオン電圧ＶＧが印加される。これと共に、直流電源１１，オン駆動素子１３，リアクトル１５による閉回路が形成されるため、リアクトル電流Ｉｒは、直流電源１１に還流される。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。

このため、検出部１７にて検出されるリアクトル電流Ｉｒがゼロになるまで待機し（Ｓ３６０）、リアクトル電流Ｉｒがゼロになると（タイミングＴ１４）、タイマーをリスタートさせる（Ｓ３７０）。

この時、図１２（ｃ）に示すように、直流電源１１，オン駆動素子１３，リアクトル１５による閉回路によって、リアクトル１５には、出力点Ｂから電源中間点Ａに向けてリアクトル電流Ｉｒが流れ、その絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。

以下、Ｓ３８０〜Ｓ４３０では、Ｓ３２０〜Ｓ３７０と同様の処理を、ｔ３→ｔ４，Ｇ１→Ｇ２，Ｇ２→Ｇ１に置き換えて実行する。
即ち、タイマーを監視することにより、タイマーによる計時を開始してから設定時間ｔ４が経過したか否かを判断し（Ｓ３８０）、設定時間ｔ４が経過していなければ、そのまま待機する。

設定時間ｔ４が経過すると（タイミングＴ１５）、ゲート信号Ｇ１をオフすることにより、オン駆動素子１３をターンオフさせる（Ｓ３９０）。すると、図１２（ｂ）に示すように、ゲート容量，リアクトル１５による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オン駆動素子１３のターンオフ時に流れているリアクトル電流−Ｉｏを初期値とし、これより絶対値の大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、Ｓ３３０の時とは逆極性にてゲート容量への充放電が急速に行われ、ゲート電圧Ｖｇは急速に低下する。

そして、検出部１７にて検出されるゲート電圧Ｖｇがオフ電圧−ＶＧに達するまで待機し（Ｓ４００）、ゲート電圧Ｖｇがオフ電圧−ＶＧに達すると（タイミングＴ１６）、ゲート信号Ｇ２をオンすることにより、オフ駆動素子１４をターンオンさせる（Ｓ４１０）。

すると、図１２（ａ）に示すように、駆動対象素子ＳＷのゲートには、オフ駆動素子１４を介して直流電源１２からのオフ電圧−ＶＧが印加される。これと共に、直流電源１２，リアクトル１５，オフ駆動素子１４による閉回路が形成されるため、リアクトル電流Ｉｒは、直流電源１２に還流される。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。

このため、検出部１７にて検出されるリアクトル電流Ｉｒがゼロになるまで待機し（Ｓ４２０）、リアクトル電流Ｉｒがゼロになると（タイミングＴ１１）、タイマーをリスタートさせ（Ｓ４３０）、Ｓ３２０に戻る。

この時、図１２（ａ）に示すように、直流電源１２，オフ駆動素子１４，リアクトル１５による閉回路によって、リアクトル１５には、電源中間点Ａから出力点Ｂに向けてリアクトル電流Ｉｒが流れ、その絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。即ち、Ｓ３１０が実行された時と同じ状態に戻る。

このように構成された本実施形態のゲート駆動回路１ｂでは、駆動対象素子ＳＷのデューティが可変である場合にも動作可能である。さらに、５０％のデューティで駆動され、しかもオン期間，オフ期間の長さが固定されている場合に、好適に用いることができる。そして、オン期間，オフ期間の設定以外については、第１実施形態のゲート駆動回路１と同様の効果を得ることができる。

なお、本実施形態において、オン駆動素子１３及びオフ駆動素子１４を、逆並列ダイオードが接続又は内蔵されたものに置き換えてもよい。この場合、第２実施形態のものと同様に、オン駆動素子及びオフ駆動素子のターンオン時には、逆並列ダイオードに電流が流れている期間（タイミングＴ１３，Ｔ１６後のＩｒ≠０の期間，図１１参照）内であればゼロ電圧スイッチングが可能なため、これらのスイッチング制御を容易かつ確実に行うことができる。
［第４実施形態］
次に、第４実施形態について説明する。

なお、第１〜第３実施形態のゲート駆動回路は、駆動対象素子ＳＷとして両極性の駆動
信号（ゲート電圧Ｖｇ）にて駆動されるＩＧＢＴを用いているのに対して、本実施形態では、駆動対象素子ＳＷとして、特に単極性の駆動信号（ゲート電圧Ｖｇ）にて駆動されるＭＯＳＦＥＴを用いている。つまり、本実施形態ではオフ電圧が駆動対象素子ＳＷのソース電位となる。

そして、本実施形態のゲート駆動回路１ｃは、図１３（ａ）に示すように、ソース電位と等電位になるのが電源中間点Ａではなく、直流電源１２の負極側である以外は、第１実施形態のゲート駆動回路１と同様に構成されている。

そして、ゲート信号Ｇ１（オン駆動素子１３）をオフ、ゲート信号Ｇ２（オフ駆動素子１４）をオンした場合は、駆動対象素子ＳＷのゲートにはゼロ電圧が印加され、駆動対象素子ＳＷはオフ状態に保持される。また、ゲート信号Ｇ１（オン駆動素子１３）をオン、ゲート信号Ｇ２（オフ駆動素子１４）をオフした場合は、駆動対象素子ＳＷのゲートには、両直流電源１１，１２から供給されるオン電圧ＶＧが印加され、駆動対象素子ＳＷはオン状態に保持される。

このように構成された、本実施形態のゲート駆動回路１ｃでは、オン駆動素子１３，オフ駆動素子１４，補助駆動素子１６は、第１実施形態のゲート駆動回路１の場合と全く同様にオンオフ制御される。但し、オフ電圧は−ＶＧではなくゼロ電圧である。

従って、本実施形態のゲート駆動回路１ｃによれば、特に駆動対象素子ＳＷがＭＯＳＦＥＴからなる場合に好適に用いることができ、しかも、第１実施形態のゲート駆動回路１と同様の効果を得ることができる。
［第５実施形態］
次に、第５実施形態について説明する。

なお、本実施形態では、第４実施形態と同様に、駆動対象素子ＳＷとして単極性の駆動信号（ゲート電圧Ｖｇ）にて駆動されるＭＯＳＦＥＴを用いている。
そして、本実施形態のゲート駆動回路１ｄは、図１３（ｂ）に示すように、ソース電位と等電位になるのが電源中間点Ａではなく、直流電源１２の負極側である以外は、第３実施形態のゲート駆動回路１ｂと同様に構成されている。

そして、ゲート信号Ｇ１（オン駆動素子１３）をオフ、ゲート信号Ｇ２（オフ駆動素子１４）をオンした場合は、駆動対象素子ＳＷのゲートにはゼロ電圧が印加され、駆動対象素子ＳＷはオフ状態に保持される。また、ゲート信号Ｇ１（オン駆動素子１３）をオン、ゲート信号Ｇ２（オフ駆動素子１４）をオフした場合は、駆動対象素子ＳＷのゲートには、両直流電源１１，１２から供給されるオン電圧ＶＧが印加され、駆動対象素子ＳＷはオン状態に保持される。

このように構成された、本実施形態のゲート駆動回路１ｄでは、オン駆動素子１３，オフ駆動素子１４は、第３実施形態のゲート駆動回路１ｂの場合と全く同様にオンオフ制御される。但し、オフ電圧は−ＶＧではなくゼロ電圧である。

従って、本実施形態のゲート駆動回路１ｄによれば、特に駆動対象素子ＳＷがＭＯＳＦＥＴからなる場合に好適に用いることができ、しかも、第３実施形態のゲート駆動回路１ｂと同様の効果を得ることができる。
［第６実施形態］
次に、第６実施形態について説明する。

なお、本実施形態では、第４，第５実施形態と同様に、駆動対象素子ＳＷとして単極性
の駆動信号（ゲート電圧Ｖｇ）に駆動されるＭＯＳＦＥＴを用いている。
また、本実施形態のゲート駆動回路１ｅは、第５実施形態のゲート駆動回路１ｄとは、一部の構成が異なるだけであるため、構成の相違する部分を中心に説明する。

図１４に示すように、本実施形態のゲート駆動回路１ｅは、一対の直流電源１１，１２の代わりに単一の直流電源２１（電圧ＶＧ）が設けられており、その負極側が駆動対象素子ＳＷのソース電位と等電位となるようにされている。また、電源の中間点Ａに接続されていたリアクトル１５の一端（以下「制御端」と称する。）Ｃには、この制御端Ｃを直流電源２１の正極側に接続するスイッチング素子（以下「第１制御素子」と称する。）２３、及び制御端Ｃを直流電源２１の負極側に接続するスイッチング素子（以下「第２制御素子」と称する。）２４が接続されている。

また、制御部１８ｅが、第１制御素子２３及び第２制御素子２４の駆動信号として、ゲート信号Ｇ１，Ｇ２とは異なる、専用のゲート信号Ｇ４，Ｇ５を生成している。
ここで、スイッチング制御処理を、図１５に示すフローチャート、図１６に示すタイミング図、図１７に示す説明図に沿って説明する。

本処理が起動すると、まず、ゲート信号Ｇ１，Ｇ４，Ｇ５をオフ、ゲート信号Ｇ２をオンに初期化し、ゲート信号Ｇ１〜Ｇ５のスイッチングタイミングを計時するためのタイマーをスタートさせる（Ｓ５１０）。

この時、図１７（ａ）に示すように、オン駆動素子１３，第１制御素子２３，第２制御素子２４がオフされ、オフ駆動素子１４がオンされた状態となるため、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介してオフ電圧であるゼロ電圧が印加された状態に保持される。

そして、タイマーを監視することにより、設定時間ｔ１，ｔ３から算出される時間ｔ１−ｔ３が経過するまで待機し（Ｓ５２０）、時間ｔ１−ｔ３が経過すると（タイミングＴ１）、ゲート信号Ｇ４をオンすることにより、第１制御素子２３をターンオンさせる（Ｓ５３０）。

すると、図１７（ｂ）に示すように、直流電源２１，第１制御素子２３，リアクトル１５，オフ駆動素子１４による閉回路が形成され、リアクトル１５には、制御端Ｃから出力点Ｂに向けてリアクトル電流Ｉｒが流れ、そのリアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。

その後、タイマーを監視することにより、ゲート信号Ｇ２をオンしてから設定時間ｔ１が経過したか否かを判断し（Ｓ５４０）、設定時間ｔ１が経過していなければ、そのまま待機する。

設定時間ｔ１が経過すると（タイミングＴ２）、ゲート信号Ｇ２，Ｇ４をオフ、ゲート信号Ｇ５をオンすることにより、オフ駆動素子１４及び第１制御素子２３をターンオフ、第２制御素子２４をターンオンさせる（Ｓ５５０）。すると、図１７（ｃ）に示すように、第２制御素子２４，リアクトル１５，駆動対象素子ＳＷのゲート容量による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オフ駆動素子１４のターンオフ時に流れているリアクトル電流Ｉｏを初期値とし、これより大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、ゲート容量への充電が急速に行われ、ゲート電圧Ｖｇは急速に増大する。

そして、検出部１７にて検出されるゲート電圧Ｖｇがオン電圧ＶＧに達するまで待機し
（Ｓ５６０）、ゲート電圧Ｖｇがオン電圧ＶＧに達すると（タイミングＴ３）、ゲート信号Ｇ１をオンすることにより、オン駆動素子１３をターンオンさせると共に、タイマーをリスタートする（Ｓ５７０）。

このように、オン駆動素子１３がターンオンすると、図１７（ｄ）に示すように、直流電源２１，オン駆動素子１３，リアクトル１５，第２制御素子２４による閉回路が形成され、リアクトル電流Ｉｒは、直流電源２１に還流されることになる。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。

このため、検出部１７にて検出されるリアクトル電流Ｉｒがゼロになるまで待機し（Ｓ５８０）、リアクトル電流Ｉｒがゼロになると（タイミングＴ４）、ゲート信号Ｇ５をオフすることにより、第２制御素子２４をターンオフする（Ｓ５９０）。つまり、第２制御素子２４は、ソフトスイッチング（ゼロ電流スイッチング）されることになる。

この時、図１７（ｅ）に示すように、駆動対象素子ＳＷのゲートは、オン駆動素子１３を介して直流電源２１からのオン電圧ＶＧが印加された状態に保持される。
以下、Ｓ６００〜Ｓ６７０では、Ｓ５２０〜Ｓ５９０と同様の処理を、ｔ１→ｔ２，ｔ３→ｔ４，Ｇ１→Ｇ２，Ｇ２→Ｇ１，Ｇ４→Ｇ５，Ｇ５→Ｇ４に置き換えて実行する。

即ち、タイマーを監視することにより、設定時間ｔ２，ｔ４から算出される時間ｔ２−ｔ４が経過するまで待機し（Ｓ６００）、時間ｔ２−ｔ４が経過すると（タイミングＴ５）、ゲート信号Ｇ５をオンすることにより、第２制御素子２４をターンオンさせる（Ｓ６１０）。

すると、図１７（ｄ）に示すように、直流電源２１，オン駆動素子１３，リアクトル１５，第２制御素子２４による閉回路が形成され、リアクトル１５には、出力点Ｂから制御端Ｃに向けてリアクトル電流Ｉｒが流れ、そのリアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。

その後、タイマーを監視することにより、ゲート信号Ｇ１をオンしてから設定時間ｔ２が経過したか否かを判断し（Ｓ６２０）、設定時間ｔ２が経過していなければ、そのまま待機する。

設定時間ｔ２が経過すると（タイミングＴ６）、ゲート信号Ｇ１，Ｇ５をオフ、ゲート信号Ｇ４をオンすることにより、オン駆動素子１３及び第２制御素子２４をターンオフ、第１制御素子２３をターンオンさせる（Ｓ６３０）。すると、図１７（ｃ’）に示すように、ゲート容量，リアクトル１５，第１制御素子２３，直流電源２１による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オン駆動素子１３のターンオフ時に流れているリアクトル電流−Ｉｏを初期値とし、これより絶対値の大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、Ｓ５５０の時とは逆極性にてゲート容量からの放電が急速に行われ、ゲート電圧Ｖｇは急速に低下する。

そして、検出部１７にて検出されるゲート電圧Ｖｇがオフ電圧ＧＮＤに達するまで待機し（Ｓ６４０）、ゲート電圧Ｖｇがオフ電圧ＧＮＤに達すると（タイミングＴ７）、ゲート信号Ｇ２をオンすることにより、オフ駆動素子１４をターンオンさせると共に、タイマーをリスタートする（Ｓ６５０）。

このように、オフ駆動素子１４がターンオンすると、図１７（ｂ）に示すように、直流電源２１，第１制御素子２３，リアクトル１５，オフ駆動素子１４による閉回路が形成され、リアクトル電流Ｉｒは、直流電源２１に還流されることになる。この時、リアクトル
電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。

このため、検出部１７にて検出されるリアクトル電流Ｉｒがゼロになるまで待機し（Ｓ６６０）、リアクトル電流Ｉｒがゼロになると（タイミングＴ８）、ゲート信号Ｇ４をオフすることにより、第１制御素子２３をターンオフして（Ｓ６７０）、Ｓ５２０に戻る。つまり、第１制御素子２３は、ソフトスイッチング（ゼロ電流スイッチング）されることになる。

この時、図１７（ａ）に示すように、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介してオフ電圧ＧＮＤが印加された状態に保持され、即ち、Ｓ５１０が実行された時と同じ状態に戻る。

従って、本実施形態のゲート駆動回路１ｅによれば、第４，第５実施形態のものと同様に、駆動対象素子ＳＷがＭＯＳＦＥＴからなる場合に好適に用いることができ、しかも、第１実施形態のゲート駆動回路１と同様の効果を得ることができる。
［第７実施形態］
次に第７実施形態について説明する。

なお、本実施形態のゲート駆動回路１ｆは、第６実施形態のゲート駆動回路１ｅとは、一部の構成が異なるだけであるため、同じ構成については同一符号を付して説明を省略し、構成の相違する部分を中心に説明する。

図１８（ａ）に示すように、本実施形態のゲート駆動回路１ｆは、オン駆動素子１３ａ，オフ駆動素子１４ａ、及び第１制御素子２３ａ，第２制御素子２４ａとして、逆並列ダイオードが接続又は内蔵されたものが用いられている。

そして、検出部１７ｆはゲート電圧Ｖｇのみを検出し、制御部１８ｆは、このゲート電圧Ｖｇ及び設定時間ｔ１〜ｔ４に基づいて、ゲート信号Ｇ１，Ｇ２，Ｇ４，Ｇ５を生成するスイッチング制御処理を実行するように構成されている。

具体的には、図１５に示したフローチャートのうち、Ｓ５８０，Ｓ５９０，Ｓ６６０，Ｓ６７０を削除し、更にＳ５５０におけるゲート信号Ｇ５の操作、Ｓ６３０におけるゲート信号Ｇ４の操作を削除したものとなっている。

つまり、図１９に示すように、第６実施形態の場合と比較して、タイミングＴ２〜Ｔ４のゲート信号Ｇ５、タイミングＴ６〜Ｔ８のゲート信号Ｇ４が省略されることになる。
このように構成された本実施形態のゲート駆動回路１ｆでは、次に説明する場合を除いて、第６実施形態のゲート駆動回路１ｅと同様に動作する。

即ち、駆動対象素子ＳＷをターンオンさせる一連の動作の中で、共振回路を構成する際に、ゲート信号Ｇ５（第２制御素子２４ａ）がオフのまま保持されるため、図１７（ｃ）の状態にはならず、図１８（ｂ１）に示すように、第２制御素子２４ａの逆並列ダイオード，リアクトル１５，駆動対象素子ＳＷのゲート容量により共振回路が構成される。また、その後は、図１７（ｄ）の状態にはならず、図１８（ｂ２）に示すように、第２制御素子２４ａの逆並列ダイオード，リアクトル１５，オン駆動素子１３ａの逆並列ダイオード，直流電源２１からなる閉回路により、リアクトル電流Ｉｒは直流電源２１に還流される。

同様に、駆動対象素子ＳＷをターンオフさせる一連の動作の中で、共振回路を構成する際に、ゲート信号Ｇ４（第１制御素子２３ａ）がオフのまま保持されるため、図１７（ｃ
’）の状態にはならず、図１８（ｃ１）に示すように、駆動対象素子ＳＷのゲート容量，リアクトル１５，第１制御素子２３ａの逆並列ダイオード，直流電源２１により共振回路が構成される。また、その後は、図１７（ｂ）の状態にはならず、図１８（ｃ２）に示すように、オフ駆動素子１４ａの逆並列ダイオード，リアクトル１５，第１制御素子２３ａの逆並列ダイオード，直流電源２１からなる閉回路により、リアクトル電流Ｉｒは直流電源２１に還流される。

このように、一連の動作の中で閉回路を構成する素子が一部異なっているが、ゲート駆動回路１ｆ全体としては、第６実施形態のゲート駆動回路１ｅと同様に動作する。
従って、本実施形態のゲート駆動回路１ｆでは、第６実施形態のゲート駆動回路１ｅと同様の効果を得ることができるだけでなく、検出部１７ｆの構成や制御部１８ｆでの処理の簡素化を図ることができる。

更に、オン駆動素子１３ａ及びオフ駆動素子１４ａのターンオン時には、図１９に示すように、逆並列ダイオードに電流が流れている期間（タイミングＴ３，Ｔ７後のＩｒ≠０の期間）内であればゼロ電圧スイッチングが可能なため、これらのスイッチング制御を容易かつ確実に行うことができる。
［第８実施形態］
次に、第８実施形態について説明する。

なお、本実施形態のゲート駆動回路１ｇは、第６実施形態のゲート駆動回路１ｅとは、一部の構成が異なるだけであるため、構成の相違する部分を中心に説明する。
図２０に示すように、本実施形態のゲート駆動回路１ｇは、単一の直流電源２１の代わりに、直列接続された一対の直流電源１１，１２が設けられており、その接続点（電源中間点）Ａが駆動対象素子ＳＷのソース電位と等電位となるようにされている以外は、第６実施形態のものと全く同様に構成されている。

このように構成された本実施形態のゲート駆動回路１ｅにおいて、制御部１８が実行するスイッチング制御処理は、第６実施形態の場合と全く同様である（図１５参照）。以下、ゲート駆動回路１ｇのポイントとなる動作を、図２１のタイミング図、図２２の説明図に沿って説明する。

即ち、スイッチング制御処理が起動し、Ｓ５１０が実行されると（図２１のタイミングＴ１直前）、図２２（ａ）に示すように、オン駆動素子１３，第１制御素子２３，第２制御素子２４がオフされ、オフ駆動素子１４がオンされた状態となるため、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介して直流電源１２からのオフ電圧−ＶＧが印加された状態となる。

Ｓ５３０が実行されると（タイミングＴ１）、図２２（ｂ）に示すように、直流電源１１，１２、第１制御素子２３，リアクトル１５，オフ駆動素子１４による閉回路が形成され、リアクトル１５には、制御端Ｃから出力点Ｂに向けてリアクトル電流Ｉｒが流れ、そのリアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。但し、このとき、リアクトル１５には、第６実施形態の時の２倍となる電圧２ＶＧが印加される。

Ｓ５５０が実行されると（タイミングＴ２）、図２２（ｃ）に示すように、直流電源１２，第２制御素子２４，リアクトル１５，駆動対象素子ＳＷのゲート容量による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オフ駆動素子１４のターンオフ時に流れているリアクトル電流Ｉｏを初期値とし、これより大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、ゲート容量への充電が急速に行われ、ゲート電圧Ｖｇは急速に増大する。

Ｓ５７０が実行されると（タイミングＴ３）、図２２（ｄ）に示すように、直流電源１１，１２，オン駆動素子１３，リアクトル１５，第２制御素子２４による閉回路が形成され、リアクトル電流Ｉｒは、直流電源１１，１２に還流されることになる。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。また、この時、リアクトル１５には、上述の図２２（ｂ）の時とは逆方向に、電圧２ＶＧが印加される。

Ｓ５９０が実行されると（タイミングＴ４）、図２２（ｅ）に示すように、オフ駆動素子１４，第１制御素子２３，第２制御素子２４がオフされ、オン駆動素子１３がオンされた状態となるため、駆動対象素子ＳＷのゲートは、オン駆動素子１３を介して直流電源１１からのオン電圧ＶＧが印加された状態に保持される。

Ｓ６１０が実行されると（タイミングＴ５）、図２２（ｄ）に示すように、直流電源１１，１２，オン駆動素子１３，リアクトル１５，第２制御素子２４による閉回路が形成され、リアクトル１５には、出力点Ｂから制御端Ｃに向けてリアクトル電流Ｉｒが流れ、そのリアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に増大する。但し、このとき、リアクトル１５には、第６実施形態の時の２倍となる電圧２ＶＧが印加される。

Ｓ６３０が実行されると（タイミングＴ６）、図２２（ｃ’）に示すように、ゲート容量，リアクトル１５，第１制御素子２３，直流電源１１による閉回路（共振回路）が形成される。この共振回路の共振現象によって、オン駆動素子１３のターンオフ時に流れているリアクトル電流−Ｉｏを初期値とし、これより絶対値の大きなゲート電流（リアクトル電流Ｉｒ）が流れることにより、Ｓ５５０の時とは逆極性にてゲート容量からの放電が急速に行われ、ゲート電圧Ｖｇは急速に低下する。

Ｓ６５０が実行されると（タイミングＴ７）、図２２（ｂ）に示すように、直流電源１１，１２，第１制御素子２３，リアクトル１５，オフ駆動素子１４による閉回路が形成され、リアクトル電流Ｉｒは、直流電源１１，１２に還流されることになる。この時、リアクトル電流の絶対値｜Ｉｒ｜は、時間の経過と共に直線的に減少する。また、この時、リアクトル１５には、上述の図２２（ｄ）の時とは逆方向に、電圧２ＶＧが印加される。

Ｓ６７０が実行されると（タイミングＴ８）、図２２（ａ）に示すように、オン駆動素子１３，第１制御素子２３，第２制御素子２４がオフされ、オフ駆動素子１４がオンされた状態となるため、駆動対象素子ＳＷのゲートは、オフ駆動素子１４を介して直流電源１２からのオフ電圧−ＶＧが印加され、即ち、Ｓ５１０が実行された時と同じ状態に戻る。

このように、本実施形態のゲート駆動回路１ｇでは、駆動対象素子ＳＷのゲートに印加されるオフ電圧が−ＶＧとなる点、及びオン駆動素子１３，オフ駆動素子１４の駆動前にリアクトル電流Ｉｒを流す際に、リアクトル１５に印加される電圧が２ＶＧとなる点以外は、第６実施形態のゲート駆動回路１ｅと同様に動作する。

従って、本実施形態のゲート駆動回路１ｇによれば、第６実施形態のものと同様の効果を得ることができるだけでなく、リアクトル電流Ｉｒをより高速に流すことが可能となり、駆動対象素子ＳＷの誤動作防止及び高速化を図ることができる。
［第９実施形態］
次に第９実施形態について説明する。

なお、本実施形態のゲート駆動回路１ｈは、第８実施形態のゲート駆動回路１ｇとは、一部の構成が異なるだけであるため、同じ構成については同一符号を付して説明を省略し、構成の相違する部分を中心に説明する。

図２３（ａ）に示すように、本実施形態のゲート駆動回路１ｈは、オン駆動素子１３ａ，オフ駆動素子１４ａ、及び第１制御素子２３ａ，第２制御素子２４ａとして、逆並列ダイオードが接続又は内蔵されたものが用いられている。

そして、検出部１７ｆはゲート電圧Ｖｇのみを検出し、制御部１８ｆは、このゲート電圧Ｖｇ及び設定時間ｔ１〜ｔ４に基づいて、ゲート信号Ｇ１，Ｇ２，Ｇ４，Ｇ５を生成するスイッチング制御処理を実行するように構成されている。

具体的には、図１５に示したフローチャートのうち、Ｓ５８０，Ｓ５９０，Ｓ６６０，Ｓ６７０を削除し、更にＳ５５０におけるゲート信号Ｇ５の操作、Ｓ６３０におけるゲート信号Ｇ４の操作を削除したものとなっている。

つまり、図２４に示すように、第８実施形態の場合と比較して、タイミングＴ２〜Ｔ４のゲート信号Ｇ５、タイミングＴ６〜Ｔ８のゲート信号Ｇ４が省略されることになる。
このように構成された本実施形態のゲート駆動回路１ｈでは、次に説明する場合を除いて、第８実施形態のゲート駆動回路１ｇと同様に動作する。

即ち、駆動対象素子ＳＷをターンオンさせる一連の動作の中で、共振回路を構成する際に、ゲート信号Ｇ５（第２制御素子２４ａ）がオフのまま保持されるため、図２２（ｃ）の状態にはならず、図２３（ｂ１）に示すように、直流電源１２，第２制御素子２４ａの逆並列ダイオード，リアクトル１５，駆動対象素子ＳＷのゲート容量により共振回路が構成される。また、その後は、図２２（ｄ）の状態にはならず、図２３（ｂ２）に示すように、第２制御素子２４ａの逆並列ダイオード，リアクトル１５，オン駆動素子１３ａの逆並列ダイオード，直流電源１１，１２からなる閉回路により、リアクトル電流Ｉｒは直流電源１１，１２に還流される。

同様に、駆動対象素子ＳＷをターンオフさせる一連の動作の中で、共振回路を構成する際に、ゲート信号Ｇ４（第１制御素子２３ａ）がオフのまま保持されるため、図２２（ｃ
’）の状態にはならず、図２３（ｃ１）に示すように、駆動対象素子ＳＷのゲート容量，リアクトル１５，第１制御素子２３ａの逆並列ダイオード，直流電源１１により共振回路が構成される。また、その後は、図２２（ｂ）の状態にはならず、図２３（ｃ２）に示すように、オフ駆動素子１４ａの逆並列ダイオード，リアクトル１５，第１制御素子２３ａの逆並列ダイオード，直流電源１１，１２からなる閉回路により、リアクトル電流Ｉｒは直流電源１１，１２に還流される。

このように、一連の動作の中で閉回路を構成する素子が一部異なっているが、ゲート駆動回路１ｈ全体としては、第８実施形態のゲート駆動回路１ｇと同様に動作する。
従って、本実施形態のゲート駆動回路１ｈでは、第８実施形態のゲート駆動回路１ｇと同様の効果を得ることができるだけでなく、検出部１７ｆの構成や制御部１８ｆでの処理の簡素化を図ることができる。

更に、オン駆動素子１３ａ及びオフ駆動素子１４ａのターンオン時には、図２４に示すように、逆並列ダイオードに電流が流れている期間（タイミングＴ３，Ｔ７後のＩｒ≠０の期間）内であればゼロ電圧スイッチングが可能なため、これらのスイッチング制御を容易かつ確実に行うことができる。
［他の実施形態］
以上、本発明のいくつかの実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、様々な態様にて実施することが可能である。

例えば、上記実施形態では、設定時間ｔ３，ｔ４として固定値を用いたが、直流電源１１，１２の電圧に応じて可変設定するように構成してもよい。
また、上記実施形態では、制御部１８，１８ｂ，１８ｅ，１８ｆは、マイクロコンピュータの処理によりゲート信号Ｇ１〜Ｇ５を生成しているが、これらゲート信号Ｇ１〜Ｇ５を、ハードウェアにて生成するように構成してもよい。

また、制御部１８，１８ｂ，１８ｅ，１８ｆは、検出部１７，１７ｆでの検出結果を用いてゲート信号Ｇ１〜Ｇ５を生成しているが、各時間パラメータを制御部１８，１８ｂ，１８ｅ，１８ｆに内部的に与えることにより、検出部１７，１７ｆを省略してもよい。

上記実施形態では、検出部１７，１７ｆは、ゲート電圧Ｖｇやリアクトル電流Ｉｒを検出するように構成されているが、これら以外の電圧や電流を検出するように構成してもよい。この場合、当然、制御部１８，１８ｂ，１８ｅ，１８ｆは、検出部での検出結果に基づいて、ゲート信号Ｇ１〜Ｇ５を生成することになる。

上記第１〜第３実施形態では、駆動対象素子ＳＷとしてＩＧＢＴを例として説明したが、これら第１〜第３実施形態のゲート駆動回路１，１ａ，１ｂは、駆動対象素子ＳＷがＦＥＴである場合に適用してもよい。

なお、図５，図６に示した動作は、第１実施形態のゲート駆動回路１に限らず、第３，第５実施形態のゲート駆動回路１ｂ，１ｄを除く、他のゲート駆動回路１ａ，１ｃ，１ｅ〜１ｈでも成立する。

また、上記実施形態では、駆動対象素子ＳＷがＦＥＴである場合、Ｎチャネルのものを例にして説明したが、このＦＥＴは、Ｐチャネルであってもよい。
ところで、補助駆動素子１６は、必ずしも単一の素子にて構成する必要はなく、例えば、逆並列ダイオードが接続又は内蔵された一対のトランジスタ（ここではＮチャネルＭＯＳＦＥＴ）を、逆並列ダイオードが互いに逆方向を向くように直列接続することで構成してもよい。

具体的には、図２５（ａ）に示すように、補助駆動素子１６を構成する一対のトランジスタを、リアクトル１５を挟むようにして配置してもよいし、図２５（ｂ）〜（ｅ）に示すように、リアクトル１５のいずれか一方の側に固めて配置してもよい。そして、図２５（ａ）に示すように、リアクトル１５を挟むようにして配置した場合には、両トランジスタとも、ドレインがリアクトル１５に接続されるように配置することが望ましい。

また、一対のトランジスタをリアクトル１５の一方の側に固めて配置する場合には、図２５（ｂ）（ｃ）に示すように、互いのドレイン同士が接続されるように配置してもよいし、図２５（ｄ）（ｅ）に示すように、互いのソース同士が接続されるように配置してもよい。

これら補助駆動素子１６を構成するトランジスタの配置は、これらを駆動するゲート信号Ｇ１〜Ｇ５を発生させるために用意すべき電源の種類が最小となるものを選択することが望ましい。即ち、ゲート信号Ｇ１〜Ｇ５は、駆動対象となるトランジスタのソース電位を基準とした電源により生成する必要があり、オン駆動素子１３，オフ駆動素子１４，第１制御素子２３，第２制御素子２４にて使用する素子も含めて、できるだけ共通の電源が使用できるように構成することが望ましい。

そして、補助駆動素子１６を構成する両トランジスタは、図２６（ａ）に示すように、別々のゲート信号Ｇ３１，Ｇ３２を用いて、いずれか一方のみがオンするように制御してもよいし、図２６（ｂ）に示すように、同一の制御信号を用いて同時にオン／オフするように構成してもよい。

前者の場合、いずれをオンした場合でも、オフされたトランジスタの逆並列ダイオード，リアクトル１５，オンされたトランジスタを介して電流が流れ、トランジスタのオンオフ状態を反転させることにより、電流が流れる方向を反転させることができる。

また、後者の場合、逆並列ダイオードに電流が流れることがないため、補助駆動素子１６での損失を低減することができる。即ち、逆並列ダイオードに電流を流すより、トランジスタをオンさせて電流を流した方が損失は小さい。

次に、駆動素子部を構成する両素子１３，１４は、例えば、図２７（ａ）に示すように、オン駆動素子１３をＰチャネルＭＯＳＦＥＴ、オフ駆動素子１４をＮチャネルＭＯＳＦＥＴにて構成してもよいし、図２７（ｂ）に示すように、オン駆動素子１３をＮチャネルＭＯＳＦＥＴ、オフ駆動素子１４をＰチャネルＭＯＳＦＥＴにて構成してもよいし、図２７（ｃ）に示すように、両素子１３，１４とも、ＮチャネルＭＯＳＦＥＴにて構成してもよい。

図２７（ａ）の場合、ゲート信号Ｇ１を生成するための電源としてはオン電圧を供給するための電源を、ゲート信号Ｇ２を生成するための電源としてはオフ電圧を供給するための電源を用いることができ、ゲート信号Ｇ１，Ｇ２を生成するためだけの電源を新たに用意する必要がない。

図２７（ｂ）の場合、ゲート信号Ｇ１，Ｇ２を生成するための電源として、出力点Ｂの電位を基準電位とした共通の電源を用いることができる。
図２７（ｃ）の場合、駆動素子部を構成する両素子１３，１４の導通時の損失を、図２７（ａ）（ｂ）に示されたものより低減することができる。

また、両素子１３，１４として、バイポーラトランジスタを用いてもよく、この場合、
図２７（ｄ）に示すように、オン駆動素子１３を、逆並列ダイオードが接続されたＮＰＮバイポーラトランジスタ、オフ駆動素子１４を、逆並列ダイオードが接続されたＰＮＰバイポーラトランジスタにて構成することが望ましい。

また、ここでは、オン駆動素子１３，オフ駆動素子１４の具体的な構成として説明したが、第１制御素子２３，第２制御素子２４に対しても同様な構成を適用することができる。そして、一対の駆動素子１３，１４の回路構成と一対の制御素子２３，２４の回路構成とは、必ずしも同じである必要はなく、図２７（ａ）〜（ｄ）に示された回路構成の任意の組合せが可能である。但し、一対の駆動素子１３，１４、及び一対の制御素子２３，２４のいずれも、図２７（ａ）の回路構成を用いて構成することが最も望ましい。

第１実施形態のゲート駆動回路の構成を示す回路図である。 第１実施形態において、制御部が実行するスイッチング制御処理の内容を示すフローチャートである。 第１実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 第１実施形態のゲート駆動回路の動作を示す説明図である。 駆動対象素子のオン期間が短い場合の制御方法を示すタイミング図である。 駆動対象素子のオフ期間が短い場合の制御方法を示すタイミング図である。 第２実施形態のゲート駆動回路の構成を示す回路図である。 第２実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 第３実施形態のゲート駆動回路の構成を示す回路図である。 第３実施形態において、制御部が実行するスイッチング制御処理の内容を示すフローチャートである。 第３実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 第３実施形態のゲート駆動回路の動作を示す説明図である。 第４及び第５実施形態のゲート駆動回路の構成を示す回路図である。 第６実施形態のゲート駆動回路の構成を示す回路図である。 第６実施形態において、制御部が実行するスイッチング制御処理の内容を示すフローチャートである。 第６実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 第６実施形態のゲート駆動回路の動作を示す説明図である。 第７実施形態のゲート駆動回路の構成を示す回路図である。 第７実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 第８実施形態のゲート駆動回路の構成を示す回路図である。 第８実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 第８実施形態のゲート駆動回路の動作を示す説明図である。 第９実施形態のゲート駆動回路の構成を示す回路図である。 第９実施形態において、制御部が生成するゲート信号、及びゲート駆動回路各部の電圧，電流波形を示すタイミング図である。 補助駆動素子を一対のＭＯＳＦＥＴにて構成する場合の配置方法を示す説明図である。 一対のＭＯＳＦＥＴからなる補助駆動素子の駆動方法を説明するためのタイミング図である。 駆動素子部を構成する両素子の具体的な構成方法を示す説明図である。 従来装置におけるゲート電流の波形、及び本発明におけるゲート電流の波形を示す説明図である。 スイッチング素子のスイッチング時の動作を示す説明図である。

符号の説明

１，１ａ〜１ｈ…ゲート駆動回路、１１，１２，２１…直流電源、１３，１３ａ…オン駆動素子、１４，１４ａ…オフ駆動素子、１５…リアクトル、１６…補助駆動素子、１７，１７ｆ…検出部、１８，１８ｂ，１８ｅ，１８ｆ…制御部、２３，２３ａ…第１制御素子、２４，２４ａ…第２制御素子、Ａ…電源中間点、Ｂ…出力点、Ｃ…制御端。

Claims (6)

1. スイッチング素子である駆動対象素子のゲートに、該駆動対象素子をオン状態とするのに必要なオン電圧を印加するためのスイッチング素子であるオン駆動素子、及び前記駆動対象素子のゲートに、該駆動対象素子をオフ状態とするのに必要なオフ電圧を印加するためのスイッチング素子であるオフ駆動素子からなる駆動素子部と、
   前記オン駆動素子及びオフ駆動素子を駆動することで、前記駆動対象素子をオン，オフ制御する駆動制御部と、
   を備えたゲート駆動回路において、
   前記駆動素子部を構成する両素子がいずれもオフされると、前記駆動対象素子のゲートの寄生容量と共に共振回路を構成するリアクトルを有し、前記駆動素子部のうち前記オン駆動素子のみがオンされている場合、前記リアクトルには前記駆動対象素子のゲート側から電流が流入し、前記駆動素子部のうち前記オフ駆動素子のみがオンされている場合、前記リアクトルには前記駆動対象素子のゲート側へ電流が流出するように接続された補助駆動部を設け、
   前記駆動制御部は、前記駆動素子部を構成する両素子のうち、一方の素子をターンオフした後、前記駆動対象素子のゲート電圧がオン電圧又はオフ電圧に達すると、他方の素子をターンオンすることを特徴とするゲート駆動回路。
2. 前記オン駆動素子及びオフ駆動素子には、逆並列ダイオードが接続又は内蔵されていることを特徴とする請求項１記載のゲート駆動回路。
3. 前記補助駆動部は、一端が前記駆動対象素子のゲートに接続され、他端に前記オン電圧と前記オフ電圧との間の大きさに設定された中間電圧が印加されていることを特徴とする請求項１又は２記載のゲート駆動回路。
4. 前記補助駆動部は、前記リアクトルに直列接続されたスイッチング素子である補助駆動素子を備えることを特徴とする請求項３記載のゲート駆動回路。
5. 前記補助駆動部は、
   前記リアクトルの前記駆動対象素子のゲートへの接続側とは反対側の制御端に前記オン電圧を印加するためのスイッチング素子である第１制御素子、及び前記リアクトルの制御端にオフ電圧を印加するためのスイッチング素子である第２制御素子からなる制御素子部と、
   前記駆動対象素子をターンオンさせる前には前記第１制御素子をオンし、該駆動対象素子をターンオフさせる前には前記第２制御素子をオンすることにより、前記リアクトルに流す電流の方向を制御するリアクトル電流制御部と、
   を備えることを特徴とする請求項１又は２記載のゲート駆動回路。
6. 前記第１制御素子及び第２制御素子には、逆並列ダイオードが接続又は内蔵されていることを特徴とする請求項５記載のゲート駆動回路。

Images