JP4496988B2 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
JP4496988B2
JP4496988B2 JP2005044273A JP2005044273A JP4496988B2 JP 4496988 B2 JP4496988 B2 JP 4496988B2 JP 2005044273 A JP2005044273 A JP 2005044273A JP 2005044273 A JP2005044273 A JP 2005044273A JP 4496988 B2 JP4496988 B2 JP 4496988B2
Authority
JP
Japan
Prior art keywords
gate
reactor
current
target element
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005044273A
Other languages
English (en)
Other versions
JP2006230166A (ja
Inventor
友則 木村
龍介 井ノ下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005044273A priority Critical patent/JP4496988B2/ja
Priority to US11/300,270 priority patent/US7365579B2/en
Publication of JP2006230166A publication Critical patent/JP2006230166A/ja
Application granted granted Critical
Publication of JP4496988B2 publication Critical patent/JP4496988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/0406Modifications for accelerating switching in composite switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、スイッチング素子のゲート駆動回路に関する。
従来より、FETやIGBTなどの電圧駆動型半導体スイッチング素子の駆動回路として、これら駆動対象となるスイッチング素子(以下「駆動対象素子」と称する。)のゲートにオン電圧を印加するためのスイッチング素子(以下「オン駆動素子」と称する。)と、そのゲートにオフ電圧を印加するためのスイッチング素子(以下「オフ駆動素子」と称する。)とを備え、オン駆動素子又はオフ駆動素子の一方をオン、他方をオフすることにより、駆動対象素子のオンオフ状態を制御するものが知られている。
ところで、この種のゲート駆動回路では、駆動対象素子のスイッチング時に発生するスイッチング損失や電磁ノイズを低減することが望まれている。その一つの方法として、ゲートに接続された抵抗(以下「ゲート抵抗」と称する。)の値、ひいてはゲート電流を、駆動対象素子のターンオン又はターンオフに要する期間(以下「スイッチング期間」と称する。)中に細かく調整する方法が知られている(例えば、特許文献1参照)。
なお、電圧駆動型半導体スイッチング素子のスイッチング動作は、ゲート/エミッタ(ゲート/ソース)間に生じる寄生容量の充放電プロセスとして理解される。従って、ゲート抵抗を小さくすると、ゲート電流の電流変化率が大きくなり、ゲートの寄生容量の従放電に要する時間が短くなるため、スイッチング損失は低減されるがノイズが増大し、逆に、ゲート抵抗を大きくすると、ノイズは低減されるがスイッチング損失が増大する。
この関係を利用して、まず、ゲート抵抗を低い抵抗値に設定することで、コレクタ/エミッタ間電圧が急速に立ち上がる(高速スイッチングされる)ように駆動し、その後、コレクタ/エミッタ間電圧が所定値に達すると、ゲート抵抗を高い抵抗値に切り替えることで、電圧や電流の変化率が抑制されるように駆動するのである。
しかし、駆動対象素子として用いられる電圧駆動型半導体スイッチング素子のスイッチング期間は、通常、数100ns以下であり、特許文献1に記載されたゲート駆動回路(以下「従来装置」と称する。)では、このように極めて短いスイッチング期間内に、抵抗値をタイミング良く切り替えなければならない。
従って、従来装置は、ゲート抵抗値を可変にするための高速に動作する素子や、高電圧を検知する高精度なセンサを用いて構成しなければならず、装置が複雑で高価なものとなるだけでなく、制御のタイミングに余裕がないため制御が難しいという問題があった。また、従来装置は、ゲート抵抗を用いている以上、上述したノイズ低減とスイッチング損失低減(高速スイッチング)との間のトレードオフの関係から逃れることはできず、大幅な改善を期待できないだけでなく、駆動対象素子のスイッチングが更に高周波化すると、ゲート抵抗での導通損失が増大するという問題もあった。
これに対して、本願出願人は、図13に示すように、四つのスイッチング素子101a〜101dからなるブリッジ回路101を介して直流電源103からリアクトル105への電源供給を行うと共に、リアクトル105の一端を駆動対象素子SWにゲートに接続するように構成したゲート駆動回路100を既に提案している(特許文献2参照)。
このゲート駆動回路100では、図14に示すように、駆動対象素子SWをターンオン(オフ状態からオン状態への切替)又はターンオフ(オン状態からオフ状態への切替)させる時には、予め設定された一定期間の間(T1〜T2,T5〜T6)、ブリッジ回路101を介してリアクトル105にリアクトル電流Irを流し、リアクトル電流Irが必要な大きさまで増大すると(タイミングT2,T6)、リアクトル105と駆動対象素子SWのゲートの寄生容量とが共振回路を構成するようにブリッジ回路101の接続状態を切り換える。これにより、ターンオン又はターンオフ後にゲート電流を徐々に増大するのではなく、ターンオン又はターンオフと同時にリアクトル電流Irに等しいゲート電流Igが流れ、しかも、共振回路を流れるゲート電流Igは急激な変化をすることもないため、スイッチング損失の低減(高速スイッチング)とノイズの低減とを両立させることができる。
特開2001−314075号公報 特願2004−106095号
しかし、このゲート駆動回路100では、ターンオンとターンオフとの間隔(T2からT6までの間隔)が短くなると、次回のターンオン又はターンオフまでに必要な大きさのリアクトル電流Irを流すことができず、上述の効果を充分に引き出すことができないという問題があった。
即ち、ゲート駆動回路100では、ターンオン時とターンオフ時とでは、リアクトル105に流すリアクトル電流Irの向きが反対であるため、リアクトル電流Irがゼロに戻る前に、次回のターンオン又はターンオフのためのリアクトル電流Irを流し始めると(タイミングT4,T5が前後すると)、ターンオン又はターンオフのタイミングT2,T6までに、リアクトル電流Irを必要な大きさまで増大させることができないのである。
本発明は、上記問題点を解決するために、ターンオンとターンオフとの間隔が短い場合でも、スイッチング損失及びノイズをいずれも低減でき、しかも制御の容易なゲート駆動回路を提供することを目的とする。
上記目的を達成するためになされた本発明のゲート駆動回路では、直流電源,リアクトル,駆動対象素子は、これらの間の通電経路の切替が可能な可変通電経路部を介して互いに接続されており、この可変通電経路部は、駆動制御部からの指示に従って、少なくとも次の動作モードで動作する。
保持モードでは、駆動対象素子のゲートを直流電源の正極又は負極に直結して、駆動対象素子をオン状態又はオフ状態に保持する。
準備モードでは、保持モードで保持された駆動対象素子のオン状態又はオフ状態を保持すると共に、直流電源と前記リアクトルとの間に、リアクトルに正極側端から負極側端に向けてリアクトル電流を流すための閉ループを形成する。
実行モードでは、リアクトルと駆動対象素子のゲートの寄生容量との間に、リアクトル電流に等しい大きさのゲート電流を流入又は流出させるための閉ループ(共振回路)を形成する。
また、可変通電経路部は、実行モードでの動作中に、駆動対象素子のゲート電圧が予め設定された許容電圧範囲から外れた時に、リアクトル電流を直流電源に還流させるための還流経路を備えている。
そして、駆動制御部では、可変通電経路部の動作モードの設定を、保持モードにして、駆動対象素子のオン状態又はオフ状態を保持すると共に、準備モード,実行モードの順に切り換えて、駆動対象素子のターンオン又はターンオフを実現する。
このように構成された本発明のゲート駆動回路では、ターンオン又はターンオフを実行する前の準備モードにて、予めリアクトルにリアクトル電流を流しておくことにより、その後の実行モードでは、その開始直後、即ち、ターンオン又はターンオフを実行した直後から、リアクトル電流に等しいゲート電流が流れることになり、しかも、ゲート電流は共振回路を流れるため、電流の大きさが急激に変化することもない。従って、駆動対象素子のスイッチング損失の低減(高速スイッチング)と、ノイズの低減とを両立させることができる。
また、本発明のゲート駆動回路によれば、駆動対象素子をターンオン又はターンオフする際にリアクトルに流すリアクトル電流が、いずれも同一方向であるため、前回のターンオン又はターンオフ動作が終了する前(リアクトル電流がゼロに戻る前)に、次回のターンオフ又はターンオン動作が開始された(リアクトル電流を流しはじめる)場合でも、ターンオン又はターンオフの実行時(実行モードの開始時)にリアクトル電流が不足してしまうことがなく、ターンオン又はターンオフ時に流れるゲート電流の初期値を、確実に所望の大きさとすることができる。
また、本発明のゲート駆動回路によれば、駆動対象素子のスイッチング期間中(実行モード中に相当)に、細かな制御を行う必要もないため、制御を容易に行うことができる。
更に、本発明のゲート駆動回路によれば、可変通電経路部に還流経路を備えているため、駆動対象素子のゲートに必要以上に大きなゲート電圧が印加されることがなく、駆動対象素子の耐久性,信頼性を向上させることができる。
ところで、直流電源と駆動対象素子とは、直流電源の正極又は負極のいずれか一方の電位が駆動対象素子のゲート電位に対する基準電位となるように接続されていてもよいし、直流電源の正極と負極との中間電位が駆動対象素子のゲート電位に対する基準電位となるように接続されていてもよい。
特に、後者の場合、ゲートに負電圧が印加されるため、前者の場合と比較して、ゲートの寄生容量の充放電速度を向上させることができ、その結果、駆動対象素子のスイッチングをより高速に実行することができる。また、駆動対象素子がノーマリーオンのデバイスであっても問題なく駆動することができる。
更に、後者の場合、駆動対象素子のオンオフ状態が切り替わるしきい値電圧と、オン状態又はオフ状態の時に印加されるゲート電圧と差が大きくなるため、ゲートに重畳されるノイズ(チャタリング)に対する耐性を向上させることもできる。
なお、本発明のゲート駆動回路では、負荷検出手段が、駆動対象素子が駆動する負荷の大きさを検出し、駆動制御部は、準備モード中に流すリアクトル電流の大きさを、負荷検出手段での検出結果に従って設定するように構成してもよい。
この場合、具体的には、負荷が大きいほど、駆動対象素子のスイッチング時にサージが発生し易くなるため、負荷が大きい時には、準備モード中に流すリアクトル電流、即ち、ターンオン又はターンオフ時の初期ゲート電流を小さくしてサージの発生を抑えるようにすればよい。逆に、負荷が小さい時には、準備モード中に流すリアクトル電流、即ち、初期ゲート電流を大きくして、駆動対象素子の高速スイッチングを実現し、スイッチング期間中の消費電力を必要最小限に抑えるようにすればよい。
また、本発明のゲート駆動回路では、電流検出手段がリアクトル電流を検出し、駆動制御部は、実行モードを、電流検出手段により検出されるリアクトル電流の大きさがゼロになるまで継続するように構成することが望ましい。
また、構成を簡略化するために、実行モードの継続時間を固定長としてもよい。但し、この場合、固定長は、リアクトル電流の大きさが確実にゼロとなるような長さに設定する必要がある。
ところで、可変通電経路部は、具体的には、リアクトルの一端である正極側端から直流電源の正極に至る通電経路を断続する第1スイッチと、リアクトルの他端である負極側端から直流電源の負極に至る通電経路を断続する第2スイッチと、リアクトルの正極側端から駆動対象素子のゲートに至る通電経路を断続する第3スイッチと、リアクトルの負極側端から駆動対象素子のゲートに至る通電経路を断続する第4スイッチと、リアクトルの負極側端にアノード、直流電源の正極にカソードが接続された第1ダイオードと、リアクトルの正極側端にカソード、直流電源の負極にアノードが接続された第2ダイオードとにより構成することができる。
この場合、駆動制御部は、駆動対象素子をオン状態に保持する保持モードでは、前記第1及び第3スイッチをオン、第2及び第4スイッチをオフし、また、前記駆動対象素子をオフ状態に保持する保持モードでは、前記第1及び第3スイッチをオフ、前記第2及び第4スイッチをオンすればよい。
また、準備モードでは、保持モードの第3及び第4スイッチの状態を保持したまま、第1及び第2スイッチをいずれもオンし、実行モードでは、準備モードの状態から、第1及び第2スイッチをいずれもオフすればよい。
そして、第1ダイオードは、ターンオフ時の実行モードでは、駆動対象素子のゲートからリアクトル電流に等しいゲート電流を流出させるための閉ループを形成し、ターンオン時の実行モードでは還流経路を形成する。又、第2ダイオードは、第1ダイオードとは逆に、ターンオン時の実行モードでは、駆動対象素子のゲートへリアクトル電流に等しいゲート電流を流入させるための閉ループを形成し、ターンオフ時の実行モードでは還流経路を形成する。
なお、第3及び第4スイッチは、双方向性スイッチを用いる必要がある。
即ち、第3及び第4スイッチとして、逆並列ダイオードを有する単一のトランジスタで形成した場合、第1スイッチをオン状態にしただけで、第3スイッチの逆並列ダイオードを介して直流電源の正極と駆動対象素子のゲートが接続してしまい、また、第2スイッチをオン状態にしただけで、第4スイッチの逆並列ダイオードを介して直流電源の負極と駆動対象素子のゲートが接続してしまうため、可変通電経路部を所望の動作モードで作動させることができないためである。
なお、双方向性スイッチとして、具体的には、例えば、逆並列ダイオードを有する一対のトランジスタを、その逆並列ダイオードが互いに逆方向を向くように直列接続することで構成されたものを用いることができる。
以下に本発明の実施形態を図面と共に説明する。
図1は、本発明が適用されたインバータ装置の全体構成図である。
図1に示すように、本実施形態のインバータ装置1は、充放電可能な直流電源2と、直流電源2に接続された電源線を流れる主電流を平滑化するコンデンサ3と、負荷となるモータ4と、電源線を介して直流電源2から電源供給を受けて、モータ4の各相U,V,Wの巻線に通電電流を供給する三相ブリッジ回路5とを備えている。
このうち、三相ブリッジ回路5は、6個のスイッチング素子SW(SWa〜SWf)からなり、直流電源の正極と負極との間に、直列接続された一対のスイッチング素子SWを並列に3組接続することで構成された周知のものであり、各対のスイッチング素子SWの接続部分がモータ各相U,V,Wの巻線に接続されている。なお、本実施形態では、スイッチング素子SWとして、IGBT(Insulated Gate Bipolar Transistor )を用いており、各スイッチング素子SWには、それぞれ逆並列にフライホイールダイオードD(Da〜Df)が接続されている。
つまり、直流電源2から電源供給を受けてスイッチング素子SWを適宜オンオフ制御して、モータ4の巻線への通電電流を制御することでモータ4の回転状態や停止時の回転位置を制御したり、モータ4の回転子が外力によって回転している時に、モータ4から供給される交流電流を、フライホイールダイオードD及びコンデンサ3を介して整流,平滑化して直流電源2に供給することで、直流電源2を充電したりすることが可能なように構成されている。
また、インバータ装置1は、モータ4の回転子の回転位置を検出する位置センサ6と、モータのU,V相に流れる電流の大きさを検出する電流センサ7(7a,7b)と、スイッチグ素子SW毎に設けられた6個のゲート駆動回路10(10a〜10f)からなり、各スイッチング素子SWを駆動するドライバ部8と、位置センサ6及び電流センサ7での検出結果に従って、各スイッチング素子SWをスイッチングするタイミングや期間を指定するためのゲート指令C(Ca〜Cf)や初期ゲート電流値Ion,Ioff 、実行モード継続時間t2,t4を設定し、各ゲート駆動回路10に供給するインバータ制御部9とを備えている。
ここで、図2は、本発明の主要部であるゲート駆動回路10の構成を示す回路図である。
なお、ゲート駆動回路10a〜10fはいずれも同一の構成を有しているため、以下では、その一つについてのみ説明し、代表として符号10を使用する。ゲート指令Ca〜Cf等の符号も同様である。
図2に示すように、ゲート駆動回路10は、負極側がスイッチング素子(以下「駆動対象素子」と称する。)SWのエミッタに接続された直流電源11と、予め設定された大きさのインダクタンス分を有するリアクトル12と、リアクトル12の一端(以下「正極側端」と称する。)P1から直流電源11の正極に至る通電経路を、ゲート信号G1に従って断続する第1スイッチ13と、リアクトル12の他端(以下「負極側端」と称する。)P2から直流電源11の負極に至る通電経路を、ゲート信号G2に従って断続する第2スイッチ14と、リアクトル12の正極側端P1から駆動対象素子SWのゲートに至る通電経路を、ゲート信号G3に従って断続する第3スイッチ15と、リアクトル12の負極側端P2から駆動対象素子SWのゲートに至る通電経路を、ゲート信号G4に従って断続する第4スイッチ16と、リアクトル12の負極側端P2にアノード、直流電源11の正極にカソードが接続された第1ダイオード17と、リアクトル12の正極側端P1にカソード、直流電源11の負極にアノードが接続された第2ダイオード18とを備えている。
更に、ゲート駆動回路10は、駆動対称素子SWのゲート/エミッタ間電圧(以下「ゲート電圧」と称する。)Vg、及びリアクトル12を流れる電流(以下「リアクトル電流」と称する。)Irを検出する検出部20と、インバータ制御部9から供給されるゲート指令C、及び初期ゲート電流値Ion,Ioff 、実行モード継続時間t2,t4、検出部20での検出結果に基づいて、第1〜第4スイッチ13〜16を駆動するためのゲート信号G1〜G4を生成するゲート制御部19とを備えている。
なお、検出部20での検出は周知の方法で行えばよく、ゲート電圧Vgについては、例えば、駆動対称素子SWのゲート/エミッタ間に接続された直列抵抗からなる分圧回路により分圧された分圧電圧を測定することで検出すればよい。また、リアクトル電流Irについては、例えば、リアクトル電流Irが流れた時にリアクトル12から発生する磁場を測定することで検出するか、或いは、予め回路中にシャント抵抗を挿入しておき、その電圧降下を測定することで検出すればよい。
また、駆動対象素子SWは、ゲート電圧Vgが0Vの時に確実にオフするものが使用され、また、直流電源11の電圧VGは、駆動対象素子SWを確実にオンするのに必要なゲート/エミッタ間電圧以上となるように設定されている。
また、第1及び第2スイッチ13,14は、図3(a)に示すような逆並列ダイオードを有するPチャネルMOSFET、又は、図3(b)に示すような逆並列ダイオードを有するNチャネルMOSFETにより構成されている。一方、第3及び第4スイッチ15,16は、逆並列ダイオードを有する一対のNチャネルMOSFETを、その逆並列ダイオードが互いに逆方向を向くように直列接続(即ち、ソース同士を接続)してなる双方向性スイッチにより構成されている。
そして、以下では、図6(a),図7(e)に示すように、第1及び第3スイッチ13,15がオフ、第2及び第4スイッチ14,16がオンしている動作モードをオフ状態保持モード、図6(e),図7(a)に示すように、第1及び第3スイッチ13,15がオン、第2及び第4スイッチ14,16がオフしている動作モードをオン状態保持モードという。
また、図6(b)に示すように、第3スイッチ15のみオフし、他のスイッチ13,14,16はオンしている動作モードをターンオン準備モード、図7(b)に示すように、第4スイッチ16のみオフし、他のスイッチ13,14,15はオンしている動作モードをターンオフ準備モードという。
更に、図6(c)(d)に示すように、第4スイッチ16のみオンし、他のスイッチ13,14,15はオフしている動作モードをターンオン実行モード、図7(c)(d)に示すように、第3スイッチ15のみオンし、他のスイッチ13,14,16はオフしている動作モードをターンオフ実行モードという。
次に、ゲート制御部19は、CPU,ROM,RAMからなる周知のマイクロコンピュータを中心に構成され、少なくとも、各種タイミングを生成するためのタイマーを備えている。
ここで、ゲート制御部19のCPUにて実行されるスイッチング制御処理を、図4に示すフローチャート、図5に示すタイミング図、図6,7に示す動作説明図に沿って説明する。
但し、インバータ制御部9では、電流センサ7での検出結果から特定される負荷の大きさに応じて、初期ゲート電流Ion,Ioff 、及び実行モード継続時間t2,t4を設定する。そして、インバータ制御部9にて生成されるゲート指令Cは、実際にターンオンすべきタイミングより、ゲート駆動回路10が初期ゲート電流Ionを流すのに必要な時間、即ち、準備モード継続時間t1だけ早くオフからオンに切り替わり、また、実際にターンオフすべきタイミングより、ゲート駆動回路10が初期ゲート電流Ioff を流すのに必要な時間、即ち、準備モード継続時間t3だけ早くオンからオフに切り替わるように設定されている。
なお、実行モード継続時間t2,t4は、ゲート電圧Vgがオフ電圧(0V)からオン電圧(VG)まで、又はオン電圧からオフ電圧まで変化するのに要する時間に、リアクトル電流Irが初期ゲート電流Ion,Ioff から0まで変化するのに要する時間を加算した長さ以上に設定され、ここでは、負荷が最も軽いときに前記条件を満たすような固定値が用いられている。
図4に示すように、スイッチング制御処理が起動すると、まず、ゲート信号G1,G3をオフ、ゲート信号G2,G4をオンすることにより、動作モードをオフ状態保持モードに初期化する(S110)。
この時、図6(a)に示すように、駆動対象素子SWのゲートには、第2,第4スイッチ14,16を介してオフ電圧が印加された状態となる。
そして、インバータ制御部9からのゲート指令Cがオンになるまで待機し(S120)、ゲート指令Cがオンになると(図5のタイミングT1。以下同様。)、ゲート信号G1をオンすることにより、動作モードをターンオン準備モードに切り替える(S130)。
すると、図6(b)に示すように、第2及び第4スイッチ14,16を介して駆動対象素子SWのゲートにオフ電圧が印加される状態を保持したまま、直流電源11,リアクトル12,第1及び第2スイッチ13,14による閉回路が形成される。これにより、リアクトル12には、正極側端P1から負極側端P2に向けてリアクトル電流Irが流れ、その大きさは時間の経過と共に直線的に増大する。
その後、検出部20での検出結果を監視することにより、リアクトル電流Irが初期ゲート電流Ionに達するまで待機する(S140)。
そして、リアクトル電流Irが初期ゲート電流Ionに達すると(タイミングT2)、ゲート信号G1,G2を同時にオフすることにより、動作モードをターンオン実行モードに切り替えると共に、計時用タイマーをスタートさせる(S150)。
すると、図6(c)に示すように、第2ダイオード18,リアクトル12,第4スイッチ16,駆動対象素子SWのゲートの寄生容量(以下「ゲート容量」と称する。)による閉回路(共振回路)が形成される。この共振回路の共振現象によって、ターンオン実行モードへの切替時(タイミングT2)に流れているリアクトル電流Ir(=Ion)を初期値として、駆動対象素子SWのゲートにゲート電流Ig(=リアクトル電流Ir)が流入することにより、ゲート容量が急速に充電され、これに伴ってゲート電圧Vgも増大する。
そして、ゲート電圧Vgがオン電圧VGに達すると(タイミングT3)、図6(d)に示すように、第1ダイオード17がオンすることによってゲート電圧Vgがオン電圧VGにクランプされると共に、直流電源11への還流経路が形成され、リアクトル電流Irは直流電源11に還流されることになる。この時、リアクトル電流Irは、時間の経過と共に直線的に減少する。
この間、計時用タイマーを監視することにより、計時用タイマーが計時する経過時間が実行モード継続時間t2に達しているか否か(S160)、及びゲート指令Cがオフになっているか否か(S170)を判断し、いずれも否定判定された場合は、S160に戻って、S160,S170を繰り返し実行することで待機する。
そして、S160にて経過時間が実行モード継続時間t2に達していると判定された場合(タイミングT5)、リアクトル電流Irは既に流れていないものとして、ゲート信号G1,G3をオン、ゲート信号G4をオフすることにより、動作モードをオン状態保持モードに切り替えると共に、計時用タイマーをストップさせ(S190)、S200に移行する。
すると、図6(e),図7(a)に示すうように、駆動対象素子SWのゲートには、第1及び第3スイッチ13,15を介してオン電圧が印加された状態となる。
一方、計時用タイマーが計時する経過時間が実行モード継続時間t2に達する前に、S170にてゲート指令Cがオフになっていると判定された場合(タイミングT4,T5が前後した場合)、検出部20での検出結果に基づき、ゲート電圧Vgがオン電圧VGに達しているか否か、即ち、リアクトル電流Irの還流が始まっているか否かを判断する(S180)。
そして、ゲート電圧Vgがオン電圧VGに達していなければ、同ステップを繰り返すことで待機し、ゲート電圧Vgがオン電圧VGに達すると、ゲート信号G4をオフし、ゲート信号G1,G2,G3をオンすることにより、動作モードを、オン状態保持モードを経由することなく、直ちにターンオフ準備モードに切り替えると共に、計時用タイマーをストップさせ(S185)、S220に移行する。
以下、S200〜S270では、S120〜S190と同様の処理を、ゲート指令オン→ゲート指令オフ,ゲート指令オフ→ゲート指令オン,t2→t4,G1→G2,G2→G1,G3→G4,G4→G3に置き換えて実行する。
即ち、インバータ制御部9からのゲート指令Cがオフになるまで待機し(S220)、ゲート指令Cがオフであれば(タイミングT6)、ゲート信号G2をオンすることにより、動作モードをターンオフ準備モードに切り替える(S210)。
すると、図7(b)に示すように、第1及び第3スイッチ13,15を介して駆動対象素子SWのゲートにオン電圧が印加された状態を保持したまま、直流電源11,リアクトル12,第1及び第2スイッチ13,14による閉回路が形成される。これにより、リアクトル12には、正極側端P1から負極側端P2に向けてリアクトル電流Irが流れ、その大きさは時間の経過と共に直線的に増大する。
その後、検出部20での検出結果を監視することにより、リアクトル電流Irが初期ゲート電流Ioff に達するまで待機する(S220)。
そして、リアクトル電流Irが初期ゲート電流Ioff に達すると(タイミングT7)、ゲート信号G1,G2を同時にオフすることにより、動作モードをターンオフ実行モードに切り替えると共に、計時用タイマーをスタートさせる(S230)。
すると、図7(c)に示すように、第1ダイオード17,リアクトル12,第3スイッチ15,駆動対象素子SWのゲート容量による閉回路(共振回路)が形成される。この共振回路の共振現象によって、ターンオフ実行モードへの切替時(タイミングT7)に流れているリアクトル電流Ir(=Ioff )を初期値として、駆動対象素子SWのゲートからゲート電流Ig(=リアクトル電流Ir)が流出することにより、ゲート容量が急速に放電され、これに伴ってゲート電圧Vgも低下する。
そして、ゲート電圧Vgがオフ電圧(0V)に達すると(タイミングT8)、図7(d)に示すように、第2ダイオード18がオンすることによってゲート電圧Vgがオフ電圧にクランプされると共に、直流電源11への還流経路が形成され、リアクトル電流Irは直流電源11に還流されることになる。この時、リアクトル電流Irは、時間の経過と共に直線的に減少する。
この間、計時用タイマーを監視することにより、計時タイマーが計時する経過時間が実行モード継続時間t4に達しているか否か(S240)、及びゲート指令Cがオンになっているか否か(S250)を判断し、いずれも否定判定された場合は、S240に戻って、S240,S250を繰り返し実行することで待機する。
そして、S240にて経過時間が実行モード継続時間t4に達していると判定された場合(タイミングT10)、リアクトル電流Irは既に流れていないものとして、ゲート信号G2,G4をオン、ゲート信号G3をオフすることにより、動作モードをオフ状態保持モードに切り替えると共に、計時用タイマーをストップさせて(S270)、S120に戻る。
すると、図7(e),図6(a)に示すうように、駆動対象素子SWのゲートには、第2及び第4スイッチ14,16を介してオフ電圧が印加された状態、即ち、S110が実行された時と同じ状態に戻る。
一方、計時用タイマーが計時する経過時間が実行モード継続時間t4に達する前に、S250にてゲート指令Cがオンになっていると判定された場合(タイミングT9,T10が前後した場合)、検出部20での検出結果に基づき、ゲート電圧Vgがオフ電圧(0V)に達しているか否か、即ち、リアクトル電流Irの還流が始まっているか否かを判断する(S260)。
そして、ゲート電圧Vgがオフ電圧(0V)に達していなければ、同ステップを繰り返すことで待機し、ゲート電圧Vgがオン電圧VGに達すると、ゲート信号G3をオフし、ゲート信号G1,G2,G4をオンすることにより、動作モードを、オフ状態保持モードを経由することなく、直ちにターンオン準備モードに切り替えると共に、計時用タイマーをストップさせ(S265)、S140に移行する。
以上説明したように、本実施形態において、ゲート駆動回路10では、駆動対象素子SWのターンオン又はターンオフの実行前に、リアクトル12の正極側端P1から負極側端P2に向けてリアクトル電流Irを流しておく。その後、ターンオン又はターンオフの実行時には、リアクトル12及びゲート容量を含む閉ループ(共振回路)を形成し、その実行直後から、リアクトル電流Irに等しいゲート電流Igが流れるようにされている。
このため、ゲート駆動回路10によれば、ゲート容量を急速に充放電することができ、しかも、共振回路を流れるゲート電流Igは、その大きさが急激に変化することもないため、駆動対象素子SWのスイッチング損失の低減(高速スイッチング)とノイズの低減とを両立させることができる。
また、ゲート駆動回路10では、駆動対象素子SWをターンオン又はターンオフする際にリアクトル12に流すリアクトル電流Irが、いずれも同一方向となるようにされている。従って、前回のターンオン又はターンオフ動作のために流したリアクトル電流Irがゼロに戻る前に、新たなターンオフ又はターンオン動作が開始された(リアクトル電流Irを流し始めた)としても、ターンオン実行モード又はターンオフ実行モードの開始時には、必要な大きさのゲート電流Igを確実に確保することができる。
また、ゲート駆動回路10では、ターンオン実行モード及びターンオフ実行モードの際に、駆動対象素子SWのゲート電圧がオン電圧又はオフ電圧にてクランプされ、必要以上に大きなゲート電圧が印加されることがないようにされているため、駆動対象素子SWの耐久性や信頼性を向上させることができる。
また、本実施形態のインバータ装置1では、電流センサ7が検出するモータ巻線の通電電流から負荷の大きさを求め、その負荷の大きさに応じて、初期ゲート電流Ion,Ioff の大きさ、即ち、実行モードに切り替わった時に流れるゲート電流の初期値を設定し、特に、負荷が大きく、駆動対象素子SWのスイッチング時にサージが発生し易い状態にある時ほど、ゲート電流の初期値が小さくなるようにされている。従って、負荷が大きい時には、駆動対象素子SWでのサージの発生を抑えることができ、逆に、負荷が小さい時には、駆動対象素子SWの高速スイッチングを実現し、スイッチング期間中の消費電力を必要最小限に抑えることができる。
なお、本実施形態において、第1〜第4スイッチ13,14,15,16、及び第1,第2ダイオード17,18が本発明における可変通電経路部、ゲート制御部19及びインバータ制御部9が本発明における駆動制御部、電流センサ7が本発明における負荷検出手段に相当する。
また、本実施形態では、ゲート駆動回路10を、オフ状態保持モード、オン状態保持モード、ターンオン準備モード、ターンオフ準備モード、ターンオン実行モード、ターンオフ実行モードで動作させているが、これら以外の動作モードで動作させてもよい。
具体的には、図8(a)に示すように、第1及び第4スイッチ13,16をオン、第2及び第3スイッチ14,15をオフすることにより、駆動対象素子SWのゲートに流入するゲート電流を徐々に増加させる流入電流漸増モード、図8(b)に示すように、第1及び第4スイッチ13,16をオフ、第2及び第3スイッチ14,15をオンすることにより、駆動対象素子SWのゲートから流出するゲート電流を徐々に増加させる流出電流漸増モード、図8(c)に示すように、第1及び第2スイッチ13,14をオフ、第3及び第4スイッチ15,16をオンすることにより、リアクトル電流Irを還流させて維持しながら、ゲート電流Igを一時的に止める電流維持モード、図8(d)に示すように、第1及び第2スイッチ13,14をオン、第3及び第4スイッチ15,16をオフすることにより、リアクトル電流Irを増加させながらゲート電流Igを一時的に止める電流増加モード、図8(e)に示すように、全スイッチ13〜16をオフすることにより、リアクトル電流Irを減少させながらゲート電流Igを一時的に止める電流減少モードなどの動作モードが考えられる。
これらの動作モードは、ターンオン又はターンオフ動作の際に、ゲート電流をより細かく制御するアクティブゲート駆動を実現する際に用いることができる。
[第2実施形態]
次に、第2実施形態について説明する。
なお、本実施形態では、ゲート駆動回路の構成が一部異なるだけであるため、この相違する部分を衷心に説明する。
図9は、本実施形態におけるゲート駆動回路30の構成を表す回路図である。
図9に示すように、ゲート駆動回路30では、単一の直流電源11の代わりに、直列接続された一対の直流電源21,22が用いられており、両直流電源21,22の接続点(以下「電源中間点」と称する。)が、駆動対象素子SWのエミッタに接続され、ゲート電圧の基準電位となるようにされている以外は、第1実施形態の場合と全く同様である。
図5(b)に示すように、駆動対象素子SWをオフする際にゲートに印加するオフ電圧が、0Vではなく−VGとなる以外は、第1実施形態の場合と全く同様に動作する。
このように構成されたゲート駆動回路30では、駆動対象素子SWをオフする際には、負電圧−VGが印加され、第1実施形態の場合と比較して、ゲート容量の充放電速度が向上するため、駆動対象素子SWのスイッチングをより高速に実行することができる。
また、駆動対象素子SWが、ノーマリーオンのデバイスであっても駆動することができる。
なお、図10には、ゲート駆動回路30のターンオン動作実行時における各動作モードの状態(オフ状態保持モード→ターンオン準備モード→ターンオン実行モード(ゲート電圧増加中)→ターンオン実行モード(ゲート電流還流時)→オン状態保持モード)を示し、図11には、ターンオフ動作実行時における各動作モードの状態(オン状態保持モード→ターンオフ準備モード→ターンオフ実行モード(ゲート電圧減少中)→ターンオフ実行モード(ゲート電流還流時)→オフ状態保持モード)を示す。
更に、図12には、ゲート駆動回路30にて可能な他の動作モード(流入電流漸増モード,流入電流漸減モード,電流維持モード,電流増加モード,電流減少モード)を示す。
[他の実施形態]
以上、本発明のいくつかの実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、様々な態様にて実施することが可能である。
例えば、上記実施形態では、実行モードへの切替後、実行モード継続時間t2,t4が経過した時点(S160−YES,又はS240−YES)で、保持モードへの切替を行っているが、検出部20にて、リアクトル電流Irがゼロであることを検出した場合に、保持モードへの切替を行うように構成してもよい。この場合、検出部20が本発明における電流検出手段に相当する。
上記実施形態では、実行モード継続時間t2が経過する前に、ゲート指令Cがオオフになったり、実行モード継続時間t4が経過する前に、ゲート指令Cがオンになったりする場合が想定されているが、そのようなことがない場合には、S170〜S185,S250〜S265を省略してもよい。
更に、この場合、初期ゲート電流Ion,Ioff に応じた準備モード継続時間t1,t3を設定し、動作モードが準備モードに切り替わると(S130,S210)、計時用タイマーをスタートさせ、S140,S220の代わりに、この計時用タイマーの計時時間が、準備モード継続時間t1,t3が経過した時点で、動作モードを実行モードに切り替える(S150,S230)ように構成してもよい。
上記実施形態では、S180,S260にて、ゲート電圧Vgを監視するように構成されているが、検出部20にゲート電流Igを検出させ、S180,S260では、ゲート電流Igを監視し、ゲート電流Igがゼロになると、動作モードを実行モードから準備モードに切り替えるように構成してもよい。
上記実施形態では、ゲート制御部19は、マイクロコンピュータの処理によりゲート信号G1〜G4を生成しているが、これらゲート信号G1〜G4を、ハードウェアにて生成するように構成してもよい。
上記実施形態では、駆動対象素子SWとしてIGBTを用いているが、FET等の他の電圧駆動型トランジスタを用いてもよい。
インバータ装置の全体構成図。 第1実施形態におけるゲート駆動回路の構成を示す回路図。 スイッチの詳細を示す回路図。 スイッチング制御処理の内容を示すフローチャート。 ゲート駆動回路各部の動作を示すタイミング図。 第1実施形態におけるゲート駆動回路のターンオン動作時の動作説明図。 第1実施形態におけるゲート駆動回路のターンオフ動作時の動作説明図。 第1実施形態におけるゲート駆動回路の他の動作モードを示す説明図。 第2実施形態におけるゲート駆動回路の回路図。 第2実施形態におけるゲート駆動回路のターンオン動作時の動作説明図。 第2実施形態におけるゲート駆動回路のターンオフ動作時の動作説明図。 第2実施形態におけるゲート駆動回路の他の動作モードを示す説明図。 従来のゲート駆動回路の構成を示す回路図。 従来のゲート駆動回路各部の動作を示すタイミング図。
符号の説明
1…インバータ装置、2…直流電源、3…コンデンサ、4…モータ、5…三相ブリッジ回路、6…位置センサ、7…電流センサ、8…ドライバ部、9…インバータ制御部、10(10a〜10f),30…ゲート駆動回路、11,21,22…直流電源、12…リアクトル、13〜16…スイッチ、17,18…ダイオード、19…ゲート制御部、20…検出部、C(Ca〜Cf)…ゲート指令、D(Da〜Df)…フライホイールダイオード、G1〜G4…ゲート信号、SW(SWa〜SWf)…スイッチング素子(駆動対象素子)。

Claims (9)

  1. スイッチング素子である駆動対象素子のゲートにオン電圧及びオフ電圧を印加するゲート駆動回路であって、
    直流電源と、
    予め設定された大きさのインダクタンス分を有するリアクトルと、
    前記駆動対象素子のゲートを前記直流電源の正極又は負極に直結して、前記駆動対象素子をオン状態又はオフ状態に保持する保持モード、該保持モードで保持された前記駆動対象素子のオン状態又はオフ状態を保持すると共に、前記直流電源と前記リアクトルとの間に、前記リアクトルに正極側端から負極側端に向けてリアクトル電流を流すための閉ループを形成する準備モード、前記リアクトルと前記駆動対象素子のゲートの寄生容量との間に、前記リアクトル電流に等しい大きさのゲート電流を流入又は流出させるための閉ループを形成する実行モードを少なくとも含む複数の動作モードのいずれかにて動作するように、前記駆動対象素子,直流電源,リアクトル間の通電経路の切替が可能であると共に、前記実行モードでの動作中に、前記駆動対象素子のゲート電圧が予め設定された許容電圧範囲から外れた時に、前記リアクトルが流すリアクトル電流を前記直流電源に還流させるための還流経路を有する可変通電経路部と、
    該可変通電経路部の動作モードの設定を、前記保持モードにして、前記駆動対象素子のオン状態又はオフ状態を保持すると共に、前記準備モード,前記実行モードの順に切り換えて、前記駆動対象素子のターンオン又はターンオフを実現する駆動制御部と、
    を備えることを特徴とするゲート駆動回路。
  2. 前記直流電源の正極又は負極のいずれか一方の電位が、前記駆動対象素子のゲート電位に対する基準電位となるように、前記直流電源と前記駆動対象素子とが接続されていることを特徴とする請求項1に記載のゲート駆動回路。
  3. 前記直流電源の正極と負極との中間電位が、前記駆動対象素子のゲート電位に対する基準電位となるように、前記直流電源と前記駆動対象素子とが接続されていることを特徴とする請求項1に記載のゲート駆動回路。
  4. 前記駆動対象素子が駆動する負荷の大きさを検出する負荷検出手段を備え、
    前記駆動制御部は、前記準備モード中に流す前記リアクトル電流の大きさを、前記負荷検出手段での検出結果に従って設定することを特徴とする請求項1〜3のいずれかに記載のゲート駆動回路。
  5. 前記リアクトル電流を検出する電流検出手段を備え、
    前記駆動制御部は、前記実行モードを、前記電流検出手段により検出されるリアクトル電流の大きさがゼロになるまで継続することを特徴とする請求項1〜4のいずれかに記載のゲート駆動回路。
  6. 前記駆動制御部は、前記実行モードの継続時間を固定長とすることを特徴とする請求項1〜4のいずれかに記載のゲート駆動回路。
  7. 前記可変通電経路部は、
    前記リアクトルの一端である正極側端から前記直流電源の正極に至る通電経路を断続する第1スイッチと、
    前記リアクトルの他端である負極側端から前記直流電源の負極に至る通電経路を断続する第2スイッチと、
    前記リアクトルの正極側端から前記駆動対象素子のゲートに至る通電経路を断続する第3スイッチと、
    前記リアクトルの負極側端から前記駆動対象素子のゲートに至る通電経路を断続する第4スイッチと、
    前記リアクトルの負極側端にアノード、前記直流電源の正極にカソードが接続された第1ダイオードと、
    前記リアクトルの正極側端にカソード、前記直流電源の負極にアノードが接続された第2ダイオードと、
    を備え、
    前記駆動制御部は、
    前記駆動対象素子をオン状態に保持する保持モードでは、前記第1及び第3スイッチをオン、前記第2及び第4スイッチをオフし、また、前記駆動対象素子をオフ状態に保持する保持モードでは、前記第1及び第3スイッチをオフ、前記第2及び第4スイッチをオンし、
    前記準備モードでは、前記保持モードの前記第3及び第4スイッチの状態を保持したまま、前記第1及び第2スイッチをいずれもオンし、
    前記実行モードでは、前記準備モードの状態から、前記第1及び第2スイッチをいずれもオフする
    ことを特徴とする請求項1〜6のいずれかに記載のゲート駆動回路。
  8. 前記第3及び第4スイッチは、双方向性スイッチであることを特徴とする請求項7に記載のゲート駆動回路。
  9. 前記双方向性スイッチは、逆並列ダイオードを有する一対のトランジスタを、該逆並列ダイオードが互いに逆方向を向くように直列接続することで構成されていることを特徴とする請求項8に記載のゲート駆動回路。
JP2005044273A 2005-02-21 2005-02-21 ゲート駆動回路 Expired - Fee Related JP4496988B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005044273A JP4496988B2 (ja) 2005-02-21 2005-02-21 ゲート駆動回路
US11/300,270 US7365579B2 (en) 2005-02-21 2005-12-15 Gate driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044273A JP4496988B2 (ja) 2005-02-21 2005-02-21 ゲート駆動回路

Publications (2)

Publication Number Publication Date
JP2006230166A JP2006230166A (ja) 2006-08-31
JP4496988B2 true JP4496988B2 (ja) 2010-07-07

Family

ID=36912027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044273A Expired - Fee Related JP4496988B2 (ja) 2005-02-21 2005-02-21 ゲート駆動回路

Country Status (2)

Country Link
US (1) US7365579B2 (ja)
JP (1) JP4496988B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057713B2 (ja) * 2006-07-03 2012-10-24 株式会社東芝 スイッチング素子駆動回路
US7466185B2 (en) * 2006-10-23 2008-12-16 Infineon Technologies Ag IGBT-Driver circuit for desaturated turn-off with high desaturation level
JP4655119B2 (ja) 2008-07-28 2011-03-23 株式会社デンソー 電力変換回路、及び多相回転機の制御装置
KR101416787B1 (ko) * 2008-08-27 2014-07-08 마쉬넨파브릭 레인하우센 게엠베하 탭 변압기의 권선 탭들 사이를 연속 전환하는 방법
JP5542323B2 (ja) * 2008-11-20 2014-07-09 東芝三菱電機産業システム株式会社 ゲート回路
US8436662B2 (en) 2010-05-10 2013-05-07 Microsemi Corporation Junction gate driver with tapped inductor current source
JP2011253434A (ja) 2010-06-03 2011-12-15 Hitachi Ltd ゲート駆動回路の設計支援装置および設計支援方法
JP5858914B2 (ja) * 2010-08-04 2016-02-10 ローム株式会社 パワーモジュールおよび出力回路
CA2714928A1 (en) * 2010-09-17 2012-03-17 Queen's University At Kingston Current source gate driver with negative gate voltage
US8547143B2 (en) * 2011-01-10 2013-10-01 Yaskawa America, Inc. Resonant gate drive circuit for a power switching device in a high frequency power converter
JP6187904B2 (ja) 2013-06-11 2017-08-30 ローム株式会社 電子回路
JP6369808B2 (ja) * 2013-11-15 2018-08-08 パナソニックIpマネジメント株式会社 駆動装置、電力変換装置
CN103715870B (zh) 2013-12-26 2016-06-29 华为技术有限公司 电压调整器及其谐振栅驱动器
DE112014006834B4 (de) 2014-08-25 2020-01-02 Hitachi, Ltd. Ansteuerschaltung, Leistungswandler und Motorsystem
JP6471895B2 (ja) * 2014-12-25 2019-02-20 パナソニックIpマネジメント株式会社 駆動装置、電力変換装置
CN104682678B (zh) * 2014-12-26 2017-08-11 深圳青铜剑科技股份有限公司 一种igbt驱动用的隔离电源
WO2016132630A1 (ja) * 2015-02-16 2016-08-25 アイシン・エィ・ダブリュ株式会社 スイッチング素子駆動回路
US9698768B2 (en) * 2015-07-14 2017-07-04 Infineon Technologies Austria Ag System and method for operating a switching transistor
US11133796B2 (en) * 2016-03-11 2021-09-28 Ford Global Technologies, Llc Dynamic IGBT gate drive to reduce switching loss
US9838002B2 (en) 2016-04-19 2017-12-05 Ford Global Technologies, Llc IGBT gate drive during turnoff to reduce switching loss
JP6900662B2 (ja) * 2016-11-30 2021-07-07 株式会社デンソー スイッチング回路
JP6717216B2 (ja) * 2017-01-23 2020-07-01 株式会社デンソー 駆動装置
US10211827B2 (en) * 2017-01-31 2019-02-19 Ford Global Technologies, Llc Resonant gate driver
KR102613129B1 (ko) * 2017-02-15 2023-12-13 에이치엘만도 주식회사 파워 트랜지스터 보호 회로 및 보호 회로를 포함하는 eps 시스템
US10500959B2 (en) * 2017-03-29 2019-12-10 Ford Global Technologies, Llc Single supply hybrid drive resonant gate driver
WO2018203422A1 (ja) * 2017-05-01 2018-11-08 三菱電機株式会社 半導体素子の駆動装置および電力変換装置
JPWO2019013054A1 (ja) * 2017-07-11 2020-05-07 国立大学法人京都工芸繊維大学 高速スイッチング可能なゲート駆動回路
CN107454993B (zh) 2017-07-19 2020-10-23 深圳市汇顶科技股份有限公司 电源产生电路、电容式阵列传感装置和终端设备
US10355688B2 (en) 2017-12-06 2019-07-16 Silanna Asia Pte Ltd Controlled current manipulation for regenerative charging of gate capacitance
JP6914825B2 (ja) * 2017-12-18 2021-08-04 住友電気工業株式会社 ゲートドライブ回路
TWI662779B (zh) * 2018-07-27 2019-06-11 台達電子工業股份有限公司 逆變器裝置及其控制方法
JP2020078213A (ja) * 2018-11-09 2020-05-21 トヨタ自動車株式会社 スイッチング素子制御回路
CN111313660B (zh) * 2019-11-21 2021-04-20 华中科技大学 一种混合式谐振驱动电路及其控制方法
US11022654B1 (en) * 2020-03-12 2021-06-01 University Of Tennessee Research Foundation Universal driver systems and methods of operating the same
CN115133752A (zh) * 2021-03-25 2022-09-30 台达电子企业管理(上海)有限公司 驱动装置及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1052061A (ja) * 1996-07-29 1998-02-20 Murata Mfg Co Ltd 共振ドライブ回路
JPH1056771A (ja) * 1996-08-09 1998-02-24 Fuji Electric Co Ltd ゲート駆動回路
JPH10136638A (ja) * 1996-10-31 1998-05-22 Fuji Electric Co Ltd ゲート駆動回路
JPH10337000A (ja) * 1997-06-02 1998-12-18 Fuji Electric Co Ltd ゲート駆動回路
JP2005039988A (ja) * 2003-07-02 2005-02-10 Denso Corp ゲート駆動回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224535A (en) * 1978-08-08 1980-09-23 General Electric Company Efficient base drive circuit for high current transistors
JP2910859B2 (ja) * 1989-09-29 1999-06-23 株式会社東芝 半導体素子の駆動回路
US5010261A (en) * 1989-12-08 1991-04-23 General Electric Company Lossless gate driver circuit for a high frequency converter
US5019719A (en) * 1990-01-12 1991-05-28 International Rectifier Corporation Transformer coupled gate drive circuit for power MOSFETS
JP4284575B2 (ja) 2000-04-28 2009-06-24 富士電機デバイステクノロジー株式会社 電力用半導体素子のゲート駆動回路
US6441673B1 (en) * 2000-11-06 2002-08-27 General Electric Company High-frequency resonant gate driver circuit for MOS-gated power switches
US6650169B2 (en) * 2001-10-01 2003-11-18 Koninklijke Philips Electronics N.V. Gate driver apparatus having an energy recovering circuit
US6975098B2 (en) * 2002-01-31 2005-12-13 Vlt, Inc. Factorized power architecture with point of load sine amplitude converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1052061A (ja) * 1996-07-29 1998-02-20 Murata Mfg Co Ltd 共振ドライブ回路
JPH1056771A (ja) * 1996-08-09 1998-02-24 Fuji Electric Co Ltd ゲート駆動回路
JPH10136638A (ja) * 1996-10-31 1998-05-22 Fuji Electric Co Ltd ゲート駆動回路
JPH10337000A (ja) * 1997-06-02 1998-12-18 Fuji Electric Co Ltd ゲート駆動回路
JP2005039988A (ja) * 2003-07-02 2005-02-10 Denso Corp ゲート駆動回路

Also Published As

Publication number Publication date
US20060186933A1 (en) 2006-08-24
US7365579B2 (en) 2008-04-29
JP2006230166A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4496988B2 (ja) ゲート駆動回路
US11146162B2 (en) Control method and control circuit for switch in switching power supply
US10291110B2 (en) Driving circuit for switching element and power conversion system
JP4321330B2 (ja) ゲート駆動回路
JP5141049B2 (ja) ゲート電圧制御回路及びゲート電圧制御方法
US20080284500A1 (en) Load-drive controller
US6710564B2 (en) Methods and apparatus for controlling brushless motors
KR20190100861A (ko) 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버
JP2001352748A (ja) 半導体スイッチング素子のゲート駆動回路
US10541681B2 (en) Drive circuit for switch
JP3665565B2 (ja) 半導体集積回路およびモータ駆動制御システム
JP2008022451A (ja) 電力用スイッチング素子の駆動装置
JP5533773B2 (ja) 負荷駆動装置
EP2665172B1 (en) Soft-switching circuit
US6956359B2 (en) Synchronous rectification for low voltage motor drive
JP5056405B2 (ja) スイッチング装置
US20050040880A1 (en) Control of current in an inductance with pulse width modulation at control frequency
JP3848903B2 (ja) 電力変換装置
CN112039505B (zh) 用于运行电路的方法、电路以及机动车
JP2008043003A (ja) 電圧駆動型半導体素子のゲート駆動装置
JP2007020327A (ja) Dc−dcコンバータの制御装置
JP3568024B2 (ja) 電圧駆動型半導体素子のゲート駆動回路
JP2002223157A (ja) Mosfet等の電圧駆動型トランジスタの駆動回路
JP2019186992A (ja) 電力変換装置
JP2005151780A (ja) 同期整流制御回路及び低電圧モータドライブ回路並びに同期整流制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4496988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees