JPH10136638A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JPH10136638A JPH10136638A JP29063796A JP29063796A JPH10136638A JP H10136638 A JPH10136638 A JP H10136638A JP 29063796 A JP29063796 A JP 29063796A JP 29063796 A JP29063796 A JP 29063796A JP H10136638 A JPH10136638 A JP H10136638A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- terminal
- diode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】電圧制御形半導体デバイスのターンオフ時の蓄
積電荷を直流電源に回生するゲート駆動回路を提供す
る。 【解決手段】ゲート駆動回路１０を直流電源１１と、ト
ランジスタ２１，２２と、ダイオード３１，３２と、リ
アクトル４と、ＭＯＳＦＥＴ１をオン・オフさせるため
に、トランジスタ２１にオン・オフ信号を与え、該信号
に基づいてトランジスタ２１がオフした直後の所定の期
間トランジスタ２２にオン信号を与える信号発生器６１
とで構成し、ＭＯＳＦＥＴ１のターンオフ時にリアクト
ル４を介してＭＯＳＦＥＴ１の入力容量の蓄積電荷を直
流電源１１に回生する。
積電荷を直流電源に回生するゲート駆動回路を提供す
る。 【解決手段】ゲート駆動回路１０を直流電源１１と、ト
ランジスタ２１，２２と、ダイオード３１，３２と、リ
アクトル４と、ＭＯＳＦＥＴ１をオン・オフさせるため
に、トランジスタ２１にオン・オフ信号を与え、該信号
に基づいてトランジスタ２１がオフした直後の所定の期
間トランジスタ２２にオン信号を与える信号発生器６１
とで構成し、ＭＯＳＦＥＴ１のターンオフ時にリアクト
ル４を介してＭＯＳＦＥＴ１の入力容量の蓄積電荷を直
流電源１１に回生する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳＦＥＴ，
ＩＧＢＴなどの電圧駆動形半導体デバイスをオン・オフ
させるゲート駆動回路に関する。
ＩＧＢＴなどの電圧駆動形半導体デバイスをオン・オフ
させるゲート駆動回路に関する。
【０００２】
【従来の技術】図９にこの種のゲート駆動回路の従来例
を示し、１は電圧駆動形半導体デバイスとしてのＭＯＳ
ＦＥＴ、５０はゲート駆動回路である。ゲート駆動回路
５０はＭＯＳＦＥＴ１のゲート電源である直流電源１１
と、トランジスタ２３と、トランジスタ２４と、信号発
生器６３から構成されている。
を示し、１は電圧駆動形半導体デバイスとしてのＭＯＳ
ＦＥＴ、５０はゲート駆動回路である。ゲート駆動回路
５０はＭＯＳＦＥＴ１のゲート電源である直流電源１１
と、トランジスタ２３と、トランジスタ２４と、信号発
生器６３から構成されている。
【０００３】ここで、信号発生器６３はＭＯＳＦＥＴ１
をオン・オフさせる信号、例えば、パルス幅変調（ＰＷ
Ｍ）信号などを出力するものである。このゲート駆動回
路５０の動作を、図１０に示す動作波形図を参照しつ
つ、以下に説明する。先ず図１０に示す期間におい
て、信号発生器６３の出力であるトランジスタ２３，２
４のベース電圧が零電位（以下、単にＬｏと称する）か
ら正電圧（以下、単にＨｉと称する）に切り替わると、
トランジスタ２３がオン、トランジスタ２４がオフとな
り、トランジスタ２３を介してＭＯＳＦＥＴ１のゲート
・ソース間の入力容量に直流電源１１による充電が行わ
れ、ＭＯＳＦＥＴ１がオンする。このときトランジスタ
２３には、図示の如き電流が流れる。
をオン・オフさせる信号、例えば、パルス幅変調（ＰＷ
Ｍ）信号などを出力するものである。このゲート駆動回
路５０の動作を、図１０に示す動作波形図を参照しつ
つ、以下に説明する。先ず図１０に示す期間におい
て、信号発生器６３の出力であるトランジスタ２３，２
４のベース電圧が零電位（以下、単にＬｏと称する）か
ら正電圧（以下、単にＨｉと称する）に切り替わると、
トランジスタ２３がオン、トランジスタ２４がオフとな
り、トランジスタ２３を介してＭＯＳＦＥＴ１のゲート
・ソース間の入力容量に直流電源１１による充電が行わ
れ、ＭＯＳＦＥＴ１がオンする。このときトランジスタ
２３には、図示の如き電流が流れる。
【０００４】また図１０に示す期間においては、トラ
ンジスタ２３，２４のベース電圧がＨｉを継続している
ため、ＭＯＳＦＥＴ１はオン状態を継続する。次に、図
１０に示す期間において、トランジスタ２３，２４の
ベース電圧がＨｉからＬｏに切り替わると、トランジス
タ２３がオフ、トランジスタ２４がオンとなり、ＭＯＳ
ＦＥＴ１の入力容量に蓄えられた電荷がトランジスタ２
４を介して放電し、ＭＯＳＦＥＴ１がオフする。このと
きトランジスタ２４には、図示の如き電流が流る。
ンジスタ２３，２４のベース電圧がＨｉを継続している
ため、ＭＯＳＦＥＴ１はオン状態を継続する。次に、図
１０に示す期間において、トランジスタ２３，２４の
ベース電圧がＨｉからＬｏに切り替わると、トランジス
タ２３がオフ、トランジスタ２４がオンとなり、ＭＯＳ
ＦＥＴ１の入力容量に蓄えられた電荷がトランジスタ２
４を介して放電し、ＭＯＳＦＥＴ１がオフする。このと
きトランジスタ２４には、図示の如き電流が流る。
【０００５】また図１０に示す期間においては、トラ
ンジスタ２４，２４のベース電圧がＬｏを継続している
ため、ＭＯＳＦＥＴ１はオフ状態を継続する。
ンジスタ２４，２４のベース電圧がＬｏを継続している
ため、ＭＯＳＦＥＴ１はオフ状態を継続する。
【０００６】
【発明が解決しようとする課題】上記従来のゲート駆動
回路５０においては、ＭＯＳＦＥＴ１がオンからオフ時
（ターンオフ時）に、ＭＯＳＦＥＴ１の入力容量に蓄え
られたエネルギーをトランジスタ２４が消費する。この
とき、ＭＯＳＦＥＴ１の入力容量の蓄積電荷をＱ、直流
電源１１の電圧をＥ、ＭＯＳＦＥＴ１のオン・オフの繰
り返し周波数をｆとすると、トランジスタ２４で消費さ
れるエネルギーＰは式（１）で表される。
回路５０においては、ＭＯＳＦＥＴ１がオンからオフ時
（ターンオフ時）に、ＭＯＳＦＥＴ１の入力容量に蓄え
られたエネルギーをトランジスタ２４が消費する。この
とき、ＭＯＳＦＥＴ１の入力容量の蓄積電荷をＱ、直流
電源１１の電圧をＥ、ＭＯＳＦＥＴ１のオン・オフの繰
り返し周波数をｆとすると、トランジスタ２４で消費さ
れるエネルギーＰは式（１）で表される。
【０００７】
【数１】Ｐ＝（１／２）×Ｑ×Ｅ×ｆ …（１） すなわち、式（１）において、蓄積電荷Ｑが大きくな
る、または繰り返し周波数ｆが高くなると、トランジス
タ２４で消費されるエネルギーが大きくなり、このゲー
ト駆動回路５０とＭＯＳＦＥＴ１などを含む電力変換装
置の変換効率が低下し、また、トランジスタ２４には冷
却フィンなどによる冷却構造が必要となり、ゲート駆動
回路５０が大形になるという問題があった。
る、または繰り返し周波数ｆが高くなると、トランジス
タ２４で消費されるエネルギーが大きくなり、このゲー
ト駆動回路５０とＭＯＳＦＥＴ１などを含む電力変換装
置の変換効率が低下し、また、トランジスタ２４には冷
却フィンなどによる冷却構造が必要となり、ゲート駆動
回路５０が大形になるという問題があった。
【０００８】この発明の目的は、ゲート駆動回路を大形
化させず、前記電力装置の変換効率を向上させることに
ある。
化させず、前記電力装置の変換効率を向上させることに
ある。
【０００９】
【課題を解決するための手段】この第１の発明は、直流
電源の正極側端子と電圧駆動形半導体デバイスのゲート
端子との間に第１トランジスタを接続し、前記直流電源
の負極側端子に前記半導体デバイスのソース又はエミッ
タ端子を接続し、前記半導体デバイスのゲート端子に、
第１ダイオードの陰極とリアクトルの一端とをそれぞれ
接続し、前記リアクトルの他端と前記直流電源の負極側
端子との間に第２トランジスタを接続し、前記直流電源
の負極側端子に第１ダイオードの陽極を接続し、前記リ
アクトルと第２トランジスタとの接続点に第２ダイオー
ドの陽極を接続し、前記直流電源の正極側端子に第２ダ
イオードの陰極を接続し、前記半導体デバイスをオン・
オフさせるために、前記第１トランジスタにオン・オフ
信号を与え、該信号に基づいて該第１トランジスタがオ
フした直後の所定の期間前記第２トランジスタにオン信
号を与える信号発生器を、該第１，第２トランジスタそ
れぞれのベース又はゲート端子とエミッタ又はソース端
子との間に接続した構成のゲート駆動回路とする。
電源の正極側端子と電圧駆動形半導体デバイスのゲート
端子との間に第１トランジスタを接続し、前記直流電源
の負極側端子に前記半導体デバイスのソース又はエミッ
タ端子を接続し、前記半導体デバイスのゲート端子に、
第１ダイオードの陰極とリアクトルの一端とをそれぞれ
接続し、前記リアクトルの他端と前記直流電源の負極側
端子との間に第２トランジスタを接続し、前記直流電源
の負極側端子に第１ダイオードの陽極を接続し、前記リ
アクトルと第２トランジスタとの接続点に第２ダイオー
ドの陽極を接続し、前記直流電源の正極側端子に第２ダ
イオードの陰極を接続し、前記半導体デバイスをオン・
オフさせるために、前記第１トランジスタにオン・オフ
信号を与え、該信号に基づいて該第１トランジスタがオ
フした直後の所定の期間前記第２トランジスタにオン信
号を与える信号発生器を、該第１，第２トランジスタそ
れぞれのベース又はゲート端子とエミッタ又はソース端
子との間に接続した構成のゲート駆動回路とする。
【００１０】第２の発明は、第１直流電源の負極側端子
と第２直流電源の正極側端子を接続し、前記第１直流電
源の正極側端子と電圧駆動形半導体デバイスのゲート端
子との間に第１トランジスタを接続し、前記第１直流電
源と第２直流電源との接続点に前記半導体デバイスのソ
ース又はエミッタ端子を接続し、前記半導体デバイスの
ゲート端子に第１ダイオードの陰極とリアクトルの一端
とをそれぞれ接続し、前記リアクトルの他端と前記第２
直流電源の負極側端子との間に第２トランジスタを接続
し、前記第２直流電源の負極側端子に第１ダイオードの
陽極を接続し、前記リアクトルと第２トランジスタとの
接続点に第２ダイオードの陽極を接続し、前記第１直流
電源の正極側端子に第２ダイオードの陰極を接続し、前
記半導体デバイスをオン・オフさせるために、前記第１
トランジスタにオン・オフ信号を与え、該信号に基づい
て該第１トランジスタがオフした直後の所定の期間前記
第２トランジスタにオン信号を与える信号発生器を、該
第１，第２トランジスタそれぞれのベース又はゲート端
子とエミッタ又はソース端子との間に接続した構成のゲ
ート駆動回路とする。
と第２直流電源の正極側端子を接続し、前記第１直流電
源の正極側端子と電圧駆動形半導体デバイスのゲート端
子との間に第１トランジスタを接続し、前記第１直流電
源と第２直流電源との接続点に前記半導体デバイスのソ
ース又はエミッタ端子を接続し、前記半導体デバイスの
ゲート端子に第１ダイオードの陰極とリアクトルの一端
とをそれぞれ接続し、前記リアクトルの他端と前記第２
直流電源の負極側端子との間に第２トランジスタを接続
し、前記第２直流電源の負極側端子に第１ダイオードの
陽極を接続し、前記リアクトルと第２トランジスタとの
接続点に第２ダイオードの陽極を接続し、前記第１直流
電源の正極側端子に第２ダイオードの陰極を接続し、前
記半導体デバイスをオン・オフさせるために、前記第１
トランジスタにオン・オフ信号を与え、該信号に基づい
て該第１トランジスタがオフした直後の所定の期間前記
第２トランジスタにオン信号を与える信号発生器を、該
第１，第２トランジスタそれぞれのベース又はゲート端
子とエミッタ又はソース端子との間に接続した構成のゲ
ート駆動回路とする。
【００１１】第３の発明は、直流電源の正極側端子と電
圧駆動形半導体デバイスのゲート端子との間に第１トラ
ンジスタを接続し、前記直流電源の負極側端子に前記半
導体デバイスのソース又はエミッタ端子を接続し、前記
半導体デバイスのゲート端子に、第１ダイオードの陰極
とリアクトルの一端とをそれぞれ接続し、前記リアクト
ルの他端と前記直流電源の負極側端子との間に第２トラ
ンジスタを接続し、前記直流電源の負極側端子に第１ダ
イオードの陽極を接続し、前記リアクトルと第２トラン
ジスタとの接続点に第２ダイオードの陽極を接続し、前
記直流電源の正極側端子に第２ダイオードの陰極を接続
し、前記第１ダイオードの両端に第３トランジスタを並
列接続し、前記半導体デバイスをオン・オフさせるため
に、前記第１トランジスタにオン・オフ信号を与え、該
信号に基づいて該第１トランジスタがオフした直後の所
定の期間前記第２トランジスタにオン信号を与え、該所
定の期間が終了した直後から該第１トランジスタに次の
オン信号が発せられるまでの期間前記第３トランジスタ
にオン信号を与える信号発生器を、該第１，第２，第３
トランジスタそれぞれのベース又はゲート端子とエミッ
タ又はソース端子との間に接続した構成のゲート駆動回
路とする。
圧駆動形半導体デバイスのゲート端子との間に第１トラ
ンジスタを接続し、前記直流電源の負極側端子に前記半
導体デバイスのソース又はエミッタ端子を接続し、前記
半導体デバイスのゲート端子に、第１ダイオードの陰極
とリアクトルの一端とをそれぞれ接続し、前記リアクト
ルの他端と前記直流電源の負極側端子との間に第２トラ
ンジスタを接続し、前記直流電源の負極側端子に第１ダ
イオードの陽極を接続し、前記リアクトルと第２トラン
ジスタとの接続点に第２ダイオードの陽極を接続し、前
記直流電源の正極側端子に第２ダイオードの陰極を接続
し、前記第１ダイオードの両端に第３トランジスタを並
列接続し、前記半導体デバイスをオン・オフさせるため
に、前記第１トランジスタにオン・オフ信号を与え、該
信号に基づいて該第１トランジスタがオフした直後の所
定の期間前記第２トランジスタにオン信号を与え、該所
定の期間が終了した直後から該第１トランジスタに次の
オン信号が発せられるまでの期間前記第３トランジスタ
にオン信号を与える信号発生器を、該第１，第２，第３
トランジスタそれぞれのベース又はゲート端子とエミッ
タ又はソース端子との間に接続した構成のゲート駆動回
路とする。
【００１２】第４の発明は、第１直流電源の負極側端子
と第２直流電源の正極側端子を接続し、前記第１直流電
源の正極側端子と電圧駆動形半導体デバイスのゲート端
子との間に第１トランジスタを接続し、前記第１直流電
源と第２直流電源との接続点に前記半導体デバイスのソ
ース又はエミッタ端子を接続し、前記半導体デバイスの
ゲート端子に第１ダイオードの陰極とリアクトルの一端
とをそれぞれ接続し、前記リアクトルの他端と前記第２
直流電源の負極側端子との間に第２トランジスタを接続
し、前記第２直流電源の負極側端子に第１ダイオードの
陽極を接続し、前記リアクトルと第２トランジスタとの
接続点に第２ダイオードの陽極を接続し、前記第１直流
電源の正極側端子に第２ダイオードの陰極を接続し、前
記第１ダイオードの両端に第３トランジスタを並列接続
し、前記半導体デバイスをオン・オフさせるために、前
記第１トランジスタにオン・オフ信号を与え、該信号に
基づいて該第１トランジスタがオフした直後の所定の期
間前記第２トランジスタにオン信号を与え、該所定の期
間が終了した直後から該第１トランジスタに次のオン信
号が発せられるまでの期間前記第３トランジスタにオン
信号を与える信号発生器を、該第１，第２，第３トラン
ジスタそれぞれのベース又はゲート端子とエミッタ又は
ソース端子との間に接続した構成のゲート駆動回路とす
る。
と第２直流電源の正極側端子を接続し、前記第１直流電
源の正極側端子と電圧駆動形半導体デバイスのゲート端
子との間に第１トランジスタを接続し、前記第１直流電
源と第２直流電源との接続点に前記半導体デバイスのソ
ース又はエミッタ端子を接続し、前記半導体デバイスの
ゲート端子に第１ダイオードの陰極とリアクトルの一端
とをそれぞれ接続し、前記リアクトルの他端と前記第２
直流電源の負極側端子との間に第２トランジスタを接続
し、前記第２直流電源の負極側端子に第１ダイオードの
陽極を接続し、前記リアクトルと第２トランジスタとの
接続点に第２ダイオードの陽極を接続し、前記第１直流
電源の正極側端子に第２ダイオードの陰極を接続し、前
記第１ダイオードの両端に第３トランジスタを並列接続
し、前記半導体デバイスをオン・オフさせるために、前
記第１トランジスタにオン・オフ信号を与え、該信号に
基づいて該第１トランジスタがオフした直後の所定の期
間前記第２トランジスタにオン信号を与え、該所定の期
間が終了した直後から該第１トランジスタに次のオン信
号が発せられるまでの期間前記第３トランジスタにオン
信号を与える信号発生器を、該第１，第２，第３トラン
ジスタそれぞれのベース又はゲート端子とエミッタ又は
ソース端子との間に接続した構成のゲート駆動回路とす
る。
【００１３】さらに第５の発明は、前記第１〜第４の発
明において、前記第２トランジスタに与えるオン信号
は、前記電圧駆動形半導体デバイスの入力容量と前記リ
アクトルのインダクタンスとから求められる直列共振周
波数の１／４周期に相当する期間以上発生させるものと
する。この発明によれば、後述の如く、電圧駆動形半導
体デバイスのターンオフ時のゲート・ソース又はゲート
・エミッタ間の蓄積電荷を直流電源に回生できる。
明において、前記第２トランジスタに与えるオン信号
は、前記電圧駆動形半導体デバイスの入力容量と前記リ
アクトルのインダクタンスとから求められる直列共振周
波数の１／４周期に相当する期間以上発生させるものと
する。この発明によれば、後述の如く、電圧駆動形半導
体デバイスのターンオフ時のゲート・ソース又はゲート
・エミッタ間の蓄積電荷を直流電源に回生できる。
【００１４】
【発明の実施の形態】図１は、この発明の第１の実施例
を示すゲート駆動回路の回路構成図であり、図９に示し
た従来例回路と同一機能を有するものには同一符号を付
して、その説明を省略する。すなわち図１において、こ
のゲート駆動回路１０はＭＯＳＦＥＴ１，直流電源１
１，第１トランジスタとしてのバイポーラのトランジス
タ２１，第２トランジスタとしてのバイポーラのトラン
ジスタ２２，第１ダイオードとしてのダイオード３１，
第２ダイオードとしてのダイオード３２，リアクトル
４，信号発生器６１から構成されている。
を示すゲート駆動回路の回路構成図であり、図９に示し
た従来例回路と同一機能を有するものには同一符号を付
して、その説明を省略する。すなわち図１において、こ
のゲート駆動回路１０はＭＯＳＦＥＴ１，直流電源１
１，第１トランジスタとしてのバイポーラのトランジス
タ２１，第２トランジスタとしてのバイポーラのトラン
ジスタ２２，第１ダイオードとしてのダイオード３１，
第２ダイオードとしてのダイオード３２，リアクトル
４，信号発生器６１から構成されている。
【００１５】ここで、信号発生器６１は、例えばパルス
幅変調（ＰＷＭ）信号に基づいてＭＯＳＦＥＴ１をオン
・オフさせるために、トランジスタ２１にオン・オフ信
号を与え、該信号に基づいてトランジスタ２１がオフし
た直後の所定の期間トランジスタ２２にオン信号を与え
るものである。このゲート駆動回路１０の動作を、図２
に示す動作波形図を参照しつつ、以下に説明する。
幅変調（ＰＷＭ）信号に基づいてＭＯＳＦＥＴ１をオン
・オフさせるために、トランジスタ２１にオン・オフ信
号を与え、該信号に基づいてトランジスタ２１がオフし
た直後の所定の期間トランジスタ２２にオン信号を与え
るものである。このゲート駆動回路１０の動作を、図２
に示す動作波形図を参照しつつ、以下に説明する。
【００１６】先ず図２の期間において、トランジスタ
２１のベース電圧がＬｏからＨｉに切り替わると、トラ
ンジスタ２１がオンし、トランジスタ２１を介してＭＯ
ＳＦＥＴ１の入力容量に直流電源１１から充電が行わ
れ、ＭＯＳＦＥＴ１がオンする。このときトランジスタ
２１には、図示の如き電流が流れる。また、図２に示す
期間においては、トランジスタ２１のベース電圧がＨ
ｉを継続しているため、ＭＯＳＦＥＴ１はオン状態を継
続する。
２１のベース電圧がＬｏからＨｉに切り替わると、トラ
ンジスタ２１がオンし、トランジスタ２１を介してＭＯ
ＳＦＥＴ１の入力容量に直流電源１１から充電が行わ
れ、ＭＯＳＦＥＴ１がオンする。このときトランジスタ
２１には、図示の如き電流が流れる。また、図２に示す
期間においては、トランジスタ２１のベース電圧がＨ
ｉを継続しているため、ＭＯＳＦＥＴ１はオン状態を継
続する。
【００１７】次に、図２に示す期間において、トラン
ジスタ２１のベース電圧がＨｉからＬｏに切り替わると
同時に、トランジスタ２２のベース電圧をＬｏからＨｉ
に切り替えると、トランジスタ２１がオフ、トランジス
タ２２がオンとなり、ＭＯＳＦＥＴ１の入力容量に蓄え
られた電荷がリアクトル４→トランジスタ２２の経路で
放電し、ＭＯＳＦＥＴ１がオフする。このときトランジ
スタ２２，リアクトル４それぞれには、図示の如き電流
が流れる。
ジスタ２１のベース電圧がＨｉからＬｏに切り替わると
同時に、トランジスタ２２のベース電圧をＬｏからＨｉ
に切り替えると、トランジスタ２１がオフ、トランジス
タ２２がオンとなり、ＭＯＳＦＥＴ１の入力容量に蓄え
られた電荷がリアクトル４→トランジスタ２２の経路で
放電し、ＭＯＳＦＥＴ１がオフする。このときトランジ
スタ２２，リアクトル４それぞれには、図示の如き電流
が流れる。
【００１８】また、図２に示す期間において、ＭＯＳ
ＦＥＴ１のゲート電圧が零電位になると、ダイオード３
１がオンし、リアクトル４→トランジスタ２２→ダイオ
ード３１の経路で電流が還流する。このときトランジス
タ２２，リアクトル４，ダイオード３１それぞれには、
図示の如き電流がながれる。この後の図２に示す期間
において、トランジスタ２２のベース電圧をＨｉからＬ
ｏに切り替えると、トランジスタ２２がオフし、前記期
間，でリアクトル４に蓄えられたエネルギーがダイ
オード３１→リアクトル４→ダイオード３２の経路で直
流電源１１に回生される。このときリアクトル４，ダイ
オード３１，ダイオード３２それぞれには、図示の如き
電流が流れる。
ＦＥＴ１のゲート電圧が零電位になると、ダイオード３
１がオンし、リアクトル４→トランジスタ２２→ダイオ
ード３１の経路で電流が還流する。このときトランジス
タ２２，リアクトル４，ダイオード３１それぞれには、
図示の如き電流がながれる。この後の図２に示す期間
において、トランジスタ２２のベース電圧をＨｉからＬ
ｏに切り替えると、トランジスタ２２がオフし、前記期
間，でリアクトル４に蓄えられたエネルギーがダイ
オード３１→リアクトル４→ダイオード３２の経路で直
流電源１１に回生される。このときリアクトル４，ダイ
オード３１，ダイオード３２それぞれには、図示の如き
電流が流れる。
【００１９】また、図２に示す期間においては、トラ
ンジスタ２１のベース電圧がＬｏを継続しているため、
ＭＯＳＦＥＴ１の入力容量は充電されず、ＭＯＳＦＥＴ
１はオフ状態を継続する。ここで、図２に示す期間が
短いほど、リアクトル４に蓄えられるエネルギーが大き
く、回生効率が高くなるため、トランジスタ２２に与え
るオン信号の期間（期間＋期間）はＭＯＳＦＥＴ１
の入力容量とリアクトル４のインダクタンスから得られ
る直列共振周波数の１／４周期に相当する期間、または
１／４周期に相当する値より僅かに長い期間とするのが
好適である。
ンジスタ２１のベース電圧がＬｏを継続しているため、
ＭＯＳＦＥＴ１の入力容量は充電されず、ＭＯＳＦＥＴ
１はオフ状態を継続する。ここで、図２に示す期間が
短いほど、リアクトル４に蓄えられるエネルギーが大き
く、回生効率が高くなるため、トランジスタ２２に与え
るオン信号の期間（期間＋期間）はＭＯＳＦＥＴ１
の入力容量とリアクトル４のインダクタンスから得られ
る直列共振周波数の１／４周期に相当する期間、または
１／４周期に相当する値より僅かに長い期間とするのが
好適である。
【００２０】図３は、この発明の第２の実施例を示すゲ
ート駆動回路の回路構成図であり、図１と同一機能を有
するものには同一符号を付して、その説明を省略する。
すなわち図３に示すゲート駆動回路２０において、図１
と異なる箇所は直列接続された直流電源１１，直流電源
１２を備えることと、ＭＯＳＦＥＴ１のソース端子が直
流電源１１と直流電源１２の中間接続点に接続され、ト
ランジスタ２２のエミッタ又はソース端子とダイオード
３１の陽極端子とが直流電源１２の負極側端子に接続さ
れていることである。
ート駆動回路の回路構成図であり、図１と同一機能を有
するものには同一符号を付して、その説明を省略する。
すなわち図３に示すゲート駆動回路２０において、図１
と異なる箇所は直列接続された直流電源１１，直流電源
１２を備えることと、ＭＯＳＦＥＴ１のソース端子が直
流電源１１と直流電源１２の中間接続点に接続され、ト
ランジスタ２２のエミッタ又はソース端子とダイオード
３１の陽極端子とが直流電源１２の負極側端子に接続さ
れていることである。
【００２１】このゲート駆動回路２０の動作を、図４に
示す動作波形図を参照しつつ、以下に説明する。図４に
示す期間，の動作に関しては、上述のゲート駆動回
路１０における図２に示す期間，と同じ動作をする
ので、その説明を省略する。図４に示す期間では、ト
ランジスタ２１のベース電圧をＨｉからＬｏに切り替わ
ると同時に、トランジスタ２２のベース電圧をＬｏから
Ｈｉに切り替え、トランジスタ２１をオフし、トランジ
スタ２２をオンさせる。これにより、ＭＯＳＦＥＴ１の
入力容量に蓄えられた電荷がリアクトル４→トランジス
タ２２→直流電源１２の経路で放電し、ＭＯＳＦＥＴ１
がオフする。このときトランジスタ２２，リアクトル４
それぞれには図示の如き電流が流れ、ＭＯＳＦＥＴ１の
ゲート電圧も図示の如く変化する。
示す動作波形図を参照しつつ、以下に説明する。図４に
示す期間，の動作に関しては、上述のゲート駆動回
路１０における図２に示す期間，と同じ動作をする
ので、その説明を省略する。図４に示す期間では、ト
ランジスタ２１のベース電圧をＨｉからＬｏに切り替わ
ると同時に、トランジスタ２２のベース電圧をＬｏから
Ｈｉに切り替え、トランジスタ２１をオフし、トランジ
スタ２２をオンさせる。これにより、ＭＯＳＦＥＴ１の
入力容量に蓄えられた電荷がリアクトル４→トランジス
タ２２→直流電源１２の経路で放電し、ＭＯＳＦＥＴ１
がオフする。このときトランジスタ２２，リアクトル４
それぞれには図示の如き電流が流れ、ＭＯＳＦＥＴ１の
ゲート電圧も図示の如く変化する。
【００２２】図４に示す期間において、ＭＯＳＦＥＴ
１のゲート電圧が直流電源１２の直流電圧で逆充電され
ると、ダイオード３１がオンし、リアクトル４→トラン
ジスタ２２→ダイオード３１の経路で電流が還流する。
このときトランジスタ２２，リアクトル４，ダイオード
３１それぞれには、図示の如き電流が流れる。この後の
図４に示す期間において、トランジスタ２２のベース
電圧をＨｉからＬｏに切り替えると、トランジスタ２２
はオフし、期間，でリアクトル４に蓄えられたエネ
ルギーがダイオード３１→リアクトル４→ダイオード３
２の経路で直流電源１１および直流電源１２に回生され
る。このときリアクトル４，ダイオード３１，ダイオー
ド３２それぞれには、図示の如き電流が流れる。
１のゲート電圧が直流電源１２の直流電圧で逆充電され
ると、ダイオード３１がオンし、リアクトル４→トラン
ジスタ２２→ダイオード３１の経路で電流が還流する。
このときトランジスタ２２，リアクトル４，ダイオード
３１それぞれには、図示の如き電流が流れる。この後の
図４に示す期間において、トランジスタ２２のベース
電圧をＨｉからＬｏに切り替えると、トランジスタ２２
はオフし、期間，でリアクトル４に蓄えられたエネ
ルギーがダイオード３１→リアクトル４→ダイオード３
２の経路で直流電源１１および直流電源１２に回生され
る。このときリアクトル４，ダイオード３１，ダイオー
ド３２それぞれには、図示の如き電流が流れる。
【００２３】図４に示す期間においては、トランジス
タ２１のベース電圧がＬｏを継続しているため、ＭＯＳ
ＦＥＴ１の入力容量は充電されず、ＭＯＳＦＥＴ１はオ
フ状態を継続する。図５は、この発明の第３の実施例を
示すゲート駆動回路の回路構成図であり、図１と同一機
能を有するものには同一符号を付して、その説明を省略
する。
タ２１のベース電圧がＬｏを継続しているため、ＭＯＳ
ＦＥＴ１の入力容量は充電されず、ＭＯＳＦＥＴ１はオ
フ状態を継続する。図５は、この発明の第３の実施例を
示すゲート駆動回路の回路構成図であり、図１と同一機
能を有するものには同一符号を付して、その説明を省略
する。
【００２４】すなわち図５に示したゲート駆動回路３０
は、図１に示したゲート駆動回路１０に対して、ダイオ
ード３１の両端に並列接続される第３トランジスタとし
てのＭＯＳＦＥＴ５と、信号発生器６１に代えてトラン
ジスタ２１にオン・オフ信号を与え、該信号に基づいて
トランジスタ２１がオフした直後の所定の期間トランジ
スタ２２にオン信号を与え、該所定の期間が終了した直
後からトランジスタ２１に次のオン信号が発せられるま
での期間ＭＯＳＦＥＴ５にオン信号を与える信号発生器
６２とを備えている。
は、図１に示したゲート駆動回路１０に対して、ダイオ
ード３１の両端に並列接続される第３トランジスタとし
てのＭＯＳＦＥＴ５と、信号発生器６１に代えてトラン
ジスタ２１にオン・オフ信号を与え、該信号に基づいて
トランジスタ２１がオフした直後の所定の期間トランジ
スタ２２にオン信号を与え、該所定の期間が終了した直
後からトランジスタ２１に次のオン信号が発せられるま
での期間ＭＯＳＦＥＴ５にオン信号を与える信号発生器
６２とを備えている。
【００２５】このゲート駆動回路３０の動作を、図６に
示す動作波形図を参照しつつ、以下に説明する。図６に
示す期間〜の動作に関しては、前述のゲート駆動回
路１０における図２に示す期間〜の動作と同じた
め、その説明を省略する。ここで、図６に示す期間が
短いほど、リアクトル４に蓄えられるエネルギーが大き
く、回生効率が高くなるため、トランジスタ２２に与え
るオン信号の期間（期間＋期間）はＭＯＳＦＥＴ１
の入力容量とリアクトル４のインダクタンスから得られ
る直列共振周波数の１／４周期に相当する期間、または
１／４周期に相当する値より僅かに長い期間とするのが
好適である。
示す動作波形図を参照しつつ、以下に説明する。図６に
示す期間〜の動作に関しては、前述のゲート駆動回
路１０における図２に示す期間〜の動作と同じた
め、その説明を省略する。ここで、図６に示す期間が
短いほど、リアクトル４に蓄えられるエネルギーが大き
く、回生効率が高くなるため、トランジスタ２２に与え
るオン信号の期間（期間＋期間）はＭＯＳＦＥＴ１
の入力容量とリアクトル４のインダクタンスから得られ
る直列共振周波数の１／４周期に相当する期間、または
１／４周期に相当する値より僅かに長い期間とするのが
好適である。
【００２６】図６に示す期間において、トランジスタ
２２のベース電圧をＨｉからＬｏに切り替えると同時に
ＭＯＳＦＥＴ５のゲート電圧をＬｏからＨｉに切り替え
る。ここで、ダイオード３１の順電圧に比べて、ＭＯＳ
ＦＥＴ５の電圧降下が十分小さい場合には、期間，
でリアクトル４に蓄えられたエネルギーがＭＯＳＦＥＴ
５→リアクトル４→ダイオード３２の経路で直流電源１
１に回生される。このときＭＯＳＦＥＴ５，リアクトル
４，ダイオード３２それぞれには、図示の如き電流が流
れる。
２２のベース電圧をＨｉからＬｏに切り替えると同時に
ＭＯＳＦＥＴ５のゲート電圧をＬｏからＨｉに切り替え
る。ここで、ダイオード３１の順電圧に比べて、ＭＯＳ
ＦＥＴ５の電圧降下が十分小さい場合には、期間，
でリアクトル４に蓄えられたエネルギーがＭＯＳＦＥＴ
５→リアクトル４→ダイオード３２の経路で直流電源１
１に回生される。このときＭＯＳＦＥＴ５，リアクトル
４，ダイオード３２それぞれには、図示の如き電流が流
れる。
【００２７】図６に示す期間６においては、トランジス
タ２１のベース電圧がＬｏ、ＭＯＳＦＥＴ５のゲート電
圧がＨｉを継続しているため、ＭＯＳＦＥＴ１はオフ状
態を継続する。図７は、この発明の第４の実施例を示す
ゲート駆動回路の回路構成図であり、図３と同一機能を
有するものには同一符号を付して、その説明を省略す
る。
タ２１のベース電圧がＬｏ、ＭＯＳＦＥＴ５のゲート電
圧がＨｉを継続しているため、ＭＯＳＦＥＴ１はオフ状
態を継続する。図７は、この発明の第４の実施例を示す
ゲート駆動回路の回路構成図であり、図３と同一機能を
有するものには同一符号を付して、その説明を省略す
る。
【００２８】すなわち図７に示したゲート駆動回路４０
は、図３に示したゲート駆動回路２０に対して、ダイオ
ード３１の両端に並列接続される第３トランジスタとし
てのＭＯＳＦＥＴ５と、上述の信号発生器６２とを備え
ている。このゲート駆動回路４０の動作を、図８に示す
動作波形図を参照しつつ、以下に説明する。
は、図３に示したゲート駆動回路２０に対して、ダイオ
ード３１の両端に並列接続される第３トランジスタとし
てのＭＯＳＦＥＴ５と、上述の信号発生器６２とを備え
ている。このゲート駆動回路４０の動作を、図８に示す
動作波形図を参照しつつ、以下に説明する。
【００２９】図８に示す期間〜動作に関しては、前
述のゲート駆動回路２０における図４に示す期間〜
の動作と同じため、説明を省略する。図８に示す期間
において、トランジスタ２２のベース電圧をＨｉからＬ
ｏに切り替えると同時にＭＯＳＦＥＴ５のゲート電圧を
ＬｏからＨｉに切り替える。ここで、ダイオード３１の
順電圧に比べて、ＭＯＳＦＥＴ５の電圧降下が十分小さ
い場合には、期間，でリアクトル４に蓄えられたエ
ネルギーがＭＯＳＦＥＴ５→リアクトル４→ダイオード
３２の経路で直流電源１１および直流電源１２に回生さ
れる。このときＭＯＳＦＥＴ５，リアクトル４，ダイオ
ード３２それぞれには、図示の如き電流が流れる。
述のゲート駆動回路２０における図４に示す期間〜
の動作と同じため、説明を省略する。図８に示す期間
において、トランジスタ２２のベース電圧をＨｉからＬ
ｏに切り替えると同時にＭＯＳＦＥＴ５のゲート電圧を
ＬｏからＨｉに切り替える。ここで、ダイオード３１の
順電圧に比べて、ＭＯＳＦＥＴ５の電圧降下が十分小さ
い場合には、期間，でリアクトル４に蓄えられたエ
ネルギーがＭＯＳＦＥＴ５→リアクトル４→ダイオード
３２の経路で直流電源１１および直流電源１２に回生さ
れる。このときＭＯＳＦＥＴ５，リアクトル４，ダイオ
ード３２それぞれには、図示の如き電流が流れる。
【００３０】図８に示す期間においては、トランジス
タ２１のベース電圧がＬｏ、ＭＯＳＦＥＴ５のゲート電
圧がＨｉを継続しているため、ＭＯＳＦＥＴ１はオフ状
態を継続する。前記ゲート駆動回路３０，４０におい
て、ＭＯＳＦＥＴ５にオン抵抗が数ミリオーム〜数１０
ミリオームの素子を使用すると、図６，図８に示す期間
に流れる電流によるＭＯＳＦＥＴ５の電圧降下は、ダ
イオード３１の順電圧に比べて十分小さくなり、図６，
図８に示す期間における損失を低減し、回生効率を向
上させることができる。
タ２１のベース電圧がＬｏ、ＭＯＳＦＥＴ５のゲート電
圧がＨｉを継続しているため、ＭＯＳＦＥＴ１はオフ状
態を継続する。前記ゲート駆動回路３０，４０におい
て、ＭＯＳＦＥＴ５にオン抵抗が数ミリオーム〜数１０
ミリオームの素子を使用すると、図６，図８に示す期間
に流れる電流によるＭＯＳＦＥＴ５の電圧降下は、ダ
イオード３１の順電圧に比べて十分小さくなり、図６，
図８に示す期間における損失を低減し、回生効率を向
上させることができる。
【００３１】また、上述の図６，図８に示す期間，
においてＭＯＳＦＥＴ５がオンすることにより、この期
間におけるＭＯＳＦＥＴ１のゲート電圧を零電位または
負電位に固定することができ、ゲート電圧の変動による
ＭＯＳＦＥＴ１の誤動作を防止することができる。
においてＭＯＳＦＥＴ５がオンすることにより、この期
間におけるＭＯＳＦＥＴ１のゲート電圧を零電位または
負電位に固定することができ、ゲート電圧の変動による
ＭＯＳＦＥＴ１の誤動作を防止することができる。
【００３２】
【発明の効果】この発明によれば、電圧駆動形半導体デ
バイスのターンオフ時に、該半導体デバイスの入力容量
の蓄積電荷を直流電源に回生するので、ゲート駆動回路
での損失が少なくなって該駆動回路が小形化され、ま
た、このゲート駆動回路とＭＯＳＦＥＴなどの半導体デ
バイスを含む電力変換装置の変換効率が改善されるの
で、例えば携帯用機器などで１個の小形蓄電池より数種
類の直流電圧を必要とする用途に最適である。
バイスのターンオフ時に、該半導体デバイスの入力容量
の蓄積電荷を直流電源に回生するので、ゲート駆動回路
での損失が少なくなって該駆動回路が小形化され、ま
た、このゲート駆動回路とＭＯＳＦＥＴなどの半導体デ
バイスを含む電力変換装置の変換効率が改善されるの
で、例えば携帯用機器などで１個の小形蓄電池より数種
類の直流電圧を必要とする用途に最適である。
【図１】この発明の第１の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図２】図１の動作を説明する動作波形図
【図３】この発明の第２の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図４】図３の動作を説明する動作波形図
【図５】この発明の第３の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図６】図５の動作を説明する動作波形図
【図７】この発明の第４の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図８】図７の動作を説明する動作波形図
【図９】従来例を示すゲート駆動回路の回路構成図
【図１０】図９の動作を説明する動作波形図
１ ＭＯＳＦＥＴ ４ リアクトル ５ ＭＯＳＦＥＴ １０〜５０ ゲート駆動回路 １１，１２ 直流電源 ２１〜２４ トランジスタ ３１，３２ ダイオード ６１〜６３ 信号発生器
Claims (5)
- 【請求項１】直流電源の正極側端子と電圧駆動形半導体
デバイスのゲート端子との間に第１トランジスタを接続
し、 前記直流電源の負極側端子に前記半導体デバイスのソー
ス又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に、第１ダイオードの
陰極とリアクトルの一端とをそれぞれ接続し、 前記リアクトルの他端と前記直流電源の負極側端子との
間に第２トランジスタを接続し、 前記直流電源の負極側端子に第１ダイオードの陽極を接
続し、 前記リアクトルと第２トランジスタとの接続点に第２ダ
イオードの陽極を接続し、 前記直流電源の正極側端子に第２ダイオードの陰極を接
続し、 前記半導体デバイスをオン・オフさせるために、前記第
１トランジスタにオン・オフ信号を与え、該信号に基づ
いて該第１トランジスタがオフした直後の所定の期間前
記第２トランジスタにオン信号を与える信号発生器を、
該第１，第２トランジスタそれぞれのベース又はゲート
端子とエミッタ又はソース端子との間に接続したことを
特徴とするゲート駆動回路。 - 【請求項２】第１直流電源の負極側端子と第２直流電源
の正極側端子を接続し、 前記第１直流電源の正極側端子と電圧駆動形半導体デバ
イスのゲート端子との間に第１トランジスタを接続し、 前記第１直流電源と第２直流電源との接続点に前記半導
体デバイスのソース又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に第１ダイオードの陰
極とリアクトルの一端とをそれぞれ接続し、 前記リアクトルの他端と前記第２直流電源の負極側端子
との間に第２トランジスタを接続し、 前記第２直流電源の負極側端子に第１ダイオードの陽極
を接続し、 前記リアクトルと第２トランジスタとの接続点に第２ダ
イオードの陽極を接続し、 前記第１直流電源の正極側端子に第２ダイオードの陰極
を接続し、 前記半導体デバイスをオン・オフさせるために、前記第
１トランジスタにオン・オフ信号を与え、該信号に基づ
いて該第１トランジスタがオフした直後の所定の期間前
記第２トランジスタにオン信号を与える信号発生器を、
該第１，第２トランジスタそれぞれのベース又はゲート
端子とエミッタ又はソース端子との間に接続したことを
特徴とするゲート駆動回路。 - 【請求項３】直流電源の正極側端子と電圧駆動形半導体
デバイスのゲート端子との間に第１トランジスタを接続
し、 前記直流電源の負極側端子に前記半導体デバイスのソー
ス又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に、第１ダイオードの
陰極とリアクトルの一端とをそれぞれ接続し、 前記リアクトルの他端と前記直流電源の負極側端子との
間に第２トランジスタを接続し、 前記直流電源の負極側端子に第１ダイオードの陽極を接
続し、 前記リアクトルと第２トランジスタとの接続点に第２ダ
イオードの陽極を接続し、 前記直流電源の正極側端子に第２ダイオードの陰極を接
続し、 前記第１ダイオードの両端に第３トランジスタを並列接
続し、 前記半導体デバイスをオン・オフさせるために、前記第
１トランジスタにオン・オフ信号を与え、該信号に基づ
いて該第１トランジスタがオフした直後の所定の期間前
記第２トランジスタにオン信号を与え、該所定の期間が
終了した直後から該第１トランジスタに次のオン信号が
発せられるまでの期間前記第３トランジスタにオン信号
を与える信号発生器を、該第１，第２，第３トランジス
タそれぞれのベース又はゲート端子とエミッタ又はソー
ス端子との間に接続したことを特徴とするゲート駆動回
路。 - 【請求項４】第１直流電源の負極側端子と第２直流電源
の正極側端子を接続し、 前記第１直流電源の正極側端子と電圧駆動形半導体デバ
イスのゲート端子との間に第１トランジスタを接続し、 前記第１直流電源と第２直流電源との接続点に前記半導
体デバイスのソース又はエミッタ端子を接続し、 前記半導体デバイスのゲート端子に第１ダイオードの陰
極とリアクトルの一端とをそれぞれ接続し、 前記リアクトルの他端と前記第２直流電源の負極側端子
との間に第２トランジスタを接続し、 前記第２直流電源の負極側端子に第１ダイオードの陽極
を接続し、 前記リアクトルと第２トランジスタとの接続点に第２ダ
イオードの陽極を接続し、 前記第１直流電源の正極側端子に第２ダイオードの陰極
を接続し、 前記第１ダイオードの両端に第３トランジスタを並列接
続し、 前記半導体デバイスをオン・オフさせるために、前記第
１トランジスタにオン・オフ信号を与え、該信号に基づ
いて該第１トランジスタがオフした直後の所定の期間前
記第２トランジスタにオン信号を与え、該所定の期間が
終了した直後から該第１トランジスタに次のオン信号が
発せられるまでの期間前記第３トランジスタにオン信号
を与える信号発生器を、該第１，第２，第３トランジス
タそれぞれのベース又はゲート端子とエミッタ又はソー
ス端子との間に接続したことを特徴とするゲート駆動回
路。 - 【請求項５】請求項１乃至請求項４のいずれかに記載の
ゲート駆動回路において、 前記第２トランジスタに与えるオン信号は、 前記電圧駆動形半導体デバイスの入力容量と前記リアク
トルのインダクタンスとから求められる直列共振周波数
の１／４周期に相当する期間以上発生させることを特徴
とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29063796A JPH10136638A (ja) | 1996-10-31 | 1996-10-31 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29063796A JPH10136638A (ja) | 1996-10-31 | 1996-10-31 | ゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136638A true JPH10136638A (ja) | 1998-05-22 |
Family
ID=17758553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29063796A Pending JPH10136638A (ja) | 1996-10-31 | 1996-10-31 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136638A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
| JP2008226723A (ja) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | 半導体スイッチング素子のドライブ回路及びｘ線高電圧装置 |
| KR100977912B1 (ko) | 2001-10-01 | 2010-08-24 | 에스티 에릭슨 에스에이 | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 |
| JP4880751B2 (ja) * | 2006-05-01 | 2012-02-22 | レイセオン カンパニー | パワーｍｏｓｆｅｔのための回生型ゲート駆動回路 |
-
1996
- 1996-10-31 JP JP29063796A patent/JPH10136638A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100977912B1 (ko) | 2001-10-01 | 2010-08-24 | 에스티 에릭슨 에스에이 | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 |
| JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
| JP4496988B2 (ja) * | 2005-02-21 | 2010-07-07 | 株式会社デンソー | ゲート駆動回路 |
| JP4880751B2 (ja) * | 2006-05-01 | 2012-02-22 | レイセオン カンパニー | パワーｍｏｓｆｅｔのための回生型ゲート駆動回路 |
| JP2008226723A (ja) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | 半導体スイッチング素子のドライブ回路及びｘ線高電圧装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486055B2 (en) | DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US9356516B2 (en) | Driving apparatus and electric power converter | |
| JP2006314154A (ja) | 電力変換器 | |
| US6353543B2 (en) | Switching circuit of power conversion apparatus | |
| JP2019198134A (ja) | スイッチング電源装置 | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| JP2000116120A (ja) | 電力変換装置 | |
| JPH10136638A (ja) | ゲート駆動回路 | |
| US6657872B2 (en) | Voltage converter | |
| US20090251937A1 (en) | Circuit arrangement having a dual coil for converting a direct voltage into an alternating voltage or an alternating current | |
| JP4443859B2 (ja) | チャージポンプ駆動回路 | |
| JP7426397B2 (ja) | パワー半導体スイッチの駆動回路に電圧を供給するためのパワーエレクトロニクスデバイスおよび方法 | |
| TW200409456A (en) | Switch mode power supply and driving method for efficient RF amplification | |
| JPH07307653A (ja) | スイッチング素子駆動回路 | |
| JPH10337000A (ja) | ゲート駆動回路 | |
| JPH1056771A (ja) | ゲート駆動回路 | |
| JP2996064B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP4390256B2 (ja) | 昇降圧チョッパ回路 | |
| JP2001037214A (ja) | 電源回路 | |
| JP2910518B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2002044937A (ja) | 同期整流回路 | |
| JP2018121472A (ja) | 電力変換装置 | |
| JP3104733B2 (ja) | ブリッジ型インバ−タ装置 |