JP2019198134A

JP2019198134A - スイッチング電源装置

Info

Publication number: JP2019198134A
Application number: JP2018089093A
Authority: JP
Inventors: 悠司小原; Yuji Obara
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 2018-05-07
Filing date: 2018-05-07
Publication date: 2019-11-14
Anticipated expiration: 2038-05-07
Also published as: CN110460226B; JP7070830B2; CN110460226A; US20190341854A1

Abstract

【課題】バーストモード時にブートストラップコンデンサの電圧を確保して、スイッチング動作に支障が生じないようにする。【解決手段】スイッチング電源装置１００は、直列に接続された上側のスイッチング素子Ｑ１、Ｑ３および下側のスイッチング素子Ｑ２、Ｑ４を有するインバータ回路１３と、各スイッチング素子Ｑ１〜Ｑ４のオン・オフ動作を制御する制御部１０と、下側のスイッチング素子Ｑ２、Ｑ４がオンの期間に充電され、当該スイッチング素子Ｑ２、Ｑ４がオフの期間に、上側のスイッチング素子Ｑ１、Ｑ３をオンさせるための電源となるブートストラップコンデンサＣａ、Ｃｂとを備えている。制御部１０は、軽負荷時のバーストモードにおいて、上側のスイッチング素子Ｑ１、Ｑ３のみに、一定時間オフ状態となる休止期間を設けて、スイッチング素子Ｑ１、Ｑ３を間歇的にスイッチング動作させる。【選択図】図１

Description

本発明は、直流電源の電圧をスイッチングして負荷側へ供給するインバータ回路を備えたスイッチング電源装置に関する。

たとえば自動車には、高電圧バッテリ（直流電源）の直流電圧を低電圧に変換して車載機器などへ供給する、ＤＣ−ＤＣコンバータのようなスイッチング電源装置が搭載されている。一般に、ＤＣ−ＤＣコンバータは、バッテリの正極と負極間に直列に接続された一対のスイッチング素子を有するインバータ回路と、このインバータ回路を駆動する駆動回路と、この駆動回路を制御する制御部とを備えている。

駆動回路は、制御部から与えられるＰＷＭ（Pulse Width Modulation）信号に基づいて、インバータ回路の各スイッチング素子を駆動する。各スイッチング素子は、当該ＰＷＭ信号により相補的にオン・オフしてスイッチング動作を行い、上側のスイッチング素子がオンしたときは下側のスイッチング素子がオフとなり、下側のスイッチング素子がオンしたときは上側のスイッチング素子がオフとなる。各スイッチング素子のスイッチング動作により、バッテリの直流電圧は交流電圧に変換される。この交流電圧は、トランスおよび整流平滑回路を経て、所定レベルの直流電圧に変換され、負荷へ供給される。

上述したＤＣ−ＤＣコンバータにおいて、上側のスイッチング素子と下側のスイッチング素子とは直列に接続されているため、下側のスイッチング素子がオフした状態では、上側のスイッチング素子の一端（下側のスイッチング素子との接続点）の電位がグランドから浮いてしまい、上側のスイッチング素子をオンできなくなる。そこで、下側のスイッチング素子がオンしている期間に充電されるブートストラップコンデンサを設け、下側のスイッチング素子がオフしているときは、ブートストラップコンデンサに充電された電圧により、上側のスイッチング素子がオンするようにしている。このようなブートストラップコンデンサを備えたスイッチング電源装置は、たとえば特許文献１〜３に記載されている。

また、ＤＣ−ＤＣコンバータには、スイッチング動作が連続的に行われる通常モードの他に、負荷電流の小さい軽負荷時にスイッチング動作が間歇的に行われるバーストモードを備えているものがある。バーストモードにおいては、スイッチング素子が一定時間オフ状態を維持する休止期間と、スイッチング素子が一定時間オン・オフのスイッチング動作を行うスイッチング期間とが、交互に繰り返される。スイッチングの休止期間が設けられることで、軽負荷時におけるスイッチング損失が低減し、電圧変換効率を高めることができる。このようなバーストモードを有するスイッチング電源装置は、たとえば特許文献４に記載されている。

特開２０００−９２８２２号公報特許第５７５０７９９号公報特開２００３−６１３６３号公報特開２０１７−１９２２１０号公報

前述したブートストラップコンデンサを有するスイッチング電源装置では、バーストモード時の休止期間に、上側のスイッチング素子と下側のスイッチング素子が共にオフ状態となるので、当該期間にブートストラップコンデンサの電荷が放電により減少する。このため、休止期間が終了してスイッチング期間へ移行した際に、コンデンサの電圧が不足して上側のスイッチング素子がオンしなくなる可能性がある。

本発明の課題は、バーストモード時にブートストラップコンデンサの電圧を確保して、スイッチング動作に支障が生じないようにしたスイッチング電源装置を提供することにある。

本発明のスイッチング電源装置は、直列に接続された上側の第１スイッチング素子および下側の第２スイッチング素子を有するインバータ回路と、第１および第２スイッチング素子のオン・オフ動作を制御する制御部と、第２スイッチング素子がオンの期間に充電され、当該第２スイッチング素子がオフの期間に、第１スイッチング素子をオンさせるための電源となるブートストラップコンデンサとを備えている。インバータ回路は、直流電源の正極と負極間に設けられる。第１および第２スイッチング素子は、相補的にオン・オフしてスイッチング動作を行い、当該スイッチング動作により、直流電源の電圧をスイッチングして負荷へ供給する。制御部は、軽負荷時のバーストモードにおいて、第１スイッチング素子のみに、一定時間オフ状態となる休止期間を設けて、当該第１スイッチング素子を間歇的にスイッチング動作させる。

このような構成によると、バーストモード時に休止期間が設けられるのは、上側の第１スイッチング素子のみであり、下側の第２スイッチング素子には、休止期間が設けられないので、第１スイッチング素子の休止期間中に動作する第２スイッチング素子によって、ブートストラップコンデンサを充電することができる。このため、ブートストラップコンデンサの充電電圧を確保して、休止期間からスイッチング期間へ移行した際に、上側の第１スイッチング素子を確実にオンさせることができ、スイッチング動作に支障が生じるのを回避することができる。

本発明において、制御部は、第１スイッチング素子の休止期間中、第２スイッチング素子をスイッチング動作させてもよい。あるいは、制御部は、第１スイッチング素子の休止期間中、第２スイッチング素子をオン状態にしてもよい。

本発明において、第１スイッチング素子の休止期間が複数設けられ、制御部は、一部の休止期間で第２スイッチング素子をスイッチング動作させ、他の休止期間で第２スイッチング素子をオン状態にしてもよい。

本発明によれば、バーストモード時にブートストラップコンデンサの電圧を確保して、スイッチング動作に支障が生じないようにしたスイッチング電源装置を提供することができる。

本発明の実施形態によるＤＣ−ＤＣコンバータの回路図である。ブートストラップコンデンサの動作を説明する回路図である。ブートストラップコンデンサの動作を説明する回路図である。ブートストラップコンデンサの動作を説明する回路図である。ＤＣ−ＤＣコンバータの動作開始時および通常モード時のタイムチャートである。従来のバーストモード時のタイムチャートである。本発明によるバーストモード時のタイムチャートである。バーストモード時のタイムチャートの他の例である。バーストモード時のタイムチャートの他の例である。本発明の他の実施形態によるＤＣ−ＤＣコンバータの回路図である。

以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分または対応部分には同一符号を付してある。

最初に、本発明のスイッチング電源装置の構成について、図１を参照しながら説明する。以下では、スイッチング電源装置の例として、車両に搭載されるＤＣ−ＤＣコンバータを例に挙げる。

図１において、ＤＣ−ＤＣコンバータ１００は、直流電源Ｖｄと負荷Ｚとの間に設けられ、直流電源Ｖｄの電圧を所定レベルの電圧に変換して、負荷Ｚに供給する。本例では、直流電源Ｖｄは、車両に搭載された高圧バッテリであり、負荷Ｚは、車載機器や低圧バッテリなどである。直流電源Ｖｄの正極（＋）は、電源ラインＷに接続されており、直流電源Ｖｄの負極（−）は、グランドＧＮＤに接地されている。

ＤＣ−ＤＣコンバータ１００には、制御部１０、駆動回路１１、駆動回路１２、インバータ回路１３、トランス１４、および整流平滑回路１５が備わっている。

インバータ回路１３は、直流電源Ｖｄの正極（電源ラインＷ）と負極（グランドＧＮＤ）間に設けられ、スイッチング素子Ｑ１〜Ｑ４と、ダイオードＤａ、Ｄｂと、抵抗Ｒａ、Ｒｂと、ブートストラップコンデンサＣａ、Ｃｂとを備えている。

スイッチング素子Ｑ１〜Ｑ４は、本例ではＭＯＳ型のＦＥＴからなり、それぞれのソースとドレインとの間には、寄生ダイオードＤ１〜Ｄ４が接続されている。スイッチング素子Ｑ１、Ｑ２は、電源ラインＷとグランドＧＮＤとの間に直列に接続されている。上側のスイッチング素子Ｑ１のドレインは、電源ラインＷに接続されている。スイッチング素子Ｑ１のソースは、下側のスイッチング素子Ｑ２のドレインに接続されている。スイッチング素子Ｑ２のソースは、グランドＧＮＤに接続されている。

スイッチング素子Ｑ３、Ｑ４も、電源ラインＷとグランドＧＮＤとの間に直列に接続されている。上側のスイッチング素子Ｑ３のドレインは、電源ラインＷに接続されている。スイッチング素子Ｑ３のソースは、下側のスイッチング素子Ｑ４のドレインに接続されている。スイッチング素子Ｑ４のソースは、グランドＧＮＤに接続されている。

ダイオードＤａのアノードは、直流電源Ｖｄから得られる補助電源Ｖｘに接続されている。ダイオードＤａのカソードは、抵抗Ｒａの一端に接続されている。抵抗Ｒａの他端は、ブートストラップコンデンサＣａの一端に接続されている。ブートストラップコンデンサＣａの他端は、スイッチング素子Ｑ１のソースに接続されている。

ダイオードＤｂのアノードは、補助電源Ｖｘに接続されている。ダイオードＤｂのカソードは、抵抗Ｒｂの一端に接続されている。抵抗Ｒｂの他端は、ブートストラップコンデンサＣｂの一端に接続されている。ブートストラップコンデンサＣｂの他端は、スイッチング素子Ｑ３のソースに接続されている。

スイッチング素子Ｑ１、Ｑ２の接続点ｍは、トランス１４の一次巻線の一端に接続されている。スイッチング素子Ｑ３、Ｑ４の接続点ｎは、トランス１４の一次巻線の他端に接続されている。トランス１４の二次巻線は、整流平滑回路１５を介して、出力端子Ｔ１、Ｔ２に接続されている。整流平滑回路１５は、ダイオード、インダクタンス、コンデンサなどから構成される（図示省略）。出力端子Ｔ１、Ｔ２には、負荷Ｚが接続される。

駆動回路１１は、スイッチング素子Ｑ１、Ｑ２をオン・オフさせるための回路であって、スイッチＳＷ１、ＳＷ２を有している。ここでは便宜上、スイッチＳＷ１、ＳＷ２を有接点スイッチの記号で表しているが、これらのスイッチは、実際には半導体素子から構成される（後述のスイッチＳＷ３、ＳＷ４も同様）。スイッチＳＷ１の一端は、抵抗ＲａとブートストラップコンデンサＣａとの接続点に接続されている。スイッチＳＷ１の他端は、スイッチング素子Ｑ１のゲートに接続されている。スイッチＳＷ２の一端は、補助電源Ｖｘに接続されている。スイッチＳＷ２の他端は、スイッチング素子Ｑ２のゲートに接続されている。

駆動回路１２は、スイッチング素子Ｑ３、Ｑ４をオン・オフさせるための回路であって、スイッチＳＷ３、ＳＷ４を有している。スイッチＳＷ３の一端は、抵抗ＲｂとブートストラップコンデンサＣｂとの接続点に接続されている。スイッチＳＷ３の他端は、スイッチング素子Ｑ３のゲートに接続されている。スイッチＳＷ４の一端は、補助電源Ｖｘに接続されている。スイッチＳＷ４の他端は、スイッチング素子Ｑ４のゲートに接続されている。

制御部１０は、マイクロコンピュータから構成されており、駆動回路１１、１２を介してスイッチング素子Ｑ１〜Ｑ４のオン・オフ動作を制御する。詳しくは、制御部１０から駆動回路１１へは、スイッチＳＷ１の動作を制御する制御信号Ｕ１と、スイッチＳＷ２の動作を制御する制御信号Ｕ２とが与えられる。本例では、これらの制御信号Ｕ１、Ｕ２は、ＰＷＭ（Pulse Width Modulation）信号である。ＰＷＭ信号が「Ｈ」（High）のときは、スイッチＳＷ１、ＳＷ２がオンとなり、ＰＷＭ信号が「Ｌ」（Low）のときは、スイッチＳＷ１、ＳＷ２がオフとなる。スイッチＳＷ１のオンによって、スイッチング素子Ｑ１のゲートに、ダイオードＤａおよび抵抗Ｒａを介して補助電源Ｖｘの電圧が印加され、スイッチング素子Ｑ１がオンする。また、スイッチＳＷ２のオンによって、スイッチング素子Ｑ２のゲートに、補助電源Ｖｘの電圧が印加され、スイッチング素子Ｑ２がオンする。

制御部１０から駆動回路１２へは、スイッチＳＷ３の動作を制御する制御信号Ｕ３と、スイッチＳＷ４の動作を制御する制御信号Ｕ４とが与えられる。これらの制御信号Ｕ３、Ｕ４も、ＰＷＭ信号である。ＰＷＭ信号が「Ｈ」のときは、スイッチＳＷ３、ＳＷ４がオンとなり、ＰＷＭ信号が「Ｌ」のときは、スイッチＳＷ３、ＳＷ４がオフとなる。スイッチＳＷ３のオンによって、スイッチング素子Ｑ３のゲートに、ダイオードＤｂおよび抵抗Ｒｂを介して補助電源Ｖｘの電圧が印加され、スイッチング素子Ｑ３がオンする。また、スイッチＳＷ４のオンによって、スイッチング素子Ｑ４のゲートに、補助電源Ｖｘの電圧が印加され、スイッチング素子Ｑ４がオンする。

ブートストラップコンデンサＣａは、下側のスイッチング素子Ｑ２がオンの期間に充電され、当該スイッチング素子Ｑ２がオフの期間に、上側のスイッチング素子Ｑ１をオンさせるための電源となるコンデンサである。ブートストラップコンデンサＣｂは、下側のスイッチング素子Ｑ４がオンの期間に充電され、当該スイッチング素子Ｑ４がオフの期間に、上側のスイッチング素子Ｑ３をオンさせるための電源となるコンデンサである。

上記構成において、上側のスイッチング素子Ｑ１、Ｑ３は、本発明における「第１スイッチング素子」の一例であり、下側のスイッチング素子Ｑ２、Ｑ４は、本発明における「第２スイッチング素子」の一例である。

次に、図１のＤＣ−ＤＣコンバータ１００の動作について説明する。

インバータ回路１３のスイッチング開始時には、図５に示すように、上側のスイッチング素子Ｑ１、Ｑ３をオフ状態に維持し、下側のスイッチング素子Ｑ２、Ｑ４をオン・オフさせる。この場合、図１において、制御部１０からの制御信号Ｕ１、Ｕ３は「Ｌ」に維持され、制御信号Ｕ２、Ｕ４は「Ｈ」と「Ｌ」が切り替わるＰＷＭ信号となる。

図２に示すように、制御信号Ｕ２、Ｕ４が「Ｈ」のときは、スイッチＳＷ２、ＳＷ４がオンとなって、下側のスイッチング素子Ｑ２、Ｑ４がオンする。このオンの期間に、ブートストラップコンデンサＣａ、Ｃｂは、点線で示す経路で充電される。一方、図３に示すように、制御信号Ｕ２、Ｕ４が「Ｌ」のときは、スイッチＳＷ２、ＳＷ４がオフとなって、下側のスイッチング素子Ｑ２、Ｑ４がオフする。このオフの期間は、ブートストラップコンデンサＣａ、Ｃｂに充電が行われない。スイッチング素子Ｑ２、Ｑ４がオン・オフを繰り返すにつれて、ブートストラップコンデンサＣａ、Ｃｂの両端電圧は、図５に示すように徐々に上昇してゆく。

このように、スイッチング開始時にブートストラップコンデンサＣａ、Ｃｂを充電するにあたり、下側のスイッチング素子Ｑ２、Ｑ４をオン状態に固定せずに、スイッチング（オン・オフ）させるのは、ブートストラップコンデンサＣａ、Ｃｂへの突入電流を抑制するためである。そして、ブートストラップコンデンサＣａ、Ｃｂの両端電圧が一定レベルに達した後、図５に示すように、上側のスイッチング素子Ｑ１、Ｑ３がスイッチング動作を開始して、通常モードへ移行する。

通常モードにおいては、上側のスイッチング素子Ｑ１がオンのときは、下側のスイッチング素子Ｑ２がオフとなり、上側のスイッチング素子Ｑ１がオフのときは、下側のスイッチング素子Ｑ２がオンとなる。すなわち、上下のスイッチング素子Ｑ１、Ｑ２は、相補的にオン・オフしてスイッチング動作を行う。同様に、上側のスイッチング素子Ｑ３がオンのときは、下側のスイッチング素子Ｑ４がオフとなり、上側のスイッチング素子Ｑ３がオフのときは、下側のスイッチング素子Ｑ４がオンとなる。すなわち、上下のスイッチング素子Ｑ３、Ｑ４も、相補的にオン・オフしてスイッチング動作を行う。

この場合、図４に示すように、下側のスイッチング素子Ｑ２がオフの期間では、ブートストラップコンデンサＣａの電圧が、駆動回路１１のオン状態のスイッチＳＷ１を介して、スイッチング素子Ｑ１のゲート・ソース間に印加されるので、当該コンデンサＣａの電圧を電源として、スイッチング素子Ｑ１がオンする。同様に、下側のスイッチング素子Ｑ４がオフの期間では、ブートストラップコンデンサＣｂの電圧が、駆動回路１２のオン状態のスイッチＳＷ３を介して、スイッチング素子Ｑ３のゲート・ソース間に印加されるので、当該コンデンサＣｂの電圧を電源として、スイッチング素子Ｑ３がオンする。

上述したようなスイッチング素子Ｑ１〜Ｑ４のスイッチング動作により、直流電源Ｖｄの直流電圧がスイッチングされて交流電圧となり、この交流電圧は、トランス１４および整流平滑回路１５によって低圧の直流電圧に変換され、出力端子Ｔ１、Ｔ２に接続された負荷Ｚへ供給される。

次に、バーストモード時の動作について説明する。前述したように、バーストモードは、軽負荷時、すなわち負荷Ｚに流れる電流が小さい場合に、インバータ回路１３のスイッチング動作が間歇的に行われるモードである。制御部１０から駆動回路１１、１２に与えられるＰＷＭ信号（制御信号Ｕ１〜Ｕ４）のデューティを小さくすることで、スイッチング素子Ｑ１〜Ｑ４のオン期間が短くなり、負荷Ｚに流れる電流は小さくなる。そこで、制御部１０は、ＰＷＭ信号のデューティが所定値以下となったときに、動作モードを通常モードからバーストモードへ切り替える。

図６は、従来のバーストモード時のスイッチング動作を示したタイムチャートである。通常モードでは、各スイッチング素子Ｑ１〜Ｑ４のオン・オフによるスイッチング動作が継続的に行われるが、バーストモードへ移行すると、各スイッチング素子Ｑ１〜Ｑ４が一定時間オフ状態となる休止期間αと、各スイッチング素子Ｑ１〜Ｑ４が一定時間スイッチング動作を行うスイッチング期間βとが、交互に繰り返される。

図６に示されるように、従来は、バーストモードにおいて、４つのスイッチング素子Ｑ１〜Ｑ４の全てに休止期間αが設けられていた。したがって、休止期間αでは、上側のスイッチング素子Ｑ１、Ｑ３がオフのときに、下側のスイッチング素子Ｑ２、Ｑ４もオフとなり、ブートストラップコンデンサＣａ、Ｃｂに充電が行われない。このため、ブートストラップコンデンサＣａ、Ｃｂの電荷が放電により減少して、当該コンデンサの電圧が低下する。その結果、休止期間αからスイッチング期間βへ移行した際に、ブートストラップコンデンサＣａ、Ｃｂの電圧が不足して、上側のスイッチング素子Ｑ１、Ｑ３がオンしなくなる可能性があった。

これに対し、本発明では、図７に示すように、バーストモードにおいて、上側のスイッチング素子Ｑ１、Ｑ３のみに休止期間αを設けて、当該素子Ｑ１、Ｑ３を間歇的にスイッチング動作させ、下側のスイッチング素子Ｑ２、Ｑ４は、休止期間αを設けずに、連続的にスイッチング動作させる。すなわち、下側のスイッチング素子Ｑ２、Ｑ４は、上側のスイッチング素子Ｑ１、Ｑ３の休止期間α中も、スイッチング動作を継続する。

このような動作を行わせるために、制御部１０（図１）は、休止期間αの間は制御信号Ｕ１、Ｕ３を「Ｌ」にして、駆動回路１１、１２のスイッチＳＷ１、ＳＷ３をオフとし、上側のスイッチング素子Ｑ１、Ｑ３をオフ状態に維持する。また、制御部１０は、休止期間αの間も制御信号Ｕ２、Ｕ４を「Ｈ」と「Ｌ」のＰＷＭ信号にして、駆動回路１１、１２のスイッチＳＷ２、ＳＷ４をオン・オフさせ、下側のスイッチング素子Ｑ２、Ｑ４をスイッチング動作させる。

上記のようにすると、バーストモード時に、上側のスイッチング素子Ｑ１、Ｑ３は、休止期間α（オフ期間）を置いて間歇的にスイッチング動作を行う一方、下側のスイッチング素子Ｑ２、Ｑ４は、休止期間αを置かずに、連続してスイッチング動作を行う。このため、休止期間αにおいて、下側のスイッチング素子Ｑ２、Ｑ４のスイッチング動作により、当該素子Ｑ２、Ｑ４がオンする区間でブートストラップコンデンサＣａ、Ｃｂに充電を行うことができる。これにより、ブートストラップコンデンサＣａ、Ｃｂの電圧は一定レベル以上に維持されるので、休止期間αからスイッチング期間βへ移行した際に、上側のスイッチング素子Ｑ１、Ｑ３を確実にオンさせることができる。

また、休止期間αにおいて、下側のスイッチング素子Ｑ２、Ｑ４は、オン状態に固定されずにスイッチング動作を行うので、オン・オフのタイミングを調整することにより、上側のスイッチング素子Ｑ１、Ｑ３と下側のスイッチング素子Ｑ２、Ｑ４とが同時にオン状態となる短絡事故を回避することができる。

図８は、本発明によるバーストモード時のスイッチング動作の他の例を示したタイムチャートである。前述の図７の場合は、上側のスイッチング素子Ｑ１、Ｑ３の休止期間α中、下側のスイッチング素子Ｑ２、Ｑ４が、オン・オフのスイッチング動作を行った。これに対し、図８の場合は、上側のスイッチング素子Ｑ１、Ｑ３の休止期間α中、下側のスイッチング素子Ｑ２、Ｑ４が、オン状態を維持する。

このような動作を行わせるために、制御部１０（図１）は、休止期間αの間は制御信号Ｕ１、Ｕ３を「Ｌ」にして、駆動回路１１、１２のスイッチＳＷ１、ＳＷ３をオフとし、上側のスイッチング素子Ｑ１、Ｑ３をオフ状態に維持する。また、制御部１０は、休止期間αの間は制御信号Ｕ２、Ｕ４を「Ｈ」にして、駆動回路１１、１２のスイッチＳＷ２、ＳＷ４をオンとし、下側のスイッチング素子Ｑ２、Ｑ４をオン状態に維持する。

上記のようにすると、バーストモード時に、上側のスイッチング素子Ｑ１、Ｑ３の休止期間αの間は、下側のスイッチング素子Ｑ２、Ｑ４がオン状態となるため、当該期間でブートストラップコンデンサＣａ、Ｃｂに充電が行われる。したがって、図７の場合と同様に、ブートストラップコンデンサＣａ、Ｃｂの電圧は一定レベル以上に維持されるので、休止期間αからスイッチング期間βへ移行した際に、上側のスイッチング素子Ｑ１、Ｑ３を確実にオンさせることができる。

なお、休止期間αの全区間にわたって下側のスイッチング素子Ｑ２、Ｑ４をオン状態に固定した場合、休止期間αの最初と最後で、上側と下側のスイッチング素子が同時にオン状態となって短絡が発生するおそれがあるので、休止期間αの最初と最後にデッドタイム区間を設けて、上側と下側のスイッチング素子の同時オンを回避することが好ましい。

以上説明したように、本発明では、バーストモード時に休止期間αが設けられるのは、上側のスイッチング素子Ｑ１、Ｑ３のみであり、下側のスイッチング素子Ｑ２、Ｑ４には、休止期間αが設けられないので、スイッチング素子Ｑ１、Ｑ３の休止期間中に動作する下側のスイッチング素子Ｑ２、Ｑ４によって、ブートストラップコンデンサＣａ、Ｃｂを充電することができる。このため、ブートストラップコンデンサＣａ、Ｃｂの充電電圧を確保して、休止期間αからスイッチング期間βへ移行した際に、上側のスイッチング素子Ｑ１、Ｑ３を確実にオンさせることができ、スイッチング動作に支障が生じるのを回避することができる。

本発明では、以上述べた以外にも、以下のような種々の実施形態を採用することができる。

図７では、上側のスイッチング素子Ｑ１、Ｑ３の休止期間αにおいて、下側のスイッチング素子Ｑ２、Ｑ４をスイッチング動作させ、図８では、上側のスイッチング素子Ｑ１、Ｑ３の休止期間αにおいて、下側のスイッチング素子Ｑ２、Ｑ４をオン状態に維持したが、本発明はこれらに限定されない。たとえば図９に示すように、複数の休止期間αのうち、一部の休止期間αで下側のスイッチング素子Ｑ２、Ｑ４をスイッチング動作させ、他の休止期間αで下側のスイッチング素子Ｑ２、Ｑ４をオン状態にしてもよい。すなわち、休止期間αにおける下側のスイッチング素子Ｑ２、Ｑ４の動作態様として、スイッチング動作とオン状態の維持とが混在していてもよい。

図１では、スイッチング素子Ｑ１、Ｑ２を駆動するための駆動回路１１と、スイッチング素子Ｑ３、Ｑ４を駆動するための駆動回路１２とが分離して設けられているが、本発明はこれに限定されない。たとえば図１０に示すように、スイッチング素子Ｑ１〜Ｑ４を駆動するための、１つの駆動回路２１を設けてもよい。

図１および図１０では、駆動回路１１、１２、２１が制御部１０と別に設けられているが、駆動回路１１、１２、２１を制御部１０の中に設けてもよい。

図１および図１０では、インバータ回路１３に４つのスイッチング素子Ｑ１〜Ｑ４が設けられており、また、ダイオードＤａ、Ｄｂ、抵抗Ｒａ、Ｒｂ、ブートストラップコンデンサＣａ、Ｃｂがそれぞれ２つずつ設けられているが、本発明はこれに限定されない。たとえば、インバータ回路１３に、スイッチング素子Ｑ１、Ｑ２と、ダイオードＤａ、抵抗Ｒａ、ブートストラップコンデンサＣａのみを設けてもよい。

前記の実施形態では、制御部１０は、ＰＷＭ信号のデューティが所定値以下となったときに、バーストモードへ移行したが、本発明はこれに限定されない。たとえば、負荷Ｚに流れる電流を検出する電流検出回路を設け、制御部１０は、この電流検出回路で検出された負荷電流の値が所定値以下となったときに、バーストモードへ移行してもよい。

前記の実施形態では、スイッチング素子Ｑ１〜Ｑ４としてＦＥＴを用いたが、ＦＥＴに代えて、トランジスタやＩＧＢＴなどのスイッチング素子を用いることも可能である。

前記の実施形態では、車両に搭載されるＤＣ−ＤＣコンバータ１００を例に挙げたが、本発明は、車両以外の用途に用いられるＤＣ−ＤＣコンバータにも適用することができる。また、本発明は、ＤＣ−ＤＣコンバータに限らず、ＤＣ−ＡＣコンバータなどのスイッチング電源装置にも適用することができる。

１０制御部
１１、１２、２１駆動回路
１３インバータ回路
１４トランス
１５整流平滑回路
１００ＤＣ−ＤＣコンバータ（スイッチング電源装置）
Ｃａ、Ｃｂブートストラップコンデンサ
Ｑ１、Ｑ３上側のスイッチング素子（第１スイッチング素子）
Ｑ２、Ｑ４下側のスイッチング素子（第２スイッチング素子）
Ｖｄ直流電源
Ｚ負荷
α 休止期間
β スイッチング期間

Claims

直流電源の正極と負極間に設けられ、直列に接続された上側の第１スイッチング素子および下側の第２スイッチング素子を有するインバータ回路と、
前記第１および第２スイッチング素子のオン・オフ動作を制御する制御部と、
前記第２スイッチング素子がオンの期間に充電され、当該第２スイッチング素子がオフの期間に、前記第１スイッチング素子をオンさせるための電源となるブートストラップコンデンサと、を備え、
前記第１および第２スイッチング素子は、相補的にオン・オフしてスイッチング動作を行い、当該スイッチング動作により、前記直流電源の電圧をスイッチングして負荷へ供給するスイッチング電源装置であって、
前記制御部は、軽負荷時のバーストモードにおいて、前記第１スイッチング素子のみに、一定時間オフ状態となる休止期間を設けて、当該第１スイッチング素子を間歇的にスイッチング動作させる、ことを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、
前記制御部は、前記第１スイッチング素子の休止期間中、前記第２スイッチング素子をスイッチング動作させる、ことを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、
前記制御部は、前記第１スイッチング素子の休止期間中、前記第２スイッチング素子をオン状態にする、ことを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、
前記第１スイッチング素子の休止期間は複数設けられ、
前記制御部は、一部の休止期間で前記第２スイッチング素子をスイッチング動作させ、他の休止期間で前記第２スイッチング素子をオン状態にする、ことを特徴とするスイッチング電源装置。