JP2020048342A - スイッチング素子のゲート駆動回路 - Google Patents
スイッチング素子のゲート駆動回路 Download PDFInfo
- Publication number
- JP2020048342A JP2020048342A JP2018175492A JP2018175492A JP2020048342A JP 2020048342 A JP2020048342 A JP 2020048342A JP 2018175492 A JP2018175492 A JP 2018175492A JP 2018175492 A JP2018175492 A JP 2018175492A JP 2020048342 A JP2020048342 A JP 2020048342A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- switching element
- voltage
- power supply
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】スイッチング素子のゲート駆動回路において、主電源遮断後に、一定時間の経過を必要とせず任意の時間で再度スイッチング素子の駆動を可能とする。【解決手段】バッテリー1の正、負極間に、ゲートドライバ7で制御されるスイッチング素子3、ダイオード4を直列に接続し、ダイオード4の両端電圧Voutを平滑して負荷2に出力する回路において、ゲートドライバ7の入力端子7a,7b間にコンデンサ8を接続し、DC/DCコンバータ9の正側出力端をダイオード10のアノード、カソードを介して前記入力端子7aに接続し、前記コンデンサ8にツェナーダイオード11を並列に接続し、主電源の遮断時に、バッテリー1の正極に接続されたダイオード12および抵抗13を介してツェナーダイオード11に電流を流し、ゲート電源電圧Vgpを、ツェナーダイオード11の一定電圧に維持させ、ゲートドライバ7の駆動可能電圧を確保するように構成した。【選択図】 図1
Description
本発明は、スイッチング素子のゲート駆動回路に係り、特にハイサイド側の駆動回路に関する。
従来技術となる回路構成を図3に示す。図3は、正極と負極を有するバッテリー1と、正極と負極を有する負荷2との間における電圧変換を行うことを目的とした回路であり、大分類として主回路とゲート駆動回路を備えている。
バッテリー1の負極と負荷2の負極はいずれも共通の電位基準点0に接続されている。
前記主回路は、バッテリー1の正極−負極間に順次直列に接続されたスイッチング素子3およびダイオード4(第1のダイオード)と、ダイオード4のカソード−アノード間に順次直列に接続された平滑用のインダクタ5およびコンデンサ6とを備え、インダクタ5およびコンデンサ6の共通接続点を負荷2の正極に接続して構成されている。
前記スイッチング素子3は1つの制御端子と2つの主回路端子を有し、一方の主回路端子がバッテリー1の正極に接続され、他方の主回路端子がダイオード4のカソードに接続されている。尚、スイッチング素子3は、例えばMOSFETやIGBTなどで構成される。
前記ゲート駆動回路は、外部からのゲート駆動信号の入力を受けて、ゲート出力電圧を、スイッチング素子3の導通又は非導通状態に対応した値として、出力端子7cからスイッチング素子3の制御端子に出力するゲートドライバ7と、ゲートドライバ7の2つの入力端子7a,7b間に接続されたコンデンサ8と、ゲート電源としてのDC/DCコンバータ9と、アノードがDC/DCコンバータ9の正側出力端に接続され、カソードがゲートドライバ7の一方の入力端子7aに接続されたダイオード10(第2のダイオード)とを備え、ゲートドライバ7の他方の入力端子7bをスイッチング素子3の他方の主回路端子に接続して構成されている。
前記ゲートドライバ7は、外部からのゲート駆動信号の入力を受けて、スイッチング素子3を導通状態とするモードでは入力端子7a側に切り替え(コンデンサ8およびダイオード10の共通接続点の電位をスイッチング素子3の制御端子に出力し)、スイッチング素子3を非導通状態とするモードでは入力端子7b側に切り替える(スイッチング素子3の他方の主回路端子(電圧基準側端)の電位をスイッチング素子3の制御端子に出力する)ものであり、その切り替えはデューティ比dで切り替えられる。
図3中のVbatはバッテリー電圧、Vgppはゲート電源供給電圧(DC/DCコンバータ9の出力電圧)、Vgp(コンデンサ8の両端間電圧)はスイッチング素子3の電圧基準を基準としたゲート電源電圧、Vout(ダイオード4のカソード−アノード間電圧)は電圧変換回路の出力電圧、Vsys(負荷2の正極−負極間電圧)は負荷側電圧を各々示している。
次に、図3の回路の動作を、各部の電圧波形を示す図4とともに述べる。図4(a)の、破線は出力電圧Voutを示し、実線は負荷側電圧Vsysを示している。図4(b)の、破線はスイッチング素子3の電圧基準を基準としたゲート電源電圧Vgpを示し、実線は電位基準点0を基準としたゲート電源電圧Vgp+Voutを示し、一点鎖線はゲート電源供給電圧(DC/DCコンバータ9の出力電圧)Vgppを示している。
スイッチング素子3は、ゲートドライバ7からあるデューティ比dをもった矩形波の電流又は電圧が印加され、矩形波状に導通又は非導通が切り替えられる。電流が出力されている条件にて、スイッチング素子3とダイオード4の組み合わせにより、出力電圧Voutは、スイッチング素子3が導通及びダイオード4が非導通の状態を示す状態S1と、スイッチング素子3が非導通及びダイオード4が導通の状態を示す状態S2との切り替わりとなる。
すなわち、出力電圧Voutは、デューティ比がdであり、且つ電圧が0又はVbatの矩形波となり、状態S1の場合Vbat、状態2の場合0である。
この出力電圧Voutをインダクタ5とコンデンサ6を用いて平滑化し、式(1)の関係の電圧Vsysの電力を負荷2へ供給する。デューティ比dは0より大きく1より小さな値であるため、負荷2へはバッテリー1の電圧よりも低い任意の電圧を供給することが可能である。
Vsys=d×Vbat…(1)
ゲートドライバ7へは、スイッチング素子3の電圧基準よりある一定以上の電圧をもった電源を接続する必要がある。前記スイッチング素子3の電圧基準は、MOSFETにおいてはソース、IGBTにおいてはエミッタの電位にあたる。
ゲートドライバ7へは、スイッチング素子3の電圧基準よりある一定以上の電圧をもった電源を接続する必要がある。前記スイッチング素子3の電圧基準は、MOSFETにおいてはソース、IGBTにおいてはエミッタの電位にあたる。
前記コンデンサ8およびダイオード10を用いて、以下の作用により、前記ゲートドライバ7への電源供給を行う。
通常動作時、図4の「状態S1/S2」期間に示すように、状態S1(スイッチング素子3が導通及びダイオード4が非導通である状態)または状態S2(スイッチング素子3が非導通及びダイオード4が導通である状態)の繰り返しとなる。
状態S1において、出力電圧Voutはバッテリー電圧Vbatと同様となる。コンデンサ8の、スイッチング素子3の電圧基準でない側端(すなわちダイオード10およびコンデンサ8の共通接続点)の電圧はVgp+Vout、すなわちほぼVgp+Vbatとなる。
バッテリー電圧VbatがDC/DCコンバータ9(ゲート電源)の電圧Vgppより大きい場合、Vgp+VbatはVgppより大となり、ダイオード10は非導通となってコンデンサ8は放電される。
状態S2において出力電圧Voutはほぼ0となる。コンデンサ8の、スイッチング素子3の電圧基準でない側端(すなわちダイオード10およびコンデンサ8の共通接続点)の電圧はVgp+Vout、すなわちほぼVgpとなる。
このVgpがDC/DCコンバータ9(ゲート電源)の電圧Vgppより低い場合、ダイオード10を経由して電流が流れ、コンデンサ8は充電される。
状態S1が長時間続くと、コンデンサ8が放電され、ゲートドライバ7の電源電圧、すなわちコンデンサ8の電圧(Vgp)が低下し、ゲートドライバ7の動作条件を満たさなくなる。しかし、通常動作時は状態S1と状態S2の切り替えが繰り返されるため、状態S1が長時間続くことはない。
状態S2においてコンデンサ8が充電されることで、コンデンサ8の電圧はほぼVgppの電圧となるよう維持される。そのため、コンデンサ8の静電容量を十分なものとし、Vgppをゲートドライバ7の動作に必要な電圧より十分に大きくすることで、ゲートドライバ7の電源電圧はある一定値以上となり、スイッチング素子3の駆動に支障をきたすことはない。
尚、本発明に関連する従来のスイッチング電源回路は、例えば特許文献1に記載されている。
図3、図4に示す従来技術において、出力を停止する指令を入れ、スイッチング素子3のスイッチングを完全に停止し、一定時間経過によって出力電圧Voutを0とする(いわゆる、主電源の遮断を行う)と、インダクタ5の電流が0となり、ダイオード4も非導通となる。この状態を状態S3と呼ぶ。状態S3において、出力電圧Voutは負荷側電圧Vsysと同じ電圧となる。
これよりある一定の時間が経過すると、ゲートドライバ7のゲート電源電圧Vgpがコンデンサ8の放電によりゲートドライバ7の駆動可能電圧以下となる(図4(b)の「状態S3」期間における破線で示すVgp)。
この状態にて負荷側電圧Vsysがゲート電源供給電圧Vgppより高い電圧の領域におけるダイオード10の動作を述べる。ダイオード10のカソード側電圧Vout+VgpがVsysと同様であり、ダイオード10のアノード側がVgppであることにより、ダイオード10のカソード電圧がアノード電圧より高くなり、ダイオード10は非導通状態を維持する。
しかし、ゲート電源電圧Vgpがゲートドライバ7の駆動可能電圧以下となっているため、ゲートドライバ7の動作条件を満たさない。上記ゲートドライバ7の動作条件の制約に伴い、負荷側電圧Vsysがゲート電源供給電圧Vgppと比べて小さくなり、ダイオード10の導通が可能となって一定の時間が経過しないと、再度スイッチング素子3の駆動を開始することは不可能となる(図4(b)の「再起動が不可能な領域」)。
上記理由に伴い、主電源遮断後、ある一定の時間が経過しない限り、再度スイッチング素子3の駆動が不可能となる。その間、負荷側電圧Vsysは通常動作時より低い値となる。すなわち、負荷2側への電力供給についても、主電源遮断後ある一定時間の経過を要する。
本発明は、上記課題を解決するものであり、その目的は、主電源遮断後に、ある一定時間の経過を必要とせず任意の時間において再度スイッチング素子の駆動を可能としたスイッチング素子のゲート駆動回路を提供することにある。
上記課題を解決するための請求項1に記載のスイッチング素子のゲート駆動回路は、
直流電源の正極に一方の主回路端子が接続されたスイッチング素子と、
アノードが前記直流電源の負極に、カソードが前記スイッチング素子の他方の主回路端子に各々接続された第1のダイオードと、
前記第1のダイオードと負荷を結ぶ電路に介挿され、第1のダイオードの両端電圧を平滑する平滑回路と、
前記スイッチング素子をオン、オフ制御するためのゲートドライバにゲート電圧を供給するゲート電源と、
アノードが前記ゲート電源の正側出力端に接続された第2のダイオードと、
前記第2のダイオードのカソードと、前記スイッチング素子および第1のダイオードの共通接続点との間に接続されたコンデンサと、
前記スイッチング素子をオン、オフ制御するためのゲートドライバであり、外部からのゲート駆動信号により、前記スイッチング素子をオンするモードでは前記第2のダイオードおよびコンデンサの共通接続点電圧をスイッチング素子の制御端子に出力し、スイッチング素子をオフするモードでは前記スイッチング素子および第1のダイオードの共通接続点電圧をスイッチング素子の制御端子に出力するゲートドライバと、を有した回路において、
前記コンデンサに並列接続されたツェナーダイオードと、
アノードが前記直流電源の正極に接続された第3のダイオードと、
前記第3のダイオードのカソードと、前記ツェナーダイオードおよび第2のダイオードの共通接続点との間に接続された抵抗とを備えたことを特徴とする。
直流電源の正極に一方の主回路端子が接続されたスイッチング素子と、
アノードが前記直流電源の負極に、カソードが前記スイッチング素子の他方の主回路端子に各々接続された第1のダイオードと、
前記第1のダイオードと負荷を結ぶ電路に介挿され、第1のダイオードの両端電圧を平滑する平滑回路と、
前記スイッチング素子をオン、オフ制御するためのゲートドライバにゲート電圧を供給するゲート電源と、
アノードが前記ゲート電源の正側出力端に接続された第2のダイオードと、
前記第2のダイオードのカソードと、前記スイッチング素子および第1のダイオードの共通接続点との間に接続されたコンデンサと、
前記スイッチング素子をオン、オフ制御するためのゲートドライバであり、外部からのゲート駆動信号により、前記スイッチング素子をオンするモードでは前記第2のダイオードおよびコンデンサの共通接続点電圧をスイッチング素子の制御端子に出力し、スイッチング素子をオフするモードでは前記スイッチング素子および第1のダイオードの共通接続点電圧をスイッチング素子の制御端子に出力するゲートドライバと、を有した回路において、
前記コンデンサに並列接続されたツェナーダイオードと、
アノードが前記直流電源の正極に接続された第3のダイオードと、
前記第3のダイオードのカソードと、前記ツェナーダイオードおよび第2のダイオードの共通接続点との間に接続された抵抗とを備えたことを特徴とする。
本発明によれば、常時ゲート駆動可能電圧を維持することができ、これによって主電源遮断後に、ある一定時間の経過を必要とせず任意の時間において再度スイッチング素子の駆動が可能となる。
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図1は本実施形態例による回路図を示し、図3と同一部分は同一符号をもって示している。
図1において図3と異なる点は、前記コンデンサ8にツェナーダイオード11を並列に接続し(ツェナーダイオード11のカソードをゲートドライバ7の入力端子7a側(正電圧側)に、アノードを入力端子7b側(スイッチング素子3の電圧基準側)に各々接続し)、ダイオード12(第3のダイオード)のアノードをバッテリー1(直流電源)の正極に接続し、ダイオード12のカソードと、ツェナーダイオード11およびダイオード10の共通接続点との間に抵抗13を接続した点にあり、その他の部分は図3と同一に構成されている。
前記ゲートドライバ7は、従来技術の図3と同様に、外部からのゲート駆動信号の入力を受けて、スイッチング素子3を導通状態とするモードでは入力端子7a側に切り替え(コンデンサ8およびダイオード10の共通接続点の電位をスイッチング素子3の制御端子に出力し)、スイッチング素子3を非導通状態とするモードでは入力端子7b側に切り替える(スイッチング素子3の他方の主回路端子(電圧基準側端)の電位をスイッチング素子3の制御端子に出力する)ものであり、その切り替えはデューティ比dで切り替えられる。
図1中のVbatはバッテリー電圧、Vgppはゲート電源供給電圧(DC/DCコンバータ9の出力電圧)、Vgp(コンデンサ8の両端間電圧)はスイッチング素子3の電圧基準を基準としたゲート電源電圧、Vout(ダイオード4のカソード−アノード間電圧)は電圧変換回路の出力電圧、Vsys(負荷2の正極−負極間電圧)は負荷側電圧を各々示している。
図2は図1の回路の各部の電圧波形を表し、図2(a)の、破線は出力電圧Voutを示し、実線は負荷側電圧Vsysを示している。図2(b)の、破線はスイッチング素子3の電圧基準を基準としたゲート電源電圧Vgpを示し、実線は電位基準点0を基準としたゲート電源電圧Vgp+Voutを示し、一点鎖線はゲート電源供給電圧(DC/DCコンバータ9の出力電圧)Vgppを示している。
上記構成において、スイッチング素子3が導通及びダイオード4が非導通である状態S1においては、ダイオード12は非導通状態となる。
スイッチング素子3が非導通及びダイオード4が導通である状態S2においては、ダイオード12が導通状態となり、バッテリー1の正極からダイオード12および抵抗13を介してツェナーダイオード11に電流が流れ、このツェナーダイオード11による定電圧となる範囲までコンデンサ8が充電されるか、従来技術と同様にダイオード10の導通によりDC/DCコンバータ9からコンデンサ8への充電となる。
状態S1又は状態S2については図3の場合と同様に交互に繰り返され、いずれか一方のみとなることはない。従って状態S1/S2の動作は、図2の「状態S1/S2」の期間に示すように、従来技術(図4の「状態S1/S2」の期間)と同様となる。
主電源の遮断等により、スイッチング素子3の駆動が完全に停止し、十分な時間が経過してインダクタ5の電流が0となり、ダイオード4も非導通となる状態S3において、スイッチング素子3の電圧基準を基準としたゲート電源電圧Vgpは、ツェナーダイオード11に、バッテリー1の正極からダイオード12および抵抗13を介して電流が流れることで、ある一定の電圧を維持するよう動作する(図2(b)の「状態S3」の期間において破線で示すVgpは一定電圧を維持している)。
このように、ゲート電源電圧Vgpはある一定の電圧を維持するので、ゲートドライバ7の駆動可能電圧が確保され、状態S3における主電源遮断後の任意の時間において、再度スイッチング素子3の駆動が可能となる。
すなわち、負荷2への電力供給は、状来技術のように負荷側電圧Vsysがゲート電源供給電圧Vgppよりも小さくなって一定の時間経過しなくても、任意の時間で可能となる。
1…バッテリー
2…負荷
3…スイッチング素子
4、10、12…ダイオード
5…インダクタ
6、8…コンデンサ
7…ゲートドライバ
9…DC/DCコンバータ
11…ツェナーダイオード
13…抵抗
2…負荷
3…スイッチング素子
4、10、12…ダイオード
5…インダクタ
6、8…コンデンサ
7…ゲートドライバ
9…DC/DCコンバータ
11…ツェナーダイオード
13…抵抗
Claims (1)
- 直流電源の正極に一方の主回路端子が接続されたスイッチング素子と、
アノードが前記直流電源の負極に、カソードが前記スイッチング素子の他方の主回路端子に各々接続された第1のダイオードと、
前記第1のダイオードと負荷を結ぶ電路に介挿され、第1のダイオードの両端電圧を平滑する平滑回路と、
前記スイッチング素子をオン、オフ制御するためのゲートドライバにゲート電圧を供給するゲート電源と、
アノードが前記ゲート電源の正側出力端に接続された第2のダイオードと、
前記第2のダイオードのカソードと、前記スイッチング素子および第1のダイオードの共通接続点との間に接続されたコンデンサと、
前記スイッチング素子をオン、オフ制御するためのゲートドライバであり、外部からのゲート駆動信号により、前記スイッチング素子をオンするモードでは前記第2のダイオードおよびコンデンサの共通接続点電圧をスイッチング素子の制御端子に出力し、スイッチング素子をオフするモードでは前記スイッチング素子および第1のダイオードの共通接続点電圧をスイッチング素子の制御端子に出力するゲートドライバと、を有した回路において、
前記コンデンサに並列接続されたツェナーダイオードと、
アノードが前記直流電源の正極に接続された第3のダイオードと、
前記第3のダイオードのカソードと、前記ツェナーダイオードおよび第2のダイオードの共通接続点との間に接続された抵抗とを備えたことを特徴とするスイッチング素子のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175492A JP2020048342A (ja) | 2018-09-20 | 2018-09-20 | スイッチング素子のゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175492A JP2020048342A (ja) | 2018-09-20 | 2018-09-20 | スイッチング素子のゲート駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020048342A true JP2020048342A (ja) | 2020-03-26 |
Family
ID=69901883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018175492A Pending JP2020048342A (ja) | 2018-09-20 | 2018-09-20 | スイッチング素子のゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020048342A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114039589A (zh) * | 2021-11-10 | 2022-02-11 | 深圳达人高科电子有限公司 | Mos管驱动电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219995A (ja) * | 2012-04-12 | 2013-10-24 | Mitsubishi Electric Corp | 電源装置及び照明器具 |
JP2015106439A (ja) * | 2013-11-28 | 2015-06-08 | ニチコン株式会社 | Led点灯装置およびled照明装置 |
JP2017046390A (ja) * | 2015-08-25 | 2017-03-02 | 三菱電機株式会社 | 電源回路 |
JP2019041484A (ja) * | 2017-08-24 | 2019-03-14 | パナソニックIpマネジメント株式会社 | 電源装置及び照明装置 |
-
2018
- 2018-09-20 JP JP2018175492A patent/JP2020048342A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219995A (ja) * | 2012-04-12 | 2013-10-24 | Mitsubishi Electric Corp | 電源装置及び照明器具 |
JP2015106439A (ja) * | 2013-11-28 | 2015-06-08 | ニチコン株式会社 | Led点灯装置およびled照明装置 |
JP2017046390A (ja) * | 2015-08-25 | 2017-03-02 | 三菱電機株式会社 | 電源回路 |
JP2019041484A (ja) * | 2017-08-24 | 2019-03-14 | パナソニックIpマネジメント株式会社 | 電源装置及び照明装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114039589A (zh) * | 2021-11-10 | 2022-02-11 | 深圳达人高科电子有限公司 | Mos管驱动电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109168326B (zh) | 电源装置 | |
JP5223299B2 (ja) | コンバータ回路およびコンバータ制御方法 | |
JP2012196065A (ja) | インバータ装置 | |
CN110460226B (zh) | 开关电源装置 | |
CN115037159A (zh) | 电源模组的控制电路、电源模组及电子设备 | |
JP5349698B2 (ja) | 車両用補助電源装置 | |
JPWO2013187269A1 (ja) | スイッチング電源装置 | |
JP2020048342A (ja) | スイッチング素子のゲート駆動回路 | |
US7952338B2 (en) | Boost DC/DC converter | |
KR101841159B1 (ko) | 스위칭 게이트 드라이브 | |
JPH10210736A (ja) | 降圧型dc−dcコンバータ | |
US20240088781A1 (en) | Dc-dc converter | |
CN115001281A (zh) | 电源模组的控制电路、电源模组及电子设备 | |
JP5638194B2 (ja) | 電力用半導体素子のゲート回路 | |
JP7426397B2 (ja) | パワー半導体スイッチの駆動回路に電圧を供給するためのパワーエレクトロニクスデバイスおよび方法 | |
JP2015019545A (ja) | 電力変換装置 | |
KR101906311B1 (ko) | 직류 컨버터 및 그 제어 방법 | |
JP6559613B2 (ja) | 電源装置、および、電源装置の制御方法 | |
JP2021035223A (ja) | 力率改善回路 | |
WO2019142704A1 (ja) | 車載用のdcdcコンバータ | |
JPWO2019202354A1 (ja) | 共振型電力変換装置の制御方法および共振型電力変換装置 | |
JP2011250669A (ja) | 電力変換装置及びその制御装置 | |
JP6950495B2 (ja) | 電力変換器 | |
US11863070B2 (en) | DC/DC converter and network feedback unit | |
JP2018057156A (ja) | 電力変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220531 |