WO2019142704A1

WO2019142704A1 - 車載用のｄｃｄｃコンバータ

Info

Publication number: WO2019142704A1
Application number: PCT/JP2019/000304
Authority: WO
Inventors: 陳　登; 貴史川上; 息吹河村
Original assignee: 株式会社オートネットワーク技術研究所; 住友電装株式会社; 住友電気工業株式会社
Priority date: 2018-01-16
Filing date: 2019-01-09
Publication date: 2019-07-25
Also published as: JP2019126163A

Abstract

車載用のＤＣＤＣコンバータにおいて、低損失のスイッチングを入出力状態に合わせてより適切に且つより確実に行いやすくする。　車載用のＤＣＤＣコンバータ（１）において、制御部（３０）は、同期整流期間に第２スイッチング素子（１２Ａ）において基準導電路（７３）側に向かう電流が流れる状態（第２状態）に変化するまで第２スイッチング素子（１２Ａ）のオフタイミングを遅らせ、第２状態のときにオフ状態に切り替える終了制御を行う。終了制御のタイミングは、第１電圧検出部（４１）によって検出される入力電圧と、第２電圧検出部（４２）によって検出される出力電圧と、電流検出部（４４）によって検出される出力電流とに基づいて決定される。制御部（３０）は、終了制御に応じて接続部（７４）の電圧が上昇して第１ダイオード（１１Ｂ）が導通した状態で、第１スイッチング素子（１１Ａ）をオフ状態からオン状態に切り替える。

Description

車載用のＤＣＤＣコンバータ

　本発明は、車載用のＤＣＤＣコンバータに関するものである。

　ＤＣＤＣコンバータでは、スイッチング素子のオンオフ動作時にスイッチング損失が発生するため、これらの損失を抑制することが求められる。スイッチング損失を抑制する方法としては、特許文献１のような構成が提案されている。

　特許文献１で開示されるＤＣＤＣコンバータは、第１、第２スイッチと、平滑インダクタと、平滑インダクタに並列接続された補助共振回路と、出力側の平滑コンデンサとを備えた回路構成をなし、第１、第２スイッチのそれぞれには、容量成分が並列接続されている。また、補助共振回路は、共振インダクタと補助スイッチとの直列接続体を備えている。この構成では、ＤＣＤＣコンバータの入力端子から供給された電気エネルギが平滑コンデンサに蓄積可能とされ、補助スイッチがオン操作されている状態で平滑コンデンサに蓄積された電気エネルギを共振インダクタに磁気エネルギとして蓄積させる。そして、補助スイッチをオフ操作に切り替えることにより、共振インダクタと容量成分とを共振回路として動作させる。このような動作により、ゼロ電圧スイッチングを実現でき、スイッチング損失の低減が図られる。

特開２００４－１２９３９３号公報

　ところで、同期整流方式のＤＣＤＣコンバータにおいて、共振を利用してゼロ電圧スイッチングを行おうとした場合、従来の方法では、実際の回路構成に基づいてゼロ電圧スイッチングが実現できるようなスイッチングタイミングを設計段階で定めていた。しかし、実際の動作時には、共振電流や共振電圧が入力電圧、出力電圧、出力電流に依存してしまうため、これらの状況によっては、ゼロ電圧スイッチングができない事態が生じたり、無効電力が大きすぎる事態が生じたりする懸念があった。

　本発明は、上述した課題の少なくとも一つを解決するためになされたものであり、車載用のＤＣＤＣコンバータにおいて、低損失のスイッチングを入出力状態に合わせてより適切に且つより確実に行いやすい構成を実現することを目的とするものである。

　本発明の一つである車載用のＤＣＤＣコンバータは、
　　第１導電路に印加された入力電圧を降圧し、前記入力電圧よりも低い出力電圧を第２導電路に印加する降圧動作を少なくとも行う車載用のＤＣＤＣコンバータであって、
　一端側が前記第１導電路に電気的に接続される第１スイッチング素子と、
　前記第１スイッチング素子に直列に接続されるとともに前記第１スイッチング素子と前記第１導電路よりも低い電位に保たれる基準導電路との間に配置される第２スイッチング素子と、
　前記第１スイッチング素子と並列に設けられるとともに、アノードが前記第１スイッチング素子と前記第２スイッチング素子との接続部に電気的に接続され、カソードが前記第１導電路に電気的に接続される第１ダイオードと、
　前記第２スイッチング素子と並列に設けられるとともに、アノードが前記基準導電路に電気的に接続され、カソードが前記接続部に電気的に接続される第２ダイオードと、
　前記接続部に一端側が電気的に接続され、他端側が前記第２導電路に電気的に接続されるインダクタと、
　一端側が前記第１導電路に電気的に接続され他端側が前記接続部に電気的に接続されるハイサイド側コンデンサ、及び一端側が前記接続部に電気的に接続され他端側が前記基準導電路に電気的に接続されるローサイド側コンデンサ、のうちの少なくともいずれかのコンデンサを備えるコンデンサ部と、
　前記第１スイッチング素子にオン信号とオフ信号とを交互に出力し、前記第２スイッチング素子にオン信号とオフ信号とを交互に出力し、前記第１スイッチング素子に対するオン信号と前記第２スイッチング素子に対するオン信号とを交互に切り替える同期整流制御を行う制御部と、
　前記第１導電路に印加される前記入力電圧を検出する第１電圧検出部と、
　前記第２導電路に印加される前記出力電圧を検出する第２電圧検出部と
　前記第２導電路を流れる出力電流を検出する電流検出部と
を備え、
　前記制御部は、
　前記第１スイッチング素子がオフ状態となり且つ前記第２スイッチング素子がオン状態となっている同期整流期間に、前記第２スイッチング素子において前記第２導電路側に向かう電流が流れる第１状態から前記基準導電路側に向かう電流が流れる第２状態に変化するまで前記第２スイッチング素子のオフタイミングを遅らせ、
　前記第２状態のときに前記第２スイッチング素子をオン状態からオフ状態に切り替える終了制御を行い、
　前記終了制御に応じて前記接続部の電圧が上昇することにより前記第１ダイオードが導通した状態で、前記第１スイッチング素子をオフ状態からオン状態に切り替える開始制御を行い、
　前記終了制御のタイミングを、前記第１電圧検出部によって検出される前記入力電圧と、前記第２電圧検出部によって検出される前記出力電圧と、前記電流検出部によって検出される前記出力電流とに基づいて決定する。

　本発明に係る上述のＤＣＤＣコンバータは、第１スイッチング素子がオフ状態となり且つ第２スイッチング素子がオン状態となっている同期整流期間に第２状態（基準導電路側に向かう電流が流れる状態）に変化するまで第２スイッチング素子のオフタイミングを遅らせ、この第２状態のときに第２スイッチング素子をオン状態からオフ状態に切り替える終了制御（同期整流を終了させる制御）を行う。このようなタイミングで終了制御を行うと、第２スイッチング素子を低損失でオフ状態に切り替えることができる。
　更に、上述のＤＣＤＣコンバータは、同期整流期間の終了後には、終了制御に応じて接続部の電圧が上昇することにより第１ダイオードが導通した状態で、第１スイッチング素子をオフ状態からオン状態に切り替えことができる。よって、第１スイッチング素子を低損失でオン状態に切り替えることができる。
　しかも、上述のＤＣＤＣコンバータは、終了制御のタイミングを、第１電圧検出部によって検出される入力電圧と、第２電圧検出部によって検出される出力電圧と、電流検出部によって検出される出力電流とに基づいて決定する。このようにすれば、実際の入出力状態に合わせて終了制御のタイミングを定めることができる。終了制御のタイミングは、第２スイッチング素子がオフした時点での共振電流（初期共振電流）を決定する要素であり、初期共振電流が小さすぎると低損失のスイッチングができない虞があり、初期共振電流が大きすぎると、無効電力が大きくなる虞がある。上記ＤＣＤＣコンバータによれば、実際の入出力状態に合わせて初期共振電流を設定することが可能となるため、低損失のスイッチングを入出力状態に合わせてより適切に且つより確実に行いやすくなる。

図１は、実施例１の車載用のＤＣＤＣコンバータを備えた車載用電源システムを概略的に示す回路図である。図２は、実施例１の車載用のＤＣＤＣコンバータにおいて降圧動作が行われているときの、第１スイッチング素子を流れる電流、第２スイッチング素子を流れる電流、第１スイッチング素子の両端電圧、出力電流、第１スイッチング素子に与える信号、第２スイッチング素子に与える信号、の関係を例示するグラフである。図３は、図２のグラフの一部を拡大したグラフである。

　ここで、発明の望ましい例を示す。
　制御部は、少なくとも出力電圧が入力電圧の二分の一の値よりも小さい場合に、終了制御のタイミングを、入力電圧が大きいほど遅らせ、出力電圧が小さいほど遅らせるように決定してもよい。
　出力電圧Ｖｏと入力電圧Ｖｉとの関係がＶｏ＜Ｖｉ／２である場合、終了制御のタイミング（第２スイッチング素子をオン状態からオフ状態に切り替えるタイミング）での第２スイッチング素子の電流（初期共振電流）を、「第１スイッチング素子のゼロ電圧オンを行い得る最小限の初期共振電流」よりも大きくするためには、入力電圧が大きいほど終了制御のタイミングを遅らせる必要があり、出力電圧が小さいほど終了制御のタイミングを遅らせる必要がある。よって、Ｖｏ＜Ｖｉ／２である場合に「終了制御のタイミングを、入力電圧が大きいほど遅らせ、出力電圧が小さいほど遅らせる方式」を用いれば、第２スイッチング素子をオン状態からオフ状態に切り替えるタイミングで第２スイッチング素子に流れている電流（初期共振電流）が「第１スイッチング素子のゼロ電圧オンを行い得る最小限の初期共振電流」に到達しやすいように終了制御のタイミングを決定することができる。なお、ここでいう「ゼロ電圧オン」とは、第１ダイオードが導通した状態で第１スイッチング素子をオフ状態からオン状態に切り替える低損失のオン動作を意味する。

　本発明の車載用のＤＣＤＣコンバータにおいて、制御部は、第１電圧検出部によって検出される入力電圧をＶｉとし、第２電圧検出部によって検出される出力電圧をＶｏとし、コンデンサ部の容量をＣとし、インダクタのインダクタンスをＬとした場合に、以下の数１の式で表されるＩｏに基づいて、終了制御のタイミングを決定してもよい。

　出力電圧Ｖｏと入力電圧Ｖｉとの関係がＶｏ＜Ｖｉ／２である場合、第２スイッチング素子をオン状態からオフ状態に切り替えるときの第２スイッチング素子の電流（初期共振電流）の大きさが、数１で示されるＩｏの値よりも小さいと、共振電圧が入力電圧Ｖｉを超えない可能性が高く、第１スイッチング素子において上述のゼロ電圧オンが行えない可能性が高くなる。一方で、初期共振電流がＩｏの値よりも大きいと第１スイッチング素子のゼロ電圧オンを行える可能性が高いが、初期共振電流がＩｏよりも大きすぎると無効電力が大きくなる。よって、数１のＩｏの値に基づいて終了制御のタイミングを決定すれば、「第１スイッチング素子のゼロ電圧オンを行い得る最小限の初期共振電流」を考慮したタイミング設定が可能となる。

　本発明の車載用のＤＣＤＣコンバータにおいて、制御部は、第２スイッチング素子を流れる電流の値が、数１の式で表されるＩｏの値となるタイミング又は数１の式で表されるＩｏの値となるタイミングから一定時間経過したタイミングを、終了制御のタイミングとしてもよい。
　このようにすれば、第２スイッチング素子の電流（初期共振電流）の大きさが「第１スイッチング素子のゼロ電圧オンを行い得る最小限の初期共振電流」となるタイミング、又はこのタイミングから一定のマージンを持たせて遅延させたタイミングで、第２スイッチング素子をオン状態からオフ状態に切り替えることができる。

　＜実施例１＞
　以下、本発明を具体化した実施例１について説明する。
　図１で示す車載用の電源システム１００（以下、電源システム１００ともいう）は、車載用の電源部として構成される第１電源部９１及び第２電源部９２と、車載用のＤＣＤＣコンバータ１（以下、ＤＣＤＣコンバータ１ともいう）とを備え、車両に搭載された負荷９４に電力を供給し得るシステムとして構成されている。負荷９４は、車載用電気部品であり、その種類や数は限定されない。

　第１電源部９１は、例えば、リチウムイオン電池、或いは電気二重層キャパシタ等の蓄電手段によって構成され、第１の所定電圧を発生させるものである。例えば、第１電源部９１の高電位側の端子は４８Ｖに保たれ、低電位側の端子はグラウンド電位（０Ｖ）に保たれている。第１電源部９１の高電位側の端子は、車両内に設けられた配線部８１に電気的に接続されており、第１電源部９１は、配線部８１に対して所定電圧を印加する。第１電源部９１の低電位側の端子は、後述するグラウンド８３に電気的に接続されている。配線部８１は、ＤＣＤＣコンバータ１に設けられた図示しない端子を介して第１導電路７１と導通している。

　第２電源部９２は、例えば、鉛蓄電池等の蓄電手段によって構成され、第１電源部９１で発生する第１の所定電圧よりも低い第２の所定電圧を発生させるものである。例えば、第２電源部９２の高電位側の端子は１２Ｖに保たれ、低電位側の端子はグラウンド電位（０Ｖ）に保たれている。第２電源部９２の高電位側の端子は、車両内に設けられた配線部８２に電気的に接続されており、第２電源部９２は、配線部８２に対して所定電圧を印加する。第２電源部９２の低電位側の端子はグラウンド８３に電気的に接続されている。配線部８２は、ＤＣＤＣコンバータ１に設けられた図示しない端子を介して第２導電路７２と導通している。

　グラウンド８３は、車両のグラウンドとして構成され、一定のグラウンド電位（０Ｖ）に保たれている。このグラウンド８３には、第１電源部９１の低電位側の端子と第２電源部９２の低電位側の端子とが導通し、更に、後述する第２スイッチング素子１２Ａのソースやローサイド側コンデンサ２２の一方の電極が基準導電路７３を介して電気的に接続されている。

　ＤＣＤＣコンバータ１は、車両内に搭載されて使用される車載用の降圧型ＤＣＤＣコンバータとして構成されており、入力側の導電路（第１導電路７１）に印加された直流電圧（入力電圧）を降圧し、出力側の導電路（第２導電路７２）に入力電圧よりも低い所望の出力電圧を印加する構成をなすものである。

　ＤＣＤＣコンバータ１は、主として、第１導電路７１、第２導電路７２、基準導電路７３、電圧変換部１０、制御部３０、第１電圧検出部４１、第２電圧検出部４２、電流検出部４４、入力側コンデンサ５１、出力側コンデンサ５２、などを備える。

　第１導電路７１は、相対的に高い電圧が印加される一次側（高圧側）の電源ラインとして構成されている。第１導電路７１は、配線部８１を介して第１電源部９１の高電位側の端子に導通するとともに、第１電源部９１から所定の直流電圧が印加される構成をなす。図１の構成では、第１導電路７１の端部には図示しない端子が設けられ、この端子に配線部８１が電気的に接続されている。

　第２導電路７２は、相対的に低い電圧が印加される二次側（低圧側）の電源ラインとして構成されている。第２導電路７２は、配線部８２を介して第２電源部９２の高電位側の端子に導通するとともに、第２電源部９２から第１電源部９１の出力電圧よりも小さい直流電圧が印加される構成をなす。図1の構成では、第２導電路７２の端部にも図示しない端子が設けられ、この端子に配線部８２が電気的に接続されている。

　基準導電路７３は、第１導電路７１よりも低い電位に保たれる導電路であり、上述したグラウンド８３に電気的に接続されるとともに一定のグラウンド電位（０Ｖ）に保たれている。第１導電路７１と基準導電路７３との間には入力側コンデンサ５１が設けられ、第２導電路７２と基準導電路７３との間には出力側コンデンサ５２が設けられている。

　電圧変換部１０は、第１導電路７１と基準導電路７３との間に直列に接続される２つの半導体スイッチ（具体的には、ＭＯＳＦＥＴ１１，１２）と、ＭＯＳＦＥＴ１１，１２の接続部７４と第２導電路７２との間に電気的に接続されるインダクタ１４とを備える。

　ＭＯＳＦＥＴ１１，１２はいずれも、Ｎチャネル型のＭＯＳＦＥＴとして構成されている。ＭＯＳＦＥＴ１１は、第１導電路７１と第２導電路７２との間に設けられ、第１スイッチング素子１１Ａ及び第１ダイオード１１Ｂを備える。第１ダイオード１１Ｂは、ＭＯＳＦＥＴ１１におけるボディダイオード（寄生ダイオード）である。第１スイッチング素子１１Ａは、ＭＯＳＦＥＴ１１から第１ダイオード１１Ｂを除いた残余の素子部を指す。第１スイッチング素子１１Ａは、ドレイン（一端側）が第１導電路７１に電気的に接続され、ソース（他端側）が接続部７４を介して第２スイッチング素子１２Ａのドレイン及びインダクタ１４の一端に電気的に接続されている。第１スイッチング素子１１Ａのドレインは、第１導電路７１及び配線部８１を介して第１電源部９１の高電位側端子に電気的に接続され、入力側コンデンサ５１の一方側の電極にも電気的に接続され、これらとの間で導通しうる。第１スイッチング素子１１Ａのゲートには、制御部３０からの駆動信号（オン動作を指示するオン信号）及び非駆動信号（オフ動作を指示するオフ信号）が入力されるようになっており、制御部３０からの信号に応じて第１スイッチング素子１１Ａがオン状態とオフ状態とに切り替わるようになっている。第１ダイオード１１Ｂは、第１スイッチング素子１１Ａと並列に設けられるとともに、アノードが接続部７４に電気的に接続され、カソードが第１導電路７１に電気的に接続されている。接続部７４は、第１スイッチング素子１１Ａのソースと第２スイッチング素子１２Ａのドレインとに接続される導電部である。

　ＭＯＳＦＥＴ１２は、接続部７４と基準導電路７３との間に設けられ、第２スイッチング素子１２Ａ及び第２ダイオード１２Ｂを備える。第２ダイオード１２Ｂは、ＭＯＳＦＥＴ１２におけるボディダイオード（寄生ダイオード）である。第２スイッチング素子１２Ａは、ＭＯＳＦＥＴ１２から第２ダイオード１２Ｂを除いた残余の素子部を指し、第１スイッチング素子１１Ａに直列に接続されるとともに第１スイッチング素子１１Ａと基準導電路７３との間に配置される。第２スイッチング素子１２Ａは、ドレイン（一端側）が接続部７４を介して第１スイッチング素子１１Ａのソース及びインダクタ１４の一端に電気的に接続され、ソース（他端側）が基準導電路７３に電気的に接続されている。基準導電路７３には、入力側コンデンサ５１及び出力側コンデンサ５２のそれぞれの他方側の電極が電気的に接続されている。第２スイッチング素子１２Ａのゲートにも、制御部３０からの駆動信号（オン動作を指示するオン信号）及び非駆動信号（オフ動作を指示するオフ信号）が入力されるようになっており、制御部３０からの信号に応じて第２スイッチング素子１２Ａがオン状態とオフ状態とに切り替わるようになっている。第２ダイオード１２Ｂは、第２スイッチング素子１２Ａと並列に設けられるとともに、アノードが基準導電路７３に電気的に接続され、カソードが接続部７４に電気的に接続されている。

　インダクタ１４は、接続部７４に一端が電気的に接続され、その一端は第１スイッチング素子１１Ａのソース及び第２スイッチング素子１２Ａのドレインに電気的に接続されている。インダクタ１４の他端は、第２導電路７２に電気的に接続されている。

　コンデンサ部２０は、第１コンデンサとしてのハイサイド側コンデンサ２１（以下、コンデンサ２１ともいう）と、第２コンデンサとしてのローサイド側コンデンサ２２（以下、コンデンサ２２ともいう）とを備える。ハイサイド側コンデンサ２１は、一端側（一方の電極）が第１導電路７１に電気的に接続され他端側（他方の電極）が接続部７４に電気的に接続される。ローサイド側コンデンサ２２は、一端側（一方の電極）が接続部７４に電気的に接続され他端側（他方の電極）が基準導電路７３に電気的に接続される。

　このように構成された電圧変換部１０は、スイッチング方式の降圧型ＤＣＤＣコンバータの要部をなし、第１スイッチング素子１１Ａのオン動作とオフ動作との切り替えによって第１導電路７１に印加された電圧を降圧して第２導電路７２に出力する降圧動作を行い得る。

　第１電圧検出部４１は、第１導電路７１に印加される電圧（入力電圧）を検出する機能を有する。第１電圧検出部４１は、電圧検出回路として構成され、基準導電路７３の電位を基準電位とし、この基準電位と第１導電路７１の電位との電位差を第１導電路７１の電圧として検出する。第１電圧検出部４１は、第１導電路７１の電圧を示す値を制御部３０に入力し得る公知の電圧検出回路であればよく、例えば、第１導電路７１と基準導電路７３の間の電圧を分圧して制御部３０に入力するような分圧回路として構成されている。

　第２電圧検出部４２は、第２導電路７２に印加される電圧（出力電圧）を検出する機能を有する。第２電圧検出部４２は、電圧検出回路として構成され、基準導電路７３の電位を基準電位とし、この基準電位と第２導電路７２の電位との電位差を第２導電路７２の電圧として検出する。第２電圧検出部４２は、第２導電路７２の電圧を示す値を制御部３０に入力し得る公知の電圧検出回路であればよく、例えば、第２導電路７２と基準導電路７３の間の電圧を分圧して制御部３０に入力するような分圧回路として構成されている。

　電流検出部４４は、第２導電路７２を流れる電流（出力電流）を検出する機能を有する。電流検出部４４は、抵抗器４４Ａ及び差動増幅器４４Ｂを有し、第２導電路７２を流れる電流を示す値（具体的には、第２導電路７２を流れる電流の値に応じたアナログ電圧）を出力する。電圧変換部１０からの出力電流によって抵抗器４４Ａに生じた電圧降下は、差動増幅器４４Ｂで増幅されて出力電流に応じた検出電圧（アナログ電圧）となり、制御部３０に入力される。

　制御部３０は、例えば、マイクロコンピュータ及び周辺回路によって構成され、様々な演算処理を行うＣＰＵ、プログラム等の情報を記憶するＲＯＭ、一時的に発生した情報を記憶するＲＡＭ、入力されたアナログ電圧をデジタル値に変換するＡ／Ｄ変換器などを備える。Ａ／Ｄ変換器には、第１電圧検出部４１、第２電圧検出部４２からの各検出信号（検出電圧に対応したアナログ電圧信号）や、電流検出部４４からの検出信号（検出電流に対応したアナログ電圧信号）が与えられる。

　次に、ＤＣＤＣコンバータ１で行われる制御について詳述する。
　ＤＣＤＣコンバータ１は、同期整流方式の降圧型ＤＣＤＣコンバータとして機能し、制御部３０は、所定の開始条件の成立に応じて電圧変換部１０を駆動し、降圧動作を行わせる。電源システム１００では、例えば、イグニッションスイッチがオン状態である場合に外部装置から制御部３０に対してイグニッションオン信号が与えられるようになっており、イグニッションスイッチがオフ状態である場合に外部装置から制御部３０に対してイグニッションオフ信号が与えられるようになっている。制御部３０は、例えばイグニッションスイッチがオフ状態からオン状態に切り替わったことを開始条件として電圧変換部１０に制御信号を与え、電圧変換部１０に上述の電圧変換動作を行わせる。

　制御部３０は、電圧変換部１０に降圧動作を行わせる場合、第１スイッチング素子１１Ａに対してオン信号とオフ信号とを交互に出力するとともに、第２スイッチング素子１２Ａに対してもオン信号とオフ信号とを交互に出力し、第１スイッチング素子１１Ａに対するオン信号と第２スイッチング素子１２Ａに対するオン信号とを交互に切り替えるように同期整流制御を行う。具体的には、第１スイッチング素子１１Ａのゲートに対してデューティが調整されたＰＷＭ信号を与え、このＰＷＭ信号と相補的なＰＷＭ信号を第２スイッチング素子１２Ａのゲートに対して与える。第２導電路７２の出力電圧は、第１スイッチング素子１１Ａのゲートに与えるＰＷＭ信号のデューティ比に応じて定まる。

　制御部３０は、電圧変換部１０に降圧動作を行わせる場合に、第２電圧検出部４２によって第２導電路７２の電圧（出力電圧）を検出しながら、第２導電路７２に印加される電圧を、設定された目標値に近づけるようにフィードバック演算を周期的に繰り返し、フィードバック演算を行う毎にデューティを更新した形でＰＷＭ信号を発生させる。制御部３０は、このように生成されるＰＷＭ信号を制御信号として第１スイッチング素子１１Ａのゲートに出力する。更に、この制御信号と相補的な制御信号を第２スイッチング素子１２Ａのゲートに出力する。

　ここで、制御部３０によって第１スイッチング素子１１Ａ及び第２スイッチング素子１２Ａに対して行われる制御について、主に図２、図３を参照して詳述する。図３は、図２の一部を拡大したグラフであり、縦軸方向よりも横軸方向を大きく拡大して示している。なお、図２及び図３のグラフでは、横軸を時間（経過時間）とし、縦軸を電圧又は電流とする。図２、図３では、電圧に関するグラフでは、左側の０Ｖを基準して時間経過に応じた電圧の変化を示し、電流に関するグラフでは、右側の０Ａを基準として時間経過に応じた電流の変化を示す。

　以下の説明では、第１スイッチング素子１１Ａ（ハイサイドスイッチ）がオン状態からオフ状態に切り替わったタイミングから１周期内の変化（各スイッチング素子に与える制御信号の変化、各スイッチング素子を流れる電流の変化、各スイッチング素子の両端電圧の変化など）について説明する。なお、以下の説明は、上述した同期整流制御が行われていることを前提とする。

　図２のように、制御部３０は、時間ｔ１において第１スイッチング素子１１Ａのゲートに与える信号をＨレベル信号（オン信号）からＬレベル信号（オフ信号）に切り替え、この切替制御によって第１スイッチング素子１１Ａがオン状態からオフ状態に切り替わる。時間ｔ１で第１スイッチング素子１１Ａがオン状態からオフ状態に切り替わると、第１スイッチング素子１１Ａの電流がコンデンサ部２０に転流し、コンデンサ２１の両端電圧が徐々に増加し、コンデンサ２２の両端電圧が徐々に低下するように動作する。このような構成及び作用であるため、第１スイッチング素子１１Ａは、ドレインソース間の電位差が極めて小さい低損失状態でオフ動作（ほぼゼロ電圧オフ）がなされる。

　第１スイッチング素子１１Ａのオフ状態の切り替わりに応じてこのような動作がなされた後、コンデンサ２２の両端電圧が０Ｖに達した後には、第２ダイオード１２Ｂ（ボディダイオード）が導通する。制御部３０は、このように第２ダイオード１２Ｂが導通した後に、時間ｔ２で第２スイッチング素子１２Ａのゲートに与える信号をＬレベル信号（オフ信号）からＨレベル信号（オン信号）に切り替え、第２スイッチング素子１２Ａをオン状態とする。このような構成及び作用であるため、第２スイッチング素子１２Ａは、ドレインソース間の電位差が極めて小さい低損失状態でのオン動作（ゼロ電圧オン）がなされる。ここでの「ゼロ電圧オン」とは、第２ダイオード１２Ｂが導通した状態で第２スイッチング素子１２Ａをオフ状態からオン状態に切り替える低損失のオン動作を意味する。なお、本明細書では、第２スイッチング素子１２Ａがオン状態となっている期間が「同期整流期間」である。

　同期整流期間が開始されてからある程度の期間は、基準導電路７３側から第２スイッチング素子１２Ａを介してインダクタ１４に電流が流れ込み、インダクタ１４において第２導電路７２に向かう向きの電流が流れる。そして、インダクタ１４では、この電流方向と反対方向に出力電圧Ｖｏが印加されるため、この電流方向のインダクタ電流は次第に低下してゆく。そして、ある時点を超えると、この電流方向とは逆方向にインダクタ電流が流れ、第２スイッチング素子１２Ａを介して基準導電路７３側に流れ込む。このように、制御部３０は、同期整流期間（第１スイッチング素子１１Ａがオフ状態となり且つ第２スイッチング素子１２Ａがオン状態となっている期間）に、第２スイッチング素子１２Ａにおいて第２導電路７２側に向かう電流が流れる第１状態から基準導電路７３側に向かう電流が流れる第２状態に変化するまで第２スイッチング素子１２Ａのオフタイミングを遅らせる。そして、図２、図３のように、第２状態のときの時間ｔ３で、第２スイッチング素子１２Ａのゲートに与える信号をＨレベル信号（オン信号）からＬレベル信号（オフ信号）に切り替え、第２スイッチング素子１２Ａをオフ状態とする。このように、第２スイッチング素子１２Ａをオン状態からオフ状態に切り替える制御が「終了制御」の一例に相当する。

　図２、図３のように時間ｔ３で終了制御が行われ、第２スイッチング素子１２Ａがオン状態からオフ状態に切り替えられると、コンデンサ部２０及びインダクタ１４による共振が開始し、コンデンサ２２は徐々に充電されて両端電圧が徐々に増加し、コンデンサ２１は徐々に放電されて両端電圧が徐々に減少する。このように、第２スイッチング素子１２Ａは、ドレインソース間の電位差が極めて小さい低損失状態でのオフ動作（ほぼゼロ電圧オフ）がなされる。

　時間ｔ３で終了制御が行われた後に、コンデンサ２１の両端電圧が低下し、コンデンサ２２の両端電圧が上昇すると、第１スイッチング素子１１Ａのソース電圧が上昇し、入力電圧Ｖｉとの差が減少する。そして、第１スイッチング素子１１Ａのソース電圧が入力電圧Ｖｉを超えた後には第１ダイオード１１Ｂ（ボディダイオード）が導通し、共振が終了する。制御部３０は、このように第１ダイオード１１Ｂが導通した状態（終了制御に応じて第１スイッチング素子１１Ａのソース電圧（接続部７４の電圧）が上昇することにより第１ダイオード１１Ｂが導通した状態）で、第１スイッチング素子１１Ａをオフ状態からオン状態に切り替える制御を行う。第１ダイオード１１Ｂが導通した状態で第１スイッチング素子１１Ａをオフ状態からオン状態に切り替える制御が「開始制御」の一例に相当する。このような構成及び作用であるため、第１スイッチング素子１１Ａは、ドレインソース間の電位差が極めて小さい低損失状態でのオン動作（ゼロ電圧オン）がなされる。

　ＤＣＤＣコンバータ１では、このような同期整流制御に加え、更に、上述の終了制御のタイミング（第２スイッチング素子１２Ａをオン状態からオフ状態に切り替える時間ｔ３）を、第１電圧検出部４１によって検出される入力電圧Ｖｉと、第２電圧検出部４２によって検出される出力電圧Ｖｏと、電流検出部４４によって検出される出力電流Ｉａとに基づいて決定している。以下では、その決定方法を詳述する。

　制御部３０は、少なくとも出力電圧Ｖｏが入力電圧Ｖｉの二分の一の値よりも小さい場合（即ち、Ｖｏ＜Ｖｉ／２の場合）に、「出力電圧Ｖｏ、入力電圧Ｖｉ、コンデンサ部２０の容量Ｃ、インダクタ１４のインダクタンスＬに基づき、終了制御のタイミング（時間ｔ３）を、入力電圧Ｖｉが大きいほど遅らせ、出力電圧Ｖｏが小さいほど遅らせるように決定することを定めた所定の演算式又はテーブルデータ」により、終了制御のタイミング（時間ｔ３）を決定する。

　具体的には、制御部３０は、第１電圧検出部４１によって検出される入力電圧Ｖｉ、第２電圧検出部４２によって検出される出力電圧Ｖｏ、コンデンサ部２０の容量Ｃ、インダクタ１４のインダクタンスＬに基づき、上述の数１の式で表されるＩｏに基づいて、終了制御のタイミング（時間ｔ３）を決定する。より詳細には、時間ｔ３での第２スイッチング素子１２Ａの電流の値Ｉ２が、数１の式で表されるＩｏの値となるタイミング、又は、数１の式で表されるＩｏの値となるタイミングから一定時間経過したタイミングを終了制御のタイミング（時間ｔ３）としている。

　本構成では、終了制御のタイミング（時間ｔ３）を開始時点（時間ｔ＝０）とした場合、終了制御のタイミングから第１ダイオード１１Ｂの導通が開始するタイミング（時間ｔ４）までの間（共振期間）の共振電流ｉは、以下の数２で表すことができる。但し、ｔは、時間ｔ３からの経過時間である。

　そして、共振期間に接続部７４に印加される電圧（共振電圧ｖ）は、以下の数３で表すことができる。

　但し、数２、数３において、ω及び容量Ｃは、以下の数４、数５の式で表すことができる。Ｃ１は、コンデンサ２１の容量であり、Ｃ２は、コンデンサ２２の容量である。

　ソフトスイッチング（第１ダイオード１１Ｂが導通した状態で第１スイッチング素子１１Ａをオフ状態からオン状態に切り替える制御）を行うために最小限の初期共振電流Ｉｏは、上述の数１の通りである。

　終了制御のタイミング（時間ｔ３）での第２スイッチング素子１２Ａの電流（初期共振電流）がＩｏである場合、共振期間において最大共振電流ｉｐが表れるタイミングｔｐは、数６の通りである。

　初期共振電流がＩｏである場合、共振期間における最大共振電流ｉｐは、数７の通りである。

　初期共振電流がＩｏである場合、共振期間においてインダクタ１４（メインコイル）の最大電流Ｉｐは、数８の通りである。数８において、Ｉａは、出力電流値である。

　本構成では、第１ダイオード１１Ｂ（ボディダイオード）の導通開始時（時間ｔ４）に共振が終了する。このタイミング（時間ｔ４）での共振電圧をＶｋとしたとき、初期共振電流がＩｏである場合には、時間ｔ４での共振電圧Ｖｋは、数９で表すことができる。そして、このＶｋは、第１ダイオード１１Ｂの電圧降下と入力電圧Ｖｉとの和になる。

　このような関係に基づき、共振期間の長さ（共振時間）ｔｋを以下の数１０で表すことができる。

　但し、数１０において、ａ、ｂ、ｃは、以下の数１１の通りである。

　初期共振電流がＩｏである場合、共振終了時点（時間ｔ４）での共振電流Ｉｑは、以下の数１２の通りである。

　初期共振電流がＩｏである場合、共振終了時点（時間ｔ４）から共振電流が０になるまでの時間ｔｏは、以下の数１３の通りである。

　初期共振電流がＩｏである場合、第１スイッチング素子１１Ａの電流が０の状態からピークまでの上昇時間ｔｆは、以下の数１４の通りである。

　第１スイッチング素子１１Ａがオン状態からオフ状態に切り替わった時点（時間ｔ１）から第１スイッチング素子１１Ａの電流がコンデンサ部２０に転流するが、初期共振電流がＩｏである場合、転流時間（第１スイッチング素子１１Ａがオン状態からオフ状態に切り替わってから第２ダイオード１２Ｂが導通するまでの時間）ｔｃは、以下の数１５の通りである。

　初期共振電流がＩｏである場合、同期整流開始時（第２スイッチング素子１２Ａがオフ状態からオン状態に切り替わる時間ｔ２）の電流Ｉｐ２は、以下の数１６の通りである。

　初期共振電流がＩｏである場合、同期整流期間に第２スイッチング素子１２Ａの電流がＩｐ２から－Ｉｏまで降下するまでの時間（降下時間ｔｄ）は、以下の数１７の通りである。

　従って、第１スイッチング素子１１Ａのオン期間Ｓ１は、Ｓ１＝ｔｆ＋ｔｏ－Δｔである。また、第２スイッチング素子１２Ａのオン期間Ｓ２は、Ｓ２＝ｔｄ－Δｔである。また、第１スイッチング素子１１Ａがオフ状態に切り替わった時間ｔ１から第２スイッチング素子１２Ａがオン状態に切り替わる時間ｔ２までの期間ＤＴ１は、ＤＴ１＝ｔｃ＋Δｔである。また、第２スイッチング素子１２Ａがオフ状態に切り替わった時間ｔ３から第１スイッチング素子１１Ａがオン状態に切り替わる時間ｔ５までの時間ＤＴ２は、ＤＴ２＝ｔｋ＋Δｔである。上述の各式において、Δｔはデッドタイムであり、所望の値に設定することができる。Δｔは、０でも良いが、０より大きい値に設定することが望ましい。このようにして、各期間Ｓ１、Ｓ２、ＤＴ１、ＤＴ２を定めることができ、デッドタイムΔｔを０にすれば、第２スイッチング素子１２Ａを流れる電流の値が、数１の式で表されるＩｏの値となるタイミングを終了制御のタイミングとすることができ、デッドタイムΔｔを正の値にすれば、第２スイッチング素子１２Ａを流れる電流の値が数１の式で表されるＩｏの値となるタイミングから一定時間経過したタイミングを終了制御のタイミングとすることができる。

　以下、本構成の効果を例示する。
　上述のＤＣＤＣコンバータ１は、第１スイッチング素子１１Ａがオフ状態となり且つ第２スイッチング素子１２Ａがオン状態となっている同期整流期間に第２状態（基準導電路７３側に向かう電流が流れる状態）に変化するまで第２スイッチング素子１２Ａのオフタイミングを遅らせ、この第２状態のときに第２スイッチング素子１２Ａをオン状態からオフ状態に切り替える終了制御（同期整流を終了させる制御）を行う。このようなタイミングで終了制御を行うと、第２スイッチング素子１２Ａを低損失でオフ状態に切り替えることができる。

　更に、上述のＤＣＤＣコンバータ１では、同期整流期間の終了後には、終了制御に応じて接続部７４の電圧が上昇することにより第１ダイオード１１Ｂが導通した状態で、第１スイッチング素子１１Ａをオフ状態からオン状態に切り替えることができる。よって、第１スイッチング素子１１Ａを低損失でオン状態に切り替えることができる。

　しかも、上述のＤＣＤＣコンバータ１では、終了制御のタイミングを、第１電圧検出部４１によって検出される入力電圧Ｖｉと、第２電圧検出部４２によって検出される出力電圧Ｖｏと、電流検出部４４によって検出される出力電流Ｉａとに基づいて決定する。このようにすれば、実際の入出力状態に合わせて終了制御のタイミング（時間ｔ３）を定めることができる。終了制御のタイミング（時間ｔ３）は、第２スイッチング素子１２Ａがオフした時点で第２スイッチング素子１２Ａに流れている電流（初期共振電流）を決定する要素であり、初期共振電流が小さすぎると低損失のスイッチングができない虞があり、初期共振電流が大きすぎると、無効電力が大きくなる虞がある。上記ＤＣＤＣコンバータ１によれば、実際の入出力状態に合わせて初期共振電流を設定することが可能となるため、低損失のスイッチングを入出力状態に合わせてより適切に且つより確実に行いやすくなる。

　制御部３０は、第２電圧検出部４２によって検出される出力電圧Ｖｏが第１電圧検出部４１によって検出される入力電圧Ｖｉの二分の一の値よりも小さい場合に、終了制御のタイミング（時間ｔ３）を、入力電圧Ｖｉが大きいほど遅らせ、出力電圧Ｖｏが小さいほど遅らせるように決定する。出力電圧Ｖｏと入力電圧Ｖｉとの関係がＶｏ＜Ｖｉ／２である場合、終了制御のタイミング（第２スイッチング素子１２Ａをオン状態からオフ状態に切り替える時間ｔ３）での第２スイッチング素子１２Ａの電流Ｉ２（初期共振電流）を、「第１スイッチング素子１１Ａのゼロ電圧オンを行い得る最小限の初期共振電流」よりも大きくするためには、入力電圧Ｖｉが大きいほど終了制御のタイミングを遅らせる必要があり、出力電圧Ｖｏが小さいほど終了制御のタイミングを遅らせる必要がある。よって、Ｖｏ＜Ｖｉ／２である場合に「終了制御のタイミングを、入力電圧Ｖｉが大きいほど遅らせ、出力電圧Ｖｏが小さいほど遅らせる方式」を用いれば、第２スイッチング素子１２Ａをオン状態からオフ状態に切り替えるタイミング（時間ｔ３）で第２スイッチング素子に流れている電流Ｉ２（初期共振電流）が「第１スイッチング素子１１Ａのゼロ電圧オンを行い得る最小限の初期共振電流」に到達しやすいように終了制御のタイミングを決定することができる。

　具体的には、制御部３０は、上述の数１の式で表されるＩｏに基づいて、終了制御のタイミング（時間ｔ３）を決定するようになっている。出力電圧Ｖｏと入力電圧Ｖｉとの関係がＶｏ＜Ｖｉ／２である場合、数１で表されるＩｏは、「第１スイッチング素子１１Ａのゼロ電圧オンを行い得る最小限の初期共振電流」に相当する。この場合、第２スイッチング素子１２Ａをオン状態からオフ状態に切り替えるときの第２スイッチング素子１２Ａの電流Ｉ２（初期共振電流）の大きさが、数１で示されるＩｏの値よりも小さいと、共振電圧ｖが入力電圧Ｖｉを超えない可能性が高く、第１スイッチング素子１１Ａのゼロ電圧オンが行えない可能性が高くなる。一方で、電流Ｉ２が初期共振電流がＩｏの値よりも大きいと第１スイッチング素子１１Ａのゼロ電圧オンを行える可能性が高いが、初期共振電流がＩｏよりも大きすぎると無効電力が大きくなる。よって、数１のＩｏの値に基づいて終了制御のタイミング（時間ｔ３）を決定すれば、「第１スイッチング素子１１Ａのゼロ電圧オンを行い得る最小限の初期共振電流Ｉｏ」を考慮したタイミング設定が可能となる。

　制御部３０は、第２スイッチング素子１２Ａを流れる電流の値が、数１の式で表されるＩｏの値となるタイミング又は数１の式で表されるＩｏの値となるタイミングから一定時間経過したタイミングを、終了制御のタイミングとする。このようにすれば、第２スイッチング素子１２Ａの電流（初期共振電流）の大きさが「第１スイッチング素子１１Ａのゼロ電圧オンを行い得る最小限の初期共振電流Ｉｏ」となるタイミング、又はこのタイミングから一定のマージンを持たせて遅延させたタイミングで、第２スイッチング素子１２Ａをオン状態からオフ状態に切り替えることができる。

　＜他の実施例＞
　本発明は上記記述及び図面によって説明した実施例に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。また、上述した実施例や後述する実施例は矛盾しない範囲で組み合わせることが可能である。

　実施例１では、電圧変換部１０が１つのみのＤＣＤＣコンバータ１を例示したが、第１導電路７１と第２導電路７２との間に電圧変換部が複数個並列に接続された多相式のＤＣＤＣコンバータとしてもよい。この場合、各々の電圧変換部に対して実施例１と同様の制御を行えばよい。

　実施例１では、出力側となる第２導電路７２に第２電源部９２が電気的に接続された構成を例示したが、第２導電路７２に第２電源部９２が電気的に接続されていなくてもよい。

　実施例１では、第１導電路７１に印加された電圧を降圧して第２導電路７２に出力する例を示したが、例えば、同様の機能を有しつつ、第２導電路７２に印加された電圧を昇圧して第１導電路に印加する機能を付加し、双方向型のＤＣＤＣコンバータとしてもよい。

　実施例１では、主に、演算式に基づいて時間ｔ３を決定する方法を例示したが、この方法と同様の趣旨で時間ｔ３を決定し得るテーブルデータ（入力電圧と、出力電圧と、出力電流とに基づいて時間ｔ３を決定するテーブルデータ）によって時間ｔ３を決定してもよい。

　実施例１では、コンデンサ２１，２２を備えた形でコンデンサ部２０が構成されているが、いずれか一方のみとしてもよい。

　実施例１では、期間Ｓ１、Ｓ２、ＤＴ１、ＤＴ２を決定する方法の一例を示したが、この方法に限定されず、上述した方法で決定された期間Ｓ１、Ｓ２、ＤＴ１、ＤＴ２に対して何らかの補正（例えば、温度に基づく補正など）を加えるなどして、変更してもよい。

　１…車載用のＤＣＤＣコンバータ
　１０…電圧変換部
　１１Ａ…第１スイッチング素子
　１１Ｂ…第１ダイオード
　１２Ａ…第２スイッチング素子
　１２Ｂ…第２ダイオード
　１４…インダクタ
　２０…コンデンサ部
　２１…ハイサイド側コンデンサ
　２２…ローサイド側コンデンサ
　３０…制御部
　４１…第１電圧検出部
　４２…第２電圧検出部
　４４…電流検出部
　７１…第１導電路
　７２…第２導電路
　７３…基準導電路
　７４…接続部

Claims

　第１導電路に印加された入力電圧を降圧し、前記入力電圧よりも低い出力電圧を第２導電路に印加する降圧動作を少なくとも行う車載用のＤＣＤＣコンバータであって、
　一端側が前記第１導電路に電気的に接続される第１スイッチング素子と、
　前記第１スイッチング素子に直列に接続されるとともに前記第１スイッチング素子と前記第１導電路よりも低い電位に保たれる基準導電路との間に配置される第２スイッチング素子と、
　前記第１スイッチング素子と並列に設けられるとともに、アノードが前記第１スイッチング素子と前記第２スイッチング素子との接続部に電気的に接続され、カソードが前記第１導電路に電気的に接続される第１ダイオードと、
　前記第２スイッチング素子と並列に設けられるとともに、アノードが前記基準導電路に電気的に接続され、カソードが前記接続部に電気的に接続される第２ダイオードと、
　前記接続部に一端側が電気的に接続され、他端側が前記第２導電路に電気的に接続されるインダクタと、
　一端側が前記第１導電路に電気的に接続され他端側が前記接続部に電気的に接続されるハイサイド側コンデンサ、及び一端側が前記接続部に電気的に接続され他端側が前記基準導電路に電気的に接続されるローサイド側コンデンサ、のうちの少なくともいずれかのコンデンサを備えるコンデンサ部と、
　前記第１スイッチング素子にオン信号とオフ信号とを交互に出力し、前記第２スイッチング素子にオン信号とオフ信号とを交互に出力し、前記第１スイッチング素子に対するオン信号と前記第２スイッチング素子に対するオン信号とを交互に切り替える同期整流制御を行う制御部と、
　前記第１導電路に印加される前記入力電圧を検出する第１電圧検出部と、
　前記第２導電路に印加される前記出力電圧を検出する第２電圧検出部と
　前記第２導電路を流れる出力電流を検出する電流検出部と
を備え、
　前記制御部は、
　前記第１スイッチング素子がオフ状態となり且つ前記第２スイッチング素子がオン状態となっている同期整流期間に、前記第２スイッチング素子において前記第２導電路側に向かう電流が流れる第１状態から前記基準導電路側に向かう電流が流れる第２状態に変化するまで前記第２スイッチング素子のオフタイミングを遅らせ、
　前記第２状態のときに前記第２スイッチング素子をオン状態からオフ状態に切り替える終了制御を行い、
　前記終了制御に応じて前記接続部の電圧が上昇することにより前記第１ダイオードが導通した状態で、前記第１スイッチング素子をオフ状態からオン状態に切り替える開始制御を行い、
　前記終了制御のタイミングを、前記第１電圧検出部によって検出される前記入力電圧と、前記第２電圧検出部によって検出される前記出力電圧と、前記電流検出部によって検出される前記出力電流とに基づいて決定する車載用のＤＣＤＣコンバータ。
　前記制御部は、少なくとも前記出力電圧が前記入力電圧の二分の一の値よりも小さい場合に、前記終了制御のタイミングを、前記入力電圧が大きいほど遅らせ、前記出力電圧が小さいほど遅らせるように決定する請求項１に記載の車載用のＤＣＤＣコンバータ。
　前記制御部は、前記第１電圧検出部によって検出される前記入力電圧をＶｉとし、前記第２電圧検出部によって検出される前記出力電圧をＶｏとし、前記コンデンサ部の容量をＣとし、前記インダクタのインダクタンスをＬとした場合に、以下の数１の式

で表されるＩｏに基づいて、前記終了制御のタイミングを決定する請求項２に記載の車載用のＤＣＤＣコンバータ。
　前記制御部は、前記第２スイッチング素子を流れる電流の値が、数１の式で表されるＩｏの値となるタイミング、又は、数１の式で表されるＩｏの値となるタイミングから一定時間経過したタイミングを前記終了制御のタイミングとする請求項３に記載の車載用のＤＣＤＣコンバータ。