JP2008301548A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】負荷急減時の出力電圧の上昇を速やかに抑制することを可能とし、且つ出力電圧を高速に低く設定することができる同期整流回路を有するＤＣ−ＤＣコンバータを提供することを目的とする。
【解決手段】ＤＣ−ＤＣコンバータの同期整流回路は、同期整流スイッチと、同期整流スイッチの電流を示す検出信号を生成する検出回路と、複数の基準信号を生成する基準信号発生回路と、複数の基準信号の一つを選択する選択回路と、選択回路に選択された基準信号と検出信号が入力される比較駆動手段とを備える。
【選択図】図１

Description

本発明は、スイッチング方式のＤＣ−ＤＣコンバータに関し、特に主スイッチに同期して逆位相でオンオフする同期整流回路を有するＤＣ−ＤＣコンバータに関する。

各種電子機器の電源回路として多用されるスイッチング方式のＤＣ−ＤＣコンバータは、バッテリ等の入力直流電源から供給された入力直流電圧を主スイッチのスイッチング動作によって高周波交流電圧に変換し、インダクタを介して整流平滑して、所望の出力直流電圧を生成している。この出力直流電圧は、主スイッチのスイッチング周期に占めるオン時間の割合（以降、デューティ比と称する）を調整することにより制御することができる。

ＤＣ−ＤＣコンバータの整流回路にはダイオードや同期整流回路が用いられる。導通時に順方向の電圧降下が発生するダイオードに対し、同期整流回路においては整流素子としてスイッチングトランジスタ（以後、整流スイッチと称する）を用い、この整流スイッチを主スイッチに同期して逆位相でオンオフ動作させることにより、導通時の電圧降下を低減している。単に、主スイッチと交互にオンオフ動作する同期整流回路の問題点としては、軽負荷時におけるインダクタ電流の逆流がある。逆方向に電流を流さないダイオードのような整流器であれば、主スイッチのオフ期間中にインダクタ電流がゼロに到達した後は、整流器もオフ状態となり、ＤＣ−ＤＣコンバータは主スイッチがターンオンするまで電流が流れない電流不連続モードになる。ところが、逆方向へも電流が流れるような同期整流回路の場合には、軽負荷であってもインダクタ電流が正負に流れて、電流連続モードを維持してしまう。このような同期整流回路はダイオードに比べて、重負荷時には導通損失を低減して高効率となるが、軽負荷時には動作電流が低減せずに導通損失を増大させるという問題があった。そこで、特許文献１等には、逆方向に電流が流れようとすると、整流スイッチをオフ動作させる機能を持たせた同期整流回路が開示されている。

図５は特許文献１に開示された同期整流回路の回路構成図である。図５において、１３は同期整流スイッチである同期整流用パワーＭＯＳＦＥＴであり、１４はコンパレータ回路である。コンパレータ回路１４は同期整流用パワーＭＯＳＦＥＴ１３のソース−ドレイン間電圧を監視し、その出力が同期整流用パワーＭＯＳＦＥＴ１３のゲートに接続されている。同期整流用パワーＭＯＳＦＥＴ１３のソースからドレインに電流が流れる方向（順方向）に電圧が発生すると、コンパレータ回路１４はＨレベルの信号を出力して同期整流用パワーＭＯＳＦＥＴ１３をオン状態にする。このことにより、順方向電流の導通時には順方向電圧降下を低減し、導通損失を少なくしている。逆に、同期整流用パワーＭＯＳＦＥＴ１３のドレインからソースに電流が流れると、即ち逆方向の電流が流れると、ドレインがソースより高電位になるので、コンパレータ回路１４はＬレベルの信号を出力し、同期整流用パワーＭＯＳＦＥＴ１３をオフ状態にする。このことにより、逆方向に電流が流れることを阻止することができる構成となる。この同期整流回路をＤＣ−ＤＣコンバータの整流器として使用した場合には、ダイオード同様、軽負荷時において電流不連続モードの動作を可能とする。尚、特許文献１においては、フライバックコンバータの２次側整流回路に、逆流防止機能を備えた同期整流回路を適用している。
特開平７−００７９２８号公報

しかしながら、図５に示した従来の同期整流回路を整流器として用いたＤＣ−ＤＣコンバータでは、負荷が急減した場合に出力電圧が上昇するという問題や、出力電圧を低く設定したい場合、一般的に、出力端に設けられる出力コンデンサが負荷のみで放電されるため、出力電圧が目標値に達するまでに時間がかかるといった問題があった。

本発明は、上記問題を解決するものであり、同期整流回路を有するＤＣ−ＤＣコンバータにおいて、負荷急減時の出力電圧の上昇を速やかに抑制することが可能であり、且つ出力電圧を高速に低く設定することができるＤＣ−ＤＣコンバータの提供を目的とする。

上記の目的を達成するために、本発明の第１の観点のＤＣ−ＤＣコンバータは、主スイッチと同期整流回路を有し、入力直流電圧から所定の出力直流電圧を生成し、
前記同期整流回路は、同期整流スイッチと、前記同期整流スイッチの電流を示す検出信号を生成する検出回路と、複数の基準信号を生成する基準信号発生回路と、前記複数の基準信号の一つを選択する選択回路と、前記選択回路に選択された基準信号と前記検出信号が入力される比較駆動手段と、を備えている。このように構成された本発明のＤＣ−ＤＣコンバータは、負荷急減時の出力電圧の上昇を速やかに抑制することが可能であり、且つ出力電圧を高速に低く設定することができる

本発明の第２の観点のＤＣ−ＤＣコンバータは、前記第１の観点の前記比較駆動手段が、前記選択回路に選択された基準信号と前記検出信号が入力される比較回路と、前記比較回路の出力に基づいて前記同期整流スイッチを駆動する駆動回路と、を備えるよう構成されている。

本発明の第３の観点のＤＣ−ＤＣコンバータは、前記第１の観点の前記比較駆動手段が、前記選択回路に選択された基準信号と前記検出信号が入力されて前記同期整流スイッチを駆動する増幅回路を備える構成としている。

本発明の第４の観点のＤＣ−ＤＣコンバータは、前記第１の観点から第３の観点における前記複数の基準信号における第１の基準信号が、通常時に選択され、前記同期整流スイッチの電流値がゼロ若しくは他の基準信号に比べてゼロに近似した値に相当するよう設定されている。

本発明の第５の観点のＤＣ−ＤＣコンバータは、前記第４の観点の前記複数の基準信号における第２の基準信号が、前記同期整流スイッチの電流値が前記同期整流スイッチの最大許容電流値以下で前記第１の基準信号とは逆方向の所定値に相当するように設定されている。

本発明の第６の観点のＤＣ−ＤＣコンバータは、前記第１の観点から第３のＤＣ−ＤＣコンバータは、前記出力直流電圧と所定値との誤差を増幅した誤差信号を生成する誤差増幅回路を有し、前記選択回路は前記誤差信号のレベルに応じて前記基準信号を選択するよう構成されている。

本発明の第７の観点のＤＣ−ＤＣコンバータは、前記第６の観点の前記同期整流回路が、誤差基準信号を生成する誤差基準信号発生回路と、前記誤差信号を前記誤差基準信号と比較する比較器を備えるよう構成されている。

本発明の第８の観点のＤＣ−ＤＣコンバータは、前記第７の観点の前記誤差基準信号が、通常動作の範囲を越えて前記出力直流電圧の絶対値が所定値の絶対値より低い場合の誤差信号に相当するレベルに設定されている。

本発明の第９の観点のＤＣ−ＤＣコンバータは、前記第２の観点の前記比較回路の出力が、前記検出信号のレベルが前記選択回路に選択された基準信号のレベル以上の時にアクティブとなるよう構成されている。

本発明の第１０の観点のＤＣ−ＤＣコンバータは、前記第９の観点の前記駆動回路が、前記主スイッチのオフ期間、且つ前記比較回路の出力がアクティブの期間に前記同期整流スイッチをオン状態とするよう構成されている。

本発明の第１１の観点のＤＣ−ＤＣコンバータは、前記第３の観点の前記増幅回路が、前記検出信号のレベルと前記基準信号のレベルが等しくなるように前記同期整流スイッチのオン抵抗を制御するよう構成されている。

本発明の第１２の観点のＤＣ−ＤＣコンバータは、前記第１０の観点の前記駆動回路が、前記主スイッチのオフ時に前記比較回路からの信号を出力するよう構成されている。

本発明のＤＣ−ＤＣコンバータによれば、負荷急減時の出力電圧の上昇を速やかに抑制することができるとともに、出力電圧を高速に低く設定することが可能となる。

第１の実施形態
以下、本発明に係る第１の実施形態のＤＣ−ＤＣコンバータについて、添付の図面を参照しつつ説明する。図１は本発明に係る第１の実施形態のＤＣ−ＤＣコンバータの回路構成図である。

図１において、入力直流電圧Ｖｉを生成する入力直流電源１の一端には主スイッチ２が接続されており、この主スイッチ２と並列にダイオード３が接続されている。ダイオード３は、例えば主スイッチ２がＭＯＳトランジスタであれば、そのボディダイオードを兼用してもよい。主スイッチ２の他端には、入力直流電源１の基準電位側の間に接続された同期整流スイッチ４が接続されている。同期整流スイッチ４と並列にダイオード５が接続されており、このダイオード５は例えば同期整流スイッチ４がＭＯＳトランジスタであれば、そのボディダイオードを兼用してもよい。インダクタ６及び出力コンデンサ７は、同期整流スイッチ４の両端電圧を平滑して出力直流電圧Ｖｏを負荷８に供給する。出力直流電圧Ｖｏが入力される誤差増幅回路９は、基準電圧Ｅｒを生成する基準電圧源９０と誤差増幅器９１を有している。誤差増幅器９１は出力直流電圧Ｖｏと基準電圧Ｅｒとの差電圧を増幅した誤差電圧Ｖｅを出力する。誤差電圧Ｖｅは、出力直流電圧Ｖｏが基準電圧Ｅｒより高くなると低下し、低くなると上昇する。誤差電圧Ｖｅが入力されるＰＷＭ回路１０は、所定の周期で増減を繰り返す三角波電圧Ｖｔを生成する発振回路１００と比較器１０１とインバータ１０２を有している。比較器１０１は誤差電圧Ｖｅと三角波電圧Ｖｔとの比較結果である第１の駆動パルスＶｄ１を出力する。第１の駆動パルスＶｄ１は、誤差電圧Ｖｅが上昇するとパルス幅が広がり、Ｈレベルの時に主スイッチ２をオン状態にする。インバータ１０２は第１の駆動パルスＶｄ１の反転電圧を出力する。同期整流スイッチ４をオンオフ制御する同期整流用制御回路１１は、誤差基準電圧Ｅｅを生成する誤差基準信号発生回路である誤差基準電圧源１１０、第１の比較器１１１、比較回路である第２の比較器１１２、通常用電圧源１１３、逆流用電圧源１１４、選択回路であるスイッチ回路１１５、及び駆動回路であるＡＮＤ回路１１６を有して構成されている。

なお、第１の実施形態のＤＣ−ＤＣコンバータにおいては、同期整流スイッチ４と同期整流用制御回路１１により同期整流回路が構成されており、比較回路である第２の比較器１１２と駆動回路であるＡＮＤ回路１１６により比較駆動手段が構成されている。また、通常用電圧源１１３と逆流用電圧源１１４により基準信号発生回路が構成されている。

同期整流用制御回路１１において、誤差基準電圧源１１０の誤差基準電圧Ｅｅは三角波電圧Ｖｔの下限値以下の所定値に設定され、第１の比較器１１１は誤差基準電圧Ｅｅと誤差電圧Ｖｅを比較する。通常用電圧源１１３の生成する第１の基準信号である第１の電圧Ｅ１は例えば−１０ｍＶ、逆流用電圧源１１４の生成する第２の基準信号である第２の電圧Ｅ２は例えば２００ｍＶに設定される。スイッチ回路１１５は、第１の比較器１１１の比較結果を受け、誤差電圧Ｖｅが誤差基準電圧Ｅｅより高い場合には第２の比較器１１２に第１の電圧Ｅ１を入力し、誤差電圧Ｖｅが誤差基準電圧Ｅｅより低い場合には第２の比較器１１２に第２の電圧Ｅ２を入力するように切り替える。スイッチ回路１１５によって選択された第１の電圧Ｅ１、若しくは第２の電圧Ｅ２は、第２の比較器１１２によって同期整流スイッチ４の両端電圧と比較される。第２の比較器１１２は、同期整流スイッチ４の両端電圧が選択された第１の電圧Ｅ１、若しくは第２の電圧Ｅ２より低い場合にＨレベルの信号を出力する。ＡＮＤ回路１１６は、第２の比較器１１２の出力とＰＷＭ回路１０のインバータ１０２の出力との論理積である第２の駆動パルスＶｄ２を出力する。第２の駆動パルスＶｄ２は、Ｈレベルの時に同期整流スイッチ４をオン状態にする。

図２及び図３は図１に示した第１の実施形態のＤＣ−ＤＣコンバータの各部動作を示す波形図である。図２は第１の実施形態のＤＣ−ＤＣコンバータにおける通常時の動作波形図であり、図３は第１の実施形態のＤＣ−ＤＣコンバータにおける出力電流Ｉｏが急減した場合の動作波形図である。図２及び図３において、（ａ）は負荷８に供給される出力電流Ｉｏとインダクタ電流ＩＬ、（ｂ）は出力直流電圧Ｖｏ、（ｃ）は三角波電圧Ｖｔと誤差基準電圧Ｅｅと誤差電圧Ｖｅ、（ｄ）は第１の駆動パルスＶｄ１、（ｅ）は第２の駆動パルスＶｄ２を示す。

以下に図２及び図３を用いて本発明に係る第１の実施形態のＤＣ−ＤＣコンバータの動作について説明する。

まず、図２を用いて通常時の動作を説明する。主スイッチ２がオン状態の時、入力直流電源１から主スイッチ２を介してインダクタ６を励磁する電流が出力コンデンサ７と負荷８へ増加しながら流れる。次に、主スイッチ２がオフ状態となると、インダクタ６に蓄えられたエネルギーは、ダイオード５からインダクタ６を介して出力コンデンサ７と負荷８へ減少しながら流れ、放出される。この時、導通しているダイオード５の順方向電圧降下が発生し、第２の比較器１１２の反転入力端子（−）には負の電圧が印加される。この電圧は第２の比較器１１２の非反転入力端子（＋）に印加されている第１の電圧Ｅ１より低いため、第２の比較器１１２はＨレベルの信号を出力し、同期整流スイッチ４がオン状態となる。同期整流スイッチ４がオン状態となると、それまでダイオード５を流れていた電流は同期整流スイッチ４を流れるようになり、順方向に発生するオン電圧は低減され、導通損失も低減される。この状態が主スイッチ２のターンオンまで続く場合、当該ＤＣ−ＤＣコンバータは電流連続モードで動作していると言う。このときの出力直流電圧Ｖｏは主スイッチ２の１スイッチング周期に占めるオン時間の割合δ（デューティ比という）を用いて次式（１）のように表される。

Ｖｏ＝δ×Ｖｉ （１）

以上の通常時の動作を図２の左側に表した。以下、図２を用いて回路動作について説明する。誤差増幅回路９は、出力直流電圧Ｖｏを基準電圧Ｅｒと比較して増幅し、誤差電圧Ｖｅを生成する。誤差電圧ＶｅはＰＷＭ回路１０において三角波電圧Ｖｔと比較されて、第１の駆動パルスＶｄ１が生成される。例えば、出力直流電圧Ｖｏが基準電圧Ｅｒより高くなると、誤差電圧Ｖｅは低下し、第１の駆動パルスＶｄ１のパルス幅は小さくなる。即ち、デューティ比δが小さくなるため、出力直流電圧Ｖｏは低下する。逆に、出力直流電圧Ｖｏが基準電圧Ｅｒより低くなると、誤差電圧Ｖｅは上昇し、第１の駆動パルスＶｄ１のパルス幅は大きくなる。即ち、デューティ比δが大きくなるため、出力直流電圧Ｖｏは上昇する。このような調整動作により、出力直流電圧Ｖｏは基準電圧Ｅｒに等しくなるように制御される。電流連続モードにおいて、インダクタ電流ＩＬは主スイッチ２のオンオフ動作に伴って増減する三角波状になり、その平均値が負荷８に供給される出力電流となる。

次に、図２の右側に表した軽負荷時の回路動作について説明する。負荷８が軽くなって出力電流Ｉｏが低減すると、それに伴って主スイッチ２や同期整流スイッチ４のオン抵抗やインダクタ６の直列抵抗による電圧降下も小さくなり、出力直流電圧Ｖｏは上昇しようとする。これを検知した誤差増幅回路９は誤差電圧Ｖｅを低下させ、ＰＷＭ回路１０においては第１の駆動パルスＶｄ１のパルス幅を小さくする。この結果、主スイッチ２のオン時間は短縮され、インダクタ電流ＩＬは減少していく。このため主スイッチ２のオフ期間において同期整流スイッチ４を流れて減少するインダクタ電流ＩＬは、やがてゼロに達するようになる。同期整流スイッチ４での電圧降下が第１の電圧Ｅ１（−１０ｍＶ）を越えると、第２の比較器１１２は出力をＬレベルに反転させ、ＡＮＤ回路１１６が出力する第２の駆動パルスＶｄ２もＬレベルとなり、同期整流スイッチ４をオフ状態とする。実際には第２の比較器１１２の応答遅れや同期整流スイッチ４のターンオフ時間のために、同期整流スイッチ４はほとんどゼロ電流でオフ状態となる。この後、インダクタ６と同期整流スイッチ４の両端に等価的に存在する浮遊容量との共振現象が起こり、同期整流スイッチ４の両端電圧は出力直流電圧Ｖｏを中心に減衰振動していく。次に主スイッチ２がオン状態になるまでの期間、出力コンデンサ７へ流れるインダクタ電流ＩＬは実質的にゼロＡ（０Ａ）となり、電流不連続動作モードとなる。

次に、図３を用いて本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの負荷急減時の動作について説明する。図３は出力電流Ｉｏが急減した場合の動作を示す動作波形図である。図３の左側は図２の左側と同様、電流連続動作モードを表している。

図３に示すように、時刻ｔ１において出力電流Ｉｏが急減すると、それまで出力コンデンサ７及び負荷８へ供給していたインダクタ電流ＩＬは過剰となり、出力直流電圧Ｖｏが急上昇する。これを検知した誤差増幅回路９は誤差電圧Ｖｅを急低下させ、そのレベルはＰＷＭ回路１０において三角波電圧Ｖｔとの交点が無くなってデューティ比をゼロとし、さらに誤差基準電圧Ｅｅを下回る。誤差電圧Ｖｅが誤差基準電圧Ｅｅを下回ると、第１の比較器１１１の出力がＬレベルに反転し、スイッチ回路１１５は第２の比較器１１２の非反転入力端子（＋）への入力を第２の電圧Ｅ２（２００ｍＶ）に切り替える。デューティ比がゼロであり、第２の比較器１１２の非反転入力端子（＋）に第２の電圧Ｅ２（２００ｍＶ）が印加されるため、ＡＮＤ回路１１６の出力する第２の駆動パルスＶｄ２はＨレベルを維持し、同期整流スイッチ４の電流はやがて逆流する。第２の駆動パルスＶｄ２はＬレベルとなって同期整流スイッチ４がターンオフするのは、同期整流スイッチ４の逆方向電流が増加し、その両端電圧が第２の電圧Ｅ２（２００ｍＶ）になる時である。同期整流スイッチ４がターンオフすると、その両端電圧は急激に上昇してダイオード３が導通し、入力直流電圧Ｖｉにダイオード３の順方向電圧降下を加算した電圧にクランプされるとともに、逆方向電流は出力コンデンサ７からインダクタ６及びダイオード３を介して入力直流電源１に流れて電力が回生される。この電力回生によって上昇した出力直流電圧Ｖｏは急速に低下していく。ダイオード３を流れる回生電流がゼロに達すると、ダイオード３はオフ状態となる。この後、インダクタ６と同期整流スイッチ４の両端に等価的に存在する浮遊容量との共振現象が起こり、同期整流スイッチ４の両端電圧は出力直流電圧Ｖｏを中心に減衰振動していく。出力直流電圧Ｖｏは負荷８への放電によって低下するが、上記のように入力側への回生電流によってオーバーシュートは抑制されている。やがて出力直流電圧Ｖｏが所望値である基準電圧Ｅｒに達すると、誤差電圧Ｖｅが上昇して電流不連続動作モードで安定動作するようになる。

インダクタ６のインダクタンスをＬ、同期整流スイッチ４のオン抵抗をＲｏｎとすると、回生電荷は、 （Ｅ２／Ｒｏｎ）^２×Ｌ×｛１／Ｖｏ＋１／（Ｖｉ−Ｖｏ）｝／２ で表される。同期整流スイッチ４が従来のようにゼロＡ（０Ａ）でオフ状態となる場合の負荷８の急減による電圧上昇量ΔＶｏがあらかじめ想定できるのであれば、出力コンデンサ７の静電容量をＣｏとすると、回生すべき電荷は、Ｃｏ×ΔＶｏ となる。このため、これらの値が同レベルとなるように第２の電圧Ｅ２を設定すればよい。但し、逆方向電流のピーク値に相当する（Ｅ２／Ｒｏｎ）は、同期整流スイッチ４の最大許容電流値を越えてはならない。

以上のように、第１の実施形態のＤＣ−ＤＣコンバータによれば、通常の軽負荷時において電流不連続モードの動作を可能としながら、出力電圧の設定値を低下させる場合には設定された逆方向電流を流すことによって高速に応答することが可能となる。

第２の実施形態
前述の第１の実施形態のＤＣ−ＤＣコンバータの説明では同期整流用制御回路１１において、同期整流スイッチ４の電圧を第１の電圧Ｅ１または第２の電圧Ｅ２と比較する第２の比較器１１２を用いた例で説明したが、本発明はこの構成に限定されるものではない。図４は本発明に係る第２の実施形態のＤＣ−ＤＣコンバータにおける同期整流用制御回路の構成を示す回路構成図である。第２の実施形態のＤＣ−ＤＣコンバータにおいては、図１に示した第１の実施形態のＤＣ−ＤＣコンバータの第２の比較器１１２を差動増幅器として動作させ、同期整流スイッチ４の電圧を第１の電圧Ｅ１または第２の電圧Ｅ２に等しくなるように帰還をかける構成としている。なお、第２の実施形態のＤＣ−ＤＣコンバータにおいては、図１に示した第１の実施形態における同期整流用制御回路１１と区別するため、符号１１ａを付して説明する。また、第２の実施形態における同期整流用制御回路１１ａでは比較器ではなく差動増幅器として動作する増幅器１１２ａが用いられており、コンデンサ１１７と抵抗１１８で負帰還をかける構成としている。さらに、第２の実施形態における同期整流用制御回路１１ａにおいては、第１の実施形態のＡＮＤ回路１１６に代えてインバータ１０２の出力を増幅器１１２ａの電源電圧とする構成である。

第２の実施形態ＤＣ−ＤＣコンバータにおいて、同期整流スイッチをオンオフ制御する同期整流用制御回路１１ａは、誤差基準電圧Ｅｅを生成する誤差基準信号発生回路である誤差基準電圧源１１０、第１の比較器１１１、増幅回路である増幅器１１２ａ、通常用電圧源１１３、逆流用電圧源１１４、選択回路であるスイッチ回路１１５、コンデンサ１１７、及び抵抗１１８を有して構成されている。

以上のように構成された第２の実施形態のＤＣ−ＤＣコンバータにおいては、スイッチ回路１１５が第１の電圧Ｅ１（−１０ｍＶ）を選択している通常軽負荷動作時において、同期整流スイッチ４の電圧が第１の電圧Ｅ１より低い場合、増幅器１１２ａはＨレベル、即ちインバータ１０２の出力レベルを出力し、同期整流スイッチ４をオン状態とする。同期整流スイッチ４の電流が減少し、その電圧が第１の電圧Ｅ１に近づくにしたがい、増幅器１１２ａの出力レベルも低下していく。やがて、増幅器１１２ａは同期整流スイッチ４の電圧が第１の電圧Ｅ１と等しくなるように、その出力を制御するようになる。同期整流スイッチ４の電流がゼロに近くなるほど、増幅器１１２ａの出力レベルは低くなり、同期整流スイッチ４のオン抵抗は増加する。その結果、前述の第１の実施形態における比較器による動作に比べ、第２の実施形態における同期整流スイッチ４はノイズの低いソフトターンオフを行うことができる。

次に、スイッチ回路１１５が第２の電圧Ｅ２（２００ｍＶ）を選択している過渡応答動作時において、同期整流スイッチ４の電圧が第２の電圧Ｅ２より低い場合、増幅器１１２ａはＨレベル、即ちインバータ１０２の出力レベルを出力し、同期整流スイッチ４をオン状態とする動作は、前述の通常軽負荷時の動作と同様である。但し、この同期整流スイッチ４のフルオン動作は、同期整流スイッチ４の電流が減少してゼロを下回って逆流しても継続する。同期整流スイッチ４の逆方向電流が増加し、その電圧が第２の電圧Ｅ２に近づくにしたがい、増幅器１１２ａの出力レベルは低下していく。このため同期整流スイッチ４のオン抵抗は増加し、同期整流スイッチ４の電圧は上昇する、即ち正帰還がかかる。その結果、同期整流スイッチ４の電圧が第２の電圧Ｅ２に達する時には、増幅器１１２ａは第１の実施形態における比較器と同様にターンオフ動作を行う。

上記のように、本発明のＤＣ−ＤＣコンバータにおいては、第１の実施形態及び第２の実施形態において説明したように、通常の軽負荷時において電流不連続モードの動作を可能としながら、出力電圧の設定値を低下させる場合には設定された逆方向電流を流すことによって高速に応答することが可能となる。

尚、上記第１の実施形態及び第２の実施形態によるＤＣ−ＤＣコンバータとして、降圧型のスイッチングコンバータを用いて説明したが、本発明は降圧型のスイッチングコンバータの構成に限定されるものでない。上記の説明からも明らかなように、本発明は必要に応じて同期整流回路に制御された逆方向電流を流すものであり、コンバータの方式に関わらず適用可能である。

また、上記第１の実施形態及び第２の実施形態によるＤＣ−ＤＣコンバータでは、同期整流スイッチの電流を検出する手段として同期整流スイッチの電圧を検出したが、本発明はこの手段に限定されるものではない。例えば、検出抵抗を設けるなどの手段を用いて構成すること可能であることは言うまでもない。

本発明は、各種電子機器の電源回路として多用されるスイッチング方式のＤＣ−ＤＣコンバータおいて信頼性の高い電源を形成するために有用である。

本発明に係る第１の実施形態のＤＣ−ＤＣコンバータの回路構成図である。 本発明に係る第１の実施形態のＤＣ−ＤＣコンバータにおける通常時の各部動作波形図である。 本発明に係る第１の実施形態のＤＣ−ＤＣコンバータにおける負荷急減時の各部動作波形図である。 本発明に係る第２の実施形態のＤＣ−ＤＣコンバータにおける同期整流用制御回路の回路構成図である。 従来の同期整流回路の回路構成図である。

符号の説明

１ 入力直流電源
２ 主スイッチ
３ ダイオード
４ 同期整流スイッチ
５ ダイオード
６ インダクタ
７ 出力コンデンサ
８ 負荷
９ 誤差増幅回路
１０ ＰＷＭ回路
１１ 同期整流用制御回路
９０ 基準電圧源
９１ 誤差増幅器
１００ 発振回路
１０１ 比較器
１０２ インバータ
１１０ 誤差基準電圧源
１１１ 第１の比較器
１１２ 第２の比較器
１１３ 通常用電圧源
１１４ 逆流用電圧源
１１５ スイッチ回路
１１６ ＡＮＤ回路

Claims (12)

1. 主スイッチと同期整流回路を有し、入力直流電圧から所定の出力直流電圧を生成するＤＣ−ＤＣコンバータであって、
   前記同期整流回路は、同期整流スイッチと、前記同期整流スイッチの電流を示す検出信号を生成する検出回路と、複数の基準信号を生成する基準信号発生回路と、前記複数の基準信号の一つを選択する選択回路と、前記選択回路に選択された基準信号と前記検出信号が入力される比較駆動手段と、を備えたＤＣ−ＤＣコンバータ。
2. 前記比較駆動手段が、前記選択回路に選択された基準信号と前記検出信号が入力される比較回路と、前記比較回路の出力に基づいて前記同期整流スイッチを駆動する駆動回路と、を備えた請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記比較駆動手段が、前記選択回路に選択された基準信号と前記検出信号が入力されて前記同期整流スイッチを駆動する増幅回路を備えた請求項１記載のＤＣ−ＤＣコンバータ。
4. 前記複数の基準信号における第１の基準信号は、通常時に選択され、前記同期整流スイッチの電流値がゼロ若しくは他の基準信号に比べてゼロに近似した値に相当するよう設定されている請求項１乃至３のいずれか一項に記載のＤＣ−ＤＣコンバータ。
5. 前記複数の基準信号における第２の基準信号は、前記同期整流スイッチの電流値が前記同期整流スイッチの最大許容電流値以下で前記第１の基準信号とは逆方向の所定値に相当するように設定されている請求項４記載のＤＣ−ＤＣコンバータ。
6. ＤＣ−ＤＣコンバータは、前記出力直流電圧と所定値との誤差を増幅した誤差信号を生成する誤差増幅回路を有し、前記選択回路は前記誤差信号のレベルに応じて前記基準信号を選択するよう構成された請求項１乃至３のいずれか一項に記載のＤＣ−ＤＣコンバータ。
7. 前記同期整流回路は、誤差基準信号を生成する誤差基準信号発生回路と、前記誤差信号を前記誤差基準信号と比較する比較器を備えている請求項６記載のＤＣ−ＤＣコンバータ。
8. 前記誤差基準信号は、通常動作の範囲を越えて前記出力直流電圧の絶対値が所定値の絶対値より低い場合の誤差信号に相当するレベルに設定されている請求項７記載のＤＣ−ＤＣコンバータ。
9. 前記比較回路の出力は、前記検出信号のレベルが前記選択回路に選択された基準信号のレベル以上の時にアクティブとなるよう構成された請求項２記載のＤＣ−ＤＣコンバータ。
10. 前記駆動回路は、前記主スイッチのオフ期間、且つ前記比較回路の出力がアクティブの期間に前記同期整流スイッチをオン状態とするよう構成された請求項９記載のＤＣ−ＤＣコンバータ。
11. 前記増幅回路は、前記検出信号のレベルと前記基準信号のレベルが等しくなるように前記同期整流スイッチのオン抵抗を制御するよう構成された請求項３記載のＤＣ−ＤＣコンバータ。
12. 前記駆動回路は、前記主スイッチのオフ時に前記比較回路からの信号を出力するよう構成された請求項１０記載のＤＣ−ＤＣコンバータ。

Images