JP4880630B2 - Dc/dc電力変換装置 - Google Patents
Dc/dc電力変換装置 Download PDFInfo
- Publication number
- JP4880630B2 JP4880630B2 JP2008060402A JP2008060402A JP4880630B2 JP 4880630 B2 JP4880630 B2 JP 4880630B2 JP 2008060402 A JP2008060402 A JP 2008060402A JP 2008060402 A JP2008060402 A JP 2008060402A JP 4880630 B2 JP4880630 B2 JP 4880630B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate signal
- voltage
- smoothing capacitor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4837—Flying capacitor converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
以下、この発明の実施の形態1によるDC/DC電力変換装置を図に基づいて説明する。図1、図2はこの発明の実施の形態1によるDC/DC電力変換装置の回路構成を示すもので、特に図1は主回路10を示し、図2はゲート信号生成部としての制御回路20を示す。
図1に示すように、DC/DC電力変換装置の主回路10は、低圧側電圧端子対としての電圧端子VL−Vcom間に入力された電圧V1を、約2倍に昇圧された電圧V2にして高圧側電圧端子対としての電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約1/2倍に降圧された電圧V1にして電圧端子VL−Vcom間に出力したりする、双方向のDC/DC電力変換機能を有する。
また主回路10は、4個の半導体スイッチング素子としてのMOSFETであるMos1L、Mos1H、Mos2L、Mos2Hと、エネルギ移行用コンデンサとしてのコンデンサCrおよびインダクタLrとを備える。
Mos1Lのソース端子は共通の負極側電圧端子Vcomに接続される。Mos1Hは、ソース端子がMos1Lのドレイン端子に、ドレイン端子が電圧端子VLに接続される。即ち、2つのMOSFET(Mos1L、Mos1H)を直列接続した第1の回路11が平滑コンデンサCLの正負端子間に接続される。
またMos2Hのドレイン端子は電圧端子VHに接続される。Mos2Lはドレイン端子がMos2Hのソース端子に、ソース端子が電圧端子VLに接続される。即ち、2つのMOSFET(Mos2L、Mos2H)を直列接続した第2の回路12が、平滑コンデンサCHの正極端子となる電圧端子VHと平滑コンデンサCLの正極端子となる電圧端子VLとの間に接続される。
また、コンデンサCrとインダクタLrとは直列接続されて、第1の回路11の中間点であるMos1L、Mos1Hの接続点と、第2の回路12の中間点であるMos2L、Mos2Hの接続点との間に接続される。
制御回路20内の2つのゲート信号生成手段13、14は個別にゲート信号を生成し、第1のゲート信号生成手段13は駆動用のゲート信号を生成し、第2のゲート信号生成手段14は整流用のゲート信号を生成する。なお、ゲート信号の詳細、および動作の詳細は後述する。
昇圧動作時、Mos1L、Mos1Hで構成される第1の回路11は、電圧端子VL−Vcom間に入力されるエネルギを、オンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、Mos2L、Mos2Hで構成される第2の回路12は、駆動用インバータ回路で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。制御回路20は、駆動用インバータ回路のMos1L、Mos1Hを駆動するための駆動用ゲート信号Gate1L、Gate1Hを第1のゲート信号生成手段13にて生成し、整流回路のMos2L、Mos2Hを駆動するための整流用ゲート信号Gate2L、Gate2Hを第2のゲート信号生成手段14にて生成する。
平滑コンデンサCL、CHの容量値は、インダクタLrに直列接続されたコンデンサCrの容量値と比較して十分大きな値に設定される。
駆動用ゲート信号Gate1L、Gate1Hと、整流用ゲート信号Gate2L、Gate2Hと、高圧側MOSFET(Mos2H、Mos1H)に流れる電流と、低圧側MOSFET(Mos2L、Mos1L)に流れる電流とを図3に示す。なお、各MOSFETはゲート信号がハイ電圧でオンする。
整流用ゲート信号Gate2H、Gate2Lは、駆動用ゲート信号Gate1H、Gate1Lの各駆動用パルス1a、1bの立ち上がりタイミングから期間tの範囲内で発生されるパルス(以下、整流用パルス2a、2bと称す)から成るオンオフ信号である。ここでは、整流用パルス2a、2bは、駆動用パルス1a、1bと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。
また、整流回路(第2の回路12)のMOSFETは、駆動用インバータ回路(第1の回路11)のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路のMOSFETより早くオフ状態とする。整流用パルス2a、2bのパルス幅を共振周期の1/2の期間tと一致させて、整流回路のMOSFETのオン期間を該MOSFETに電流が流れる導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。
また、制御回路20において、第1のゲート信号生成部13と第2のゲート信号生成部14とを備えて、駆動用ゲート信号Gate1L、Gate1Hと整流用ゲート信号Gate2L、Gate2Hとを別々に生成する様にしたため、整流回路のMOSFETを駆動用インバータ回路のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。
この場合、整流回路のMOSFETは、駆動用インバータ回路のMOSFETと同時にオン状態となり、共振周期の1/2の期間tを過ぎてもオン状態を継続するため、電流の逆流が発生する。電流の逆流が発生すると、エネルギの移行量が減少するだけではなく、所望の電力を得るためにはより多くの電流を流す必要があり、損失が増大し電力変換効率が悪化する。
降圧動作時、Mos2L、Mos2Hで構成される第2の回路12は駆動用インバータ回路に用いられ、Mos1L、Mos1Hで構成される第1の回路11は整流回路に用いられる。制御回路20は、駆動用インバータ回路のMos2L、Mos2Hを駆動するための駆動用ゲート信号Gate2L、Gate2Hを第1のゲート信号生成手段13にて生成し、整流回路のMos1L、Mos1Hを駆動するための整流用ゲート信号Gate1L、Gate1Hを第2のゲート信号生成手段14にて生成する。
駆動用ゲート信号Gate2L、Gate2Hと、整流用ゲート信号Gate1L、Gate1Hと、高圧側MOSFET(Mos2H、Mos1H)に流れる電流と、低圧側MOSFET(Mos2L、Mos1L)に流れる電流とを図5に示す。なお、各MOSFETはゲート信号がハイ電圧でオンする。
整流用ゲート信号Gate1H、Gate1Lは、駆動用ゲート信号Gate2H、Gate2Lの各駆動用パルス1d、1eの立ち上がりタイミングから期間tの範囲内で発生されるパルス(以下、整流用パルス2d、2eと称す)から成るオンオフ信号である。ここでは、整流用パルス2d、2eは、駆動用パルス1d、1eと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間τH、τL早いものとする。
また、整流回路(第1の回路11)のMOSFETは、駆動用インバータ回路(第2の回路12)のMOSFETと同時にオン状態とし、期間tの範囲内で駆動用インバータ回路のMOSFETより早くオフ状態とする。整流回路のMOSFETのオン期間を該MOSFETの導通期間tと一致させると導通損失を最小にできるが、上記のようにMOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。
また、制御回路20において、第1のゲート信号生成部13と第2のゲート信号生成部14とを備えて、駆動用ゲート信号Gate2L、Gate2Hと整流用ゲート信号Gate1L、Gate1Hとを別々に生成する様にしたため、整流回路のMOSFETを駆動用インバータ回路のMOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高いDC/DC電力変換装置が確実に実現できる。
図6に示すように、電圧端子VH、Vcom、VLの電圧に基づいて検出値として電圧V1、V2(V1:VL−Vcom、V2:VH−Vcom)が得られる。電圧V1は、抵抗R3とR4とで分圧されて制御電圧Vcc以下の電圧VLsにされる。この分圧された電圧VLsは、オペアンプOPAにより2倍の電圧にされ、昇降圧動作を判別するための閾値電圧として、抵抗r1を介して比較手段としてのコンパレータCPaに入力される。この場合、オペアンプOPAの入力抵抗、帰還抵抗R1、R2は、R2/R1=2の関係となっている。電圧V2は、抵抗r4とr5とで分圧されて制御電圧Vcc以下の電圧VHsにされ、コンパレータCPaに入力される。このとき、R3/R4=r4/r5となっている。
ここでは、コンパレータCPaに、抵抗r1、r2、r3によりヒステリシス特性を持たせている。即ち、基準値となる第1の閾値5a、第2の閾値5bを以下のように設定し、
第1の閾値=r2・(2VLs)/(r1+r2)
第2の閾値=(r1・Vcc+(r2+r3)・(2VLs))/(r1+r2+r3)
そして図7に示すように、電圧VHsが第1の閾値5a未満の時、昇降圧判別信号4aは昇圧動作を示すハイとなり、電圧VHsが第2の閾値5bを超える時、昇降圧判別信号4aは降圧動作を示すロウとなる。これにより、昇降圧判別信号4aの切り替えを安定にして、昇圧、降圧のための駆動用ゲート信号と整流用ゲート信号とが頻繁に入れ替わることが防止できる。
上記実施の形態1では、電圧端子VL−Vcom間の電圧V1と、電圧端子VH−Vcom間の電圧V2とを検出してエネルギ移行方向を検知したが、エネルギ移行方向の検知、即ち昇圧動作と降圧動作との判別は他の方法でも良い。
図8は、この実施の形態2による昇降圧判別回路の構成を示す図であり、図9はその動作を説明する図である。制御回路20は、昇降圧判別回路から出力される昇降圧判別信号4bに基づいて、昇圧動作用のゲート信号(駆動用ゲート信号Gate1L、Gate1Hおよび整流用ゲート信号Gate2L、Gate2H)と、降圧動作用のゲート信号(駆動用ゲート信号Gate2L、Gate2Hおよび整流用ゲート信号Gate1L、Gate1H)とを切り替えて生成する。
図8に示すように、電圧端子VLに流入、流出する電流ILを電流センサ6で検出する。このとき、DC/DC電力変換装置の主回路10から電圧端子VLに流れ出す方向を正とし、電流ILを電圧変換した電圧VILが、比較手段としてのコンパレータCPbに入力される。また、閾値となる電圧Vrefは、抵抗r11を介してコンパレータCPbに入力される。なお、電流ILがゼロの時の電圧VILは、閾値である電圧Vrefと等しくなっている。
ここでも、コンパレータCPbに、抵抗r11、r12、r13によりヒステリシス特性を持たせている。即ち、第1の閾値7a、第2の閾値7bを以下のように設定し、
第1の閾値=r12・Vref/(r11+r12)
第2の閾値=(r11・Vcc+(r12+r13)・Vref)/(r11+r12+r13)
そして図9に示すように、電圧VILが第1の閾値7a未満の時、昇降圧判別信号4bは昇圧動作を示すハイとなり、電圧VILが第2の閾値7bを超える時、昇降圧判別信号4bは降圧動作を示すロウとなる。これにより、昇降圧判別信号4bの切り替えを安定にして、昇圧、降圧のための駆動用ゲート信号と整流用ゲート信号とが頻繁に入れ替わることが防止できる。
次に、この発明の実施の形態3によるDC/DC電力変換装置を説明する。上記実施の形態1、2とは、主回路の構成が異なる。図10は、この発明の実施の形態3によるDC/DC電力変換装置の主回路10aの構成を示すものである。なお制御回路20は、上記実施の形態1、2で示したものと同様である。
図10に示すように、上記実施の形態1による主回路10とは、インダクタLrの配置位置のみが異なる。この場合、インダクタLrの一方の端子が電圧端子VLに接続され、もう一方の端子がMos1Hのドレイン端子とMos2Lのソース端子の接続点に接続されている。コンデンサCrは、上記実施の形態1と同様に、第1の回路11の中間点であるMos1L、Mos1Hの接続点と、第2の回路12の中間点であるMos2L、Mos2Hの接続点との間に接続される。
そして、主回路10aは、電圧端子VL−Vcom間に入力された電圧V1を、約2倍に昇圧された電圧V2にして電圧端子VH−Vcom間に出力したり、電圧端子VH−Vcom間に入力された電圧V2を、約1/2倍に降圧された電圧V1にして出力する機能を有する。
この実施の形態においても、コンデンサCrの充放電により平滑コンデンサCLと平滑コンデンサCHとの間でエネルギを移行するが、インダクタLrは、コンデンサCrの充電経路と放電経路との重なる区間である充放電経路内に接続されているため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。
また実施の形態1と同様に、整流回路のゲート信号と駆動用インバータ回路のゲート信号とを異ならせたことから、電流の逆流が防止でき変換効率の高い動作が実現できるとともに、制御に係る遅延などの問題も回避でき信頼性が向上する。
4a,4b 昇降圧判別信号、5a 第1の閾値、5b 第2の閾値、6 電流センサ、7a 第1の閾値、7b 第2の閾値、10,10a 主回路、11 第1の回路、
12 第2の回路、13 第1のゲート信号生成手段、
14 第2のゲート信号生成手段、20 ゲート信号生成部としての制御回路、
CPa,CPb 比較手段としてのコンパレータ、CL 第1の平滑コンデンサ、
CH 第2の平滑コンデンサ、Cr エネルギ移行用コンデンサ、Lr インダクタ、
IL 電流、Gate1H,Gate1L ゲート信号(駆動用ゲート信号/整流用ゲート信号)、
Gate2H,Gate2l ゲート信号(整流用ゲート信号/駆動用ゲート信号)、
Mos1H,Mos1L,Mos2H,Mos2L MOSFET、t 共振周期/2、V1,V2 端子間電圧、
VL,Vcom 低圧側電圧端子対、VH,Vcom 高圧側電圧端子対。
Claims (9)
- 第1の平滑コンデンサと、第2の平滑コンデンサと、
それぞれ2直列の半導体スイッチング素子から成り、上記第1の平滑コンデンサと上記第2の平滑コンデンサとの間に接続された第1、第2の回路と、
上記第1の回路の中間点と上記第2の回路の中間点との間に接続されたエネルギ移行用コンデンサと、
上記エネルギ移行用コンデンサの充放電経路内に接続されたインダクタと、
上記第1、第2の回路内の上記各半導体スイッチング素子を制御するための駆動用ゲート信号と整流用ゲート信号とを個別に生成するゲート信号生成部とを備え、
上記第1の回路は上記第1の平滑コンデンサの正負端子間に接続され、上記第2の回路は上記第1の平滑コンデンサの正極端子と上記第2の平滑コンデンサの正極端子との間に接続されて、該第1、第2の回路の一方を上記駆動用ゲート信号にて制御される駆動用インバータ回路に用い、他方を上記整流用ゲート信号にて制御される整流回路に用いて、上記エネルギ移行用コンデンサの充放電により直流/直流変換を行うものであり、
上記整流用ゲート信号は、上記駆動用ゲート信号の各パルスの立ち上がりタイミングから、上記エネルギ移行用コンデンサの容量と上記インダクタのインダクタンスとで決まる共振周期の1/2の期間の範囲内で発生されるパルスから成り、
上記整流用ゲート信号の各パルスは、上記駆動用ゲート信号のパルスと、立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間早いものである、
ことを特徴とするDC/DC電力変換装置。 - 上記整流用ゲート信号の各パルスは、パルス幅が上記共振周期の1/2と概一致することを特徴とする請求項1に記載のDC/DC電力変換装置。
- 上記第1の平滑コンデンサの正負端子に接続される低圧側電圧端子対と、上記第2の平滑コンデンサの正負端子に接続される高圧側電圧端子対とを備え、
上記直流/直流変換は、上記駆動用インバータ回路、上記整流用回路に用いる上記第1、第2の回路を互いに切り替えることで、上記低圧側電圧端子対と上記高圧側電圧端子対との間の昇圧動作と降圧動作との切り替えを可能とし、
上記低圧側電圧端子対と上記高圧側電圧端子対との間のエネルギ移行方向に応じて、昇圧動作と降圧動作とを切り替えることを特徴とする請求項1または請求項2に記載のDC/DC電力変換装置。 - 上記低圧側電圧端子対、上記高圧側電圧端子対の各端子間電圧を検出し、該検出値に基づいて上記エネルギ移行方向を検知することを特徴とする請求項3に記載のDC/DC電力変換装置。
- 上記低圧側電圧端子対あるいは上記高圧側電圧端子対に流出入する電流を検出し、該検出値に基づいて上記エネルギ移行方向を検知することを特徴とする請求項3に記載のDC/DC電力変換装置。
- ヒステリシス特性を有する比較手段を有して上記検出値を所定の基準値と比較することにより上記エネルギ移行方向を検知することを特徴とする請求項4または請求項5に記載のDC/DC電力変換装置。
- 上記インダクタは、上記エネルギ移行用コンデンサと直列接続されて上記第1の回路の中間点と上記第2の回路の中間点との間に配されたことを特徴とする請求項1から請求項6のいずれか1項に記載のDC/DC電力変換装置。
- 上記インダクタは、上記第1の回路と上記第1の平滑コンデンサとの間を接続する経路に配されたことを特徴とする請求項1から請求項6のいずれか1項に記載のDC/DC電力変換装置。
- 上記第1、第2の回路内の上記各半導体スイッチ素子は、ソース、ドレイン間に寄生ダイオードを有するパワーMOSFETであることを特徴とする請求項1から請求項8のいずれか1項に記載のDC/DC電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060402A JP4880630B2 (ja) | 2008-03-11 | 2008-03-11 | Dc/dc電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060402A JP4880630B2 (ja) | 2008-03-11 | 2008-03-11 | Dc/dc電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009219250A JP2009219250A (ja) | 2009-09-24 |
JP4880630B2 true JP4880630B2 (ja) | 2012-02-22 |
Family
ID=41190569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060402A Expired - Fee Related JP4880630B2 (ja) | 2008-03-11 | 2008-03-11 | Dc/dc電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4880630B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5222821B2 (ja) * | 2009-09-30 | 2013-06-26 | 三菱電機株式会社 | 電子回路装置 |
JP5162685B2 (ja) * | 2011-02-17 | 2013-03-13 | 三菱電機株式会社 | Dc/dc電圧変換装置 |
US9350242B2 (en) * | 2013-05-03 | 2016-05-24 | Samsung Electronics Co., Ltd. | Power supply and DC-DC converter with voltage drop circuit therein |
JP6521187B2 (ja) * | 2016-10-06 | 2019-05-29 | 株式会社村田製作所 | Dc−dcコンバータ |
WO2023238602A1 (ja) * | 2022-06-10 | 2023-12-14 | 株式会社Soken | 電力変換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6853569B2 (en) * | 2003-01-17 | 2005-02-08 | The Hong Kong Polytechnic University | DC to DC converter |
JP4546296B2 (ja) * | 2005-03-17 | 2010-09-15 | 三菱電機株式会社 | Dc/dcコンバータ装置 |
-
2008
- 2008-03-11 JP JP2008060402A patent/JP4880630B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009219250A (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4881952B2 (ja) | Dc/dc電力変換装置 | |
US7633780B2 (en) | Switching power supply apparatus with low loss synchronous rectification | |
JP4811852B2 (ja) | スイッチング電源と半導体集積回路 | |
JP4819902B2 (ja) | Dc/dc電力変換装置 | |
JP4481879B2 (ja) | スイッチング電源装置 | |
US7023186B2 (en) | Two stage boost converter topology | |
US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
EP1568132B1 (en) | Driver for switching circuit and drive method | |
US20030026115A1 (en) | Switching-type DC-DC converter | |
CN103404012A (zh) | 降压转换器中pwm和pfm操作之间的切换控制 | |
TW201005461A (en) | Voltage regulator and control method thereof | |
JP5235526B2 (ja) | チョッパ型dc−dcコンバータ | |
JP4632023B2 (ja) | 電力変換装置 | |
TW200924563A (en) | Discharge lamp lighting apparatus | |
JP6012822B1 (ja) | 電力変換装置 | |
US8824180B2 (en) | Power conversion apparatus | |
JP4880630B2 (ja) | Dc/dc電力変換装置 | |
JP2006014559A (ja) | Dc−dcコンバータ | |
JP5428713B2 (ja) | Dc−dcコンバータ、及びその制御方法 | |
JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
JP4619769B2 (ja) | 電源装置 | |
JP2008271664A (ja) | 降圧型のdc−dcコンバータ | |
JP4836980B2 (ja) | Dc/dc電力変換装置 | |
US10797580B1 (en) | Detection circuit, switching regulator having the same and control method | |
JP2018085873A (ja) | ゼロボルトスイッチング方式のスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111103 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4880630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |