JP6132887B2

JP6132887B2 - 電力変換装置

Info

Publication number: JP6132887B2
Application number: JP2015177168A
Authority: JP
Inventors: 真央川村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-09-09
Filing date: 2015-09-09
Publication date: 2017-05-24
Anticipated expiration: 2035-09-09
Also published as: JP2017055536A

Description

本発明は、入力された直流電圧を所定の直流電圧に変換して出力する電力変換装置に関するものである。

近年、環境に優しい自動車として、電気自動車（ＥＶ：ＥｌｅｃｔｒｉｃＶｅｈｉｃｌｅ）やＨＥＶ（ＨｙｂｒｉｄＥｌｅｃｔｒｉｃＶｅｈｉｃｌｅ）／ＰＨＥＶ（Ｐｌｕｇ−ｉｎＨｙｂｒｉｄＥｌｅｃｔｒｉｃＶｅｈｉｃｌｅ）等のハイブリッド自動車が開発されている。

このような自動車は、従来の自動車にも搭載されていた、制御回路を動作させる補機用電池に加えて、充電された電力により走行用の電動モータを駆動させる駆動用電池を搭載している。また、このような自動車では、パワーエレクトロニクス技術の進歩を背景に、燃費（または電費）を向上させるために、電動パワートレインコンポーネントの低損失化、高効率化が望まれている。

そこで、負荷範囲に依存せずソフトスイッチングが可能な共振型変換回路の従来技術として、特許文献１に記載されたハーフブリッジＬＬＣ共振変換回路が知られている。特許文献１の共振変換回路は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを直流電源に直列接続し、スイッチ素子Ｑ２と並列に、漏れインダンクタンスを有するトランスＴの１次巻線Ｎｐと電流共振コンデンサＣｒｉとの直列共振回路を接続し、トランスＴの２次巻線ＮＳ１、ＮＳ２に整流平滑回路を接続している。また、特許文献１の共振変換回路は、電流共振コンデンサＣｒｉの両端電圧を、所定の電圧値にクランプするクランプ回路（ダイオードＤ１、ダイオードＤ２）を備えている。そして、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオンさせることにより、整流平滑回路に発生する出力電圧Ｖｏを電気負荷に供給させるように構成されている。特許文献１の共振変換回路は、整流平滑回路から電気負荷に供給する出力電流Ｉｏが所定の電流値よりも大きい領域において、出力電流Ｉｏが増加するに従って、出力電圧Ｖｏが低下する出力特性を有している。

特開２０１３−２７０６６号公報

しかしながら、従来のハーフブリッジＬＬＣ共振変換回路では、以下のような課題がある。すなわち、大電力出力の用途では、トランス二次側の共振電流も大きくなり、出力平滑用コンデンサに流れるリプル電流も大きくなる。そのため、大電力出力時のリプル電流に耐えるため、出力平滑用コンデンサのサイズが大型化し、製造コストが高くなる問題があった。

本発明は、上記のような課題を解決するためになされたものであり、出力平滑用コンデンサに流れるリプル電流を低減することにより、出力平滑用コンデンサの小型化、低コスト化を図ることができる電力変換装置を提供することを目的とする。

本発明に係る電力変換装置は、入力された直流電圧を所定の直流電圧に変換して出力する絶縁型変換回路と、前記絶縁型変換回路に設けられたスイッチング素子をオンオフ制御する制御部と、を備えた電力変換装置であって、前記絶縁型変換回路は、一次巻線及び二次巻線を有するトランスと、前記一次巻線側に設けられた共振用コンデンサ、共振用リアクトル、第一スイッチング素子、及び第二スイッチング素子と、前記二次巻線側に設けられた整流回路と、前記整流回路の出力側に設けられた出力平滑用コンデンサと、を備えるＬＬＣ直列共振変換回路であり、前記制御部は、前記第一スイッチング素子と前記第二スイッチング素子とを、双方をオフさせるデッドタイムを間に設けて、スイッチング周期で交互にオンさせ、
入力電圧に対する出力電圧の電圧変換ゲインが増加するように、前記絶縁型変換回路が出力する出力電流の大きさに応じて前記スイッチング周期及び前記デッドタイムの一方又は双方を変化させるものである。

スイッチング周期を変化させることにより、出力平滑用コンデンサの放電電荷量を変化させることができ、リプル電流の実効値を変化させることができる。また、デッドタイムを変化させることにより、電力が伝送されなくなる期間を変化させることができ、リプル電流の実効値を変化させることができる。本発明に係る電力変換装置によれば、スイッチング周期及びデッドタイムの一方又は双方を適切に変化させ、リプル電流の実効値を低減させることができる。よって、出力平滑用コンデンサの小型化、低コスト化を図ることができる。

本発明の実施の形態１、２に係る電力変換装置の構成図である。本発明の実施の形態１に係る絶縁型変換回路の各電圧電流波形を示すタイミングチャートである。本発明の実施の形態１に係る絶縁型変換回路のスイッチング素子がオンオフされているときの電流経路を、図２の各時刻と対応して示す説明図である。本発明の実施の形態１に係る課題を説明するための、軽負荷時の絶縁型変換回路の各電圧電流波形を示すタイミングチャートである。本発明の実施の形態１に係る課題を説明するための、重負荷時の絶縁型変換回路の各電圧電流波形を示すタイミングチャートである。本発明の実施の形態１に係る課題を説明するための、絶縁型変換回路の共振電流及びリプル電流を示すタイミングチャートである。本発明の実施の形態１の比較例に係る絶縁型変換回路の各電圧電流波形を示すタイミングチャートである。本発明の実施の形態１に係る、スイッチング周期を短縮した時の絶縁型変換回路の各電圧電流波形を示すタイミングチャートである。本発明の実施の形態１に係る、デッドタイムを短縮した時の絶縁型変換回路の各電圧電流波形を示すタイミングチャートである。本発明の実施の形態３に係る電力変換装置の概略構成図である。本発明の実施の形態３に係るＬＬＣ直列共振変換回路のゲイン−周波数特性図である。本発明のその他の実施の形態に係る電力変換装置の概略構成図である。本発明のその他の実施の形態に係るＬＬＣ直列共振変換回路のゲイン−周波数特性図である。本発明のその他の実施の形態に係る電力変換装置の概略構成図である。本発明のその他の実施の形態に係る電力変換装置の概略構成図である。

１．実施の形態１
実施の形態１に係る電力変換装置５０について図面を参照して説明する。図１は、本実施の形態に係る電力変換装置５０の構成図である。

１−１．電力変換装置５０の基本構成
電力変換装置５０は、入力された直流電圧を所定の直流電圧に変換して出力する絶縁型変換回路１５と、絶縁型変換回路１５に設けられたスイッチング素子をオンオフ制御する制御部９と、を備えている。

絶縁型変換回路１５は、一次巻線５３及び二次巻線５４を有するトランス５と、一次巻線５３側（トランス５の入力側）に設けられた共振用コンデンサ３、共振用リアクトル４、第一スイッチング素子１、及び第二スイッチング素子２と、二次巻線５４側（トランス５の出力側）に設けられた整流回路６、７（本例では二つ）と、整流回路６、７の出力側（後段）に設けられた出力平滑用コンデンサ８と、を備えるＬＬＣ直列共振変換回路とされている。ここで、ＬＬＣは、ＴｗｏＩｎｄｕｃｔｏｒｓ（ＬＬ）ａｎｄａＣａｐａｃｉｔｏｒ（Ｃ）の略である。トランス５により、一次巻線５３側（入力側）の回路と、二次巻線５４側（出力側）の回路とが絶縁されている。

本実施の形態では、絶縁型変換回路１５は、入力端子５１と出力端子５２との間に接続されており、入力端子５１に入力された直流電圧（入力電圧Ｖｉ）を所定の直流電圧（出力電圧Ｖｏ）に変換して出力端子５２に出力する。入力端子５１には、直流電源５５が接続されており、出力端子５２には電気負荷５６が接続されている。例えば、電力変換装置５０が、電気自動車やハイブリッド自動車に適用された場合には、入力端子５１に、車輪駆動用モータの電源となる駆動用電池が接続され、出力端子５２に補機及び補機用電池が接続される。

絶縁型変換回路１５の整流回路６、７には、ダイオード（以下、ダイオード６、７と称す）が用いられており、第一及び第二スイッチング素子１、２には、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられている。第一スイッチング素子１のドレイン端子は、絶縁型変換回路１５の正極側の入力部（入力端子５１）に接続され、第一スイッチング素子１のソース端子は、第二スイッチング素子２のドレイン端子に接続され、第二スイッチング素子２のソース端子は、絶縁型変換回路１５の負極側の入力部（入力端子５１）に接続されている。

共振用コンデンサ３及び共振用リアクトル４は、第一スイッチング素子１のソース端子と第二スイッチング素子２のドレイン端子とをつなぐ接続線と、一次巻線５３の第一端子との間に直列接続されている。一次巻線５３の第二端子は、絶縁型変換回路１５の負極側の入力部（入力端子５１）、及び第二スイッチング素子２のソース端子に接続されている。なお、共振用コンデンサ３及び共振用リアクトル４の一方又は双方は、一次巻線５３の第二端子と、絶縁型変換回路１５の負極側の入力部との間に接続されてもよい。

二次巻線５４は、中間タップを有しており、中間タップが、絶縁型変換回路１５の負極側の出力部（出力端子５２）に接続されている。また、二次巻線５４の第一端子には、ダイオード６のアノード端子が接続され、二次巻線５４の第二端子には、ダイオード７のアノード端子が接続されている。また、ダイオード６のカソード端子とダイオード７のカソード端子とは、互いに接続されており、その接続点が、絶縁型変換回路１５の正極側の出力部（出力端子５２）に接続されている。出力平滑用コンデンサ８は、絶縁型変換回路１５の正極側の出力部と負極側の出力部との間（出力端子５２）に並列接続されている。

絶縁型変換回路１５に入力される入力電圧Ｖｉを検出する入力電圧検出回路２０が、絶縁型変換回路１５の入力部（入力端子５１）と並列に接続されている。絶縁型変換回路１５から出力される出力電圧Ｖｏを検出する出力電圧検出回路２１が、絶縁型変換回路１５の出力部（出力端子５２）と並列に接続されている。絶縁型変換回路１５が出力する出力電流Ｉｏｕｔを検出する出力電流検出回路２２が、出力平滑用コンデンサ８の出力側（後段）に設けられた、出力部（出力端子５２）に接続される接続線（本例では正極側）に設けられている。

ここで、トランス５の２次側、すなわちダイオード６、７のカソード端子の接続点から出力される共振電流をＩｔｒ２とし、出力平滑用コンデンサ８に流れるリプル電流をＩＣｏｕｔとし、出力電流をＩｏｕｔとする。

第一及び第二スイッチング素子１、２のゲート端子は、それぞれ、制御線３０ａ、３０ｂを介して制御部９に接続されており、第一及び第二スイッチング素子１、２は、それぞれ、制御部９の制御信号によりオンオフ制御される。また、電圧検出回路２０、２１は、それぞれ、信号線３１ａ、３１ｂにより、制御部９に接続されており、制御部９は、電圧検出回路２０、２１の出力信号に基づいて、電圧Ｖｉ、Ｖｏを検出する。また、出力電流検出回路２２は、信号線３１ｃにより、制御部９に接続されており、制御部９は、出力電流検出回路２２の出力信号に基づいて、出力電流Ｉｏｕｔを検出する。

制御部９は、絶縁型変換回路１５に備えられた第一及び第二スイッチング素子１、２をオンオフ制御する。制御部９は、スイッチング素子のオンオフ制御を行う処理回路を備えている。制御部９の処理回路は、コンパレータ、オペアンプ、差動増幅回路等のアナログ電子回路から構成されてもよいし、演算処理装置、記憶装置等のデジタル電子回路により構成されてもよいし、アナログ電子回路及びデジタル電子回路の双方により構成されてもよい。

１−２．絶縁型変換回路１５の動作原理
絶縁型変換回路１５の動作原理について説明する。図２のタイムチャートには、絶縁型変換回路１５のオンオフ制御時の各電圧・電流波形を示している。図３には、第一及び第二スイッチング素子１、２をオンオフ制御しているときの電流経路を示している。なお、図２には、第一スイッチング素子１の制御信号をＶｇｓ１で示し、第二スイッチング素子２の制御信号をＶｇｓ２で示している。ここで、スイッチング周期Ｔｓｗの逆数であるスイッチング周波数をｆｓｗとし、１次側電流の共振周波数をｆｓｒとしている。

制御部９は、図２に示すように、第一スイッチング素子１と第二スイッチング素子２とを、双方をオフさせるデッドタイムｔｄを間に設けて、スイッチング周期Ｔｓｗで交互にオンさせるように構成されている。すなわち、制御部９は、第一スイッチング素子１をオフさせた後、デッドタイムｔｄが経過したときに第二スイッチング素子２をオンさせ、第二スイッチング素子２をオフさせた後、デッドタイムｔｄが経過したときに第一スイッチング素子１をオンさせるオンオフ制御を、スイッチング周期Ｔｓｗで繰り返す。

図２の時刻t₁〜t₂において、図３（ａ）に示すように、第一スイッチング素子１及び第二スイッチング素子２は共にオフである。このとき、一次巻線５３には励磁電流Ｉｍが流れており、第一スイッチング素子１の寄生容量（不図示）に充電されていた（蓄えられていた）電荷は放電され、一方、第二スイッチング素子２の寄生容量（不図示）には電荷が充電される。そのため、時刻t₁〜t₂の間に、第一スイッチング素子１のドレイン−ソース間の電圧Ｖｄｓ１は減少し、第二スイッチング素子２のドレイン−ソース間の電圧Ｖｄｓ２は増加する。

次に、図２の時刻t₂〜t₃において、図３（ｂ）に示すように、第一スイッチング素子１をターンオンすると、図２より、第一スイッチング素子１のドレイン−ソース間の電圧Ｖｄｓ１は直前に０Ｖとなっており、ＺＶＳが成立する。ここで、ＺＶＳは、ＺｅｒｏＶｏｌｔａｇｅＳｗｉｔｃｈｉｎｇの略である。そして、第一スイッチング素子１を、共振電流Ｉｔｒ２の電流が０Ａ付近でターンオフする。これにより、ターンオフ損失の低減（ＺＣＳ）および二次側回路に発生するサージを低減させる。ここで、ＺＣＳは、ＺｅｒｏＣｕｒｒｅｎｔＳｗｉｃｈｉｎｇの略である。

図２の時刻t₃〜t₄において、図３（ｃ）に示すように、第一スイッチング素子１及び第二スイッチング素子２は共にオフである。このとき、トランス５には励磁電流Ｉｍが時刻t₁〜t₂時とは逆向きに流れており、第一スイッチング素子１の寄生容量に充電され、一方、第二スイッチング素子２の寄生容量に充電されていた電荷は放電される。このため、時刻t₃〜t₄の間に、第一スイッチング素子１のドレイン−ソース間の電圧Ｖｄｓ１は増加し、第二スイッチング素子２のドレイン−ソース間の電圧Ｖｄｓ２は減少する。

次に、図２の時刻t₄〜t₅において、図３（ｄ）に示すように、第二スイッチング素子２をターンオンすると、図２より、第二スイッチング素子２のドレイン−ソース間の電圧Ｖｄｓ２は直前に０Ｖになっており、ＺＶＳが成立する。

このように、絶縁型変換回路１５は、ターンオン時及びターンオフ時において、ソフトスイッチングが成立するように動作させることで軽負荷時の電圧変換効率を向上させることができる。

１−３．絶縁型変換回路１５に係る課題
絶縁型変換回路１５に係る課題について説明する。図４のタイムチャートには、出力電流Ｉｏｕｔが小さい軽負荷における、各電圧・電流波形を示している。図５のタイムチャートには、出力電流Ｉｏｕｔが大きい重負荷における、各電圧・電流波形を示している。ここでは、説明のため、スイッチング周波数ｆｓｗ＜共振周波数ｆｓｒとしている。

図４及び図５より、出力電流Ｉｏｕｔ（負荷）が増加しても、トランス５後段の整流回路６、７から出力される共振電流Ｉｔｒ２、及び出力平滑用コンデンサ８に流れるリプル電流ＩＣｏｕｔの波形は変化しておらず、振幅が大きくなっていることがわかる。

次に、定常動作時では、出力電圧Ｖｏは一定のため、出力平滑用コンデンサ８に充電されるリプル電流ＩＣｏｕｔの充電量（図４及び図５の（＋）で示された面積）と、出力平滑用コンデンサ８から放電されるリプル電流ＩＣｏｕｔの放電量（図４及び図５の（−）で示された面積）とは釣り合い、プラスマイナスゼロになる。また、図４及び図５より、２次側に電力伝送されていない期間では、出力平滑用コンデンサ８から出力側にリプル電流ＩＣｏｕｔが流れていることがわかる。また、出力電流Ｉｏｕｔ（負荷）が増加するほど、電力伝送されていない期間に出力平滑用コンデンサ８から出力側に流れる電流が増加していることがわかる。そのため、放電量とつりあうために、出力平滑用コンデンサ８を充電する充電電流も増加し、結果として、出力平滑用コンデンサ８に流れる充放電電流（リプル電流ＩＣｏｕｔ）の実効値は大幅に増加する。通常、出力平滑用コンデンサ８は、このリプル電流ＩＣｏｕｔに耐えうるだけのサイズが必要とされ、大型化し、コストが増加する。

このように、重負荷時のリプル電流ＩＣｏｕｔの大きさが、出力平滑用コンデンサ８のサイズを決めているため、重負荷時のリプル電流ＩＣｏｕｔを低減することにより、出力平滑用コンデンサ８の小型化、低コスト化を図ることができる。

以下で、リプル電流ＩＣｏｕｔの低減について、理論的に詳細に説明する。図６に示すように、図４及び図５の電流波形を取り出して、スイッチング周波数をｆｓｗとし、スイッチング周期をＴｓｗとし、共振周波数をｆｓｒとし、共振周期をＴｓｒとし、共振角周波数をωｓｒとし、共振電流Ｉｔｒ２のピーク値（振幅）をＩｐとすると、整流回路の共振電流Ｉｔｒ２、出力平滑用コンデンサ８のリプル電流ＩＣｏｕｔは、式（１）、式（２）のように表せる。

上述したように、定常動作時は、出力平滑用コンデンサ８に流れるリプル電流ＩＣｏｕｔの充電電荷量と放電電荷量とは釣り合うため、式（３）が成り立つ。

式（３）に式（２）を代入して解くと、式（４）を得る。
式（４）より、電力伝送期間となる共振周期Ｔｓｒに対して、スイッチング周期Ｔｓｗが短くなるに従って、共振電流Ｉｔｒ２のピーク値Ｉｐが減少することがわかる。また、出力電流Ｉｏｕｔが増加するに従って、共振電流Ｉｔｒ２のピーク値Ｉｐが増加することがわかる。なお、共振周期Ｔｓｒは、共振用コンデンサ３の静電容量と共振用リアクトル４のインダクタンスとに基づいて定まる所定値（固定値）となる。

出力平滑用コンデンサ８に流れるリプル電流ＩＣｏｕｔの実効値ＩＣｏｕｔｒｍｓは式（５）で表される。
式（５）に式（２）及び式（４）を代入して解くと、式（６）を得る。

式（６）より、電力伝送期間となる共振周期Ｔｓｒに対して、スイッチング周期Ｔｓｗが短くなるに従って、リプル電流の実効値ＩＣｏｕｔｒｍｓが減少することがわかる。これは、上述したように、共振周期Ｔｓｒに対してスイッチング周期Ｔｓｗが短くなるに従って、出力平滑用コンデンサ８から出力側に流れる放電電荷量が減少するためである。また、式（６）より、出力電流Ｉｏｕｔが増加するに従ってリプル電流の実効値ＩＣｏｕｔｒｍｓが増加することがわかる。

なお、スイッチング周波数ｆｓｗ＜共振周波数ｆｓｒの場合（Ｔｓｗ＞Ｔｓｒ）について説明したが、スイッチング周波数ｆｓｗ≧共振周波数ｆｓｒの場合（Ｔｓｗ≦Ｔｓｒ）についても同様のことが成り立つ。すなわち、共振周期Ｔｓｒに対してスイッチング周期Ｔｓｗが短くなるに従って、出力平滑用コンデンサ８の放電電荷量が減少し、リプル電流の実効値ＩＣｏｕｔｒｍｓが減少する。

また、特に、スイッチング周波数ｆｓｗ≧共振周波数ｆｓｒの場合において、スイッチング周期Ｔｓｗを変化させなくても、デッドタイムｔｄを短くすることで、デッドタイムｔｄにより強制的に電力が伝送されなくなる期間（厳密には、伝送される電力が強制的に低下する期間）を短縮することができ、リプル電流の実効値ＩＣｏｕｔｒｍｓを減少させることができる。なお、スイッチング周期Ｔｓｗを変化させずに、デッドタイムｔｄを短くする場合は、第一及び第二スイッチング素子１、２のオン期間が長くなる。

１−４．制御部９の構成
そこで、本実施の形態に係る制御部９は、出力平滑用コンデンサ８に流れるリプル電流ＩＣｏｕｔが減少するように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるリプル電流低減制御を実行するように構成されている。上述したように、スイッチング周期Ｔｓｗを変化させることにより、出力平滑用コンデンサ８の放電電荷量を変化させることができ、リプル電流の実効値ＩＣｏｕｔｒｍｓを変化させることができる。また、デッドタイムｔｄを変化させることにより、電力が伝送されなくなる期間を変化させることができ、リプル電流の実効値ＩＣｏｕｔｒｍｓを変化させることができる。上記の構成によれば、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を適切に変化させ、リプル電流の実効値ＩＣｏｕｔｒｍｓを低減させることができる。よって、出力平滑用コンデンサ８の小型化、低コスト化を図ることができる。なお、スイッチング周期Ｔｓｗのみを変化させる場合は、デッドタイムｔｄを変化させず、第一及び第二スイッチング素子１、２のオン期間を変化させる。デッドタイムｔｄのみを変化させる場合は、スイッチング周期Ｔｓｗが変化しないように、第一及び第二スイッチング素子１、２のオン期間を変化させる。スイッチング周期Ｔｓｗ及びデッドタイムｔｄの双方を変化させる場合は、第一及び第二スイッチング素子１、２のオン期間、及びデッドタイムｔｄを変化させる。

上述したように、出力電流Ｉｏｕｔの大きさに応じて、リプル電流の実効値ＩＣｏｕｔｒｍｓが変化する。よって、本実施の形態では、制御部９は、絶縁型変換回路１５が出力する出力電流Ｉｏｕｔの大きさに応じて、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるように構成されている。この構成によれば、出力電流Ｉｏｕｔの大きさに応じて、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を適切に変化させることにより、リプル電流の実効値ＩＣｏｕｔｒｍｓを効果的に低減させ、出力平滑用コンデンサ８の小型化、低コスト化を効果的に図ることができる。

具体的には、上述したように、出力電流Ｉｏｕｔが増加するに従って、リプル電流の実効値ＩＣｏｕｔｒｍｓが増加する。また、共振周期Ｔｓｒに対して、スイッチング周期Ｔｓｗが短くなるに従って、リプル電流の実効値ＩＣｏｕｔｒｍｓが減少する。制御部９は、スイッチング周期Ｔｓｗを変化させる場合は、出力電流Ｉｏｕｔが増加するに従って、スイッチング周期Ｔｓｗを短くするように構成されている。また、制御部９は、デッドタイムｔｄを変化させる場合は、出力電流Ｉｏｕｔが増加するに従って、デッドタイムｔｄを短くするように構成されている。この構成によれば、出力電流Ｉｏｕｔが増加するに従って増加するリプル電流の実効値ＩＣｏｕｔｒｍｓを低減することができる。すなわち、リプル電流の実効値ＩＣｏｕｔｒｍｓの最大値を低減することができ、出力平滑用コンデンサ８の小型化、低コスト化を図ることができる。

本実施の形態では、制御部９は、出力電流Ｉｏｕｔが予め設定された重負荷判定閾値以上である場合に、リプル電流低減制御を実行するように構成されている。よって、リプル電流の実効値ＩＣｏｕｔｒｍｓが大きくなる重負荷において、リプル電流低減制御により、リプル電流の実効値ＩＣｏｕｔｒｍｓを低減することができる。一方、制御部９は、出力電流Ｉｏｕｔが重負荷判定閾値未満である場合は、リプル電流低減制御を行わず、ＺＶＳ及びＺＣＳとなるように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄを設定するように構成されている。具体的には、スイッチング周期Ｔｓｗは、ＺＣＳとなるように、共振周期Ｔｓｒよりも長く設定され、デッドタイムｔｄはＺＶＳとなるように、十分長く設定される。よって、リプル電流の実効値ＩＣｏｕｔｒｍｓが比較的小さくなる軽負荷において、ソフトスイッチングにより絶縁型変換回路１５の電圧変換効率を向上させることができる。

次に、リプル電流低減制御の制御挙動を、図７から図９のタイムチャートを用いて説明する。図７は、図５と同様のタイムチャートであり、出力電流Ｉｏｕｔが重負荷判定閾値以上である重負荷の場合において、リプル電流低減制御が実行されていない場合の比較例であり、ＺＶＳ及びＺＣＳとなるように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄが設定されている。その結果、スイッチング周波数ｆｓｗ＜共振周波数ｆｓｒ（Ｔｓｗ＞Ｔｓｒ）に設定されている。

図８では、出力電流Ｉｏｕｔが図７と同じ重負荷の状態で、リプル電流低減制御が実行され、図７の場合よりも、スイッチング周期Ｔｓｗが短くされている。その結果、スイッチング周波数ｆｓｗ＞共振周波数ｆｓｒ（Ｔｓｗ＜Ｔｓｒ）に設定されている。なお、デッドタイムｔｄは、図７と同じに設定されている。図７の場合に比べて、出力平滑用コンデンサ８から出力側に電流が流れる放電期間が短くなっており、放電電化量（図の（−）で示された面積）が減少しており、放電電化量と釣り合う充電電化量（図の（＋）で示された面積）も減少している。その結果、図７の場合に比べて、出力平滑用コンデンサ８に流れるリプル電流の実効値ＩＣｏｕｔｒｍｓを減少させることができている。

図９では、図８の状態から、更に、リプル電流低減制御によりデッドタイムｔｄが短くされている。なお、スイッチング周期Ｔｓｗは、図８と同じに設定され、第一及び第二スイッチング素子１、２のオン期間が、図８よりも長くされている。図８の場合に比べて、伝送される電力が強制的に低下する期間が短くなっており、放電電化量（図の（−）で示された面積）が更に減少し、放電電化量と釣り合う充電電化量（図の（＋）で示された面積）も更に減少している。その結果、図８の場合に比べて、更に、出力平滑用コンデンサ８に流れるリプル電流の実効値ＩＣｏｕｔｒｍｓを減少させることができている。よって、重負荷において、スイッチング周期Ｔｓｗを短くし、デッドタイムｔｄを短くすることで、リプル電流の実効値ＩＣｏｕｔｒｍｓの最大値を低減することができ、出力平滑用コンデンサ８の小型化、低コスト化を図ることができる。

なお、制御部９は、リプル電流低減制御によりスイッチング周期Ｔｓｗのみを短くするように構成されてもよい。例えば、短絡保護のために、デッドタイムｔｄの短縮の制約がある場合に好適である。

或いは、制御部９は、リプル電流低減制御によりデッドタイムｔｄのみを短くするように構成されてもよい。例えば、デッドタイムｔｄの短縮の制約がなく、スイッチング周期Ｔｓｗの短縮による発熱や、制御電源による制約がある場合に好適である。

また、制御部９は、重負荷判定閾値を用いた判定により、リプル電流低減制御の実行又は不実行を段階的に切り替えず、出力電流Ｉｏｕｔに応じて連続的にスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるように構成されてもよい。

２．実施の形態２
次に、実施の形態２に係る電力変換装置５０について説明する。上記の実施の形態１と同様の構成部分は説明を省略する。実施の形態２の電力変換装置５０の回路構成は、図１に示す実施の形態１と同じである。

本実施の形態では、制御部９は、出力電流Ｉｏｕｔの大きさに応じて、絶縁型変換回路１５の電力変換効率が最も高くなるように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるように構成されている。このように構成することによっても、重負荷において、リプル電流ＩＣｏｕｔを低減することができると共に、軽負荷において、ソフトスイッチングにより絶縁型変換回路１５の電圧変換効率を向上させることができる。以下で詳細に説明する。

軽負荷においては、絶縁型変換回路１５の各素子を流れる電流による導通損失よりも、第一及び第二スイッチング素子１、２のオンオフによるスイッチング損失の方が、損失量が大きい。そのため、制御部９は、出力電流Ｉｏｕｔが小さい軽負荷において、ＺＶＳ及びＺＣＳの実現により、絶縁型変換回路１５の電力変換効率が最大になるように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を設定する。具体的には、スイッチング周期Ｔｓｗは、ＺＣＳとなるように、共振周期Ｔｓｒよりも長く設定され、デッドタイムｔｄは、ＺＶＳとなるように、十分長く設定される。

重負荷においては、スイッチング損失よりも導通損失の方が支配的になる。そのため、ため、制御部９は、出力電流Ｉｏｕｔが大きい重負荷において、導通損失の低減により、絶縁型変換回路１５の電力変換効率が最大になるように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を設定する。具体的には、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方が、導通損失を低減するため、軽負荷の場合よりも短く設定される。その結果、リプル電流の実効値ＩＣｏｕｔｒｍｓが低減される。

このことは、例えば、整流回路６、７から出力される共振電流Ｉｔｒ２の実効値Ｉｔｒ２＿ｒｍｓにより説明できる。共振電流の実効値Ｉｔｒ２＿ｒｍｓは、式（１）及び式（４）から式（７）のように求まる。
式（７）より、電力伝送期間となる共振周期Ｔｓｒに対して、スイッチング周期Ｔｓｗが短くなるに従って、共振電流の実効値Ｉｔｒ２＿ｒｍｓが減少することがわかる。また、出力電流Ｉｏｕｔが増加するに従って、共振電流の実効値Ｉｔｒ２＿ｒｍｓが増加することがわかる。よって、スイッチング周期Ｔｓｗを短くすることにより、リプル電流の実効値ＩＣｏｕｔｒｍｓと同様に、共振電流の実効値Ｉｔｒ２＿ｒｍｓを低下させることができ、各素子の導通損失を低下させることができる。

しかし、スイッチング周期Ｔｓｗを短くし過ぎると、スイッチング損失が無視でないほど増加し、出力電圧Ｖｏが低下してしまう（詳細は、実施の形態３で説明）。そこで、本実施の形態では、制御部９は、重負荷領域において、出力電圧Ｖｏが低下しない範囲で、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を短くするように構成されている。この構成によれば、共振電流の実効値Ｉｔｒ２＿ｒｍｓを低下させて導通損失を低下させつつ、スイッチング損失の増加を抑制して、絶縁型変換回路１５の電力変換効率を最大にすることができる。また、それと共に、リプル電流の実効値ＩＣｏｕｔｒｍｓの最大値を低減することができ、出力平滑用コンデンサ８の小型化、低コスト化を図ることができる。

制御部９は、出力電流Ｉｏｕｔが中程度の中負荷においては、スイッチング損失と導通損失とをバランスさせて、絶縁型変換回路１５の電力変換効率が最大になるように、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を設定する。具体的には、制御部９は、軽負荷の場合よりも、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を短くする。しかし、スイッチング周期Ｔｓｗを短縮させ過ぎると、ＺＣＳとならずターンオフ損失が増加し、デッドタイムｔｄを短縮させ過ぎると、ＺＶＳでターンオンできず、スイッチング損失が増加する。そのため、制御部９は、重負荷の場合ほど、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を短縮させないようにすることで、スイッチング損失と導通損失とをバランスさせて、高効率を維持させる。

本実施の形態では、制御部９は、出力電流Ｉｏｕｔと、絶縁型変換回路１５の電力変換効率が最も高くなるスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方との関係が予め設定された効率マップデータを備え、効率マップデータに従い、出力電流Ｉｏｕｔに応じてスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるように構成されている。なお、効率マップデータは、制御部９が備えた記憶装置に予め記憶されている。

効率マップデータは、軽負荷、中負荷、及び重負荷等の複数の負荷領域毎に、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方が設定されたものであってもよい。この場合は、各負荷領域の代表点で、絶縁型変換回路１５の電力変換効率が最大になる、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方が設定される。制御部９は、出力電流Ｉｏｕｔに基づいて、いずれの負荷領域であるかを判定し、効率マップデータから、判定した負荷領域に対応するスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を抽出して設定するように構成されてもよい。

なお、制御部９は、出力電流Ｉｏｕｔの大きさに応じて、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を、連続的に変化させてもよいし、段階的に変化させてもよい。

なお、制御部９は、入力電圧Ｖｉに対する出力電圧Ｖｏの入出力電圧変換ゲイン（Ｖｏ／Ｖｉ）が増加するように、出力電流Ｉｏｕｔの大きさに応じてスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるように構成されてもよい。

具体的には、制御部９は、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を所定値だけ短縮又は延長させた後、入力電圧検出回路２０により検出した入力電圧Ｖｉに対する、出力電圧検出回路２１により検出した出力電圧Ｖｏの入出力電圧変換ゲインが増加した場合は、絶縁型変換回路１５の電力変換効率が向上したと判定し、今回短縮又は延長させたスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を保持する。そして、制御部９は、電圧変化ゲインが減少したと判定するまで、前回と同じ側に、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を所定値だけ短縮又は延長させ、同様の処理を繰り返す。一方、制御部９は、電圧変化ゲインが減少したと判定した場合は、今回短縮又は延長させる前のスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方に戻す。そして、制御部９は、前回とは反対側に、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を所定値だけ短縮又は延長させ、同様の処理を繰り返す。すなわち、制御部９は、フィードバック制御により、入出力電圧変換ゲインが増加する短縮側又は延長側に、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させる。

また、制御部９は、このようにフィードバック的に変化させたスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を、出力電流Ｉｏｕｔの動作点毎又は負荷領域毎に学習値として記憶するように構成されてもよい。そして、制御部９は、現在の出力電流Ｉｏｕｔに対応する学習値を読み出し、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方のフィードフォワード値として設定するように構成されてもよい。

３．実施の形態３
次に、実施の形態３に係る電力変換装置５０について説明する。上記の実施の形態１と同様の構成部分は説明を省略する。本実施の形態に係る電力変換装置５０は、図１０に示すように、実施の形態１、２とは異なり、絶縁型変換回路１５の前段（入力側）に、入力された直流電圧を所定の直流電圧に変換して出力する非絶縁型変換回路１４を備えている。すなわち、入力端子５１と絶縁型変換回路１５との間に、非絶縁型変換回路１４が直列接続されている。なお、絶縁型変換回路１５は、実施の形態１と同様の回路構成とされている。

非絶縁型変換回路１４は、平滑用リアクトル１０と、平滑用コンデンサ１３と、スイッチング素子１１と、整流回路１２と、を備えた、昇圧機能を有する昇圧変換回路とされている。整流回路１２には、ダイオード（以下、ダイオード１２と称す）が用いられており、スイッチング素子１１には、パワーＭＯＳＦＥＴが用いられている。非絶縁型変換回路１４では、平滑用リアクトル１０の第一端子は、非絶縁型変換回路１４の正極側の入力部（入力端子５１）に接続され、平滑用リアクトル１０の第二端子は、ダイオード１２のアノード端子に接続され、ダイオード１２のカソード端子は、非絶縁型変換回路１４の正極側の出力部（絶縁型変換回路１５の入力部）に接続されている。

スイッチング素子１１のドレイン端子は、平滑用リアクトル１０の第二端子とダイオード１２のアノード端子との接続線に接続され、スイッチング素子１１のソース端子は、非絶縁型変換回路１４の負極側の入力部と出力部とをつなぐ負極接続線に接続されている。平滑用コンデンサ１３は、非絶縁型変換回路１４の正極側の出力部と負極側の出力部との間に並列接続されている。

非絶縁型変換回路１４に入力される入力電圧Ｖｃを検出する入力電圧検出回路２３が、入力端子５１と並列に接続されている。また、非絶縁型変換回路１４から出力される出力電圧は、絶縁型変換回路１５に入力される入力電圧Ｖｉと同じであり、入力電圧検出回路２０により検出される。入力電圧検出回路２０は、実施の形態１、２とは異なり、非絶縁型変換回路１４と絶縁型変換回路１５とを接続する正極接続線及び負極接続線に並列に接続されている。

スイッチング素子１１のゲート端子は、制御線３０ｃを介して制御部９に接続されており、スイッチング素子１１は、制御部９の制御信号によりオンオフ制御される。また、入力電圧検出回路２３は、信号線３１ｄにより、制御部９に接続されており、制御部９は、入力電圧検出回路２３の出力信号に基づいて、非絶縁型変換回路１４の入力電圧Ｖｃを検出する。

制御部９は、絶縁型変換回路１５のスイッチング素子１、２に加えて、非絶縁型変換回路１４に備えられたスイッチング素子１１をオンオフ制御する。本実施の形態では、制御部９は、出力端子５２の出力電圧Ｖｏが、予め設定された目標電圧Ｖｏｔに近づくように、非絶縁型変換回路１４のスイッチング素子１１をオンオフする矩形パルス波信号のオンデューティ比を変化させるように構成されている。なお、制御部９は、実施の形態１又は２のように、リプル電流が減少するようにスイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるリプル電流低減制御を実行するように構成されている。

図１１に、ＬＬＣ直列共振変換回路とされた絶縁型変換回路１５に係る一般的な出力電圧Ｖｏのゲイン−周波数特性を示す。ＬＬＣ直列共振変換回路は、スイッチング周波数ｆｓｗの変化によって、入出力変換ゲインが変化するが、出力電流Ｉｏｕｔによってゲイン−周波数特性が変動する。出力電流Ｉｏｕｔが小さい軽負荷においては、スイッチング周波数ｆｓｗの増加に対して、ゲインが低下し難いゲイン−周波数特性を有する。重負荷においては、スイッチング周波数ｆｓｗの増加に対して、ゲインが低下し易いゲイン−周波数特性を有する。そのため、実施の形態１、２のように、重負荷において、リプル電流を低減させるためにスイッチング周波数ｆｓｗを増加させると出力電圧Ｖｏが低下してしまう。

本実施の形態では、昇圧変換回路とされた非絶縁型変換回路１４が設けられているので、リプル電流の低減のために出力電圧Ｖｏが低下する分を、非絶縁型変換回路１４により昇圧させて、出力電圧Ｖｏの低下を抑制することができる。つまり、本実施の形態では、実施の形態１、２と同様に、リプル電流を低減することができる効果を奏すると共に、入力端子５１に入力される入力電圧の変化範囲が広く、且つ出力端子５２から出力される出力電流Ｉｏｕｔの変化範囲が広い場合においても、安定した出力電圧Ｖｏを出力することができる。

〔その他の実施の形態〕
最後に、本発明のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。

（１）上記の各実施の形態においては、共振用コンデンサ３は、第一スイッチング素子１のソース端子と第二スイッチング素子２のドレイン端子とをつなぐ接続線と、共振用リアクトル４との間に直列接続されている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、図１２に示すように、共振用コンデンサ３は、第二スイッチング素子２のソース端子と一次巻線５３の第二端子との間、又は第一スイッチング素子１のドレイン端子と一次巻線５３の第一端子との間に直列接続されてもよい。或いは、共振用コンデンサ３は、第二スイッチング素子２のソース端子と一次巻線５３の第二端子との間、及び第一スイッチング素子１のドレイン端子と一次巻線５３の第一端子との間の双方に、コンデンサ容量が均等分割されて直列接続されてもよい。

（２）上記の各実施の形態においては、共振用リアクトル４が、トランス５の外部部品とされている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、共振用リアクトル４は、二次巻線５４に結合していない一次巻線５３の部分である漏れインダクタンスからなるように構成されてもよい。これにより、部品点数減による小型化、低コスト化が図れる。ここで、ＬＬＣ直列共振変換回路のゲイン−周波数特性について説明する。ＬＬＣ直列共振変換回路は、スイッチング周波数ｆｓｗを変化させ、直列共振回路のインピーダンスを調整することで、トランス５に印加される電圧が決まる。また、図１３に示すように、トランス５の励磁インダクタンスＬｍと共振用リアクトル４のインダクタンスＬｒとのインダクタンス比Ｌｎ（＝Ｌｍ／Ｌｒ）の変化によって、同じ負荷状態におけるゲイン−周波数特性が変化する。図１３に示すように、インダクタンス比Ｌｎが大きくなるに従って、スイッチング周波数ｆｓｗの増加に対して、ＬＬＣ直列共振変換回路の入出力電圧変換ゲイン（２Ｎ・Ｖｏ／Ｖｉ）が低下し難くなる。すなわち、インダクタンス比Ｌｎを大きく設定すると、リプル電流を減少させるために、スイッチング周波数ｆｓｗを増加させても、出力電圧Ｖｏが低下し難くなる利点がある。共振用リアクトル４が、漏れインダクタンスからなる場合は、インダクタンス比Ｌｎが大きくなるので、この利点を得ることができる。

（３）上記の各実施の形態においては、トランス５の二次巻線５４の中間タップが負極側の出力部（出力端子５２）に接続され、トランス５の二次巻線５４の両側端子にはそれぞれダイオード６、７のアノード端子が接続されている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、図１４に示すように、二次巻線５４の中間タップが、正極側の出力部（出力端子５２）に接続され、二次巻線５４の両側端子には、それぞれダイオード６、７のカソード端子が接続され、ダイオード６のアノード端子とダイオード７のアノード端子とが互いに接続され、その接続点が、負極側の出力部（出力端子５２）に接続されるように構成されてもよい。

（４）上記の各実施の形態においては、絶縁型変換回路１５の整流回路６、７は、ダイオード６、７によるダイオード整流回路とされている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、図１５に示すように、絶縁型変換回路１５の整流回路６、７は、スイッチング素子６、７により構成される同期整流回路とされてもよい。これにより、導通損失がダイオードの場合よりも低減し、効率が向上する。

（５）上記の各実施の形態においては、制御部９が、出力電流Ｉｏｕｔの大きさに応じて、スイッチング周期Ｔｓｗ及びデッドタイムｔｄの一方又は双方を変化させるために、絶縁型変換回路１５の出力側に出力電流検出回路２２が設けられ、出力電流Ｉｏｕｔが検出されるように構成されている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、絶縁型変換回路１５の入力側に電流検出回路が設けられ、制御部９は、絶縁型変換回路１５に入力される入力電流を検出し、入力電流に基づいて出力電流Ｉｏｕｔを推定するように構成されてもよい。

（６）上記の実施の形態３においては、非絶縁型変換回路１４は、昇圧変換回路とされており、制御部９は、昇圧変換回路の昇圧率を変化させることで、出力電圧Ｖｏの調整を行う場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、非絶縁型変換回路１４は、昇圧機能及び降圧機能を有する昇降圧変換回路や、降圧機能を有する降圧変換回路とされてもよく、制御部９は、変換回路の昇圧率及び降圧率を変化させる、又は降圧率を変化させることで、出力電圧Ｖｏの調整を行うように構成されてもよい。

（７）上記の実施の形態３においては、電力変換装置５０は、ＬＬＣ直列共振変換回路とされた絶縁型変換回路１５の前段に非絶縁型変換回路１４を備えている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、電力変換装置５０は、ＬＬＣ直列共振変換回路とされた絶縁型変換回路１５の後段（出力側）に非絶縁型変換回路１４を備え、非絶縁型変換回路１４により、電力変換装置５０の出力電圧の調整を行うように構成されてもよい。この場合は、出力電圧を、より精度よく調整できる。

（８）上記の各実施の形態においては、絶縁型変換回路１５は、第一及び第二スイッチング素子１、２を備えたハーフブリッジ回路のＬＬＣ直列共振変換回路とされている場合を例に説明した。しかし、本発明の実施の形態はこれに限定されない。すなわち、絶縁型変換回路１５は、第一及び第二スイッチング素子１、２に加えて、第三スイッチング素子及び第四スイッチング素子を備えたフルブリッジ回路のＬＬＣ直列共振変換回路とされていてもよい。具体的には、第三及び第四スイッチング素子は、第一及び第二スイッチング素子１，２と同様に、絶縁型変換回路１５の正極側の入力部と負極側の入力部との間に直列接続され、一次巻線５３の第二端子は、上記の各実施の形態とは異なり、第二スイッチング素子２のソース端子ではなく、第三スイッチング素子のソース端子と第四スイッチング素子のドレイン端子とをつなぐ接続線に接続されてもよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

この発明は、入力された直流電圧を所定の直流電圧に変換して出力する電力変換装置に好適に利用することができる。

１第一スイッチング素子、２第二スイッチング素子、３共振用コンデンサ、４共振用リアクトル、５トランス、６、７整流回路、８出力平滑用コンデンサ、９制御部、１４非絶縁型変換回路、１５絶縁型変換回路、２０入力電圧検出回路、２１出力電圧検出回路、２２出力電流検出回路、５０電力変換装置、５１入力端子、５２出力端子、５３一次巻線、５４二次巻線、５５直流電源、５６電気負荷、Ｉｍ励磁電流、Ｉｐ共振電流のピーク値、Ｖｉ入力電圧、Ｖｏ出力電圧、ｔｄデッドタイム、Ｔｓｒ共振周期、Ｔｓｗスイッチング周期、ｆｓｒ共振周波数、ｆｓｗスイッチング周波数、Ｉｏｕｔ出力電流、Ｉｔｒ２＿ｒｍｓ共振電流の実効値、ＩＣｏｕｔリプル電流、ＩＣｏｕｔｒｍｓリプル電流の実効値

Claims

入力された直流電圧を所定の直流電圧に変換して出力する絶縁型変換回路と、前記絶縁型変換回路に設けられたスイッチング素子をオンオフ制御する制御部と、を備えた電力変換装置であって、
前記絶縁型変換回路は、一次巻線及び二次巻線を有するトランスと、前記一次巻線側に設けられた共振用コンデンサ、共振用リアクトル、第一スイッチング素子、及び第二スイッチング素子と、前記二次巻線側に設けられた整流回路と、前記整流回路の出力側に設けられた出力平滑用コンデンサと、を備えるＬＬＣ直列共振変換回路であり、
前記制御部は、前記第一スイッチング素子と前記第二スイッチング素子とを、双方をオフさせるデッドタイムを間に設けて、スイッチング周期で交互にオンさせ、
入力電圧に対する出力電圧の電圧変換ゲインが増加するように、前記絶縁型変換回路が出力する出力電流の大きさに応じて前記スイッチング周期及び前記デッドタイムの一方又は双方を変化させる電力変換装置。
前記制御部は、前記スイッチング周期及び前記デッドタイムの一方又は双方を短縮又は延長させた後、前記電圧変換ゲインが増加した場合は、短縮又は延長した同じ側に前記スイッチング周期及び前記デッドタイムの一方又は双方を変化させ、前記電圧変換ゲインが減少した場合は、短縮又は延長した反対側に前記スイッチング周期及び前記デッドタイムの一方又は双方を変化させるフィードバック制御を行う請求項１に記載の電力変換装置。
前記制御部は、前記フィードバック制御により変化させた前記スイッチング周期及び前記デッドタイムの一方又は双方を、前記出力電流の動作点毎に学習値として記憶し、
現在の前記出力電流に対応する前記学習値を読み出し、前記スイッチング周期及び前記デッドタイムの一方又は双方のフィードフォワード値として設定する請求項２に記載の電力変換装置。
前記制御部は、前記スイッチング周期を変化させる場合は、前記出力電流が増加するに従って、前記スイッチング周期を短くする請求項１から３のいずれか一項に記載の電力変換装置。
前記制御部は、前記デッドタイムを変化させる場合は、前記出力電流が増加するに従って、前記デッドタイムを短くする請求項１から４のいずれか一項に記載の電力変換装置。
前記制御部は、前記出力電流の大きさに応じて、前記スイッチング周期及び前記デッドタイムの一方又は双方を、連続的又は段階的に変化させる請求項１から５のいずれか一項に記載の電力変換装置。
前記絶縁型変換回路の前段又は後段に、入力された直流電圧を所定の直流電圧に変換して出力する非絶縁型変換回路を備え、
前記制御部は、前記非絶縁型変換回路に設けられたスイッチング素子をオンオフ制御する請求項１から６のいずれか一項に記載の電力変換装置。
前記非絶縁型変換回路は、昇圧機能を有する請求項７に記載の電力変換装置。
前記共振用リアクトルは、前記二次巻線に結合していない前記一次巻線の部分である漏れインダクタンスからなる請求項１から８のいずれか一項に記載の電力変換装置。