JP2017046390A - 電源回路 - Google Patents

Abstract

【課題】本発明は、ブートストラップコンデンサの充電に用いる起動用スイッチング素子のコストを低下させることができる電源回路を提供することを目的とする。【解決手段】整流回路と、該整流回路に電気的に接続された第１電極、第２電極、及び該第１、第２電極間の導通を制御する制御電極を有するバックコンバータ回路のスイッチング素子と、該整流回路と該第１電極をつなぐ経路上の点である第１接続点と、該第２電極を電気的に接続するブートストラップコンデンサと、該第１接続点と該ブートストラップコンデンサをつなぐ経路に設けられた起動用スイッチング素子と、該起動用スイッチング素子と該ブートストラップコンデンサをつなぐ経路上の点である第２接続点に該第１接続点の電圧よりも低い電圧を印加する制御電源回路部と、該スイッチング素子の起動時に該起動用スイッチング素子をオンする制御部とを備える。【選択図】図１

Description

本発明は、例えばＬＥＤモジュールなどの電源として用いられる電源回路に関する。

特許文献１には昇降圧チョッパ回路を有する電源回路が開示されている。この電源回路には、ブートストラップコンデンサを充電するための専用のスイッチが設けられている。このスイッチは、回生用のダイオードに並列接続されている。そのようなスイッチとしては高耐圧のスイッチング素子を用いる必要がある。

特開２００２−３５４７８３号公報

負荷へ直流電圧を供給するために、降圧型ＤＣ−ＤＣコンバータ（以後、バックコンバータと称する）を用いることがある。バックコンバータのスイッチング素子をオンするためにブートストラップコンデンサが用いられる。このブートストラップコンデンサへの充電電流をオンオフするために、起動用スイッチング素子が設けられる。起動用スイッチング素子としては、高耐圧品の使用を避けてコストを低下させることが好ましい。

本発明は、上述のような課題を解決するためになされたもので、ブートストラップコンデンサの充電に用いる起動用スイッチング素子のコストを低下させることができる電源回路を提供することを目的とする。

本願の発明に係る電源回路は、整流回路と、該整流回路に電気的に接続された第１電極、第２電極、及び該第１電極と該第２電極の間の導通を制御する制御電極を有する、バックコンバータ回路のスイッチング素子と、該整流回路と該第１電極をつなぐ経路上の点である第１接続点と、該第２電極を電気的に接続するブートストラップコンデンサと、該第１接続点と該ブートストラップコンデンサをつなぐ経路に設けられた起動用スイッチング素子と、該起動用スイッチング素子と該ブートストラップコンデンサをつなぐ経路上の点である第２接続点に、該第１接続点の電圧よりも低い電圧を印加する制御電源回路部と、該スイッチング素子の起動時に、該起動用スイッチング素子をオンすることで該ブートストラップコンデンサを充電する制御部と、を備えたことを特徴とする。

本発明によれば、ブートストラップダイオードの充電に用いる起動用スイッチング素子の一端に整流回路の出力電圧が印加され、他端に制御電源回路部の出力電圧が印加されるので、起動用スイッチング素子のコストを低下させることができる。

実施の形態に係る電源回路の回路図である。 電源回路の起動時の動作を説明する回路図である。 電源回路の定常時の動作を説明する回路図である。

本発明の実施の形態に係る電源回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態．
図１は、実施の形態に係る電源回路の回路図である。電源回路の左側には交流電源が接続されている。二重丸は電源回路と外部構成との接続部を表す。電源回路の右側にはＬＥＤモジュール２０が接続されている。電源回路は、整流回路１０、ＰＦＣ（Power Factor Correction）回路２２、バックコンバータ回路２４及び制御ＩＣ３０を備えている。ＰＦＣ回路２２は、インダクタＬ１、スイッチング素子Ｑ１及びダイオードＤ１を備えている。

ＰＦＣ回路２２にはバックコンバータ回路２４が接続されている。バックコンバータ回路２４は、スイッチング素子Ｑ２を備えている。スイッチング素子Ｑ２は、整流回路１０に電気的に接続された第１電極ａ、第２電極ｂ、及び第１電極ａと第２電極ｂの間の導通を制御する制御電極ｃを有している。スイッチング素子Ｑ２は例えばＭＯＳＦＥＴである。スイッチング素子Ｑ２がＭＯＳＦＥＴの場合、第１電極ａはドレイン電極であり、第２電極ｂはソース電極であり、制御電極ｃはゲート電極である。バックコンバータ回路２４は、スイッチング素子Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２を備えている。

バックコンバータ回路２４には、ブートストラップコンデンサＣ３とツェナーダイオードＤ３が設けられている。ブートストラップコンデンサＣ３はスイッチング素子Ｑ２の制御電極ｃを第２電極ｂよりも、例えば１５Ｖ高くするために設けられている。ツェナーダイオードＤ３をブートストラップコンデンサＣ３に並列接続することで、ブートストラップコンデンサＣ３が１５Ｖまで充電されるようにした。

制御ＩＣ３０はＰＦＣ回路２２とバックコンバータ回路２４を制御するＩＣである。制御ＩＣ３０の側辺には複数の端子が形成されている。制御ＩＣ３０の側辺に沿って記載された文字は、端子を通る信号の名称を表す。例えば、端子Ｔ１に記載された「ＰＦＣ＿Ｖ」は、ＰＦＣ回路２２の電圧検出のための信号を表す。「ＶＢ」とはＨＶＩＣ（スイッチング素子Ｑ２）用電源を表す。ＶＢと書かれた部分の端子をＶＢ端子と称する。「ＬＥＤ＿ＤＲ」とはスイッチング素子Ｑ２を駆動するためのゲート信号を表す。「ＬＥＤ＿ＤＲ」と書かれた部分の端子をＬＥＤ＿ＤＲ端子と称する。「ＶＳ」とはＨＶＩＣ（スイッチング素子Ｑ２）用基準電位を表す。ＶＳと書かれた部分の端子をＶＳ端子と称する。

ＶＢ端子はブートストラップコンデンサＣ３の一端に接続され、ＶＳ端子はブートストラップコンデンサＣ３の他端に接続されている。ブートストラップコンデンサＣ３の他端とＶＳ端子の接続点は、スイッチング素子Ｑ２の第２電極ｂに接続されている。ＬＥＤ＿ＤＲ端子はスイッチング素子Ｑ２の制御電極ｃに接続されている。

制御ＩＣ３０の中の構成について説明する。制御ＩＣ３０の中には多くの素子が設けられるが、図１では主としてスイッチング素子Ｑ２のオンオフに関連する素子が示されている。制御ＩＣ３０の中には、端子Ｔ１に接続された定電流源３２、アノードが定電流源３２に接続されたダイオードＤ４、ドレインがダイオードＤ４のカソードに接続された起動用スイッチング素子Ｑ３がある。起動用スイッチング素子Ｑ３のソースはＶＢ端子に接続されている。定電流源３２は出力電流を一定に保つものである。定電流源３２の出力電流は例えば１ｍＡである。起動用スイッチング素子Ｑ３は例えばＭＯＳＦＥＴで形成される。起動用スイッチング素子Ｑ３としてＭＯＳＦＥＴ以外のインピーダンス可変素子を用いてもよい。

制御ＩＣ３０の中にはドライバ３４が設けられている。ドライバ３４はＶＢ端子、ＬＥＤ＿ＤＲ端子及びＶＳ端子につながっている。ドライバ３４は、ブートストラップコンデンサＣ３が充電されることでＶＢ端子とＶＳ端子の電位差が１５Ｖになったときに、制御電極ｃに電圧（１５Ｖ）を印加する。

整流回路１０と第１電極ａをつなぐ経路上の点を第１接続点Ｐ１と定義する。この第１接続点Ｐ１は端子Ｔ１に接続されている。ブートストラップコンデンサＣ３は、第１接続点Ｐ１と、第２電極ｂを電気的に接続するように設けられている。

制御ＩＣ３０の中には制御電源回路部を構成するＩＰＤ（Intelligent Power Device）３６がある。ＩＰＤ３６は端子Ｔ１と定電流源３２をつなぐ経路に接続されている。起動用スイッチング素子Ｑ３とブートストラップコンデンサＣ３をつなぐ経路上の点を第２接続点Ｐ２と定義する。ＩＰＤ３６は、第２接続点Ｐ２に、第１接続点Ｐ１の電圧よりも低い電圧を印加する。具体的には、ＩＰＤ３６の出力は、ＤＣＤＣ＿Ｓと書かれた端子、制御ＩＣ３０の外部のインダクタ、Ｖｃｃ１と書かれた端子、及びダイオードＤ５を経由して第２接続点Ｐ２に印加される。

制御ＩＣ３０の中には制御部４０がある。制御部４０は、起動用スイッチング素子Ｑ３に対して、起動用スイッチング素子Ｑ３をオンオフする信号を出す。制御部４０と前述のＩＰＤ３６は専用のハードウェアであっても、メモリに格納されるプログラムを実行するＣＰＵであってもよい。なお、制御部４０及びドライバ３４の電源はＩＰＤ３６から供給される。

前述の各構成を保護するために、整流回路１０、スイッチング素子Ｑ１を含むＰＦＣ回路２２、ブートストラップコンデンサＣ３、バックコンバータ回路２４、並びに起動用スイッチング素子Ｑ３、ＩＰＤ３６及び制御部４０等を含む制御ＩＣ３０を覆う外囲体を設けることが好ましい。外囲体は例えば樹脂である。

本発明の実施の形態に係る電源回路の動作について説明する。電源回路の「起動時」の動作と、起動後の「定常時」の動作を説明する。まず、起動時について説明する。図２は、電源回路の起動時の動作を説明する回路図である。起動時とは制御ＩＣ３０が最初に動作するときである。電源回路にＡＣ電圧が入力された直後は、ＰＦＣ回路２２は動作していない。そのため、整流回路１０の出力からスイッチング素子Ｑ２の第１電極ａまでの経路は、整流回路１０の出力（全波整流ライン）と同電位となる。整流回路１０の出力からスイッチング素子Ｑ２の第１電極ａまでの経路とは、破線で囲まれた経路である。この破線で囲まれた経路には例えば直流電圧１００Ｖが印加される。

起動時には、スイッチング素子Ｑ２を起動するために、制御部４０が、第１接続点Ｐ１とブートストラップコンデンサＣ３をつなぐ経路に設けられた起動用スイッチング素子Ｑ３をオンする。そうすると、例えば１ｍＡの電流が、定電流源３２からダイオードＤ４と起動用スイッチング素子Ｑ３を経由してブートストラップコンデンサＣ３に流れる。言い換えれば、矢印Ａ１及びＡ３で示す経路に電流が流れ、ブートストラップコンデンサＣ３が充電される。

さらに、矢印Ａ２で示す経路で、ＩＰＤ３６に例えば直流電圧１００Ｖが印加される。ＩＰＤ３６はこの電圧から生成した電圧（例えば１５Ｖ）を第２接続点Ｐ２に印加する。ＩＰＤ３６は、第１接続点Ｐ１と起動用スイッチング素子Ｑ３をつなぐ経路に接続されているため、第１接続点Ｐ１の電圧から第２接続点Ｐ２に印加する電圧を生成することができる。さらにＩＰＤ３６は、第１接続点Ｐ１の電圧から、ドライバ３４と制御部４０に対する電源電圧を生成し供給する。

したがって、起動時においては、起動用スイッチング素子Ｑ３のドレインに１００Ｖ、ソースに１５Ｖが印加されるので、起動用スイッチング素子Ｑ３のドレインソース間電圧は８５Ｖである。すなわち、第１接続点Ｐ１の電圧からＩＰＤ３６で生成した電圧を減じた電圧が起動用スイッチング素子Ｑ３のドレインソース間電圧となる。

ブートストラップコンデンサＣ３の電極間には、ツェナーダイオードＤ３によって定められた電圧（例えば１５Ｖ）が生じる。ドライバ３４は、ＶＢ端子とＶＳ端子の電位差が１５Ｖとなったときに、オンとなり、スイッチング素子Ｑ２の制御電極ｃに電圧を印加する。つまり、スイッチング素子Ｑ２のＶｇｓを１５Ｖとする。これによりスイッチング素子Ｑ２がオンとなり、電源回路の起動が完了する。

次いで、定常時について説明する。図３は、電源回路の定常時の動作を説明する回路図である。定常時においては、制御部４０が起動用スイッチング素子Ｑ３をオフにする。つまり、起動時にスイッチング素子Ｑ２が一度オンされると、制御部４０は起動用スイッチング素子Ｑ３をオフにする。例えば、制御部４０は、制御ＩＣのＬＥＤ＿Ｉと記載された端子から電流を検出することで、スイッチング素子Ｑ２がオンになったことを検出し、起動用スイッチング素子Ｑ３をオフにする。

スイッチング素子Ｑ２の第２電極ｂとインダクタＬ２を結ぶ経路は破線で囲まれている。この破線で囲まれた経路の電位は、スイッチング素子Ｑ２がオフのとき、制御ＩＣ３０のＧＮＤ１（ＰＷ）の電位からみてダイオードＤ２のＶｆの分だけ低くなる。例えば、スイッチング素子Ｑ２の第２電極ｂとインダクタＬ２を結ぶ経路の電位は、制御ＩＣ３０のＧＮＤ１（ＰＷ）の電位からみて−０．６Ｖとなる。

定常時においては、ＩＰＤ３６が生成した電流でブートストラップコンデンサＣ３を充電する。すなわち、矢印Ａ４、Ａ５、Ａ３の経路で電流が流れ、ブートストラップコンデンサＣ３を充電する。第２接続点Ｐ２の電圧が１５Ｖで、破線部分の電位が−０．６Ｖなので、ブートストラップコンデンサＣ３には１５．６Ｖの電圧が印加される。

次に、本発明の実施の形態に係る電源回路の主要な効果について説明する。起動時において、起動用スイッチング素子Ｑ３には、第１接続点Ｐ１の電圧（例えば１００Ｖ）からＩＰＤ３６によりソースに印加される電圧（例えば１５Ｖ）を減じた電圧（例えば８５Ｖ）が印加される。したがって、起動用スイッチング素子Ｑ３に１００Ｖがそのまま印加される場合よりは、耐圧の面で有利である。そのため、起動用スイッチング素子Ｑ３の耐圧レベルを下げて当該素子のコストを低下させることができる。

起動時においてはブートストラップコンデンサＣ３に１００Ｖ、１ｍＡが印加されるが、定常時においては起動用スイッチング素子Ｑ３をオフにすることでブートストラップコンデンサＣ３に１５．６Ｖ、１ｍＡを印加する。したがって、定常時にブートストラップコンデンサＣ３を１００Ｖで充電する場合と比較して損失を低減できる。

制御ＩＣ３０は、起動用スイッチング素子Ｑ３、ＩＰＤ３６及び制御部４０等を１つにまとめたものである。これにより、例えば起動用スイッチング素子をダイオードＤ２に並列接続するために制御ＩＣの外部に起動用スイッチング素子を設ける場合と比較して部品点数を減らすことができる。

制御ＩＣ３０に１つの端子Ｔ１を設けた。この端子Ｔ１を経由して第１接続点Ｐ１と起動用スイッチング素子Ｑ３が電気的に接続され、この端子Ｔ１を経由して第１接続点Ｐ１とＩＰＤ３６が電気的に接続される。これにより、１つの端子Ｔ１で、起動用スイッチング素子Ｑ３を通る経路と、ＩＰＤ３６に通じる経路に電圧を供給できる。よって、これらの経路に対して別々に端子を設けた場合と比較して端子の数を減らすことができる。

本発明の実施の形態に係る電源回路はその特徴を失わない範囲で様々な変形が可能である。たとえば、ＰＦＣ回路２２は省略しても良い。スイッチング素子Ｑ２がハイサイド側（整流回路１０に接続される部分）にあれば、ブートストラップコンデンサＣ３によって当該スイッチング素子を起動する必要があるので、本発明の効果を得ることができる。また、言及した電圧値については適宜変更できる。

１０ 整流回路、 ２２ ＰＦＣ回路、 ２４ バックコンバータ回路、 ３４ ドライバ、 ４０ 制御部、 Ｃ３ ブートストラップコンデンサ、 ３０ 制御ＩＣ、 Ｐ１ 第１接続点、 Ｐ２ 第２接続点、 Ｑ２ スイッチング素子、 Ｑ３ 起動用スイッチング素子、 Ｔ１ 端子

Claims (7)

1. 整流回路と、
   前記整流回路に電気的に接続された第１電極、第２電極、及び前記第１電極と前記第２電極の間の導通を制御する制御電極を有する、バックコンバータ回路のスイッチング素子と、
   前記整流回路と前記第１電極をつなぐ経路上の点である第１接続点と、前記第２電極を電気的に接続するブートストラップコンデンサと、
   前記第１接続点と前記ブートストラップコンデンサをつなぐ経路に設けられた起動用スイッチング素子と、
   前記起動用スイッチング素子と前記ブートストラップコンデンサをつなぐ経路上の点である第２接続点に、前記第１接続点の電圧よりも低い電圧を印加する制御電源回路部と、
   前記スイッチング素子の起動時に、前記起動用スイッチング素子をオンすることで前記ブートストラップコンデンサを充電する制御部と、を備えたことを特徴とする電源回路。
2. 前記制御部は、前記スイッチング素子が所定時間スイッチング動作すると前記起動用スイッチング素子をオフにすることを特徴とする請求項１に記載の電源回路。
3. 前記起動用スイッチング素子と、前記制御電源回路部と、前記制御部を１つの制御ＩＣにしたことを特徴とする請求項１又は２に記載の電源回路。
4. 前記制御電源回路部は、前記第１接続点と前記起動用スイッチング素子をつなぐ経路に接続され、前記第１接続点の電圧から前記第２接続点に印加する電圧を生成することを特徴とする請求項３に記載の電源回路。
5. 前記制御ＩＣは１つの端子を備え、
   前記端子を経由して前記第１接続点と前記起動用スイッチング素子が電気的に接続され、
   前記端子を経由して前記第１接続点と前記制御電源回路部が電気的に接続されたことを特徴とする請求項４に記載の電源回路。
6. 前記第１接続点と前記起動用スイッチング素子をつなぐ経路に設けられた定電流源を備え、
   前記定電流源が生成する電流と、前記制御電源回路部が前記第２接続点に印加する電流が等しいことを特徴とする請求項１〜５のいずれか１項に記載の電源回路。
7. 前記整流回路、前記スイッチング素子、前記ブートストラップコンデンサ、前記起動用スイッチング素子、前記制御電源回路部及び前記制御部を覆う外囲体を備えたことを特徴とする請求項１〜６のいずれか１項に記載の電源回路。

Images