JP2002354783A - 電源装置 - Google Patents

電源装置

Info

Publication number
JP2002354783A
JP2002354783A JP2001158299A JP2001158299A JP2002354783A JP 2002354783 A JP2002354783 A JP 2002354783A JP 2001158299 A JP2001158299 A JP 2001158299A JP 2001158299 A JP2001158299 A JP 2001158299A JP 2002354783 A JP2002354783 A JP 2002354783A
Authority
JP
Japan
Prior art keywords
switching element
power supply
circuit
capacitor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001158299A
Other languages
English (en)
Other versions
JP3775240B2 (ja
Inventor
Shigeru Ido
滋 井戸
Yoshinobu Murakami
善宣 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001158299A priority Critical patent/JP3775240B2/ja
Publication of JP2002354783A publication Critical patent/JP2002354783A/ja
Application granted granted Critical
Publication of JP3775240B2 publication Critical patent/JP3775240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】低コスト化が可能な電源装置を提供する。 【解決手段】コンデンサC10の端子電圧に基づいて電
源投入を検出すると、出力信号をHレベルにし、所定時
間が経過すると出力をLレベルにするタイマ回路6を備
える。スイッチング素子Q2を構成するMOSFETの
ゲートと信号発生手段たるPWM制御回路3との間に挿
入された論理和回路OR1を備える。論理和回路OR1
は、タイマ回路6の出力信号とPWM制御回路3の出力
信号とが入力される。PWM制御回路3は、タイマ回路
6の出力信号がHレベルの間はPWM信号を出力せず、
タイマ回路6の出力信号がLレベルになるとPWM信号
の出力を開始する。電源が投入されると、ブーストラッ
プコンデンサCsが制御電源としてのコンデンサC10
から昇降圧チョッパ回路1のインダクタL1と昇降圧チ
ョッパ回路1のスイッチング素子Q2とを通る経路で充
電される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電源装置に関する
ものである。
【0002】
【従来の技術】従来より、電源装置として図5に示す回
路構成のものが知られている。図5に示す構成の電源装
置は、交流電源Vsをダイオードブリッジよりなる整流
器DBにより全波整流し、整流器DBから出力される脈
流電圧を2石式の昇降圧チョッパ回路1により電圧変換
した後、昇降圧チョッパ回路1から出力される直流電圧
をインバータ回路2によって高周波電力に電力変換し、
インバータ回路2から出力される高周波電力を負荷回路
(図示せず)に供給するように構成されている。なお、
インバータ回路2としては、周知のハーフブリッジ型の
インバータ回路や周知のフルブリッジ型のインバータ回
路などが適宜適用されている。
【0003】昇降圧チョッパ回路1は、整流器DBから
出力される脈流電圧を入力電圧としており、MOSFE
Tからなるスイッチング素子Q1とインダクタL1とM
OSFETからなるスイッチング素子Q2との直列回路
が整流器DBの直流出力端間に接続され、整流器DBの
負極にアノードを接続した回生用のダイオードD1のカ
ソードがスイッチング素子Q1とインダクタL1との接
続点に接続され、アノードがインダクタL1とスイッチ
ング素子Q2との接続点に接続されたダイオードD2と
平滑コンデンサC9との直列回路がスイッチング素子Q
2に並列接続されている。インバータ回路2は、昇降圧
チョッパ回路1の平滑コンデンサC9の両端間に接続さ
れている。
【0004】スイッチング素子Q1,Q2は、信号発生
手段たるPWM制御回路3で生成され出力されるPWM
(パルス幅変調)信号によってオンオフされる。スイッ
チング素子Q1はドライバ4を介してPWM制御回路3
によりオンオフされる。ドライバ4としては、ハイサイ
ドドライバと呼ばれる一種のレベルシフト回路が用いら
れており、スイッチング素子Q1はフローティングされ
る。また、スイッチング素子Q1とインダクタL1との
接続点とドライバ4の電源端子との間にはブーストラッ
プコンデンサCsが接続されている。ブーストラップコ
ンデンサCsはスイッチング素子Q1を駆動するための
駆動電源用コンデンサとして用いられ、コンデンサC1
0はブーストラップコンデンサCsに電荷を供給する制
御電源として用いられている。
【0005】PWM制御回路3は、昇降圧チョッパ回路
1の出力電圧(つまり、平滑コンデンサC9の両端電
圧)に基づいてスイッチング素子Q1,Q2をオンオフ
させる。すなわち、PWM制御回路3は、上述のように
PWM信号を出力するものであって、各スイッチング素
子Q1,Q2のオンデューティを調節することによって
昇降圧チョッパ回路1の出力電圧を制御する。なお、各
スイッチング素子Q1,Q2は交流電源Vsの電源周波
数よりも十分に高い周波数でオンオフされる。
【0006】昇降圧チョッパ回路1は、前段に降圧部を
有し後段に昇圧部を有するものであって、降圧部と昇圧
部とでインダクタL1を兼用している。降圧部のスイッ
チング素子Q1は上述のようにドライバ4を介してPW
M制御回路3によりオンオフされており、後段のスイッ
チング素子Q2に同期してオンオフされる。この昇降圧
チョッパ回路1では、インダクタL1が昇圧用に用いら
れるとともに、降圧用にも兼用され、入力電圧に対して
昇圧だけではなく降圧も可能になっている。
【0007】整流器DBの直流出力端間には、抵抗R1
0とコンデンサC10との直列回路が接続され、スイッ
チング素子Q1とインダクタL1との接続点とドライバ
4の電源端子との間にはブーストラップコンデンサCs
が接続され、抵抗R10とコンデンサC10との接続点
にアノードが接続されたダイオードD10のカソードが
ドライバ4の電源端子に接続されている。
【0008】回生用のダイオードD1の両端間にはスイ
ッチSWが並列に接続されている。スイッチSWは、初
期充電制御回路5によりオンオフされる。ここに、初期
充電制御回路5は、コンデンサC10の端子電圧を基準
電圧値と比較し基準電圧値よりも低いときには出力をH
レベルとしてスイッチSWをオンさせ、コンデンサC1
0の端子電圧が基準電圧値以上になると出力をLレベル
としてスイッチSWをオフさせる。スイッチSWがオン
すると、ブーストラップコンデンサCsは、コンデンサ
C10−ダイオードD10−ブーストラップコンデンサ
Cs−スイッチSW−コンデンサC10の経路で充電さ
れる。そして、コンデンサC10の端子電圧が基準電圧
値以上になると初期充電制御回路5によりスイッチSW
がオフされる。したがって、コンデンサC10の端子電
圧が基準電圧値以上になるように充電されてからスイッ
チング素子Q1がオンオフされるようにすることで、ス
イッチング素子Q1を確実にオンさせることができる。
【0009】ブーストラップコンデンサCsは、昇降圧
チョッパ回路1の動作の中で、インダクタL1に蓄積さ
れていたエネルギをダイオードD1−インダクタL1−
ダイオードD2−平滑コンデンサC9の経路で平滑コン
デンサC9に伝達する状態のときに充電されている。
【0010】
【発明が解決しようとする課題】ところで、平滑コンデ
ンサC9の方がブーストラップコンデンサCsよりも容
量が大きいので、スイッチSWおよび初期充電制御回路
5を設けていないとすると、電源投入直前に平滑コンデ
ンサC9の端子電圧が0Vのときは、電源が投入される
と、ブーストラップコンデンサCsがコンデンサC10
−ダイオードD10−ブーストラップコンデンサCs−
インダクタL1−ダイオードD2−平滑コンデンサC9
の経路である程度まで充電される。
【0011】しかしながら、平滑コンデンサC9に電荷
が残留していて平滑コンデンサC9の端子電圧がコンデ
ンサC10の端子電圧よりも高いときは、このような経
路でのブーストラップコンデンサCsの充電を行うこと
ができないので、ブーストラップコンデンサCsの端子
電圧は0Vのままである。その結果、PWM制御回路3
からスイッチング素子Q1のドライバ4へ駆動信号が出
力されてもスイッチング素子Q1がオンしないという状
態が発生し、昇降圧チョッパ回路1が動作しない。
【0012】一方、PWM制御回路3は、一般的にタイ
マを内蔵しており一定の周波数でPWM信号を出力し続
けるので、スイッチング素子Q2がオンのときにインダ
クタL1を介してブーストラップコンデンサCsが徐々
に充電され、ブーストラップコンデンサCsの端子電圧
が所定電圧以上になると、ドライバ4を介してスイッチ
ング素子Q1をオンさせることができるようになって、
交流電源Vsからの入力電流が平滑コンデンサC9に流
れるようになる。
【0013】しかしながら、スイッチング素子Q1がオ
ンしていない状態(オフに保たれた状態)では、PWM
制御回路3から出力されるPWM信号のオンデューティ
が最大となるので、ブーストラップコンデンサCsの充
電が徐々に進んでブーストラップコンデンサCsの端子
電圧が規定電圧(ドライバ4の動作電圧)に達したとき
にスイッチング素子Q1がオンすると、スイッチング素
子Q1へ急激に突入電流が流れてしまう。電源投入時に
このような突入電流が流れるのを防止していわゆるソフ
トスタートを実現するために、PWM制御回路3では、
電源投入時から一定時間が経過するまでの間にPWM信
号のオンデューティを最小値から次第に上昇させている
が、オンデューティが小さくインダクタL1の蓄積エネ
ルギが小さいのでブーストラップコンデンサCsが規定
電圧まで充電されるのが遅く、上記一定時間を比較的長
い時間に設定する必要があるので、昇降圧チョッパ回路
1の出力電圧の立ち上がりが遅いという不具合がある。
【0014】また、PWM制御回路3が、スイッチング
素子Q1およびスイッチング素子Q2をオンさせてから
スイッチング素子Q2に流れる電流(ドレイン電流)を
検出し、検出電流が一定電流となるとオフさせ、インダ
クタL1のゼロ電流を検出して再度スイッチング素子Q
1,Q2をオンさせるというサイクルで制御するいわゆ
る自励発振式ゼロ電流スイッチングであるときには、電
源投入によってスイッチング素子Q1がオンしないと、
スイッチング素子Q2に電流が流れないので、発振が停
止してしまうという不具合がある。
【0015】上述のような不具合を解決するために、図
5に示す構成では、ブーストラップコンデンサCsを電
源投入後にあらかじめ充電するために専用のスイッチS
Wを回生用のダイオードD1に並列接続してあり、この
スイッチSWとして高耐圧のスイッチング素子が必要な
ので、コストが高くなってしまうという不具合があっ
た。
【0016】本発明は上記事由に鑑みて為されたもので
あり、その目的は、低コスト化が可能な電源装置を提供
することにある。
【0017】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、第1のスイッチング素子のオン
時に直流電源からインダクタに蓄積したエネルギを第1
のスイッチング素子のオフ時に出力側に放出するチョッ
パ回路と、第1のスイッチング素子をオンオフさせる信
号を生成する信号発生手段と、第1のスイッチング素子
を駆動するための駆動電源用コンデンサと、駆動電源用
コンデンサに電荷を供給する制御電源と、制御電源と駆
動電源用コンデンサとインダクタとを通る経路に挿入さ
れた第2のスイッチング素子とを備え、駆動電源用コン
デンサは端子電圧が制御電源の電圧よりも低いときに制
御電源からインダクタと第2のスイッチング素子とを通
る経路で充電されることを特徴とするものであり、電源
が投入されると駆動電源用コンデンサがインダクタと第
2のスイッチング素子とを介して充電されるので、従来
のような高耐圧のスイッチング素子を用いる必要がな
く、低コスト化を図れる。
【0018】請求項2の発明は、請求項1の発明におい
て、前記チョッパ回路が、前記直流電源の両端間に前記
第1のスイッチング素子と前記インダクタと前記第2の
スイッチング素子との直列回路を有し、電源投入後に前
記駆動電源用コンデンサが規定電圧まで充電される程度
に設定した所定時間だけ前記第2のスイッチング素子を
オンさせるためのタイマ回路を備え、前記所定時間の経
過後に前記信号発生手段の出力を開始させるので、電源
投入後に前記信号発生手段の出力が開始される時点をタ
イマ回路により計時される所定時間で規定することがで
き、前記チョッパ回路の出力電圧の立ち上がりに要する
時間を安定させることができる。
【0019】請求項3の発明は、請求項1の発明におい
て、前記第2のスイッチング素子を含み前記チョッパ回
路の出力電圧を高周波電圧に変換して負荷へ供給するイ
ンバータ回路と、前記信号発生手段の出力を前記駆動電
源用コンデンサが規定電圧まで充電される程度に設定し
た所定時間だけ停止させるためのタイマ回路とを備え、
電源投入後において前記信号発生手段の出力を停止させ
ている間に前記インダクタと前記第2のスイッチング素
子とを介して前記駆動電源用コンデンサを充電するの
で、電源投入後に前記信号発生手段の出力が開始される
時点をタイマ回路により計時される所定時間で規定する
ことができ、前記チョッパ回路の出力電圧の立ち上がり
に要する時間を安定させることができる。
【0020】請求項4の発明は、請求項2の発明におい
て、前記タイマ回路は、前記所定時間が前記インダクタ
と前記駆動電源用コンデンサとで定まる時定数に設定さ
れているので、前記チョッパ回路の出力電圧の立ち上が
りを早くすることができる。
【0021】請求項5の発明は、請求項1の発明におい
て、前記チョッパ回路が、前記直流電源の両端間に前記
第1のスイッチング素子と前記インダクタと前記第2の
スイッチング素子との直列回路を有し、電源投入を検出
して前記第2のスイッチング素子をオンさせ前記駆動電
源用コンデンサの負端子の電位が十分に小さな所定範囲
内に入ったことを検出して前記第2のスイッチング素子
をオフさせる充電制御手段を備えるので、電源電圧が変
動しても前記駆動電源用コンデンサを前記第1のスイッ
チング素子を駆動するのに十分な電圧まで確実に充電す
ることができる。なお、十分に小さな所定範囲とはゼロ
ボルトと見なせる程度に小さな電位を意味している。
【0022】請求項6の発明は、請求項1の発明におい
て、前記チョッパ回路が、前記直流電源の両端間に前記
第1のスイッチング素子と前記インダクタと前記第2の
スイッチング素子との直列回路を有し、前記インダクタ
に2次巻線を設け、電源投入を検出して前記第2のスイ
ッチング素子をオンさせ前記2次巻線の両端電圧の極性
反転を検出して前記第2のスイッチング素子をオフさせ
る充電制御手段を備えるので、電源電圧が変動しても前
記駆動電源用コンデンサを前記第1のスイッチング素子
を駆動するのに十分な電圧まで確実に充電することがで
きる。
【0023】
【発明の実施の形態】(実施形態1)本実施形態の電源
装置は、図1に示すように構成されたものであって、図
5に示した従来構成と同様、交流電源Vsをダイオード
ブリッジよりなる整流器DBにより全波整流し、整流器
DBから出力される脈流電圧をチョッパ回路たる2石式
の昇降圧チョッパ回路1により電圧変換した後、昇降圧
チョッパ回路1から出力される直流電圧をインバータ回
路2によって高周波電力に電力変換し、インバータ回路
2から出力される高周波電力を負荷回路に供給するよう
に構成されている。なお、本実施形態では、交流電源V
sと整流器DBとで直流電源を構成している。また、イ
ンバータ回路2としては、周知のハーフブリッジ型のイ
ンバータ回路や周知のフルブリッジ型のインバータ回路
などを適宜適用できる。
【0024】昇降圧チョッパ回路1は、整流器DBから
出力される脈流電圧を入力電圧としており、MOSFE
Tからなるスイッチング素子Q1とインダクタL1とM
OSFETからなるスイッチング素子Q2との直列回路
が整流器DBの直流出力端間に接続され、整流器DBの
負極にアノードを接続した回生用のダイオードD1のカ
ソードがスイッチング素子Q1とインダクタL1との接
続点に接続され、アノードがインダクタL1とスイッチ
ング素子Q2との接続点に接続されたダイオードD2と
平滑コンデンサC9との直列回路がスイッチング素子Q
2に並列接続されている。インバータ回路2は、昇降圧
チョッパ回路1の平滑コンデンサC9の両端間に接続さ
れている。
【0025】スイッチング素子Q1,Q2は、信号発生
手段たるPWM制御回路3で生成され出力されるPWM
(パルス幅変調)信号によってオンオフされる。スイッ
チング素子Q1はドライバ4を介してPWM制御回路3
によりオンオフされる。ドライバ4としては、ハイサイ
ドドライバと呼ばれる一種のレベルシフト回路が用いら
れており、スイッチング素子Q1はフローティングされ
る。また、スイッチング素子Q1とインダクタL1との
接続点とドライバ4の電源端子との間にはブーストラッ
プコンデンサCsが接続されている。ブーストラップコ
ンデンサCsはスイッチング素子Q1を駆動するための
駆動電源用コンデンサとして用いられ、コンデンサC1
0はブーストラップコンデンサCsに電荷を供給する制
御電源として用いられている。
【0026】PWM制御回路3は、昇降圧チョッパ回路
1の出力電圧(つまり、平滑コンデンサC9の両端電
圧)に基づいてスイッチング素子Q1,Q2をオンオフ
させる。すなわち、PWM制御回路3は、上述のように
PWM信号を出力するものであって、各スイッチング素
子Q1,Q2のオンデューティを調節することによって
昇降圧チョッパ回路1の出力電圧を制御する。なお、各
スイッチング素子Q1,Q2は交流電源Vsの電源周波
数よりも十分に高い周波数でオンオフされる。
【0027】昇降圧チョッパ回路1は、前段に降圧部を
有し後段に昇圧部を有するものであって、降圧部と昇圧
部とでインダクタL1を兼用している。降圧部のスイッ
チング素子Q1は上述のようにドライバ4を介してPW
M制御回路3によりオンオフされており、後段のスイッ
チング素子Q2に同期してオンオフされる。この昇降圧
チョッパ回路1では、インダクタL1が昇圧用に用いら
れるとともに、降圧用にも兼用され、入力電圧に対して
昇圧だけではなく降圧も可能になっている。なお、前段
の降圧部では、スイッチング素子Q1をオンオフさせる
と、スイッチング素子Q1のオン時にインダクタL1を
通して後段へエネルギを供給し、スイッチング素子Q1
のオフ時にはインダクタL1に蓄積されたエネルギをダ
イオードD1を通して出力側へ放出させるように構成さ
れている。また、後段の昇圧部では、スイッチング素子
Q2をオンオフさせると、スイッチング素子Q2のオン
時にインダクタL1に蓄積したエネルギをスイッチング
素子Q2のオフ時にダイオードD2を介して出力側に放
出させるように構成されている。この種の昇降圧チョッ
パ回路の構成および動作は従来より知られているからこ
こでは詳述しない。
【0028】整流器DBの直流出力端間には、抵抗R1
0とコンデンサC10との直列回路が接続され、スイッ
チング素子Q1とインダクタL1との接続点とドライバ
4の電源端子との間にはブーストラップコンデンサCs
が接続され、抵抗R10とコンデンサC10との接続点
にアノードが接続されたダイオードD10のカソードが
ドライバ4の電源端子に接続されている。
【0029】ところで、本実施形態では、電源が投入さ
れると出力信号を一定時間(所定時間)だけHレベルに
するタイマ回路6を備え、スイッチング素子Q2を構成
するMOSFETのゲートとPWM制御回路3との間に
論理和回路OR1を挿入してある。タイマ回路6の出力
信号は、PWM制御回路3および論理和回路OR1へ入
力される。論理和回路OR1は、タイマ回路6の出力信
号とPWM制御回路3の出力信号とが入力される。ここ
に、タイマ回路6は、コンデンサC10の端子電圧に基
づいて電源投入を検出すると、出力信号をHレベルに
し、所定時間が経過すると出力をLレベルにする。これ
に対して、スイッチング素子Q1,Q2をオンオフさせ
る信号を生成する信号発生手段としてのPWM制御回路
3は、タイマ回路6の出力信号がHレベルの間はPWM
信号を出力せず、タイマ回路6の出力信号がLレベルに
なるとPWM信号の出力を開始するように構成されてい
る。要するに、タイマ回路6は、電源投入後に所定時間
だけスイッチング素子Q2をオンさせるとともにPWM
制御回路3の発振を開始させないように設けてある。
【0030】ところで、上記所定時間は、電源投入後に
ブーストラップコンデンサCsが規定電圧(ドライバ4
がスイッチング素子Q1をオンさせることができる動作
電圧)まで充電される程度に設定してある。ここに、上
記所定時間をTcとすれば、上記所定時間Tcは、イン
ダクタL1とブーストラップコンデンサCsとで決まる
時定数以上に設定すればよい。つまり、 Tc≧{π(L1・Cs)1/2}/2 とすればよい。ただし、上記所定時間Tcを上記時定数
に設定しておけば、上記所定時間Tcでブーストラップ
コンデンサCsの充電が完了することになる。
【0031】以下、本実施形態の電源装置の電源投入後
の動作について説明する。
【0032】電源が投入されると、制御電源としてのコ
ンデンサC10は抵抗R10を介して徐々に充電され
る。タイマ回路6は、コンデンサC10の端子電圧に基
づいて電源投入を検出すると出力信号をHレベルにし、
所定時間が経過すると出力信号をLレベルにする。PW
M制御回路3はタイマ回路6の出力信号がHレベルの間
は発振を開始しないので、スイッチング素子Q1はタイ
マ回路6の出力信号がHレベルの間は動作しない。これ
に対して、スイッチング素子Q2はタイマ回路6の出力
信号がHレベルの間は論理和回路OR1の出力信号がH
レベルなのでオンしている。ここに、スイッチング素子
Q2がオンのときには、コンデンサC10−ダイオード
D10−ブーストラップコンデンサCs−インダクタL
1−スイッチング素子Q2−コンデンサC10の経路で
ブーストラップコンデンサCsが充電される。要する
に、ブーストラップコンデンサCsは、端子電圧がコン
デンサC10の電圧よりも低いときにコンデンサC10
と昇降圧チョッパ回路1のインダクタL1と昇降圧チョ
ッパ回路1のスイッチング素子Q2とを通る経路で充電
される。
【0033】そして、上記所定時間が経過してタイマ回
路6の出力信号がLレベルになると、PWM制御回路3
が発振を開始してPWM信号が出力されてスイッチング
素子Q1,Q2が安定してオンオフされる。この発振の
開始時には、ブーストラップコンデンサCsがスイッチ
ング素子Q1を十分オンできるほど充電されており、ス
イッチング素子Q1は安定にオンオフを開始できる。
【0034】しかして、本実施形態の電源装置では、電
源が投入されるとブーストラップコンデンサCsが昇降
圧チョッパ回路1のインダクタL1と昇降圧チョッパ回
路1のスイッチング素子Q2とを介して充電されるの
で、従来のような高耐圧のスイッチング素子を用いる必
要がなく、低コスト化を図れる。なお、本実施形態で
は、スイッチング素子Q1が第1のスイッチング素子を
構成し、スイッチング素子Q2が第2のスイッチング素
子を構成している。
【0035】また、本実施形態の電源装置では、電源投
入後にPWM制御回路3のPWM信号の出力が開始され
る時点をタイマ回路6により計時される所定時間で規定
することができ、昇降圧チョッパ回路1の出力電圧の立
ち上がりに要する時間を安定させることができる。ま
た、タイマ回路6に設定する上記所定時間をインダクタ
L1とブーストラップコンデンサCsとで定まる時定数
に設定しておけば、昇降圧チョッパ回路1の出力電圧の
立ち上がりを早くすることができる(つまり、タイマ回
路6による回路起動の遅れを最小限にとどめることがで
きる)。
【0036】(実施形態2)本実施形態の電源装置の基
本構成は実施形態1と略同じであって、図2に示すよう
な回路構成を有している。なお、実施形態1と同様の構
成要素には同一の符号を付して説明を省略する。
【0037】インバータ回路2は、昇降圧チョッパ回路
1の出力電圧を高周波電力に電力変換して例えば放電灯
などの負荷を含む負荷回路Zへ供給する。本実施形態に
おけるインバータ回路2は、いわゆるハーフブリッジ型
のインバータ回路であって、昇降圧チョッパ回路1の出
力端間(平滑コンデンサC9の両端間)に接続したMO
SFETからなる2個のスイッチング素子Q3,Q4の
直列回路と、昇降圧チョッパ回路1の出力端間に接続し
た2個のコンデンサC3,C4の直列回路とを備え、2
個のスイッチング素子Q3,Q4の接続点と、2個のコ
ンデンサC3,C4の接続点との間に負荷回路Zが接続
されている。インバータ回路2は、スイッチング素子Q
3,Q4のオンオフがインバータ制御回路8により制御
され、定常状態において両スイッチング素子Q3,Q4
が交互にオンオフされることによって、負荷回路Zへ高
周波電圧が供給される。なお、インバータ制御回路8
は、スイッチング素子Q3,Q4をPWM制御すること
ができるICにより構成されている。また、各スイッチ
ング素子Q3,Q4は交流電源Vsの電源周波数よりも
十分に高い周波数でオンオフされる。
【0038】ところで、本実施形態では、実施形態1で
説明した論理和回路OR1(図1参照)は設けておら
ず、タイマ回路6の出力信号がHレベルになった後に、
インバータ回路2のスイッチング素子Q3,Q4が交互
にオンオフされるように構成されている。
【0039】以下、本実施形態の電源装置の動作につい
て説明する。
【0040】電源が投入されると、制御電源としてのコ
ンデンサC10は抵抗R10を介して徐々に充電され
る。タイマ回路6は、コンデンサC10の端子電圧に基
づいて電源投入を検出すると出力信号をHレベルにし、
所定時間が経過すると出力信号をLレベルにする。PW
M制御回路3はタイマ回路6の出力信号がHレベルの間
は発振を開始しないので、スイッチング素子Q1,Q2
はタイマ回路6の出力信号がHレベルの間は動作しな
い。これに対して、インバータ回路2は、スイッチング
素子Q3,Q4が交互にオンオフされるから、タイマ回
路6の出力信号がHレベルの間には、コンデンサC10
−ダイオードD10−ブーストラップコンデンサCs−
インダクタL1−インバータ回路2−コンデンサC10
の経路でブーストラップコンデンサCsが充電される。
要するに、ブーストラップコンデンサCsは、端子電圧
がコンデンサC10の電圧よりも低いときにコンデンサ
C10と昇降圧チョッパ回路1のインダクタL1とイン
バータ回路2のスイッチング素子Q3またはQ4とを通
る経路で充電される。
【0041】そして、上記所定時間が経過してタイマ回
路6の出力信号がLレベルになると、PWM制御回路3
が発振を開始してPWM信号が出力されて昇降圧チョッ
パ回路1のスイッチング素子Q1,Q2が安定してオン
オフされる。この発振の開始時には、ブーストラップコ
ンデンサCsがスイッチング素子Q1を十分オンできる
ほど充電されており、スイッチング素子Q1は安定にオ
ンオフを開始できる。
【0042】しかして、本実施形態の電源装置では、電
源が投入されるとブーストラップコンデンサCsが昇降
圧チョッパ回路1のインダクタL1とインバータ回路2
のスイッチング素子Q3またはQ4とを介して充電され
るので、従来のような高耐圧のスイッチング素子を用い
る必要がなく、低コスト化を図れる。なお、本実施形態
では、スイッチング素子Q1が第1のスイッチング素子
を構成し、スイッチング素子Q3,Q4が第2のスイッ
チング素子を構成している。
【0043】また、本実施形態の電源装置でも、実施形
態1と同様に、電源投入後にPWM制御回路3のPWM
信号の出力が開始される時点をタイマ回路6により計時
される所定時間で規定することができ、昇降圧チョッパ
回路1の出力電圧の立ち上がりに要する時間を安定させ
ることができる。
【0044】(実施形態3)本実施形態の電源装置の基
本構成は実施形態1と略同じであって、図3に示す回路
構成を有する。本実施形態では、実施形態1で説明した
タイマ回路6の代わりに、電源投入を検出して昇降圧チ
ョッパ回路1のスイッチング素子Q2をオンさせブース
トラップコンデンサCsの負端子の電位が十分に小さな
所定範囲(ゼロボルトと見なせる範囲)内に入ったこと
を検出してスイッチング素子Q2をオフさせる充電制御
手段たる充電制御回路7を設けている点が相違する。な
お、実施形態1と同様の構成要素には同一の符号を付し
て説明を省略する。
【0045】充電制御回路7はコンデンサC10の端子
電圧に基づいて電源投入を検出し、出力信号をHレベル
にする。充電制御回路7の出力信号は、PWM制御回路
3および論理和回路OR1へ入力される。論理和回路O
R1は、充電制御回路7の出力信号とPWM制御回路3
の出力信号(定常状態ではPWM信号)とが入力され
る。ここに、充電制御回路7は、コンデンサC10の端
子電圧に基づいて電源投入を検出すると、出力信号をH
レベルにし、ブーストラップコンデンサCsとインダク
タL1との接続点の電位が略ゼロになる(ブーストラッ
プコンデンサCsが満充電になるとブーストラップコン
デンサCsとインダクタL1との接続点の電位が略ゼロ
ボルトになる)と、出力信号をLレベルにする。なお、
ブーストラップコンデンサCsが満充電になるとブース
トラップコンデンサCsとインダクタL1との接続点の
電位がゼロボルトと見なせる程度に小さな所定範囲に入
る。
【0046】これに対して、信号発生手段としてのPW
M制御回路3は、充電制御回路7の出力信号がHレベル
の間はPWM信号を出力せず、充電制御回路7の出力信
号がLレベルになるとPWM信号の出力を開始するよう
に構成されている。
【0047】以下、本実施形態の電源装置の電源投入後
の動作について説明する。
【0048】電源が投入されると、制御電源としてのコ
ンデンサC10は抵抗R10を介して徐々に充電され
る。充電制御回路7は、コンデンサC10の端子電圧に
基づいて電源投入を検出すると出力信号をHレベルに
し、ブーストラップコンデンサCsとインダクタL1と
の接続点の電位が略ゼロになると出力信号をLレベルに
する。PWM制御回路3は充電制御回路7の出力信号が
Hレベルの間は発振を開始しないので、スイッチング素
子Q1は充電制御回路7の出力信号がHレベルの間は動
作しない。これに対して、スイッチング素子Q2は充電
制御回路7の出力信号がHレベルの間は論理和回路OR
1の出力信号がHレベルなのでオンしている。ここに、
スイッチング素子Q2がオンのときには、コンデンサC
10−ダイオードD10−ブーストラップコンデンサC
s−インダクタL1−スイッチング素子Q2の経路でブ
ーストラップコンデンサCsが充電される。要するに、
ブーストラップコンデンサCsは、端子電圧がコンデン
サC10の電圧よりも低いときにコンデンサC10と昇
降圧チョッパ回路1のインダクタL1と昇降圧チョッパ
回路1のスイッチング素子Q2とを通る経路で充電され
る。
【0049】そして、ブーストラップコンデンサCsと
インダクタL1との接続点の電位が略ゼロボルトになっ
て充電制御回路7の出力信号がLレベルになると、PW
M制御回路3が発振を開始してPWM信号が出力されて
スイッチング素子Q1,Q2が安定してオンオフされ
る。この発振の開始時には、ブーストラップコンデンサ
Csがスイッチング素子Q1を十分オンできるほど充電
されており、スイッチング素子Q1は安定にオンオフを
開始できる。
【0050】しかして、本実施形態の電源装置でも、実
施形態1と同様に、電源が投入されるとブーストラップ
コンデンサCsが昇降圧チョッパ回路1のインダクタL
1と昇降圧チョッパ回路1のスイッチング素子Q2とを
介して充電されるので、従来のような高耐圧のスイッチ
ング素子を用いる必要がなく、低コスト化を図れる。な
お、本実施形態では、スイッチング素子Q1が第1のス
イッチング素子を構成し、スイッチング素子Q2が第2
のスイッチング素子を構成している。
【0051】ところで、実施形態1のようなタイマ回路
6を利用したものでは、交流電源Vsの電源電圧が変動
してブーストラップコンデンサCsの充電が遅くなった
場合に、ブーストラップコンデンサCsをスイッチング
素子Q1を駆動するのに十分な電圧まで充電できないこ
とがあるが、本実施形態の電源装置では、電源電圧が変
動してもブーストラップコンデンサCsをスイッチング
素子Q1を駆動するのに十分な電圧まで確実に充電する
ことができ、スイッチング素子Q1を確実にオンさせる
ことができる。
【0052】(実施形態4)本実施形態の電源装置の基
本構成は実施形態1と略同じであって、図4に示す回路
構成を有する。本実施形態では、実施形態1で説明した
タイマ回路6の代わりに、電源投入を検出して昇降圧チ
ョッパ回路1のスイッチング素子Q2をオンさせインダ
クタL1に設けた2次巻線n2に生じる電圧の極性反転
を検出することでゼロ電流検出を行ってスイッチング素
子Q2をオフさせる充電制御手段たる充電制御回路7を
設けている点が相違する。すなわち、ブーストラップコ
ンデンサCsが満充電になるとインダクタL1の両端に
反転電圧が生じることを利用している。なお、実施形態
1と同様の構成要素には同一の符号を付して説明を省略
する。
【0053】充電制御回路7はコンデンサC10の端子
電圧に基づいて電源投入を検出し、出力信号をHレベル
にする。充電制御回路7の出力信号は、PWM制御回路
3および論理和回路OR1へ入力される。論理和回路O
R1は、充電制御回路7の出力信号とPWM制御回路3
の出力信号(定常状態ではPWM信号)とが入力され
る。ここに、充電制御回路7は、コンデンサC10の端
子電圧に基づいて電源投入を検出すると、出力信号をH
レベルにし、インダクタL1の2次巻線n2の電圧の極
性が反転すると、出力信号をLレベルにする。これに対
して、信号発生手段としてのPWM制御回路3は、充電
制御回路7の出力信号がHレベルの間はPWM信号を出
力せず、充電制御回路7の出力信号がLレベルになると
PWM信号の出力を開始するように構成されている。
【0054】以下、本実施形態の電源装置の電源投入後
の動作について説明する。
【0055】電源が投入されると、制御電源としてのコ
ンデンサC10は抵抗R10を介して徐々に充電され
る。充電制御回路7は、コンデンサC10の端子電圧に
基づいて電源投入を検出すると出力信号をHレベルに
し、インダクタL1の2次巻線n2の電圧の極性が反転
すると出力信号をLレベルにする。PWM制御回路3は
充電制御回路7の出力信号がHレベルの間は発振を開始
しないので、スイッチング素子Q1は充電制御回路7の
出力信号がHレベルの間は動作しない。これに対して、
スイッチング素子Q2は充電制御回路7の出力信号がH
レベルの間は論理和回路OR1の出力信号がHレベルな
のでオンしている。ここに、スイッチング素子Q2がオ
ンのときには、コンデンサC10−ダイオードD10−
ブーストラップコンデンサCs−インダクタL1−スイ
ッチング素子Q2の経路でブーストラップコンデンサC
sが充電される。要するに、ブーストラップコンデンサ
Csは、端子電圧がコンデンサC10の電圧よりも低い
ときにコンデンサC10と昇降圧チョッパ回路1のイン
ダクタL1と昇降圧チョッパ回路1のスイッチング素子
Q2とを通る経路で充電される。
【0056】そして、インダクタL1の2次巻線n2の
電圧の極性が反転して充電制御回路7の出力信号がLレ
ベルになると、PWM制御回路3が発振を開始してPW
M信号が出力されてスイッチング素子Q1,Q2が安定
してオンオフされる。この発振の開始時には、ブースト
ラップコンデンサCsがスイッチング素子Q1を十分オ
ンできるほど充電されており、スイッチング素子Q1は
安定にオンオフを開始できる。
【0057】しかして、本実施形態の電源装置でも、実
施形態1と同様に、電源が投入されるとブーストラップ
コンデンサCsが昇降圧チョッパ回路1のインダクタL
1と昇降圧チョッパ回路1のスイッチング素子Q2とを
介して充電されるので、従来のような高耐圧のスイッチ
ング素子を用いる必要がなく、低コスト化を図れる。な
お、本実施形態では、スイッチング素子Q1が第1のス
イッチング素子を構成し、スイッチング素子Q2が第2
のスイッチング素子を構成している。
【0058】ところで、実施形態1のようなタイマ回路
6を利用したものでは、交流電源Vsの電源電圧が変動
してブーストラップコンデンサCsの充電が遅くなった
場合に、ブーストラップコンデンサCsをスイッチング
素子Q1を駆動するのに十分な電圧まで充電できないこ
とがあるが、本実施形態の電源装置では、電源電圧が変
動してもブーストラップコンデンサCsをスイッチング
素子Q1を駆動するのに十分な電圧まで確実に充電する
ことができ、スイッチング素子Q1を確実にオンさせる
ことができる。
【0059】
【発明の効果】請求項1の発明は、第1のスイッチング
素子のオン時に直流電源からインダクタに蓄積したエネ
ルギを第1のスイッチング素子のオフ時に出力側に放出
するチョッパ回路と、第1のスイッチング素子をオンオ
フさせる信号を生成する信号発生手段と、第1のスイッ
チング素子を駆動するための駆動電源用コンデンサと、
駆動電源用コンデンサに電荷を供給する制御電源と、制
御電源と駆動電源用コンデンサとインダクタとを通る経
路に挿入された第2のスイッチング素子とを備え、駆動
電源用コンデンサは端子電圧が制御電源の電圧よりも低
いときに制御電源からインダクタと第2のスイッチング
素子とを通る経路で充電されるものであり、電源が投入
されると駆動電源用コンデンサがインダクタと第2のス
イッチング素子とを介して充電されるので、従来のよう
な高耐圧のスイッチング素子を用いる必要がなく、低コ
スト化を図れるという効果がある。
【0060】請求項2の発明は、請求項1の発明におい
て、前記チョッパ回路が、前記直流電源の両端間に前記
第1のスイッチング素子と前記インダクタと前記第2の
スイッチング素子との直列回路を有し、電源投入後に前
記駆動電源用コンデンサが規定電圧まで充電される程度
に設定した所定時間だけ前記第2のスイッチング素子を
オンさせるためのタイマ回路を備え、前記所定時間の経
過後に前記信号発生手段の出力を開始させるので、電源
投入後に前記信号発生手段の出力が開始される時点をタ
イマ回路により計時される所定時間で規定することがで
き、前記チョッパ回路の出力電圧の立ち上がりに要する
時間を安定させることができるという効果がある。
【0061】請求項3の発明は、請求項1の発明におい
て、前記第2のスイッチング素子を含み前記チョッパ回
路の出力電圧を高周波電圧に変換して負荷へ供給するイ
ンバータ回路と、前記信号発生手段の出力を前記駆動電
源用コンデンサが規定電圧まで充電される程度に設定し
た所定時間だけ停止させるためのタイマ回路とを備え、
電源投入後において前記信号発生手段の出力を停止させ
ている間に前記インダクタと前記第2のスイッチング素
子とを介して前記駆動電源用コンデンサを充電するの
で、電源投入後に前記信号発生手段の出力が開始される
時点をタイマ回路により計時される所定時間で規定する
ことができ、前記チョッパ回路の出力電圧の立ち上がり
に要する時間を安定させることができるという効果があ
る。
【0062】請求項4の発明は、請求項2の発明におい
て、前記タイマ回路は、前記所定時間が前記インダクタ
と前記駆動電源用コンデンサとで定まる時定数に設定さ
れているので、前記チョッパ回路の出力電圧の立ち上が
りを早くすることができるという効果がある。
【0063】請求項5の発明は、請求項1の発明におい
て、前記チョッパ回路が、前記直流電源の両端間に前記
第1のスイッチング素子と前記インダクタと前記第2の
スイッチング素子との直列回路を有し、電源投入を検出
して前記第2のスイッチング素子をオンさせ前記駆動電
源用コンデンサの負端子の電位が十分に小さな所定範囲
内に入ったことを検出して前記第2のスイッチング素子
をオフさせる充電制御手段を備えるので、電源電圧が変
動しても前記駆動電源用コンデンサを前記第1のスイッ
チング素子を駆動するのに十分な電圧まで確実に充電す
ることができるという効果がある。なお、十分に小さな
所定範囲とはゼロボルトと見なせる程度に小さな電位を
意味している。
【0064】請求項6の発明は、請求項1の発明におい
て、前記チョッパ回路が、前記直流電源の両端間に前記
第1のスイッチング素子と前記インダクタと前記第2の
スイッチング素子との直列回路を有し、前記インダクタ
に2次巻線を設け、電源投入を検出して前記第2のスイ
ッチング素子をオンさせ前記2次巻線の両端電圧の極性
反転を検出して前記第2のスイッチング素子をオフさせ
る充電制御手段を備えるので、電源電圧が変動しても前
記駆動電源用コンデンサを前記第1のスイッチング素子
を駆動するのに十分な電圧まで確実に充電することがで
きるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示す回路図である。
【図2】実施形態2を示す回路図である。
【図3】実施形態3を示す回路図である。
【図4】実施形態4を示す回路図である。
【図5】従来例を示す回路図である。
【符号の説明】
1 昇降圧チョッパ回路 2 インバー回路 3 PWM制御回路 4 ドライバ 6 タイマ回路 C9 平滑コンデンサ C10 コンデンサ Cs ブーストラップコンデンサ D1 ダイオード D2 ダイオード D10 ダイオード DB 整流器 L1 インダクタ OR1 論理和回路 Q1 スイッチング素子 Q2 スイッチング素子 Vs 交流電源
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H730 AA15 BB13 BB14 BB57 CC01 DD04 FD01 FD13 FG05 FG22 VV02 VV06 XC03 XC06 XC09 XC13

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第1のスイッチング素子のオン時に直流
    電源からインダクタに蓄積したエネルギを第1のスイッ
    チング素子のオフ時に出力側に放出するチョッパ回路
    と、第1のスイッチング素子をオンオフさせる信号を生
    成する信号発生手段と、第1のスイッチング素子を駆動
    するための駆動電源用コンデンサと、駆動電源用コンデ
    ンサに電荷を供給する制御電源と、制御電源と駆動電源
    用コンデンサとインダクタとを通る経路に挿入された第
    2のスイッチング素子とを備え、駆動電源用コンデンサ
    は端子電圧が制御電源の電圧よりも低いときに制御電源
    からインダクタと第2のスイッチング素子とを通る経路
    で充電されることを特徴とする電源装置。
  2. 【請求項2】 前記チョッパ回路が、前記直流電源の両
    端間に前記第1のスイッチング素子と前記インダクタと
    前記第2のスイッチング素子との直列回路を有し、電源
    投入後に前記駆動電源用コンデンサが規定電圧まで充電
    される程度に設定した所定時間だけ前記第2のスイッチ
    ング素子をオンさせるためのタイマ回路を備え、前記所
    定時間の経過後に前記信号発生手段の出力を開始させる
    ことを特徴とする請求項1記載の電源装置。
  3. 【請求項3】 前記第2のスイッチング素子を含み前記
    チョッパ回路の出力電圧を高周波電圧に変換して負荷へ
    供給するインバータ回路と、前記信号発生手段の出力を
    前記駆動電源用コンデンサが規定電圧まで充電される程
    度に設定した所定時間だけ停止させるためのタイマ回路
    とを備え、電源投入後において前記信号発生手段の出力
    を停止させている間に前記インダクタと前記第2のスイ
    ッチング素子とを介して前記駆動電源用コンデンサを充
    電することを特徴とする請求項1記載の電源装置。
  4. 【請求項4】 前記タイマ回路は、前記所定時間が前記
    インダクタと前記駆動電源用コンデンサとで定まる時定
    数に設定されてなることを特徴とする請求項2記載の電
    源装置。
  5. 【請求項5】 前記チョッパ回路が、前記直流電源の両
    端間に前記第1のスイッチング素子と前記インダクタと
    前記第2のスイッチング素子との直列回路を有し、電源
    投入を検出して前記第2のスイッチング素子をオンさせ
    前記駆動電源用コンデンサの負端子の電位が十分に小さ
    な所定範囲内に入ったことを検出して前記第2のスイッ
    チング素子をオフさせる充電制御手段を備えることを特
    徴とする請求項1記載の電源装置。
  6. 【請求項6】 前記チョッパ回路が、前記直流電源の両
    端間に前記第1のスイッチング素子と前記インダクタと
    前記第2のスイッチング素子との直列回路を有し、前記
    インダクタに2次巻線を設け、電源投入を検出して前記
    第2のスイッチング素子をオンさせ前記2次巻線の両端
    電圧の極性反転を検出して前記第2のスイッチング素子
    をオフさせる充電制御手段を備えることを特徴とする請
    求項1記載の電源装置。
JP2001158299A 2001-05-28 2001-05-28 電源装置 Expired - Fee Related JP3775240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001158299A JP3775240B2 (ja) 2001-05-28 2001-05-28 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001158299A JP3775240B2 (ja) 2001-05-28 2001-05-28 電源装置

Publications (2)

Publication Number Publication Date
JP2002354783A true JP2002354783A (ja) 2002-12-06
JP3775240B2 JP3775240B2 (ja) 2006-05-17

Family

ID=19002040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001158299A Expired - Fee Related JP3775240B2 (ja) 2001-05-28 2001-05-28 電源装置

Country Status (1)

Country Link
JP (1) JP3775240B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104792A (ja) * 2005-10-03 2007-04-19 Fujitsu Ten Ltd スイッチングレギュレータ
JP2008125180A (ja) * 2006-11-09 2008-05-29 Denso Corp スイッチング昇圧電源回路
JP2011130543A (ja) * 2009-12-16 2011-06-30 Mitsubishi Electric Corp 電源回路及び照明装置
JP2011155746A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 電源装置及び照明器具
JP2011155747A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 電源装置及び照明器具
CN102158079A (zh) * 2010-01-26 2011-08-17 松下电工株式会社 电源装置和照明器具
JP2011165587A (ja) * 2010-02-15 2011-08-25 Panasonic Electric Works Co Ltd 点灯装置及びそれを用いた照明器具
US8564206B2 (en) 2010-12-20 2013-10-22 Panasonic Corporation LED lighting device and illumination apparatus including same
JP2015159635A (ja) * 2014-02-21 2015-09-03 三菱電機株式会社 点灯装置および照明器具
JP2017046390A (ja) * 2015-08-25 2017-03-02 三菱電機株式会社 電源回路
JP2018113733A (ja) * 2017-01-06 2018-07-19 東芝ライテック株式会社 電源装置及びこの電源装置を備えた照明装置
JP2019009834A (ja) * 2017-06-20 2019-01-17 東芝ライテック株式会社 電源装置および照明装置
CN110622404A (zh) * 2016-08-01 2019-12-27 英特矽尔美国有限公司 具有驱动电路的降压-升压转换器供电电源

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5169170B2 (ja) 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
JP5309683B2 (ja) 2008-05-13 2013-10-09 株式会社リコー 降圧型スイッチングレギュレータ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104792A (ja) * 2005-10-03 2007-04-19 Fujitsu Ten Ltd スイッチングレギュレータ
JP2008125180A (ja) * 2006-11-09 2008-05-29 Denso Corp スイッチング昇圧電源回路
JP2011130543A (ja) * 2009-12-16 2011-06-30 Mitsubishi Electric Corp 電源回路及び照明装置
JP2011155746A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 電源装置及び照明器具
JP2011155747A (ja) * 2010-01-26 2011-08-11 Panasonic Electric Works Co Ltd 電源装置及び照明器具
CN102158079A (zh) * 2010-01-26 2011-08-17 松下电工株式会社 电源装置和照明器具
JP2011165587A (ja) * 2010-02-15 2011-08-25 Panasonic Electric Works Co Ltd 点灯装置及びそれを用いた照明器具
EP2466993A3 (en) * 2010-12-20 2016-11-02 Panasonic Intellectual Property Management Co., Ltd. Led lighting device and illumination apparatus including the same
US8564206B2 (en) 2010-12-20 2013-10-22 Panasonic Corporation LED lighting device and illumination apparatus including same
JP2015159635A (ja) * 2014-02-21 2015-09-03 三菱電機株式会社 点灯装置および照明器具
JP2017046390A (ja) * 2015-08-25 2017-03-02 三菱電機株式会社 電源回路
CN110622404A (zh) * 2016-08-01 2019-12-27 英特矽尔美国有限公司 具有驱动电路的降压-升压转换器供电电源
CN110622404B (zh) * 2016-08-01 2021-09-14 英特矽尔美国有限公司 供电电源、包括其的系统及操作其的方法
JP2018113733A (ja) * 2017-01-06 2018-07-19 東芝ライテック株式会社 電源装置及びこの電源装置を備えた照明装置
JP2019009834A (ja) * 2017-06-20 2019-01-17 東芝ライテック株式会社 電源装置および照明装置
JP7097677B2 (ja) 2017-06-20 2022-07-08 東芝ライテック株式会社 電源装置および照明装置

Also Published As

Publication number Publication date
JP3775240B2 (ja) 2006-05-17

Similar Documents

Publication Publication Date Title
JP5039371B2 (ja) スイッチングレギュレータの制御回路および電源装置、電子機器
JP2019004577A (ja) スイッチング電源装置
JP2002354783A (ja) 電源装置
JP2007028829A (ja) 電流共振型dc/dcコンバータおよびその共振電流制御方法
JP2004208396A (ja) 直流−交流変換装置、及びそのコントローラic
TW200406977A (en) DC-DC converter
JP3699082B2 (ja) スイッチング電源回路
JP2007018960A (ja) 放電灯点灯回路
JP2008234995A (ja) 放電管点灯装置及び半導体集積回路
JPH0990482A (ja) 閃光装置
KR100649517B1 (ko) 방전등 점등 장치
JP2001338789A (ja) 放電灯点灯装置
US20080037299A1 (en) Method for driving dc-ac converter
JP4014576B2 (ja) 無電極放電ランプ電源装置
JP2002246195A (ja) 放電灯点灯回路
JP2008289319A (ja) 放電管電力供給装置及び半導体集積回路
JP3525436B2 (ja) スイッチング電源装置
JP2009044877A (ja) コンデンサ充電装置
JP2009176515A (ja) 放電管点灯装置及び半導体集積回路
JP2003257692A (ja) 放電灯点灯回路
JP2004180385A (ja) スイッチング電源
JPH10262365A (ja) スイッチング電源装置
JP4281633B2 (ja) 放電灯点灯装置
WO2006087850A1 (ja) 電源装置
JP4206901B2 (ja) 無電極放電灯点灯装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140303

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees