JP2008289319A - 放電管電力供給装置及び半導体集積回路 - Google Patents

Abstract

【課題】容易に設計でき安価で高効率な放電管電力供給装置及び半導体集積回路。
【解決手段】
直流電力を交流電力に変換して放電管6に供給する交流変換回路7は、交流電源側に配置された１次巻線P1と放電管側に配置された２次巻線S1とにより電気的に絶縁する主変圧器12と、交流電源側に配置されたIC1と、交流電源側に配置されIC1により駆動され直流電力により主変圧器の１次巻線に電流を流すブリッジ構成の複数のスイッチング素子Qn1〜Qn4と、放電管側に配置され放電管に流れる電流をＰＷＭ制御するためのデューティ比が５０％未満の同一パルス幅で且つ略１８０度の位相差を持つ１対の矩形波信号を発生するIC2と、IC2からの１対の矩形波信号をIC1に送出する１以上の信号伝達絶縁素子15とを有し、IC1は１以上の信号伝達絶縁素子からの１対の矩形波信号に基づき複数のスイッチング素子を駆動して主変圧器の２次巻線から放電管に正負対称の交流電力を供給する。
【選択図】図１

Description

本発明は、特に液晶表示機器等に使用される冷陰極管を用いた放電管に電力を供給する放電管電力供給装置及び半導体集積回路に関する。

図９は従来の放電管電力供給装置の構成を示す回路図である。図９に示す放電管電力供給装置は、交流電源から、液晶表示機器等に使用される放電管に電力を供給するものである。

図９では、外部の交流電源から供給されるＡＣ８０〜２６０Ｖの交流電圧は、力率改善回路からなる交流−直流変換回路１によりＤＣ３８０Ｖの直流電圧に変換される。そして、交流−直流変換回路１のＤＣ３８０Ｖの直流電圧は、絶縁型の変圧器を有する直流−直流変換回路２により、ＤＣ１０〜６０Ｖの直流電圧に変換されて電気的に絶縁された変圧器の２次側に送られる。

そして、電気的絶縁の変圧器の２次側に設けられた直流−交流変換回路３によりＤＣ１０〜６０Ｖの直流電圧は、ＡＣ７００〜１５００Ｖぐらいの交流電圧に変換され、この電圧がパネル５内部に配置された冷陰極管などの放電管６−１，６−２…に印加されている。

また、従来のこの種の技術としては、例えば特許文献１や特許文献２に記載されたものが知られている。
特開２００５−７１６８１号公報（段落〔０００３〕） 特開平１０−５０４８９号公報（段落〔００１０〕） 米国特許番号５９３０１２１（最良の実施例の詳細な説明の第２段落部分） 米国特許番号５６１５０９３（図３）

しかしながら、図９に示す装置では、放電管に供給される交流電力が直流−直流変換回路２を通るため、直流−直流変換回路２で発生する電力損失の分だけ、変換効率が低下する。特に、バックライト（放電管）へ送る交流電力が大きくなる大型パネルを使用した液晶表示機器では、変換効率の低下が顕著になる。

本発明は、直流−直流変換回路を用いることなく、容易に設計でき且つ安価でしかも高効率な放電管電力供給装置及び半導体集積回路を提供することにある。

前記課題を解決するために、本発明は、交流電源の交流電力を直流変換回路により直流電力に変換し、変換された直流電力を交流変換回路により交流電力に変換し、変換された交流電力を放電管に供給する放電管電力供給装置であって、前記交流変換回路は、交流電源側に配置された１次巻線と放電管側に配置された２次巻線とにより前記交流電源側と前記放電管側とを電気的に絶縁する主変圧器と、前記交流電源側に配置された駆動部と、前記交流電源側に配置され、前記駆動部により駆動され、前記直流電力により前記主変圧器の１次巻線に電流を流す複数のスイッチング素子と、前記放電管側に配置され、前記放電管に流れる電流をＰＷＭ制御するためのデューティ比が５０％未満の同一パルス幅で且つ略１８０度の位相差を持つ少なくとも１対の矩形波信号を発生する制御部と、前記制御部からの前記１対の矩形波信号を前記駆動部に送出する１以上の信号伝達絶縁素子とを有し、前記駆動部は、前記１以上の信号伝達絶縁素子からの前記１対の矩形波信号に基づき前記複数のスイッチング素子を駆動することにより前記主変圧器の２次巻線から前記放電管に正負対称の交流電力を供給することを特徴とする。

本発明によれば、直流−直流変換回路を用いることなく、直流電力を交流変換回路により交流電力に変換して放電管に供給するので、高効率な放電管電力供給装置及び半導体集積回路を提供できる。

また、交流変換回路は、複数のスイッチング素子と駆動部を交流電源側に配置し、制御部を放電管側に配置し、主変圧器の１次巻線を交流電源側に配置し、２次巻線を放電管側に配置し、制御部がデューティー比５０％未満の同一パルス幅で略１８０度の位相差を持つ１対の矩形波信号を発生し、１以上の信号伝達絶縁素子を介して交流電源側に送出し、駆動部が１対の矩形波信号に基づき複数のスイッチング素子を駆動することにより変圧器の２次巻線から放電管に正負対称の交流電力を供給するので、容易に設計でき且つ安価な放電管電力供給装置及び半導体集積回路を提供できる。

以下、本発明の実施の形態に係る放電管電力供給装置及び半導体集積回路を図面を参照しながら詳細に説明する。

図１は本発明の実施例１の放電管電力供給装置の構成を示す回路図である。図１に示す放電管電力供給装置は、交流電源のＡＣ８０〜２６０Ｖの交流電圧をＤＣ３８０Ｖの直流電圧に変換する力率改善回路からなる交流−直流変換回路１(直流変換回路に対応)と、交流−直流変換回路１で変換されたＤＣ３８０Ｖの直流電圧をＡＣ７００〜１５００Ｖの交流電圧に変換し、変換された交流電圧をパネル５内部に配置された冷陰極管等の放電管６−１,６−２…（以下、６と略する）に供給する直流−交流変換回路７(交流変換回路に対応)とを有する。

直流−交流変換回路７は、主変圧器１２と、交流電源側（電気的絶縁の１次側）に配置された半導体集積回路であるＩＣ１（駆動部に対応）と、交流電源側に配置されたブリッジ構成の４つのスイッチング素子Ｑｎ１〜Ｑｎ４と、放電管側（電気的絶縁の２次側）に配置された半導体集積回路であるＩＣ２（制御部に対応）と、信号伝達絶縁素子１４ａ，１４ｂと、分流回路１３とを有する。主変圧器１２は、交流電源側に配置された１次巻線Ｐ１と放電管側に配置された２次巻線Ｓ１とにより交流電源側と放電管側とを電気的に絶縁する。

４つのスイッチング素子Ｑｎ１〜Ｑｎ４は、Ｎ型ＭＯＳＦＥＴであり、ＩＣ１により駆動され、直流電圧ＤＣ３８０Ｖにより主変圧器１２の１次巻線Ｐ１とコンデンサＣ３とに電流を流す。

ＩＣ２は、放電管側に配置され、放電管６に流れる電流をＰＷＭ制御するためのデューティ比が５０％未満の同一パルス幅で且つ略１８０度の位相差を持つ１対の矩形波信号を発生する。

信号伝達絶縁素子１４ａ，１４ｂは、ＩＣ２のＤＲＩＶ１端子、ＤＲＩＶ２端子からの１対の矩形波信号をＩＣ１のＣＫＩ１，ＣＫＩ２端子に送出する。ＩＣ１は、信号伝達絶縁素子１４ａ，１４ｂからの１対の矩形波信号に基づきスイッチング素子Ｑｎ１〜Ｑｎ４を駆動することにより主変圧器１２の２次巻線Ｓ１から放電管６に正負対称の交流電力を供給する。

直流−直流変換回路８は、交流−直流変換回路１で変換されたＤＣ３８０Ｖの直流電圧をＤＣ１０〜６０Ｖの直流電圧に変換し、変換された直流電圧をＩＣ２の電源Ｖｃｃとして供給するとともに、抵抗Ｒ４とフォトカプラのダイオードＰＣａとトランジスタＱ１との直列回路に供給する。ＩＣ２のＥＮＡ端子は抵抗Ｒ１２を介して信号制御部４ａに接続される。また、信号制御部４ａは、抵抗Ｒ５を介してトランジスタＱ１のベースに接続される。電源ＤＣ３８０Ｖは抵抗Ｒ１とフォトカプラのトランジスタＰＣｂを介してＩＣ１のＶｃｃ端子に供給される。信号制御部４ａは、直流−直流変換回路８からの直流電圧を受けて生成したＢＵＲＳＴ信号、ＯＮ／ＯＦＦ信号をＩＣ２のＢＵＲＳＴ端子、ＥＮＡ端子にそれぞれ出力する。また、信号制御部４ａは、ＩＣ２のＬＡＴＣＨ端子からのＡＬＡＲＭ信号を入力する。

次に、交流−直流変換回路７の各部の詳細について説明する。交流−直流変換回路１の出力（電源ＤＣ３８０Ｖ）とグランドとの間には、ハイサイドのスイッチング素子Ｑｎ２とローサイドのスイッチング素子Ｑｎ１との直列回路が接続されている。交流−直流変換回路１の出力（電源ＤＣ３８０Ｖ）とグランドとの間には、ハイサイドのスイッチング素子Ｑｎ４とローサイドのスイッチング素子Ｑｎ３との直列回路が接続されている。

スイッチング素子Ｑｎ１とスイッチング素子Ｑｎ２との接続点とスイッチング素子Ｑｎ３とスイッチング素子Ｑｎ４との接続点との間には、コンデンサＣ３と主変圧器１２の１次巻線Ｐ１との直列回路が接続されている。スイッチング素子Ｑｎ２のドレイン及びスイッチング素子Ｑｎ４のドレインに電源ＤＣ３８０Ｖが供給され、スイッチング素子Ｑｎ２のゲートはＩＣ１のＨＤＲＶ１端子に接続され、スイッチング素子Ｑｎ１のゲートはＩＣ１のＬＤＲＶ１端子に接続されている。スイッチング素子Ｑｎ４のゲートはＩＣ１のＨＤＲＶ２端子に接続され、スイッチング素子Ｑｎ２のゲートはＩＣ１のＬＤＲＶ２端子に接続されている。

スイッチング素子Ｑｎ１とスイッチング素子Ｑｎ２との接続点は、ＩＣ１のＯＵＴ１端子に接続され、スイッチング素子Ｑｎ３とスイッチング素子Ｑｎ４との接続点は、ＩＣ１のＯＵＴ２端子に接続されている。

主変圧器１２の２次巻線Ｓ１の一端は分流回路１３を介して放電管６の一方の電極に接続されている。放電管６の他端はダイオードＤ５〜Ｄ８に接続されている。ダイオードＤ５〜Ｄ８及び抵抗Ｒ８は、管電流検出回路を構成し、放電管６−１,６−２に流れる電流を検出し、検出された電流に比例した電圧を、抵抗Ｒ７とＩＣ２のＦＢ端子を介して誤差増幅器６７ａの−端子に出力する。

主変圧器１２の一端とグランドとの間にはコンデンサＣ４ａとコンデンサＣ４ｂの直列回路が接続され、コンデンサＣ４ａとコンデンサＣ４ｂとの接続点にはダイオードＤ３，Ｄ４が接続される。ダイオードＤ４及び抵抗Ｒ９，Ｃ１３は、整流平滑回路を構成し、出力電圧に比例した電圧を検出し、検出された電圧をＩＣ２のＯＶＰ端子に出力する。

即ち、放電管６を点灯させる直流−交流変換回路７（インバータ）は、ＳＭＰＳ（スイッチング・モード・パワー・サプライ）とは異なり、電力供給を制御するための電気的絶縁の２次側からの信号として、管電流のフィードバック信号以外にもインバータの出力電圧や放電管電圧等を検知するＯＶＰ信号、スタンバイ用のＯＮ／ＯＦＦ信号、放電管６の輝度を調整するバースト調光信号が必要とされる。また、液晶表示装置の仕様によっては、アナログ調光信号、インバータの発振周波数の同期信号、その他様々な異常検知信号などが必要とされる場合がある。

（ＩＣ２の詳細な構成及び動作）
図３−Ａは実施例１の放電管電力供給装置に設けられたＩＣ２の一部分を示す図である。図３−Ｂは実施例１の放電管電力供給装置に設けられたＩＣ２の残りの部分を示す図である。図３−Ａの符号ａ〜ｈと図３−Ｂの符号ａ〜ｈは対応し、同一符号同士で接続されている。

ＩＣ２は、誤差電圧増幅器６７ａと、ＰＷＭコンパレータＣＯＭＰ１−１〜１−４，２−１〜２−４、論理回路７５，７６、ナンド回路７７，７８を有する。誤差電圧増幅器６７ａは、ＦＢ端子から入力される整流平滑電圧、即ち、放電管６に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅して出力する。ＰＷＭコンパレータＣＯＭＰ１−２は、誤差電圧増幅器６７ａからの誤差電圧と三角波発生器１２からの三角波信号とを比較し、放電管６に流れる電流に応じたパルス幅のＰＷＭ制御信号を生成する。ナンド回路７７は論理回路７５を介するＰＷＭ制御信号を反転し、所定のデッドタイムを作成するデッドタイム作成回路８２ａを介して直列に接続されたスイッチング素子Ｑｐ３とスイッチング素子Ｑｎ３との各ゲートに出力する。

ＰＷＭコンパレータＣＯＭＰ２−２は、誤差電圧増幅器６７ａからの誤差電圧と三角波発生器１２の三角波信号を上下限値の中点で反転した反転信号とを比較し、放電管６に流れる電流に応じたパルス幅のＰＷＭ制御信号を生成する。ナンド回路７８は論理回路７６を介するＰＷＭ制御信号を反転し、所定のデッドタイムを作成するデッドタイム作成回路８２ｂを介して直列に接続されたスイッチング素子Ｑｐ４とスイッチング素子Ｑｎ４との各ゲートに出力する。

ＩＣ２において、Ｖｃｃ端子電圧が比較器５３に入力され、ＥＮＡ端子電圧が比較器５２に入力され、Ｖｃｃ端子電圧とＥＮＡ端子電圧とが、それぞれ定められたスタート電圧以上になると、アンド回路５４の出力がＨレベルとなり、内部レギュレータ５５が起動し、ＲＥＧ端子電圧が各部に出力される。

なお、ＥＮＡ端子電圧が定められたスタート電圧以下である場合には、アンド回路５４はＶｃｃ端子電圧を遮断して、内部レギュレータ５５は、待機時のＩＣ２の消費電流を限りなくゼロにする。

内部レギュレータ５５が起動すると、ＩＣ２の内部の各回路が動作を開始し、以下の動作を行なう。

定常時では、ＲＩ端子に接続された定電流値決定抵抗Ｒ１１でカレントミラー回路１１により任意に設定される電流Ｉ１と、ＲＳ端子に接続された定電流値決定抵抗Ｒ１０でカレントミラー回路７０により任意に設定される電流Ｉ２との合計電流により、ＣＦ端子に接続された発振器コンデンサＣ１１の充放電が行われ、三角波信号が発生する。この三角波信号は、立ち上がり傾斜と立下がり傾斜が同じである。

一方、放電管６をそれぞれ流れる電流は、抵抗Ｒ８で電圧に変換された後に、抵抗Ｒ７を介してＦＢ端子に入力される。放電管６に電流が流れ始め、ＦＢ端子電圧が、誤差増幅器６７ａの基準電圧ＶＲＥＦ（電源電圧ＲＥＧを抵抗Ｒ５と抵抗Ｒ６とで分割した電圧）よりも低く設定された電圧ＶＣＤ以上になり比較器６８ａがＬレベルを出力し、且つ、ＯＶＰ端子電圧が、ＯＶＰコンパレータ８１の基準電圧ＶＯＶＰ２以下である場合には、オア回路６９の出力はＬレベルとなる。

このため、カレントミラー７０からの電流Ｉ２は遮断され、コンデンサＣ１１の充放電は、電流Ｉ１のみの充放電に切り替わる。即ち、放電管６に電流が正常に流れ始めるまでの始動時は、定常時の発振周波数よりも高い発振周波数で放電管６に電圧を印加することで、直列共振回路のゲインを高くする。つまり、出力電圧をより高く出力できると共に、負荷であるパネル５の近接効果により、放電管６の点灯特性を高めている。

三角波波形Ｃ１１は、ＰＷＭコンパレータＣＯＭＰ１−１、ＰＷＭコンパレータＣＯＭＰ１−２、ＰＷＭコンパレータＣＯＭＰ１−３、ＰＷＭコンパレータＣＯＭＰ１−４のそれぞれの−端子に入力され、三角波信号ＣＦ（Ｃ１１）を上下限値の中点で反転した反転信号Ｃ１１′は、ＰＷＭコンパレータＣＯＭＰ２−１、ＰＷＭコンパレータＣＯＭＰ２−２、ＰＷＭコンパレータＣＯＭＰ２−３、ＰＷＭコンパレータＣＯＭＰ２−４のそれぞれの−端子に入力される。

ＲＥＧ電圧が立ち上がった直後からＳＳ端子に接続されているソフトスタート用コンデンサＣ９が定電流により充電を開始し、コンデンサＣ９の電圧が徐々に上昇していく。ＳＳ端子のコンデンサＣ９の電圧は、ＰＷＭコンパレータＣＯＭＰ１−３、ＰＷＭコンパレータＣＯＭＰ２−３の＋端子に入力される。ＰＷＭコンパレータＣＯＭＰ１−３、ＰＷＭコンパレータＣＯＭＰ２−３はそれぞれ、＋端子の電圧と−端子の電圧とを比較して、パルス電圧に変換する。

ＦＢ端子は、誤差増幅器６７ａの−端子に接続され、誤差増幅器６７ａの出力であるＦＢＯＵＴ端子は、ＰＷＭコンパレータ１−２とＰＷＭコンパレータ２−２の＋端子に接続され、ＰＷＭコンパレータ１−２とＰＷＭコンパレータ２−２はそれぞれ、＋端子の電圧と−端子の電圧とを比較して、パルス電圧に変換する。

このときの三角波信号ＣＦ（Ｃ１１）、三角波発生器１２から出力されるクロック信号ＣＫ、各スイッチング素子Ｑｐ３，Ｑｎ３，Ｑｐ４，Ｑｎ４を駆動するパルス信号ＰＬ１〜ＰＬ４、第１矩形波信号ＤＲＩＶ１、第２矩形波信号ＤＲＩＶ２の波形を図４に示す。第１矩形波信号ＤＲＩＶ１は、スイッチング素子Ｑｐ３とスイッチング素子Ｑｎ３との接続点からの信号である。第２矩形波信号ＤＲＩＶ２は、スイッチング素子Ｑｐ４とスイッチング素子Ｑｎ４との接続点からの信号である。ＦＢ端子とＦＢＯＵＴ端子間のコンデンサＣ１２は、誤差増幅器６７ａの位相補償を行なう。

放電管電力供給装置のそれぞれの出力電圧は、コンデンサＣ４ａとＣ４ｂで分圧された後に、整流平滑されて、ＯＶＰ端子にそれぞれに入力される。ＯＶＰ端子に入力された電圧は増幅器８０により増幅され、増幅された電圧は、ＰＷＭコンパレータＣＯＭＰ１−４とＰＷＭコンパレータＣＯＭＰ２−４の＋端子に入力される。ＰＷＭコンパレータ１−４とＰＷＭコンパレータ２−４はそれぞれ、＋端子の電圧と−端子の電圧とを比較して、パルス電圧に変換する。

ＰＷＭコンパレータＣＯＭＰ１−１、ＰＷＭコンパレータＣＯＭＰ２−１は、最大オンデューティを決めるためのコンパレータであり、三角波信号ＣＦ（Ｃ１１）及び三角波信号ＣＦ（Ｃ１１）の上下限値の中点で反転した反転信号ＣＦ（Ｃ１１′）の上限値電圧よりも僅かに低く設定された最大デューティ電圧ＭＡＸ＿ ＤＵＴＹが、それぞれの＋端子に入力され、それぞれの＋端子の電圧と−端子の電圧とを比較して、パルス電圧に変換する。

ＰＷＭコンパレータＣＯＭＰ１−１、ＰＷＭコンパレータＣＯＭＰ１−２、ＰＷＭコンパレータＣＯＭＰ１−３、ＰＷＭコンパレータＣＯＭＰ１−４のそれぞれの出力パルス電圧の内、最も短いパルス幅が論理回路７５で選択され、ナンド回路７７を介してデッドタイム作成回路８２ａにより生成された第１パルス信号ＰＬ１とこの信号と所定のデッドタイムを有する第２パルス信号ＰＬ２とがスイッチング素子Ｑｐ３，Ｑｎ３にそれぞれ入力される。そして、第１パルス信号ＰＬ１がＬレベルのときにスイッチング素子Ｑｐ３がオンして、第１矩形波信号ＤＲＶ１がＨレベルとなり、第１パルス信号ＰＬ１がＨレベルのときにスイッチング素子Ｑｎ３がオンして、第１矩形波信号ＤＲＶ１がＬレベルとなる。このため、三角波信号ＣＦ（Ｃ１１）の立ち上がり期間中にのみ、出力パルス電圧がＤＲＶ１端子に送られる。

ＰＷＭコンパレータＣＯＭＰ２−１、ＰＷＭコンパレータＣＯＭＰ２−２、ＰＷＭコンパレータＣＯＭＰ２−３、ＰＷＭコンパレータＣＯＭＰ２−４のそれぞれの出力パルス電圧の内、最も短いパルス幅が論理回路７６で選択され、ナンド回路７８を介してデッドタイム作成回路８２ｂにより生成された第３パルス信号ＰＬ３とこの信号と所定のデッドタイムを有する第４パルス信号ＰＬ４とがスイッチング素子Ｑｐ４，Ｑｎ４にそれぞれ入力される。そして、第２パルス信号ＰＬ２がＬレベルのときにスイッチング素子Ｑｐ４がオンして、第２矩形波信号ＤＲＶ２がＨレベルとなり、第２パルス信号ＰＬ２がＨレベルのときにスイッチング素子Ｑｎ４がオンして、第２矩形波信号ＤＲＶ２がＬレベルとなる。このため、反転信号Ｃ１´の立ち上がり期間中にのみ、出力パルス電圧がＤＲＶ２端子に送られる。

以上の動作により、スイッチング素子Ｑｐ３，Ｑｎ３を交互にオン／オフし、また、スイッチング素子Ｑｐ４，Ｑｎ４を交互にオン／オフし、そのスイッチング動作は、三角波信号ＣＦ（Ｃ１１）の波形に基づき、同周波数・同位相で且つそれぞれの誤差増幅器６７ａの帰還制御に基づくパルス幅で行なうことで、放電管６を流れる電流を所定値に制御する。

また、放電管電力供給装置の出力が開放（オープン）の場合には、ＯＶＰ端子の電圧が上昇して、増幅器８０の基準電圧ＶＯＶＰ１まで達すると、増幅器８０の帰還制御により放電管電力供給装置の開放出力電圧を所定値に制御する。

また、放電管電力供給装置の出力が開放（オープン）の場合には、ＯＶＰ端子がＶＯＰ２以上になると、コンパレータ８１がＨレベルをオア回路５９に出力し、オア回路５９のＨレベルにより電流流出回路５８が電流を流出する。このため、ＣＴ端子に接続されたタイマー用コンデンサＣ８が定電流で充電を開始し、コンデンサＣ８の電圧が徐々に上昇していく。

また、ＰＲＯ端子にはウインドウコンパレータ７１，７２が接続されており、ウインドウコンパレータ７１，７２は、主変圧器１２に流れる過電流や放電管電力供給装置の出力の低電圧状態などの様々な異常状態を、任意のアプリケーションとの組み合わせで検出することができる。ＰＲＯ端子の電圧がウインドウコンパレータ７１，７２のいずれかのしきい値を超えると、オア回路５９、電流流出回路５８を介して、ＣＴ端子に接続されたタイマー用コンデンサＣ８が定電流で充電を開始し、コンデンサＣ８の電圧が徐々に上昇していく。

ＣＴ端子電圧がしきい電圧を超えると、比較器５７からラッチ回路５６にＨレベルが出力されて、ＩＣ２の出力（ＤＲＶ１及びＤＲＶ２）はラッチモードでシャットダウンする。なお、タイマー動作中に、異常状態から正常状態に状態が復帰した場合には、いずれの場合もタイマー用コンデンサＣ８の電荷はリセットされる。Ｖｃｃ端子電圧がラッチ解除電圧以下になると、比較器５１からＨレベルがラッチ回路５６に出力されるため、ラッチモードが解除される。

ＬＡＴＣＨ端子は、通常動作中はＨレベル状態であり、ＩＣ２がラッチモードになるとＬレベル状態になり、異常状態を検知したことを他の制御回路部やシステムに知らせる端子である。

また、バースト調光は、以下のように行われる。図５に実施例１の放電管電力供給装置のバースト調光の動作波形図を示す。ＲＩ端子に接続された定電流値決定抵抗Ｒ１１でカレントミラー回路１１により任意に設定される電流Ｉ１により、ＣＢ端子に接続された低周波発振器用コンデンサＣ１０の充放電が行われて、低周波の三角波信号が発生する。この低周波の三角波信号は、立ち上がり傾斜と立ち下がり傾斜が同じである。

バースト調光用のコンパレータ６３は、ＣＢ端子のコンデンサＣ１０の電圧と、ＢＵＲＳＴ端子に入力された電圧とを比較し、ＢＵＲＳＴ端子電圧がコンデンサＣ１０の電圧より低い場合には、コンパレータ６３がＬレベルをＮ型ＦＥＴＱ２のゲートに出力する。Ｎ型ＦＥＴＱ２がオフであるため、ＲＥＧ→ＣＣ１→Ｄ１５→Ｑ４→Ｒ７→Ｒ８→グランドの経路で電流が流れる。即ち、ＦＢ端子から電流を流出させて、誤差増幅器６７ａの−端子電圧をクランプ回路１９で決定される＋端子電圧より少しだけ高い電圧に設定し、誤差増幅器６７ａの出力ＦＢＯＵＴが放電管６への供給電力を絞る方向に動作させる。

また、ツェナーダイオードＺＤ２により、誤差増幅器６７ａの出力ＦＢＯＵＴが三角波信号の下限値未満にならないようにクランプされて、ＰＷＭコンパレータＣＯＭＰ１−２、ＰＷＭコンパレータＣＯＭＰ２−２で、極めて短いＰＷＭ制御信号を出力できる状態で待機しながら、論理回路７５，７６でＰＷＭ制御信号を遮断して、出力の発振をオフさせる。従って、ＢＵＲＳＴ端子電圧が、コンデンサＣ１０の上下限値を越えるパルス信号であるか、コンデンサＣ１０の上下限値の範囲内の直流電圧である場合、ＦＢ端子からパルス状の電流を流出させ、出力を間欠発振させて供給電力を減らし、バースト調光を行なう。

また、バースト調光のターンオン時には、ＦＢ端子とＦＢＯＵＴ端子間のコンデンサＣ１２と抵抗Ｒ７と抵抗Ｒ８とで、誤差増幅器６７ａが積分回路として動作し、誤差増幅器６７ａの出力電圧が徐々に上昇することで、放電管６の電圧と電流が徐々に増加していく。これにより、放電管６への過度のストレスを防止するソフトスタートから、速やかに動作を開始することができる。

ＡＤＩＭ端子は、誤差増幅器６７ａの＋端子に接続され、ＡＤＩＭ端子に入力する可変電圧により、誤差増幅器６７ａの基準電圧を上下方向に可変でき、電流調光を広範囲に行なうことができる。

ＵＶＬＯ端子にはヒステリシスコンパレータ６１が接続され、ＵＶＬＯ端子電圧が所定の電圧以下である場合には、Ｎ型ＦＥＴＱ５がオンして、比較器５７からＬレベルがラッチ回路５６に出力される。即ち、ラッチ回路５６への信号を遮断する。また、ＳＳ端子をＬレベルにすることで、ＩＣ２の出力をオフする。また、ＵＶＬＯ端子電圧が所定電圧以上になると、ラッチ回路５６への信号と、ＳＳ端子をＬレベルにする信号が解除され、ソフトスタート動作からＩＣ２の出力をオンする。従って、ＵＶＬＯ端子に、放電管電力供給装置の入力電源電圧に比例した電圧を入力することで、放電管電力供給装置の入力電源電圧のＵＶＬＯ動作が行なえる。

外部同期信号入力端子であるＦＳＹＮＣ端子には周波数同期回路７３が接続され、三角波信号ＣＦ（Ｃ１１）がＦＳＹＮＣ端子に入力されたパルス信号の周波数で発振動作を行なう。外部同期信号入力端子であるＢＳＹＮＣ端子には周波数同期回路６６が接続され、三角波信号ＣＢ（Ｃ１０）がＢＳＹＮＣ端子に入力されたパルス信号の周波数で発振動作を行なう。ＰＧＮＤ端子は、スイッチング素子Ｑｐ３，Ｑｐ４，Ｑｎ３，Ｑｎ４のグラウンドであり、ＣＧＮＤ端子は、スイッチング素子Ｑｐ３，Ｑｐ４，Ｑｎ３，Ｑｎ４以外のＩＣ２のグラウンドである。

（ＩＣ１の詳細な構成及び動作）
図２は実施例１の放電管電力供給装置に設けられたＩＣ１を示す図である。ＩＣ１は、Ｖｃｃ端子に接続される比較器２１ａ、ＣＫＩ１端子に接続されるインバータ２２ａ及びデッドタイム作成回路２３ａ、ＣＫＩ２端子に接続されるインバータ２２ｂ及びデッドタイム作成回路２３ｂ、ＶＢ１端子に接続される高圧ドライバ２４ａ、ＶＢ２端子に接続される高圧ドライバ２４ｂを有している。

高圧ドライバ２４ａは、レベルシフト回路２５ａとバッファ回路２６ａとを有している。高圧ドライバ２４ｂは、レベルシフト回路２５ｂとバッファ回路２６ｂとを有している。バッファ回路２６ａは、ＨＤＲＶ１端子とＯＵＴ１端子（第１フローティング電位を入力できる端子、即ち、第１端子に対応）とに接続されている。バッファ回路２６ｂは、ＨＤＲＶ２端子とＯＵＴ２端子（第２フローティング電位を入力できる端子、即ち、第２端子に対応）とに接続されている。

ＯＵＴ１端子は、電源ＤＣ３８０Ｖとグランド間に直列に接続されたスイッチング素子Ｑｎ１とスイッチング素子Ｑｎ２との中点に接続される。ＯＵＴ２端子は、電源ＤＣ３８０Ｖとグランド間に直列に接続されたスイッチング素子Ｑｎ３とスイッチング素子Ｑｎ４との中点に接続される。

高圧ドライバ２４ａ（第１信号発生部に対応）は、ＯＵＴ１端子に接続され、デューティー比が５０％未満のパルス幅の第１矩形波信号と略同一パルス幅の第１駆動信号を発生する。高圧ドライバ２４ｂ（第２信号発生部に対応）は、ＯＵＴ２端子に接続され、第１矩形波信号と同一パルス幅で略１８０度の位相差を持つ第２矩形波信号と略同じパルス幅の第２駆動信号を発生する。

バッファ回路２７ａ（第３信号発生部に対応）は、グランドに接続され、第２駆動信号がＬレベルになった後に第１駆動信号がＨレベルになるまでの間にＨレベルに切り替わり、第１駆動信号がＬレベルになった後に第２駆動信号がＨレベルになるまでの間にＬレベルに切り替わる第３駆動信号を発生する。

バッファ回路２７ｂ（第４信号発生部に対応）は、グランドに接続され、第１駆動信号がＬレベルになった後に第２駆動信号がＨレベルになるまでの間にＨレベルに切り替わり、第２駆動信号がＬレベルになった後に第１駆動信号がＨレベルになるまでの間にＬレベル切り替わる第４駆動信号とを発生する。

また、第１駆動信号がスイッチング素子Ｑｎ２のゲートに、第２駆動信号が第スイッチング素子Ｑｎ４のゲートに、第３駆動信号がスイッチング素子Ｑｎ１のゲートに、第４駆動信号がスイッチング素子Ｑｎ３のゲートに、それぞれ出力されて、フルブリッジ直流−交流変換装置を構成して、直流電力を正負対称の交流電力に変換できるようになっている。

次にＩＣ１の動作を図６に示す各信号の動作波形を参照しながら説明する。比較器２１ａに入力されたＶｃｃ端子電圧とスタート電圧以上になると、ＩＣ１の内部の各回路が動作を開始し、以下の動作を行なう。

ＩＣ２のＤＲＶ１端子からの第１矩形波信号ＤＲＶ１は、信号伝達絶縁素子１４ａを介してＣＫＩ１端子に入力され、デッドタイム作成回路２３ａに送られるとともに、インバータ２２ａで反転されてデッドタイム作成回路２３ａに送られる。デッドタイム作成回路２３ａは、第１矩形波信号と反転信号との間に所定のデッドタイムを作成し、デッドタイムが作成された一方の信号は、レベルシフト回路２５ａにより電圧レベルシフトされ、バッファ回路２６ａを介して第１駆動信号ＤＲＶ１１としてＨＤＲＶ１端子に出力される。また、作成されたデッドタイムが作成された他方の信号は、バッファ回路２７ａを介して第３駆動信号ＤＲＶ１３としてＬＤＲＶ１端子に出力される。

一方、ＩＣ２のＤＲＶ２端子からの第２矩形波信号ＤＲＶ２は、信号伝達絶縁素子１４ｂを介してＣＫＩ２端子に入力され、デッドタイム作成回路２３ｂに送られるとともに、インバータ２２ｂで反転されてデッドタイム作成回路２３ｂに送られる。デッドタイム作成回路２３ｂは、第２矩形波信号と反転信号との間に所定のデッドタイムを作成し、デッドタイムが作成された一方の信号は、レベルシフト回路２５ｂにより電圧レベルシフトされ、バッファ回路２６ｂを介して第２駆動信号ＤＲＶ１２としてＨＤＲＶ２端子に出力される。また、作成されたデッドタイムが作成された他方の信号は、バッファ回路２７ｂを介して第４駆動信号ＤＲＶ１４としてＬＤＲＶ２端子に出力される。

このため、第１駆動信号ＤＲＶ１１がＨレベルで、第３駆動信号ＤＲＶ１３がＬレベルのときにスイッチング素子Ｑｎ２がオンし、スイッチング素子Ｑｎ１がオフする。また、第２駆動信号ＤＲＶ１２がＬレベルで、第４駆動信号ＤＲＶ１４がＨレベルのときにスイッチング素子Ｑｎ３がオンし、スイッチング素子Ｑｎ４がオフする。

このため、ＤＣ３８０Ｖ→Ｑｎ２→Ｃ３→Ｐ１→Ｑｎ３→ＧＮＤの経路で電流が流れる。このため、ＯＵＴ１端子にＨレベルの第１駆動信号ＤＲＶ１１が発生し、ＯＵＴ２端子にＬレベルが発生するため、ＯＵＴ１−ＯＵＴ２間の電圧Ｖ_１２はＨレベルの第１駆動信号ＤＲＶ１１となる。このＨレベルのＶ_１２により主変圧器１２の１次巻線Ｐ１に電流Ｔｐｉが流れるため、電流ＴｐｉはＶ_１２がＨレベルの期間中は上昇していき、Ｖ_１２がＬレベルになると下降していきゼロとなる。

また、第２駆動信号ＤＲＶ１２がＨレベルで、第４駆動信号ＤＲＶ１４がＬレベルのときにスイッチング素子Ｑｎ２がオフし、スイッチング素子Ｑｎ１がオンする。また、第２駆動信号ＤＲＶ１２がＬレベルで、第４駆動信号ＤＲＶ１４がＨレベルのときにスイッチング素子Ｑｎ３がオフし、スイッチング素子Ｑｎ４がオンする。

このため、ＤＣ３８０Ｖ→Ｑｎ４→Ｐ１→Ｃ３→Ｑｎ１→ＧＮＤの経路で電流が流れる。このため、ＯＵＴ１端子にＬレベルの第１駆動信号ＤＲＶ１１が発生し、ＯＵＴ２端子にＨレベルが発生するため、ＯＵＴ１−ＯＵＴ２間の電圧Ｖ_１２は負のＨレベルの第１駆動信号ＤＲＶ１１となる。この負のＨレベルのＶ_１２により主変圧器１２の１次巻線Ｐ１に電流Ｔｐｉが流れるため、電流ＴｐｉはＶ_１２が負のＨレベルの期間中は下降していき、Ｖ_１２がＬレベルになると上昇していきゼロとなる。

主変圧器１２の１次巻線Ｐ１に電流Ｔｐｉが流れると、２次巻線Ｓ１に電圧が発生し、この電圧により放電管６に電流ＣＣＦＬｉが流れる。

このように実施例１の放電管電力供給装置によれば、従来の直流−直流変換回路２を用いることなく、直流電力を直流−交流変換回路７により交流電力に変換して放電管６に供給するので、高効率な放電管電力供給装置及び半導体集積回路を提供できる。

また、直流−交流変換回路７は、複数のスイッチング素子Ｑｎ１〜Ｑｎ４とＩＣ１を交流電源側に配置し、ＩＣ２を放電管側に配置し、主変圧器１２の１次巻線Ｐ１を交流電源側に配置し、２次巻線Ｓ１を放電管側に配置し、ＩＣ２がデューティー比５０％未満の同一パルス幅で略１８０度の位相差を持つ１対の矩形波信号を発生し、信号伝達絶縁素子１４ａ，１４ｂを介して交流電源側に送出し、ＩＣ１が１対の矩形波信号に基づき複数のスイッチング素子Ｑｎ１〜Ｑｎ４を駆動することにより主変圧器１２の２次巻線Ｓ１から放電管６に正負対称の交流電力を供給するので、容易に設計でき且つ安価な放電管電力供給装置及び半導体集積回路を提供できる。

また、放電管６又は主変圧器１２の２次巻線Ｓ１より放電管側のいずれかの箇所に異常がある場合には、ＰＲＯ端子に接続されたウインドウコンパレータ７１，７２等によりＩＣ２を停止させて、電気的絶縁の２次側のＩＣ２からの矩形波制御信号を停止することにより、放電管６への電力供給を容易に停止できる。

また、放電管の輝度を調光する場合には、電気的絶縁の２次側のＩＣ２からの矩形波制御信号を間欠的に発生することにより容易に行なうことができる。

図７は本発明の実施例２の放電管電力供給装置の構成を示す回路図である。図１に示す実施例１では、ＩＣ１に４つのスイッチング素子Ｑｎ１〜Ｑｎ４を接続したフルブリッジ構成としたが、図７に示す実施例２では、ＩＣ１に２つのスイッチング素子Ｑｎ１，Ｑｎ２を接続したハーフブリッジ構成としたことを特徴とする。電源ＤＣ３８０Ｖとグランド間には、ダイオードＤ９とスイッチング素子Ｑｎ２とダイオードＤ１１とスイッチング素子Ｑｎ１との直列回路が接続されている。ダイオードＤ９とスイッチング素子Ｑｎ２との直列回路の両端には、ダイオードＤ１０が接続され、ダイオードＤ１１とスイッチング素子Ｑｎ１との直列回路には、ダイオードＤ１２が接続されている。

また、ＩＣ１において、ＯＵＴ１端子が、電源ＤＣ３８０Ｖとグランド間に直列に接続されたスイッチング素子Ｑｎ１とスイッチング素子Ｑｎ２との中点に接続され、ＯＵＴ２端子がグランドに接続されている。第１駆動信号がスイッチング素子Ｑｎ２のゲートに、第２駆動信号がスイッチング素子Ｑｎ１のゲートにそれぞれ出力されて、ハーフブリッジ直流−交流変換装置を構成して、直流電力を正負対称の交流電力に変換できるようになっている。

また、信号伝達絶縁素子１５は、ＩＣ２のＤＲＶ１端子及びＤＲＶ２端子からの矩形波信号が入力される１つの入力巻線Ｓ２と、ＩＣ１のＣＫＩ端子及びＣＫＩ２端子に接続される１つの出力巻線Ｐ２とを有する変圧器で構成されている。

このようなハーフブリッジ構成のスイッチング素子Ｑｎ１，Ｑｎ２を用いた実施例２の放電管電力供給装置であっても、実施例１の放電管電力供給装置の効果と同様な効果が得られるとともに、安価となる。

図８は本発明の実施例３の放電管電力供給装置の構成を示す回路図である。図１に示す実施例１では、ＩＣ１に４つのスイッチング素子Ｑｎ１〜Ｑｎ４を接続したフルブリッジ構成としたが、図８に示す実施例３では、ＩＣ１に２つのスイッチング素子Ｑｎ１，Ｑｎ２を接続したプシュプル構成としたことを特徴とする。即ち、主変圧器１２ａの１次巻線Ｐ１の中点を電源ＤＣ３８０Ｖに接続し、１次巻線Ｐ１の両端にコンデンサＣ３を接続し、スイッチング素子Ｑｎ２のドレインを１次巻線Ｐ１の一端に接続し、スイッチング素子Ｑｎ１のドレインを１次巻線Ｐ１の他端に接続する。また、スイッチング素子Ｑｎ２のソース及びスイッチング素子Ｑｎ１のソースをグランドに接続する。

また、ＩＣ１において、ＯＵＴ１端子及びＯＵＴ２端子がグランドに接続されている。第１駆動信号及び第２駆動信号が１次側のセンタータップを直流電源に接続したセンタータップ型の主変圧器１２ａの両端に接続されたスイッチング素子Ｑｎ１とスイッチング素子Ｑｎ２のゲートに、それぞれ出力され、プシュプル直流−交流変換装置を構成して、直流電力を正負対称の交流電力に変換できるようになっている。

また、信号伝達絶縁素子１５ａは、ＩＣ２のＤＲＶ１端子及びＤＲＶ２端子からの矩形波信号が入力される１つの入力巻線Ｓ１と、ＩＣ１のＣＫＩ端子に接続される出力巻線Ｐ１とＩＣ１のＣＫ２端子に接続される出力巻線Ｐ２とを有する変圧器で構成されている。

このようなプシュプル構成のスイッチング素子Ｑｎ１，Ｑｎ２を用いた実施例３の放電管電力供給装置であっても、実施例１の放電管電力供給装置の効果と同様な効果が得られるとともに、安価となる。

また、ＩＣ１は、図１、図７、図８に示すように、接続を変更することで、３種類の電力変換回路（フルブリッジ、ハーフブリッジ、プッシュプル）の動作モードを切り替えることができる。

なお、本発明は実施例１乃至３の放電管電力供給装置に限定されるものではない。実施例１乃至３では、交流−直流変換回路１が、力率改善回路であったが、交流−直流変換回路１は、例えば、ブリッジダイオードとコンデンサとを有する整流平滑回路であっても良い。

また、信号制御部４ａに直流電圧を供給する直流変換回路は、図１のように、交流−直流変換回路１の後に直流−直流変換回路８を接続したものであっても良い。また、より高効率にするため、図７のように交流−直流変換回路１の前に交流−直流変換回路を接続したものでも良い。

また、分流回路１３はコンデンサによる分流でも、カレントトランスによる分流でも良い。また、主変圧器１２は圧電トランスでも良いし、前記主変圧器の圧電トランスの前段や後段に、補助的に補助巻線トランスやインダクタンスなどを付加しても良い。

本発明の実施例１の放電管電力供給装置の構成を示す回路図である。 実施例１の放電管電力供給装置に設けられたＩＣ１を示す図である。 実施例１の放電管電力供給装置に設けられたＩＣ２の一部分を示す図である。 実施例１の放電管電力供給装置に設けられたＩＣ２の残りの部分を示す図である。 実施例１の放電管電力供給装置に設けられたＩＣ２の各信号の動作波形図である。 実施例１の放電管電力供給装置に設けられたＩＣ２のバースト調光時の動作波形図である。 実施例１の放電管電力供給装置に設けられたＩＣ１の各信号の動作波形図である。 本発明の実施例２の放電管電力供給装置の構成を示す回路図である。 本発明の実施例３の放電管電力供給装置の構成を示す回路図である。 従来の放電管電力供給装置の構成を示す回路図である。

符号の説明

１ 交流−直流変換回路
２，８ 直流−直流変換回路
３ 直流−交流変換回路
４，４ａ 信号制御部
５ パネル
６−１，６−２ 放電管
７，７ａ，７ｂ 直流−交流変換回路
１２．１２ａ 主変圧器
１３ 分流回路
１４ａ，１４ｂ，１５ａ，１５ｂ 信号伝達絶縁素子
ＩＣ１，ＩＣ２ 半導体集積回路

Claims (15)

1. 交流電源の交流電力を直流変換回路により直流電力に変換し、変換された直流電力を交流変換回路により交流電力に変換し、変換された交流電力を放電管に供給する放電管電力供給装置であって、
   前記交流変換回路は、
   交流電源側に配置された１次巻線と放電管側に配置された２次巻線とにより前記交流電源側と前記放電管側とを電気的に絶縁する主変圧器と、
   前記交流電源側に配置された駆動部と、
   前記交流電源側に配置され、前記駆動部により駆動され、前記直流電力により前記主変圧器の１次巻線に電流を流す複数のスイッチング素子と、
   前記放電管側に配置され、前記放電管に流れる電流をＰＷＭ制御するためのデューティ比が５０％未満の同一パルス幅で且つ略１８０度の位相差を持つ少なくとも１対の矩形波信号を発生する制御部と、
   前記制御部からの前記１対の矩形波信号を前記駆動部に送出する１以上の信号伝達絶縁素子とを有し、
   前記駆動部は、前記１以上の信号伝達絶縁素子からの前記１対の矩形波信号に基づき前記複数のスイッチング素子を駆動することにより前記主変圧器の２次巻線から前記放電管に正負対称の交流電力を供給することを特徴とする放電管電力供給装置。
2. 前記制御部は、前記放電管又は前記主変圧器の２次巻線から前記放電管側のいずれかの箇所が異常である場合には、前記駆動部への前記矩形波信号の送出を停止することにより前記放電管への電力供給を停止させることを特徴とする請求項１記載の放電管電力供給装置。
3. 前記制御部は、前記放電管の輝度を調光する場合には、前記矩形波信号を間欠的に出力することを特徴とする請求項１記載の放電管電力供給装置。
4. 前記制御部は、ブリッジ構成の第１乃至第４スイッチング素子からなるフルブリッジ回路を有し、
   前記信号伝達絶縁素子は、前記フルブリッジ回路の出力間に直列に接続された入力巻線と、前記駆動部に接続される１又は２個の出力巻線とを有する変圧器からなり、
   前記フルブリッジ回路は、前記入力巻線の両端に前記１対の矩形波信号を印加することにより前記１対の矩形波信号を前記出力巻線を介して前記駆動部に送出することを特徴とする請求項１記載の放電管電力供給装置。
5. 前記複数のスイッチング素子は、ブリッジ構成の第１及び第２スイッチング素子からなるハーフブリッジ回路であり、
   前記駆動部は、前記１対の矩形波信号に基づき前記第１及び第２スイッチング素子を駆動することを特徴とする請求項１記載の放電管電力供給装置。
6. 前記駆動部は、前記１対の矩形波信号の内の一方の信号を電圧レベルシフトして、前記ハーフブリッジ回路のハイサイドに位置するスイッチング素子の制御端子に駆動信号を送出することを特徴とする請求項５記載の放電管電力供給装置。
7. 前記複数のスイッチング素子は、ブリッジ構成の第１乃至第４スイッチング素子からなるフルブリッジ回路であり、
   前記駆動部は、前記１対の矩形波信号に基づき前記第１乃至第４スイッチング素子を駆動することを特徴とする請求項１記載の放電管電力供給装置。
8. 前記駆動部は、前記１対の矩形波信号の両方の信号を電圧レベルシフトして、前記フルブリッジ回路のハイサイドに位置するスイッチング素子の制御端子に駆動信号を送出することを特徴とする請求項７記載の放電管電力供給装置。
9. 前記駆動部は、フルブリッジの複数のスイッチ素子のうち、直列に接続された対のスイッチ素子を駆動する２つの信号の間に所定のデッドタイムを作成するデッドタイム作成回路を有することを特徴とする請求項７又は請求項８記載の放電管電力供給装置。
10. 前記複数のスイッチング素子は、前記主変圧器の１次巻線の一端に接続された第１スイッチング素子と前記主変圧器の１次巻線の他端に接続された第２スイッチング素子とを有し、前記主変圧器の１次巻線の中点に前記直流電力が供給されるプッシュプル回路であり、
    前記駆動部は、前記１対の矩形波信号に基づき前記第１及び第２スイッチング素子を駆動することを特徴とする請求項１記載の放電管電力供給装置。
11. 前記直流変換回路は、力率改善回路であることを特徴とする請求項１記載の放電管電力供給装置。
12. 前記直流変換回路は、ブリッジダイオードとコンデンサとを有する整流平滑回路であることを特徴とする請求項１記載の放電管電力供給装置。
13. 直流電源の両端に直列に接続された第１スイッチング素子及び第２スイッチング素子と、
    前記直流電源の両端に直列に接続された第３スイッチング素子及び第４スイッチング素子と、
    デューティー比が５０％未満の、負荷に流れる電流に応じたパルス幅の第１パルス信号で前記第１スイッチング素子をオンオフさせ、前記第１パルス信号の反転位相の第２パルス信号で前記第２スイッチング素子をオンオフさせ、前記第１パルス信号と同一パルス幅で略１８０度の位相差を持つ第３パルス信号で前記第３スイッチング素子をオンオフさせ、前記第２パルス信号の反転位相の第４パルス信号で前記第４スイッチング素子をオンオフさせる制御部と、
    前記制御部の制御により前記第１スイッチング素子と前記第２スイッチング素子との接続点に発生する第１矩形波信号を出力する第１出力端子と、
    前記制御部の制御により前記第３スイッチング素子と前記第４スイッチング素子との接続点に発生する第２矩形波信号を出力する第２出力端子と、
    を有することを特徴とする半導体集積回路。
14. 前記制御部は、前記第１パルス信号と前記第２パルス信号との間に所定のデッドタイムを作成し、前記第３パルス信号と前記第４パルス信号との間に前記所定のデッドタイムを作成するデッドタイム作成回路を有することを特徴とする請求項１３記載の半導体集積回路。
15. 第１のフローティング電位を入力することができる第１端子と、
    第２のフローティング電位を入力することができる第２端子と、
    前記第１端子に接続され、デューティー比が５０％未満のパルス幅の第１パルス信号と略同一パルス幅の第１駆動信号を発生する第１信号発生部と、
    前記第２端子に接続され、前記第１パルス信号と同一パルス幅で略１８０度の位相差を持つ第２パルス信号と略同一パルス幅の第２駆動信号を発生する第２信号発生部と、
    グランドに接続され、前記第２駆動信号がＬレベルになった後に前記第１駆動信号がＨレベルになるまでの間にＨレベルに切り替わり、前記第１駆動信号がＬレベルになった後に前記第２駆動信号がＨレベルになるまでの間にＬレベルに切り替わる第３駆動信号を発生する第３信号発生部と、
    前記グランドに接続され、前記第１駆動信号がＬレベルになった後に前記第２駆動信号がＨレベルになるまでの間にＨレベルに切り替わり、前記第２駆動信号がＬレベルになった後に前記第１駆動信号がＨレベルになるまでの間にＬレベル切り替わる第４駆動信号とを発生する第４信号発生部と、
    を有し、
    前記第１端子が、電源とグランド間に直列に接続されたローサイド用の第１ＭＯＳＦＥＴとハイサイド用の第２ＭＯＳＦＥＴとの中点に、前記第２端子が、前記電源とグランド間に直列に接続されたローサイド用の第３ＭＯＳＦＥＴとハイサイド用の第４ＭＯＳＦＥＴとの中点にそれぞれ接続され、
    前記第１駆動信号が前記第２ＭＯＳＦＥＴのゲートに、前記第２駆動信号が前記第４ＭＯＳＦＥＴのゲートに、前記第３駆動信号が前記第１ＭＯＳＦＥＴのゲートに、前記第４駆動信号が前記第３ＭＯＳＦＥＴのゲートに、それぞれ出力されるときには、
    フルブリッジ直流−交流変換装置を構成して、直流電力を正負対称の交流電力に変換でき、
    前記第１端子が、前記電源とグランド間に直列に接続された前記第１ＭＯＳＦＥＴと前記第２ＭＯＳＦＥＴとの中点に接続され、前記第２端子が、前記グランドに接続され、
    前記第１駆動信号が前記第２ＭＯＳＦＥＴのゲートに、前記第２駆動信号が前記第１ＭＯＳＦＥＴのゲートにそれぞれ出力されるときには、
    ハーフブリッジ直流−交流変換装置を構成して、直流電力を正負対称の交流電力に変換でき、
    前記第１端子及び第２端子が、前記グランドにそれぞれ接続され、
    前記第１駆動信号及び第２駆動信号が１次側のセンタータップを直流電源に接続したセンタータップ型の変圧器の両端に接続された第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴのゲートに、それぞれ出力されるときには、
    プシュプル直流−交流変換装置を構成して、直流電力を正負対称の交流電力に変換できることを特徴とする半導体集積回路。

Images