JP3699082B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP3699082B2 JP3699082B2 JP2002364406A JP2002364406A JP3699082B2 JP 3699082 B2 JP3699082 B2 JP 3699082B2 JP 2002364406 A JP2002364406 A JP 2002364406A JP 2002364406 A JP2002364406 A JP 2002364406A JP 3699082 B2 JP3699082 B2 JP 3699082B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- power supply
- switch element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/342—Active non-dissipative snubbers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子がオフ状態からオン状態、オン状態からオフ状態に移行する時に生じるスイッチング損失を低減するスイッチング電源回路に関する。
【０００２】
【従来の技術】
スイッチング電源回路は、一般的には図１２に示す回路が用いられているが、図１２の回路はダイオード２４のオフ時のリカバリ電流により、スイッチング素子２１のスイッチング損失が大きいという問題点がある。
ここにリカバリ電流とは、ダイオードに逆方向電圧を印加した瞬間に流れる電流のことである。
近年のエネルギー消費の低減などから、電源装置も高効率化が要求されている。この要請に応えるために例えば特許文献１に開示されているように、スイッチング素子のスイッチング損失を低減した昇圧型スイッチング電源回路が示されている。この先行技術文献に開示された昇圧型スイッチング電源回路を図１３に示す。また、回路図中のスイッチ素子２１、スイッチ素子２８のタイムチャートを図１４に示す。
【０００３】
図１３に示す回路の場合、スイッチ素子２１がオンする直前にスイッチ素子２８をオンにし、スイッチ素子２１がオンした直後にスイッチ素子２８をオフにする。
まずスイッチ素子２８がオンすると、スイッチ素子２８に流れる電流は、チョークコイル３０により、電流の立ち上がりが緩やかになるため、スイッチ素子２８がオフからオンに移行する時のスイッチング損失は低減される。
【０００４】
次にチョークコイル３０の電流が上昇し、チョークコイル２０の電流と等しくなるとスイッチ素子２１と並列に接続されたコンデンサ２３の電荷は、チョークコイル３０とコンデンサ２３の共振により引き抜かれ、コンデンサ２３の放電が完了すると、スイッチ素子２１と並列に接続されたダイオード２２がオンとなる。ダイオード２２がオンしている期間にスイッチ素子２１をオンするため、スイッチ素子２１はゼロ電圧スイッチングとなり、スイッチング損失が低減される。
【０００５】
次にスイッチ素子２８がオン状態からオフ状態に移行するとき、スイッチ素子２８の両端の電圧は、チョークコイル３０に蓄積されたエネルギーにより急速に立ちあがるため、スイッチ素子２８はスイッチング損失が生じる。
【０００６】
次にチョークコイル３０に蓄積されたエネルギーは、スイッチ素子２１、チョークコイル３０、ダイオード３２の電流経路で放出される。
【０００７】
以上のことから図１３に示すスイッチング電源回路は、スイッチ素子２８がオフするときにスイッチング損失が発生してしまうという欠点がある。
【０００８】
以下、スイッチング電源におけるスイッチング損失低減・高効率化を目的とした他の文献を挙げる。
特許文献２及び特許文献３は、自励式フライバックコンバータのメイントランスにコンデンサとスイッチ素子を付加した低損失スイッチング回路の低負荷時の効率改善を目的とする。
【０００９】
特許文献４では、特許文献２、３におけるスイッチング電源回路の入力電源接続先が異なっている。
【００１０】
【特許文献１】
特開平６−３１１７３８号公報
【特許文献２】
特開２００１−１９７７４０号公報
【特許文献３】
特開２００２−２６２５７０号公報
【特許文献４】
特開２００２−１１２５４４号公報
【００１１】
【発明が解決しようとする課題】
上記文献に見られるように、スイッチング損失を抑えるためには、スイッチ素子両端の電圧の立ち上がりを抑えたり、ゼロ電圧スイッチングを行ったりする必要がある。
【００１２】
本発明の目的は、以上のような問題点を解決し、スイッチング損失をより低減して、より高効率なスイッチング電源を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明であるスイッチング電源回路は、電圧を昇圧させる昇圧型の回路であって、第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、第２のスイッチ素子、第２のダイ オード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、上記第１のダイオードのカソード側及び上記第２のダイオードのアノード側に接続された第１及び第２のチョークコイルと、上記第２のスイッチ回路に接続された第３のコンデンサと、上記第２のチョークコイル及び上記第３のコンデンサにアノード側が接続された第３のダイオードと、上記第３のコンデンサのカソード側に接続された第４のコンデンサ及び負荷と、プラス側が上記第１のチョークコイルに、マイナス側が上記第１のスイッチ回路、上記第４のコンデンサ及び上記負荷に接続された直流電源と、出力電圧を監視して上記第１及び第２のスイッチング素子を制御する電源制御部とを有し、上記第１又は第２のコンデンサが充電されることで上記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また上記第１又は第２のダイオードがオンの状態の時に上記第１又は第２のスイッチ素子がオンされることによって、上記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とする。
【００１４】
請求項２記載の発明は、請求項１記載のスイッチング電源回路であって、交流電源及び整流器で上記直流電源を置き換え、出力電圧、入力電圧及び入力電流を監視して上記第１及び第２のスイッチ素子を制御する力率改善回路で上記電源制御部を置き換えたことを特徴とする。
【００１５】
請求項３記載の発明は、請求項１記載のスイッチング電源回路であって、上記第３のコンデンサは上記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする。
【００１６】
請求項４記載の発明は、請求項１記載のスイッチング電源回路であって、上記第３のコンデンサは上記第３のダイオードのアノード側ではなく、上記直流電源のマイナス側に接続されたことを特徴とする。
【００１７】
請求項５記載の発明であるスイッチング電源回路は、電圧を降圧させる降圧型の回路であって、第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、上記第１のダイオードのアノード側に接続された第１のチョークコイルと、上記第１のダイオードのアノード側にカソード側が接続された第３のダイオードと、上記第３のダイオードのアノード側に接続された第２のチョークコイルと、上記第３のダイオードのアノード側、及び上記第２のダイオードのカソード側に接続された第３のコンデンサと、上記第１のチョークコイルに接続された第４のコンデンサ及び負荷と、プラス側が上記第１のダイオードのカソード側に接続され、マイナス側が上記第２のチョークコイル、上記第２のダイオードのアノード側、上記第４のコンデンサ及び上記負荷に接続された電源と、出力電圧を監視して上記第１及び第２のスイッチング素子を制御する電源制御部とを有し、上記第１又は第２のコンデンサが充電されることで上記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また上記第１又は第２のダイオードがオンの状態の時に上記第１又は第２のスイッチ素子がオンされることによって、上記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とする。
【００１８】
請求項６記載の発明は、請求項５に記載のスイッチング電源回路であって、上記第３のコンデンサは上記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする。
【００１９】
請求項７記載の発明は、請求項６に記載のスイッチング電源回路であって、上記第２のスイッチ素子、上記第２のダイオードのアノード側及び上記第２のコンデンサは上記電源のマイナス側ではなく、プラス側に接続されたことを特徴とする。
【００２０】
請求項８記載の発明であるスイッチング電源回路は、電圧を昇降圧させる昇降圧型の回路であって、第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、上記第１のダイオードのアノード側に接続された第１のチョークコイルと、上記第１のダイオードのアノード側にカソード側が接続された第３のダイオードと、上記第３のダイオードのアノード側に接続された第２のチョークコイルと、上記第３のダイオードのアノード側、及び上記第２のダイオードのカソード側に接続された第３のコンデンサと、上記第２のチョークコイルに接続された第４のコンデンサ及び負荷と、プラス側が上記第１のダイオードのカソード側に接続され、マイナス側が上記第１のチョークコイル、上記第４のコンデンサ及び上記負荷に接続された電源と、出力電圧を監視して上記第１及び第２のスイッチング素子を制御する電源制御部とを有し、上記第１又は第２のコンデンサが充電されることで上記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また上記第１又は第２のダイオードがオンの状態の時に上記第１又は第２のスイッチ素子がオンされることによって、上記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とする。
【００２１】
請求項９記載の発明は、請求項８記載のスイッチング電源回路であって、前記第３のコンデンサは前記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする。
【００２２】
請求項１０記載の発明は、請求項９記載のスイッチング電源回路であって、上記第２のスイッチ素子、上記第２のダイオードのアノード側及び上記第２のコンデンサは上記電源のマイナス側ではなく、プラス側に接続されたことを特徴とする。
【００２３】
【発明の実施の形態】
＜第一の実施例＞
図１に本発明の第一の実施例である昇圧回路を示す。
昇圧回路は、直流電源１、チョークコイル２、スイッチング素子３、ダイオード４、コンデンサ５、スイッチング素子６、ダイオード７、コンデンサ８、コンデンサ９、チョークコイル１０、ダイオード１１、コンデンサ１２、負荷１３及び電源制御部１４とを有する。
【００２４】
直流電源１のプラス側はチョークコイル２の一方に接続され、チョークコイル２の他方は、スイッチング素子３の一方に接続される。また、スイッチング素子３の他方は、直流電源１のマイナス側に接続され、スイッチング素子３と並列にダイオード４とコンデンサ５が接続される。ダイオード４の極性は、カソード側がスイッチング素子３の一方と接続され、アノード側がスイッチング素子３の他方に接続される。
【００２５】
またチョークコイル１０の一方はチョークコイル２の他方に接続され、チョークコイル１０の他方は、ダイオード１１のアノード側に接続される。またチョークコイル１０の一方にはスイッチング素子６の一方が接続され、スイッチング素子６の他方にコンデンサ９の一方が接続され、コンデンサ９の他方にダイオード１１のアノード側が接続される。
【００２６】
また、スイッチング素子６には、ダイオード７とコンデンサ８が並列に接続され、ダイオード７の極性は、アノード側がスイッチング素子６の一方と接続され、カソード側がスイッチング素子６の他方と接続される。
また、ダイオード１１のカソード側がコンデンサ１２の一方に接続され、コンデンサ１２の他方が直流電源１のマイナス側に接続される。また、コンデンサ１２と並列に負荷１３が接続される。
電源制御部１４は、出力電圧を監視し、出力電圧が一定となるようにスイッチング素子３のオン時間を制御する。
【００２７】
＜第一の実施例の動作＞
以下、第一の実施例の動作について説明する。
まず、図２のタイムチャートを用いて説明する。
スイッチ素子３とスイッチ素子６は交互にオン、オフし、両方のスイッチ素子が共にオフになるデットタイムＴｄ１、Ｔｄ２を有する。まず、スイッチ素子３がオフ状態で、スイッチ素子６がオフする直前のオン状態において、スイッチング電源回路に流れる電流は、チョークコイル２、チョークコイル１０、ダイオード１１、コンデンサ１２を通して流れる経路と、チョークコイル１０、コンデンサ９、スイッチ素子６を通して流れる経路がある。
【００２８】
次にスイッチ素子６がオン状態からオフ状態に移行し、スイッチ素子３がオンするまでのデットタイムＴｄ１の期間においては、チョークコイル１０のエネルギーによりスイッチ素子３に並列に接続されているコンデンサ５の電荷を放電し、スイッチ素子６に並列に接続されているコンデンサ８を充電する。これにより、スイッチ素子６の両端の電圧は、スイッチ素子６に流れる電流の立ち下がりに比べ緩やかに立ち上がるため、電圧と電流の積は小さくなり、スイッチング損失が低減される。
【００２９】
次に、コンデンサ８の充電、コンデンサ５の放電が完了するとダイオード４がオン状態となり、チョークコイル１０、ダイオード１１、コンデンサ１２、ダイオード４の経路で電流が流れる。このダイオード４がオンしている期間にスイッチ素子３がオンするため、スイッチ素子３はゼロ電圧でのスイッチングとなり、スイッチング損失が低減される。
【００３０】
次に、スイッチ素子３がオンすると、電流はチョークコイル２、スイッチ素子３を通して流れる経路と、チョークコイル１０、ダイオード１１、コンデンサ１２、スイッチ素子３を流れる経路になり、スイッチ素子３に流れる電流は、チョークコイル２に流れる電流とチョークコイル１０に流れる電流の差分となるため、チョークコイル１０のエネルギーの放出が完了するまで傾きを持って上昇する。
【００３１】
チョークコイル１０に流れる電流がゼロとなると、電流はチョークコイル２、スイッチ素子３を流れる経路のみとなり、チョークコイル２にエネルギーを蓄え続ける。
【００３２】
次に、スイッチ素子３がオン状態からオフ状態に移行し、スイッチ素子６がオンとなるまでのデットタイムＴｄ２の期間は、まずスイッチ素子３がオフするとチョークコイル２の放電エネルギーにより、スイッチ素子３と並列に接続されているコンデンサ５を充電し、スイッチ素子６と並列に接続されているコンデンサ８を放電する。
【００３３】
このときスイッチ素子３の両端の電圧は、コンデンサ５によりスイッチ素子３に流れる電流の立ち下りに比べ緩やかに立ち上がるため、電圧と電流の積は小さくなり、スイッチング損失は小さくなる。
【００３４】
コンデンサ５の充電、コンデンサ８の放電が完了すると、スイッチ素子６と並列に接続されているダイオード７がオンし、電流はチョークコイル２、チョークコイル１０、ダイオード１１、コンデンサ１２を流れる経路と、チョークコイル２、ダイオード７、コンデンサ９、ダイオード１１、コンデンサ１２を流れる経路になる。
スイッチ素子６は、ダイオード７に電流が流れている期間にオンするため、スイッチ素子６はゼロ電圧スイッチングとなりスイッチング損失が低減される。
【００３５】
スイッチ素子３がオフとなった時点からチョークコイル１０に流れる電流は、ゼロから線形に上昇し、スイッチ素子６に流れる電流は線形的に減少する。スイッチ素子６がオンとなっている時間の１／２が経過すると、スイッチ素子６に流れる電流の向きが変わり、スイッチ素子６、チョークコイル１０、コンデンサ９の経路となる。
以上の動作を繰り返すことにより、出力電圧は入力電圧より昇圧される。
【００３６】
本発明の実施例では、スイッチ素子３及びスイッチ素子６と並列に接続しているダイオード、コンデンサをＦＥＴの寄生ダイオード、寄生容量で代用することにより削除することも可能である。
【００３７】
このように、本発明のスイッチング電源回路は、スイッチ素子３及びスイッチ素子６がオンからオフになる期間及びオフからオンとなる期間でスイッチング時に発生するスイッチング損失を低減することができる。
【００３８】
＜第二の実施例＞
第二の実施例の構成を図３に示す。図３に示すスイッチング電源回路は、図１の入力を直流電源１から商用ＡＣ電源１５と整流器１６に変更したものである。
図３の回路は、入力電流を入力電圧と同じサイン波状の波形にするための力率改善回路であり、一般的に入力ＡＣ１００Ｖ〜ＡＣ２４０Ｖを入力し、ＤＣ３６０Ｖ程度のＤＣ電圧を出力する回路である。
【００３９】
力率改善制御回路１８は、出力電圧、入力電圧、及び電流検出抵抗１７により入力電流を検出し、入力電流と出力電圧を制御する回路である。回路動作については、図１の回路の動作と同じである。
【００４０】
図３の回路を用いることにより、損失の少ない力率改善回路が可能となる。
力率改善回路は回路構成の容易さ、効率の良さなどから昇圧型が一般的であり、本実施例では昇圧型回路において力率改善回路を実現したが、降圧型及び昇降圧型においても実現可能である。
【００４１】
＜第三の実施例＞
また本発明の第三の実施例として、図１の回路のコンデンサ９の他方の接続先をダイオード１１のアノード側から、カソード側に変更した回路を図４に示す。
動作については、図１の回路と同じである。
【００４２】
＜第四の実施例＞
本発明の第四の実施例として、図１の回路のコンデンサ９の他方の接続先をダイオード１１のアノード側から、直流電源１のマイナス側に変更した回路を図５に示す。
動作については、図１の回路と同じである。
【００４３】
＜第五の実施例＞
本発明の第五の実施例を図６に示す。図６の回路は、図１の回路構成を昇圧回路から降圧回路に変更した回路図である。それぞれのスイッチ素子の動作については、図１の回路と同じであり、タイムチャートについても図２と同じである。
【００４４】
＜第六の実施例＞
本発明の第六の実施例を図７に示す。図７の回路は、図６のコンデンサ９の他方の接続先をダイオード１１のアノード側からカソード側に変更したものである。回路動作については、図６の回路と同じである。
【００４５】
＜第七の実施例＞
本発明の第七の実施例を図８に示す。図８の回路は、図７のスイッチ素子６の他方側、ダイオード７のアノード側及びコンデンサ８の他方側の接続先を直流電源１のプラス側に変更した回路である。回路動作については、図６の回路と同じである。
【００４６】
＜第八の実施例＞
本発明の第八の実施例を図９に示す。図９の回路は、図１の回路構成を昇圧回路から昇降圧回路に変更した図である。それぞれのスイッチ素子の動作については、図１の回路と同じであり、タイムチャートについても図２と同じである。
【００４７】
＜第九の実施例＞
本発明の第九の実施例を図１０に示す。図１０の回路は、図９のコンデンサ９の他方の接続先をダイオード１１のアノード側からカソード側に変更したものである。回路動作についは、図９の回路と同じである。
【００４８】
＜第十の実施例＞
本発明の第十の実施例を図１１に示す。図１１の回路は、図１０のスイッチ素子６の他方側、ダイオード７のアノード側及び、コンデンサ８の他方側の接続先を直流電源１のプラス側に変更した回路である。回路動作については、図９の回路と同じである。
【００４９】
以上のように、スイッチ６とコンデンサ９の直列接続やダイオード１１とチョークコイル１０の直接接続などの回路構成をとることで、スイッチング損失を低減し、ダイオードのリカバリ電流を抑える機能を有するスイッチング回路を実現することができる。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、ゼロ電圧スイッチングとコンデンサによるスイッチ素子両端の電圧の立ち上がり遅延とによって、スイッチ素子のオン、オフ時におけるスイッチング損失を低減することができる。
【００５１】
また、ダイオードとチョークコイルを直列に接続することで、ダイオードにおけるリカバリ電流を抑えることができる。
【００５２】
また、上記スイッチング損失を低減する回路を昇圧型、降圧型及び昇降圧型いずれの場合でも多様な形で実現できる。
【図面の簡単な説明】
【図１】 本発明の第一の実施例による昇圧型スイッチング電源回路を示す回路図である。
【図２】 本発明の第一の実施例におけるスイッチのタイムチャートである。
【図３】 本発明の第二の実施例による力率改善回路である。
【図４】 本発明の第三の実施例による昇圧型スイッチング電源回路を示す回路図である。
【図５】 本発明の第四の実施例による昇圧型スイッチング電源回路を示す回路図である。
【図６】 本発明の第五の実施例による降圧型スイッチング電源回路を示す回路図である。
【図７】 本発明の第六の実施例による降圧型スイッチング電源回路を示す回路図である。
【図８】 本発明の第七の実施例による降圧型スイッチング電源回路を示す回路図である。
【図９】 本発明の第八の実施例による昇降圧型スイッチング電源回路を示す回路図である。
【図１０】 本発明の第九の実施例による昇降圧型スイッチング電源回路を示す回路図である。
【図１１】 本発明の第１０の実施例による昇降圧型スイッチング電源回路を示す回路図である。
【図１２】 従来の一般的なスイッチング電源回路を示す回路図である。
【図１３】 従来の昇圧型スイッチング電源回路を示す回路図である。
【図１４】 図１３におけるスイッチのタイムチャートである。
【符号の説明】
１ 電源
２ チョークコイル
３ スイッチ
４ ダイオード
５ コンデンサ
６ スイッチ
７ ダイオード
８ コンデンサ
９ コンデンサ
１０ チョークコイル
１１ ダイオード
１２ コンデンサ
１３ 負荷
１４ 電源制御部
１５ 商用ＡＣ電源
１６ 整流器
１７ 電流検出抵抗
１８ 力率改善制御回路
【発明の属する技術分野】
本発明は、スイッチング素子がオフ状態からオン状態、オン状態からオフ状態に移行する時に生じるスイッチング損失を低減するスイッチング電源回路に関する。
【０００２】
【従来の技術】
スイッチング電源回路は、一般的には図１２に示す回路が用いられているが、図１２の回路はダイオード２４のオフ時のリカバリ電流により、スイッチング素子２１のスイッチング損失が大きいという問題点がある。
ここにリカバリ電流とは、ダイオードに逆方向電圧を印加した瞬間に流れる電流のことである。
近年のエネルギー消費の低減などから、電源装置も高効率化が要求されている。この要請に応えるために例えば特許文献１に開示されているように、スイッチング素子のスイッチング損失を低減した昇圧型スイッチング電源回路が示されている。この先行技術文献に開示された昇圧型スイッチング電源回路を図１３に示す。また、回路図中のスイッチ素子２１、スイッチ素子２８のタイムチャートを図１４に示す。
【０００３】
図１３に示す回路の場合、スイッチ素子２１がオンする直前にスイッチ素子２８をオンにし、スイッチ素子２１がオンした直後にスイッチ素子２８をオフにする。
まずスイッチ素子２８がオンすると、スイッチ素子２８に流れる電流は、チョークコイル３０により、電流の立ち上がりが緩やかになるため、スイッチ素子２８がオフからオンに移行する時のスイッチング損失は低減される。
【０００４】
次にチョークコイル３０の電流が上昇し、チョークコイル２０の電流と等しくなるとスイッチ素子２１と並列に接続されたコンデンサ２３の電荷は、チョークコイル３０とコンデンサ２３の共振により引き抜かれ、コンデンサ２３の放電が完了すると、スイッチ素子２１と並列に接続されたダイオード２２がオンとなる。ダイオード２２がオンしている期間にスイッチ素子２１をオンするため、スイッチ素子２１はゼロ電圧スイッチングとなり、スイッチング損失が低減される。
【０００５】
次にスイッチ素子２８がオン状態からオフ状態に移行するとき、スイッチ素子２８の両端の電圧は、チョークコイル３０に蓄積されたエネルギーにより急速に立ちあがるため、スイッチ素子２８はスイッチング損失が生じる。
【０００６】
次にチョークコイル３０に蓄積されたエネルギーは、スイッチ素子２１、チョークコイル３０、ダイオード３２の電流経路で放出される。
【０００７】
以上のことから図１３に示すスイッチング電源回路は、スイッチ素子２８がオフするときにスイッチング損失が発生してしまうという欠点がある。
【０００８】
以下、スイッチング電源におけるスイッチング損失低減・高効率化を目的とした他の文献を挙げる。
特許文献２及び特許文献３は、自励式フライバックコンバータのメイントランスにコンデンサとスイッチ素子を付加した低損失スイッチング回路の低負荷時の効率改善を目的とする。
【０００９】
特許文献４では、特許文献２、３におけるスイッチング電源回路の入力電源接続先が異なっている。
【００１０】
【特許文献１】
特開平６−３１１７３８号公報
【特許文献２】
特開２００１−１９７７４０号公報
【特許文献３】
特開２００２−２６２５７０号公報
【特許文献４】
特開２００２−１１２５４４号公報
【００１１】
【発明が解決しようとする課題】
上記文献に見られるように、スイッチング損失を抑えるためには、スイッチ素子両端の電圧の立ち上がりを抑えたり、ゼロ電圧スイッチングを行ったりする必要がある。
【００１２】
本発明の目的は、以上のような問題点を解決し、スイッチング損失をより低減して、より高効率なスイッチング電源を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明であるスイッチング電源回路は、電圧を昇圧させる昇圧型の回路であって、第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、第２のスイッチ素子、第２のダイ オード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、上記第１のダイオードのカソード側及び上記第２のダイオードのアノード側に接続された第１及び第２のチョークコイルと、上記第２のスイッチ回路に接続された第３のコンデンサと、上記第２のチョークコイル及び上記第３のコンデンサにアノード側が接続された第３のダイオードと、上記第３のコンデンサのカソード側に接続された第４のコンデンサ及び負荷と、プラス側が上記第１のチョークコイルに、マイナス側が上記第１のスイッチ回路、上記第４のコンデンサ及び上記負荷に接続された直流電源と、出力電圧を監視して上記第１及び第２のスイッチング素子を制御する電源制御部とを有し、上記第１又は第２のコンデンサが充電されることで上記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また上記第１又は第２のダイオードがオンの状態の時に上記第１又は第２のスイッチ素子がオンされることによって、上記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とする。
【００１４】
請求項２記載の発明は、請求項１記載のスイッチング電源回路であって、交流電源及び整流器で上記直流電源を置き換え、出力電圧、入力電圧及び入力電流を監視して上記第１及び第２のスイッチ素子を制御する力率改善回路で上記電源制御部を置き換えたことを特徴とする。
【００１５】
請求項３記載の発明は、請求項１記載のスイッチング電源回路であって、上記第３のコンデンサは上記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする。
【００１６】
請求項４記載の発明は、請求項１記載のスイッチング電源回路であって、上記第３のコンデンサは上記第３のダイオードのアノード側ではなく、上記直流電源のマイナス側に接続されたことを特徴とする。
【００１７】
請求項５記載の発明であるスイッチング電源回路は、電圧を降圧させる降圧型の回路であって、第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、上記第１のダイオードのアノード側に接続された第１のチョークコイルと、上記第１のダイオードのアノード側にカソード側が接続された第３のダイオードと、上記第３のダイオードのアノード側に接続された第２のチョークコイルと、上記第３のダイオードのアノード側、及び上記第２のダイオードのカソード側に接続された第３のコンデンサと、上記第１のチョークコイルに接続された第４のコンデンサ及び負荷と、プラス側が上記第１のダイオードのカソード側に接続され、マイナス側が上記第２のチョークコイル、上記第２のダイオードのアノード側、上記第４のコンデンサ及び上記負荷に接続された電源と、出力電圧を監視して上記第１及び第２のスイッチング素子を制御する電源制御部とを有し、上記第１又は第２のコンデンサが充電されることで上記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また上記第１又は第２のダイオードがオンの状態の時に上記第１又は第２のスイッチ素子がオンされることによって、上記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とする。
【００１８】
請求項６記載の発明は、請求項５に記載のスイッチング電源回路であって、上記第３のコンデンサは上記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする。
【００１９】
請求項７記載の発明は、請求項６に記載のスイッチング電源回路であって、上記第２のスイッチ素子、上記第２のダイオードのアノード側及び上記第２のコンデンサは上記電源のマイナス側ではなく、プラス側に接続されたことを特徴とする。
【００２０】
請求項８記載の発明であるスイッチング電源回路は、電圧を昇降圧させる昇降圧型の回路であって、第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、上記第１のダイオードのアノード側に接続された第１のチョークコイルと、上記第１のダイオードのアノード側にカソード側が接続された第３のダイオードと、上記第３のダイオードのアノード側に接続された第２のチョークコイルと、上記第３のダイオードのアノード側、及び上記第２のダイオードのカソード側に接続された第３のコンデンサと、上記第２のチョークコイルに接続された第４のコンデンサ及び負荷と、プラス側が上記第１のダイオードのカソード側に接続され、マイナス側が上記第１のチョークコイル、上記第４のコンデンサ及び上記負荷に接続された電源と、出力電圧を監視して上記第１及び第２のスイッチング素子を制御する電源制御部とを有し、上記第１又は第２のコンデンサが充電されることで上記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また上記第１又は第２のダイオードがオンの状態の時に上記第１又は第２のスイッチ素子がオンされることによって、上記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とする。
【００２１】
請求項９記載の発明は、請求項８記載のスイッチング電源回路であって、前記第３のコンデンサは前記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする。
【００２２】
請求項１０記載の発明は、請求項９記載のスイッチング電源回路であって、上記第２のスイッチ素子、上記第２のダイオードのアノード側及び上記第２のコンデンサは上記電源のマイナス側ではなく、プラス側に接続されたことを特徴とする。
【００２３】
【発明の実施の形態】
＜第一の実施例＞
図１に本発明の第一の実施例である昇圧回路を示す。
昇圧回路は、直流電源１、チョークコイル２、スイッチング素子３、ダイオード４、コンデンサ５、スイッチング素子６、ダイオード７、コンデンサ８、コンデンサ９、チョークコイル１０、ダイオード１１、コンデンサ１２、負荷１３及び電源制御部１４とを有する。
【００２４】
直流電源１のプラス側はチョークコイル２の一方に接続され、チョークコイル２の他方は、スイッチング素子３の一方に接続される。また、スイッチング素子３の他方は、直流電源１のマイナス側に接続され、スイッチング素子３と並列にダイオード４とコンデンサ５が接続される。ダイオード４の極性は、カソード側がスイッチング素子３の一方と接続され、アノード側がスイッチング素子３の他方に接続される。
【００２５】
またチョークコイル１０の一方はチョークコイル２の他方に接続され、チョークコイル１０の他方は、ダイオード１１のアノード側に接続される。またチョークコイル１０の一方にはスイッチング素子６の一方が接続され、スイッチング素子６の他方にコンデンサ９の一方が接続され、コンデンサ９の他方にダイオード１１のアノード側が接続される。
【００２６】
また、スイッチング素子６には、ダイオード７とコンデンサ８が並列に接続され、ダイオード７の極性は、アノード側がスイッチング素子６の一方と接続され、カソード側がスイッチング素子６の他方と接続される。
また、ダイオード１１のカソード側がコンデンサ１２の一方に接続され、コンデンサ１２の他方が直流電源１のマイナス側に接続される。また、コンデンサ１２と並列に負荷１３が接続される。
電源制御部１４は、出力電圧を監視し、出力電圧が一定となるようにスイッチング素子３のオン時間を制御する。
【００２７】
＜第一の実施例の動作＞
以下、第一の実施例の動作について説明する。
まず、図２のタイムチャートを用いて説明する。
スイッチ素子３とスイッチ素子６は交互にオン、オフし、両方のスイッチ素子が共にオフになるデットタイムＴｄ１、Ｔｄ２を有する。まず、スイッチ素子３がオフ状態で、スイッチ素子６がオフする直前のオン状態において、スイッチング電源回路に流れる電流は、チョークコイル２、チョークコイル１０、ダイオード１１、コンデンサ１２を通して流れる経路と、チョークコイル１０、コンデンサ９、スイッチ素子６を通して流れる経路がある。
【００２８】
次にスイッチ素子６がオン状態からオフ状態に移行し、スイッチ素子３がオンするまでのデットタイムＴｄ１の期間においては、チョークコイル１０のエネルギーによりスイッチ素子３に並列に接続されているコンデンサ５の電荷を放電し、スイッチ素子６に並列に接続されているコンデンサ８を充電する。これにより、スイッチ素子６の両端の電圧は、スイッチ素子６に流れる電流の立ち下がりに比べ緩やかに立ち上がるため、電圧と電流の積は小さくなり、スイッチング損失が低減される。
【００２９】
次に、コンデンサ８の充電、コンデンサ５の放電が完了するとダイオード４がオン状態となり、チョークコイル１０、ダイオード１１、コンデンサ１２、ダイオード４の経路で電流が流れる。このダイオード４がオンしている期間にスイッチ素子３がオンするため、スイッチ素子３はゼロ電圧でのスイッチングとなり、スイッチング損失が低減される。
【００３０】
次に、スイッチ素子３がオンすると、電流はチョークコイル２、スイッチ素子３を通して流れる経路と、チョークコイル１０、ダイオード１１、コンデンサ１２、スイッチ素子３を流れる経路になり、スイッチ素子３に流れる電流は、チョークコイル２に流れる電流とチョークコイル１０に流れる電流の差分となるため、チョークコイル１０のエネルギーの放出が完了するまで傾きを持って上昇する。
【００３１】
チョークコイル１０に流れる電流がゼロとなると、電流はチョークコイル２、スイッチ素子３を流れる経路のみとなり、チョークコイル２にエネルギーを蓄え続ける。
【００３２】
次に、スイッチ素子３がオン状態からオフ状態に移行し、スイッチ素子６がオンとなるまでのデットタイムＴｄ２の期間は、まずスイッチ素子３がオフするとチョークコイル２の放電エネルギーにより、スイッチ素子３と並列に接続されているコンデンサ５を充電し、スイッチ素子６と並列に接続されているコンデンサ８を放電する。
【００３３】
このときスイッチ素子３の両端の電圧は、コンデンサ５によりスイッチ素子３に流れる電流の立ち下りに比べ緩やかに立ち上がるため、電圧と電流の積は小さくなり、スイッチング損失は小さくなる。
【００３４】
コンデンサ５の充電、コンデンサ８の放電が完了すると、スイッチ素子６と並列に接続されているダイオード７がオンし、電流はチョークコイル２、チョークコイル１０、ダイオード１１、コンデンサ１２を流れる経路と、チョークコイル２、ダイオード７、コンデンサ９、ダイオード１１、コンデンサ１２を流れる経路になる。
スイッチ素子６は、ダイオード７に電流が流れている期間にオンするため、スイッチ素子６はゼロ電圧スイッチングとなりスイッチング損失が低減される。
【００３５】
スイッチ素子３がオフとなった時点からチョークコイル１０に流れる電流は、ゼロから線形に上昇し、スイッチ素子６に流れる電流は線形的に減少する。スイッチ素子６がオンとなっている時間の１／２が経過すると、スイッチ素子６に流れる電流の向きが変わり、スイッチ素子６、チョークコイル１０、コンデンサ９の経路となる。
以上の動作を繰り返すことにより、出力電圧は入力電圧より昇圧される。
【００３６】
本発明の実施例では、スイッチ素子３及びスイッチ素子６と並列に接続しているダイオード、コンデンサをＦＥＴの寄生ダイオード、寄生容量で代用することにより削除することも可能である。
【００３７】
このように、本発明のスイッチング電源回路は、スイッチ素子３及びスイッチ素子６がオンからオフになる期間及びオフからオンとなる期間でスイッチング時に発生するスイッチング損失を低減することができる。
【００３８】
＜第二の実施例＞
第二の実施例の構成を図３に示す。図３に示すスイッチング電源回路は、図１の入力を直流電源１から商用ＡＣ電源１５と整流器１６に変更したものである。
図３の回路は、入力電流を入力電圧と同じサイン波状の波形にするための力率改善回路であり、一般的に入力ＡＣ１００Ｖ〜ＡＣ２４０Ｖを入力し、ＤＣ３６０Ｖ程度のＤＣ電圧を出力する回路である。
【００３９】
力率改善制御回路１８は、出力電圧、入力電圧、及び電流検出抵抗１７により入力電流を検出し、入力電流と出力電圧を制御する回路である。回路動作については、図１の回路の動作と同じである。
【００４０】
図３の回路を用いることにより、損失の少ない力率改善回路が可能となる。
力率改善回路は回路構成の容易さ、効率の良さなどから昇圧型が一般的であり、本実施例では昇圧型回路において力率改善回路を実現したが、降圧型及び昇降圧型においても実現可能である。
【００４１】
＜第三の実施例＞
また本発明の第三の実施例として、図１の回路のコンデンサ９の他方の接続先をダイオード１１のアノード側から、カソード側に変更した回路を図４に示す。
動作については、図１の回路と同じである。
【００４２】
＜第四の実施例＞
本発明の第四の実施例として、図１の回路のコンデンサ９の他方の接続先をダイオード１１のアノード側から、直流電源１のマイナス側に変更した回路を図５に示す。
動作については、図１の回路と同じである。
【００４３】
＜第五の実施例＞
本発明の第五の実施例を図６に示す。図６の回路は、図１の回路構成を昇圧回路から降圧回路に変更した回路図である。それぞれのスイッチ素子の動作については、図１の回路と同じであり、タイムチャートについても図２と同じである。
【００４４】
＜第六の実施例＞
本発明の第六の実施例を図７に示す。図７の回路は、図６のコンデンサ９の他方の接続先をダイオード１１のアノード側からカソード側に変更したものである。回路動作については、図６の回路と同じである。
【００４５】
＜第七の実施例＞
本発明の第七の実施例を図８に示す。図８の回路は、図７のスイッチ素子６の他方側、ダイオード７のアノード側及びコンデンサ８の他方側の接続先を直流電源１のプラス側に変更した回路である。回路動作については、図６の回路と同じである。
【００４６】
＜第八の実施例＞
本発明の第八の実施例を図９に示す。図９の回路は、図１の回路構成を昇圧回路から昇降圧回路に変更した図である。それぞれのスイッチ素子の動作については、図１の回路と同じであり、タイムチャートについても図２と同じである。
【００４７】
＜第九の実施例＞
本発明の第九の実施例を図１０に示す。図１０の回路は、図９のコンデンサ９の他方の接続先をダイオード１１のアノード側からカソード側に変更したものである。回路動作についは、図９の回路と同じである。
【００４８】
＜第十の実施例＞
本発明の第十の実施例を図１１に示す。図１１の回路は、図１０のスイッチ素子６の他方側、ダイオード７のアノード側及び、コンデンサ８の他方側の接続先を直流電源１のプラス側に変更した回路である。回路動作については、図９の回路と同じである。
【００４９】
以上のように、スイッチ６とコンデンサ９の直列接続やダイオード１１とチョークコイル１０の直接接続などの回路構成をとることで、スイッチング損失を低減し、ダイオードのリカバリ電流を抑える機能を有するスイッチング回路を実現することができる。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、ゼロ電圧スイッチングとコンデンサによるスイッチ素子両端の電圧の立ち上がり遅延とによって、スイッチ素子のオン、オフ時におけるスイッチング損失を低減することができる。
【００５１】
また、ダイオードとチョークコイルを直列に接続することで、ダイオードにおけるリカバリ電流を抑えることができる。
【００５２】
また、上記スイッチング損失を低減する回路を昇圧型、降圧型及び昇降圧型いずれの場合でも多様な形で実現できる。
【図面の簡単な説明】
【図１】 本発明の第一の実施例による昇圧型スイッチング電源回路を示す回路図である。
【図２】 本発明の第一の実施例におけるスイッチのタイムチャートである。
【図３】 本発明の第二の実施例による力率改善回路である。
【図４】 本発明の第三の実施例による昇圧型スイッチング電源回路を示す回路図である。
【図５】 本発明の第四の実施例による昇圧型スイッチング電源回路を示す回路図である。
【図６】 本発明の第五の実施例による降圧型スイッチング電源回路を示す回路図である。
【図７】 本発明の第六の実施例による降圧型スイッチング電源回路を示す回路図である。
【図８】 本発明の第七の実施例による降圧型スイッチング電源回路を示す回路図である。
【図９】 本発明の第八の実施例による昇降圧型スイッチング電源回路を示す回路図である。
【図１０】 本発明の第九の実施例による昇降圧型スイッチング電源回路を示す回路図である。
【図１１】 本発明の第１０の実施例による昇降圧型スイッチング電源回路を示す回路図である。
【図１２】 従来の一般的なスイッチング電源回路を示す回路図である。
【図１３】 従来の昇圧型スイッチング電源回路を示す回路図である。
【図１４】 図１３におけるスイッチのタイムチャートである。
【符号の説明】
１ 電源
２ チョークコイル
３ スイッチ
４ ダイオード
５ コンデンサ
６ スイッチ
７ ダイオード
８ コンデンサ
９ コンデンサ
１０ チョークコイル
１１ ダイオード
１２ コンデンサ
１３ 負荷
１４ 電源制御部
１５ 商用ＡＣ電源
１６ 整流器
１７ 電流検出抵抗
１８ 力率改善制御回路
Claims (10)
- 電圧を昇圧させる昇圧型の回路であって、
第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、
第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、
前記第１のダイオードのカソード側及び前記第２のダイオードのアノード側に接続された第１及び第２のチョークコイルと、
前記第２のスイッチ回路に接続された第３のコンデンサと、
前記第２のチョークコイル及び前記第３のコンデンサにアノード側が接続された第３のダイオードと、
前記第３のコンデンサのカソード側に接続された第４のコンデンサ及び負荷と、
プラス側が前記第１のチョークコイルに、マイナス側が前記第１のスイッチ回路、前記第４のコンデンサ及び前記負荷に接続された直流電源と、
出力電圧を監視して前記第１及び第２のスイッチング素子を制御する電源制御部とを有し、
前記第１又は第２のコンデンサが充電されることで前記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また前記第１又は第２のダイオードがオンの状態の時に前記第１又は第２のスイッチ素子がオンされることによって、前記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とするスイッチング電源回路。 - 交流電源及び整流器で前記直流電源を置き換え、
出力電圧、入力電圧及び入力電流を監視して前記第１及び第２のスイッチ素子を制御する力率改善回路で前記電源制御部を置き換えたことを特徴とする請求項１に記載のスイッチング電源回路。 - 前記第３のコンデンサは前記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする請求項１に記載のスイッチング電源回路。
- 前記第３のコンデンサは前記第３のダイオードのアノード側ではなく、前記直流電源のマイナス側に接続されたことを特徴とする請求項１に記載のスイッチング電源回路。
- 電圧を降圧させる降圧型の回路であって、
第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、
第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、
前記第１のダイオードのアノード側に接続された第１のチョークコイルと、
前記第１のダイオードのアノード側にカソード側が接続された第３のダイオードと、
前記第３のダイオードのアノード側に接続された第２のチョークコイルと、
前記第３のダイオードのアノード側、及び前記第２のダイオードのカソード側に接続された第３のコンデンサと、
前記第１のチョークコイルに接続された第４のコンデンサ及び負荷と、
プラス側が前記第１のダイオードのカソード側に接続され、マイナス側が前記第２のチョークコイル、前記第２のダイオードのアノード側、前記第４のコンデンサ及び前記負荷に接続された電源と、
出力電圧を監視して前記第１及び第２のスイッチング素子を制御する電源制御部とを有し、
前記第１又は第２のコンデンサが充電されることで前記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また前記第１又は第２のダイオードがオンの状態の時に前記第１又は第２のスイッチ素子がオンされることによって、前記第１及び第２ のスイッチ素子のスイッチング損失を低減することを特徴とするスイッチング電源回路。 - 前記第３のコンデンサは前記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする請求項５に記載のスイッチング電源回路。
- 前記第２のスイッチ素子、前記第２のダイオードのアノード側及び前記第２のコンデンサは前記電源のマイナス側ではなく、プラス側に接続されたことを特徴とする請求項６に記載のスイッチング電源回路。
- 電圧を昇降圧させる昇降圧型の回路であって、
第１のスイッチ素子、第１のダイオード及び第１のコンデンサが並列に接続された第１のスイッチ回路と、
第２のスイッチ素子、第２のダイオード及び第２のコンデンサが並列に接続された第２のスイッチ回路と、
前記第１のダイオードのアノード側に接続された第１のチョークコイルと、
前記第１のダイオードのアノード側にカソード側が接続された第３のダイオードと、
前記第３のダイオードのアノード側に接続された第２のチョークコイルと、
前記第３のダイオードのアノード側、及び前記第２のダイオードのカソード側に接続された第３のコンデンサと、
前記第２のチョークコイルに接続された第４のコンデンサ及び負荷と、
プラス側が前記第１のダイオードのカソード側に接続され、マイナス側が前記第１のチョークコイル、前記第４のコンデンサ及び前記負荷に接続された電源と、
出力電圧を監視して前記第１及び第２のスイッチング素子を制御する電源制御部とを有し、
前記第１又は第２のコンデンサが充電されることで前記第１又は第２のスイッチ素子の電圧が電流に比べて緩やかに立ち上がり、また前記第１又は第２のダイオードがオンの状態の時に前記第１又は第２のスイッチ素子がオンされることによって、前記第１及び第２のスイッチ素子のスイッチング損失を低減することを特徴とするスイッチング電源回路。 - 前記第３のコンデンサは前記第３のダイオードのアノード側ではなく、カソード側に接続されたことを特徴とする請求項８に記載のスイッチング電源回路。
- 前記第２のスイッチ素子、前記第２のダイオードのアノード側及び前記第２のコンデンサは前記電源のマイナス側ではなく、プラス側に接続されたことを特徴とする請求項９に記載のスイッチング電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364406A JP3699082B2 (ja) | 2002-12-16 | 2002-12-16 | スイッチング電源回路 |
| US10/732,488 US7148662B2 (en) | 2002-12-16 | 2003-12-11 | Electrical circuit for reducing switching losses in a switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364406A JP3699082B2 (ja) | 2002-12-16 | 2002-12-16 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004201373A JP2004201373A (ja) | 2004-07-15 |
| JP3699082B2 true JP3699082B2 (ja) | 2005-09-28 |
Family
ID=32588237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002364406A Expired - Fee Related JP3699082B2 (ja) | 2002-12-16 | 2002-12-16 | スイッチング電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7148662B2 (ja) |
| JP (1) | JP3699082B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002323B2 (en) * | 2003-05-07 | 2006-02-21 | Nec Corporation | Switching power supply circuit capable of reducing switching loss and control method used therein |
| DE102004031396A1 (de) * | 2004-06-29 | 2006-02-02 | Infineon Technologies Ag | Gleichspannungswandler |
| DE102004031395A1 (de) * | 2004-06-29 | 2006-02-02 | Infineon Technologies Ag | Gleichspannungswandler |
| US7592718B1 (en) * | 2004-08-02 | 2009-09-22 | Semiconductor Components Industries, L.L.C. | Boosted switch drive with charge transfer |
| US7417409B2 (en) * | 2005-03-07 | 2008-08-26 | One More Time Llc | Power losses reduction in switching power converters |
| JP4768498B2 (ja) | 2006-04-14 | 2011-09-07 | 日立コンピュータ機器株式会社 | 双方向ｄｃ−ｄｃコンバータおよびそれを用いた電源装置 |
| JP4244234B2 (ja) | 2006-08-09 | 2009-03-25 | 富士通テン株式会社 | スイッチングレギュレータ |
| JP4561827B2 (ja) * | 2007-12-28 | 2010-10-13 | トヨタ自動車株式会社 | 燃料電池システム、及び燃料電池用昇圧コンバータ |
| JP5271691B2 (ja) * | 2008-12-23 | 2013-08-21 | 株式会社日立製作所 | Ａｃ−ｄｃコンバータ |
| JP2012005249A (ja) * | 2010-06-17 | 2012-01-05 | Sanken Electric Co Ltd | スイッチング電源回路 |
| US8493039B2 (en) * | 2011-03-30 | 2013-07-23 | Shenzhen China Star Optoelectronics Co. Ltd. | Cascade-connected boost circuit |
| WO2012129823A1 (zh) * | 2011-03-30 | 2012-10-04 | 深圳市华星光电技术有限公司 | Boost级联升压电路 |
| US8432212B2 (en) * | 2011-04-29 | 2013-04-30 | Clean Energy Labs, Llc | Switching element having an electromechanical switch and methods for making and using same |
| JP5472354B2 (ja) * | 2012-03-28 | 2014-04-16 | 株式会社村田製作所 | スイッチング電源装置 |
| TWI466425B (zh) * | 2012-11-14 | 2014-12-21 | Ind Tech Res Inst | 直流轉換電路 |
| US9931947B2 (en) * | 2013-08-30 | 2018-04-03 | Infineon Technologies Ag | Charging a capacitor |
| CN104682733B (zh) * | 2013-11-27 | 2017-03-22 | 东林科技股份有限公司 | 返驰式交直流转换装置及其转换方法 |
| WO2016194837A1 (ja) * | 2015-05-29 | 2016-12-08 | 日本電産株式会社 | 直流ブラシレスモータ制御装置 |
| KR102042850B1 (ko) * | 2017-12-29 | 2019-11-08 | 주식회사 경신 | 전력 변환 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999568A (en) * | 1989-08-14 | 1991-03-12 | Zdzislaw Gulczynski | Switching power supply comprising pair of converters for obtaining constant or sinusoidal input current and fixed or variable output voltage |
| JP3097886B2 (ja) | 1993-04-15 | 2000-10-10 | サンケン電気株式会社 | 昇圧チョッパ型スイッチング電源 |
| US5844399A (en) * | 1996-07-26 | 1998-12-01 | The University Of Toledo | Battery charger control system |
| JP3475887B2 (ja) | 2000-01-11 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| US6198260B1 (en) * | 2000-06-05 | 2001-03-06 | Technical Witts, Inc. | Zero voltage switching active reset power converters |
| JP3475925B2 (ja) | 2000-09-27 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP2002153048A (ja) | 2000-11-09 | 2002-05-24 | Cosel Co Ltd | 昇圧チョッパ回路 |
| JP3760379B2 (ja) | 2000-12-28 | 2006-03-29 | 株式会社村田製作所 | スイッチング電源装置 |
-
2002
- 2002-12-16 JP JP2002364406A patent/JP3699082B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-11 US US10/732,488 patent/US7148662B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7148662B2 (en) | 2006-12-12 |
| JP2004201373A (ja) | 2004-07-15 |
| US20040119447A1 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699082B2 (ja) | スイッチング電源回路 | |
| JP5065188B2 (ja) | 直列共振型コンバータ | |
| Moo et al. | Twin-buck converter with zero-voltage transition | |
| US7619323B2 (en) | Uninterruptible power supply capable of providing sinusoidal-wave output AC voltage | |
| JP3156657B2 (ja) | 二次電池ユニット | |
| Wu et al. | An active-clamp push–pull converter for battery sourcing applications | |
| US8441237B2 (en) | Power factor correction (PFC) circuit and method therefor | |
| JP5585580B2 (ja) | 力率改善コンバータ | |
| JP2012050330A (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| JPH11243646A (ja) | 充電器用のコンバータ回路 | |
| JP5642621B2 (ja) | スイッチング電源装置 | |
| CN115868105A (zh) | 软开关脉冲宽度调制dc-dc功率转换器 | |
| JP2005117883A (ja) | 電源装置 | |
| KR101523045B1 (ko) | 고승압 소프트 스위칭 직류-직류 컨버터 | |
| JP2010124567A (ja) | スイッチング電源装置 | |
| JP5042879B2 (ja) | スイッチング電源装置 | |
| JP2017123703A (ja) | Ｄｃｄｃコンバータ | |
| JP5831275B2 (ja) | 電力変換装置及びその駆動方法 | |
| JP3232741B2 (ja) | 電源装置 | |
| JP2014075944A (ja) | 双方向コンバータ | |
| JP4093116B2 (ja) | 力率改善コンバータ | |
| KR102036753B1 (ko) | 전류 리플을 최소화하기 위한 ac-dc 컨버터 장치 | |
| JP3761558B2 (ja) | スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 | |
| JPH10210740A (ja) | 同期整流器 | |
| JP2006203996A (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |