JP4244234B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP4244234B2 JP4244234B2 JP2006216322A JP2006216322A JP4244234B2 JP 4244234 B2 JP4244234 B2 JP 4244234B2 JP 2006216322 A JP2006216322 A JP 2006216322A JP 2006216322 A JP2006216322 A JP 2006216322A JP 4244234 B2 JP4244234 B2 JP 4244234B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transistor
- pll
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
101 PLL回路
102 フリップフロップ回路
103 バッファ回路
104 トランジスタ
105 トランジスタ
106 駆動回路
107 バッファ回路
108 フィードバック回路
109 出力端子
Claims (3)
- 所定電源が入力し、出力電力を外部回路に供給し、前記外部回路に印加される出力電圧を目標電圧に調整するスイッチングレギュレータであって、
電源から電流の供給を受けエネルギーを蓄積するコイルと、前記コイルの一端に接続され前記コイルにエネルギーを蓄積する際に導通する第一のトランジスタと、前記コイルの前記一端に接続され前記外部回路に出力電力を供給する際に導通する第二のトランジスタとを有するスイッチングレギュレータ回路と、
前記スイッチングレギュレータ回路の出力電圧を入力し、入力した前記出力電圧に応じた周波数の制御パルス信号を出力するフィードバック回路と、
前記フィードバック回路からの前記制御パルス信号を入力し、前記第一のトランジスタに入力する信号を入力し、入力する2信号の位相差に応じた周波数のPLL出力パルスを生成するPLL回路と、前記PLL出力パルスによりリセットされ、前記コイルの前記一端から入力する信号によってセットされ、前記第一のトランジスタをそれぞれ非導通,導通させる第一の信号を出力するフリップフロップ回路とを有するPLL回路ユニットと、
前記第二のトランジスタを前記第一の信号で第一のトランジスタを非導通にするときに導通させ前記コイルからの電流がゼロになるときに非導通にする第二の信号を出力する駆動回路と、
前記PLL出力パルスの周期をカウントする第一のカウンタ回路と、前記制御パルス信号の周期をカウントする第二のカウンタ回路と、前記第一及び第二のカウンタ回路によるカウント値を比較する演算回路とを有する制御回路とを備え、
前記制御回路は、前記演算回路の比較において所定値以上の差がある場合、前記第一のカウンタ回路におけるカウント値が前記第二のカウンタ回路におけるカウント値よりも多い場合、前記駆動回路に信号を供給し、前記第二のトランジスタを非導通にするタイミングを遅らせて導通する期間を長くすることを特徴とするスイッチングレギュレータ。 - 所定電源が入力し、出力電力を外部回路に供給し、前記外部回路に印加される出力電圧を目標電圧に調整するスイッチングレギュレータであって、
電源から電流の供給を受けエネルギーを蓄積するコイルと、前記コイルの一端に接続され前記コイルにエネルギーを蓄積する際に導通する第一のトランジスタと、前記コイルの前記一端に接続され前記外部回路に出力電力を供給する際に導通する第二のトランジスタとを有するスイッチングレギュレータ回路と、
前記スイッチングレギュレータ回路の出力電圧を入力し、入力した前記出力電圧に応じた周波数の制御パルス信号を出力するフィードバック回路と、
前記フィードバック回路からの前記制御パルス信号を入力し、前記第一のトランジスタに入力する信号を入力し、入力する2信号の位相差に応じた周波数のPLL出力パルスを生成するPLL回路と、前記PLL出力パルスによりリセットされ、前記コイルの前記一端から入力する信号によってセットされ、前記第一のトランジスタをそれぞれ非導通,導通させる第一の信号を出力するフリップフロップ回路とを有するPLL回路ユニットと、
前記第二のトランジスタを前記第一の信号で第一のトランジスタを非導通にするときに導通させ前記コイルからの電流がゼロになるときに非導通にする第二の信号を出力する駆動回路と、
前記PLL出力パルスの周期をカウントする第一のカウンタ回路と、前記制御パルス信号の周期をカウントする第二のカウンタ回路と、前記第一及び第二のカウンタ回路によるカウント値を比較する演算回路とを有する制御回路とを備え、
前記制御回路は、前記演算回路の比較において所定値以上の差がある場合、前記第一のカウンタ回路におけるカウントが前記第二のカウンタ回路におけるカウント値よりも少ない場合、前記駆動回路に信号を供給し、前記第二のトランジスタがオンするタイミングの早まりに基づいて当該第二のトランジスタをオフにすることを特徴とするスイッチングレギュレータ。 - 請求項1または2において、
前記制御回路は、前記演算回路の比較において所定値以上の差がある場合、前記PLL回路にリセット信号を供給することにより、前記PLL回路をリセットすることを特徴とするスイッチングレギュレータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216322A JP4244234B2 (ja) | 2006-08-09 | 2006-08-09 | スイッチングレギュレータ |
US11/882,526 US7750614B2 (en) | 2006-08-09 | 2007-08-02 | Switching regulator with a phase locked loop phase locked to the output voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216322A JP4244234B2 (ja) | 2006-08-09 | 2006-08-09 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008043114A JP2008043114A (ja) | 2008-02-21 |
JP4244234B2 true JP4244234B2 (ja) | 2009-03-25 |
Family
ID=39050093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216322A Expired - Fee Related JP4244234B2 (ja) | 2006-08-09 | 2006-08-09 | スイッチングレギュレータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7750614B2 (ja) |
JP (1) | JP4244234B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4459918B2 (ja) * | 2006-03-16 | 2010-04-28 | 富士通テン株式会社 | スイッチングレギュレータ |
CN102255504B (zh) * | 2011-07-04 | 2013-09-18 | 成都芯源系统有限公司 | 一种开关控制电路及其方法 |
JP2016025825A (ja) * | 2014-07-24 | 2016-02-08 | 株式会社東芝 | 電源回路 |
CN104199331A (zh) * | 2014-09-10 | 2014-12-10 | 中山顺富节能科技有限公司 | 一种嵌入式节电装置 |
US9829948B2 (en) * | 2015-09-18 | 2017-11-28 | Apple Inc. | Current and input voltage sense circuit for indirectly measuring regulator current |
US10218366B1 (en) | 2017-11-27 | 2019-02-26 | Linear Technology Holding Llc | Phase locked loop calibration for synchronizing non-constant frequency switching regulators |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535399A (en) * | 1983-06-03 | 1985-08-13 | National Semiconductor Corporation | Regulated switched power circuit with resonant load |
JP2770659B2 (ja) * | 1992-06-26 | 1998-07-02 | 日本電気株式会社 | Pll回路 |
JP3699082B2 (ja) | 2002-12-16 | 2005-09-28 | エヌイーシーコンピュータテクノ株式会社 | スイッチング電源回路 |
-
2006
- 2006-08-09 JP JP2006216322A patent/JP4244234B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-02 US US11/882,526 patent/US7750614B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7750614B2 (en) | 2010-07-06 |
US20080036438A1 (en) | 2008-02-14 |
JP2008043114A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4244234B2 (ja) | スイッチングレギュレータ | |
JP2008206239A (ja) | 半導体装置 | |
US7733189B1 (en) | Oscillator comprising foldover detection | |
US7587622B2 (en) | Power management of components having clock processing circuits | |
CN107342680B (zh) | Dcdc转换器 | |
JP2007129810A (ja) | 電源回路 | |
JP2006187153A (ja) | 半導体集積回路装置、半導体回路、dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
JP4960179B2 (ja) | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 | |
US10454371B1 (en) | High efficiency buck-boost systems and methods | |
JP5267055B2 (ja) | 電源電圧出力回路 | |
US9800152B2 (en) | Voltage regulator having auto mode optimized for load profiles | |
US8451065B2 (en) | Oscillator circuit and electric-current correction method | |
US8067978B2 (en) | Dynamic current supplying pump | |
JP2013009032A (ja) | 発振回路 | |
JP2012070501A (ja) | 電圧生成回路 | |
US9762219B1 (en) | Circuitry and methods for operating a switched driver | |
US9252784B2 (en) | Device and method for controlling output amplitude of voltage control oscillator in electronic device | |
CN113497558B (zh) | 稳压控制系统及其方法 | |
JP5751101B2 (ja) | Pll回路 | |
CN113746475B (zh) | 延迟锁相回路装置及其操作方法 | |
JP2008228461A (ja) | Dc−dcコンバータ | |
JP6695176B2 (ja) | スイッチングレギュレータ | |
TWI678072B (zh) | 振盪電路裝置 | |
JP2006254122A (ja) | Pll回路およびpll回路の発振動作制御方法 | |
JP2002305445A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |