JP2006254122A - Pll回路およびpll回路の発振動作制御方法 - Google Patents
Pll回路およびpll回路の発振動作制御方法 Download PDFInfo
- Publication number
- JP2006254122A JP2006254122A JP2005068224A JP2005068224A JP2006254122A JP 2006254122 A JP2006254122 A JP 2006254122A JP 2005068224 A JP2005068224 A JP 2005068224A JP 2005068224 A JP2005068224 A JP 2005068224A JP 2006254122 A JP2006254122 A JP 2006254122A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- detection
- pll circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】PLL回路100は、印加された電圧に応じた発振信号Xを出力する電圧制御発振器(VCO)114を有する。PLL回路100は、検知部120により、VCO114から出力された発振信号Xの周波数を検知して、当該周波数に応じた検知信号OSCを出力する。また、検出部130により、検知信号OSCに基づいて、発振信号Xの異常発振状態を検出する。生成部140は、状態検出信号CHに基づいて、VCO114の出力動作のリセットをおこなうリセット信号S1を生成し、VCO114に出力する。これにより、VCO114から出力された発振信号Xの異常発振状態を自動的にリセットすることができる。
【選択図】 図1
Description
まず、この発明の実施の形態にかかるPLL回路の回路構成について説明する。図1は、この発明にかかるPLL回路の回路構成を示す説明図である。図1において、PLL回路100は、発振部110と、検知部120と、検出部130と、リセット制御をおこなうAND回路101およびリセット制御を解除するタイマ102を有する生成部140と、から構成される。
つぎに、この発明の実施の形態にかかるPLL回路100の通常発振動作タイミングについて説明する。図3は、この発明の実施の形態にかかるPLL回路100の通常発振動作タイミングを示すタイミングチャートである。なお、通常発振動作では発振部110へのリセット制御は行われないため、検知部120、検出部130およびタイマ102の動作説明は省略する。
つぎに、この発明の実施の形態にかかるPLL回路100の異常発振から正常発振への復帰動作タイミングについて説明する。図4は、この発明の実施の形態にかかるPLL回路100の異常発振から正常発振への復帰動作タイミングを示すタイミングチャートである。図4において、検知信号OSC、状態検出信号CH、タイマ信号CHTは、高電位(ON状態)または低電位(OFF状態)の2値を示す。第1の検出回路131からの検出信号Aおよび第2の検出回路132からの検出信号Bは、最小電位をGND、最大電位をコンデンサ144,154の静電容量として、その間の電位を示す。
前記発振手段から出力された発振信号の周波数を検知して、当該周波数に応じた検知信号を出力する検知手段と、
前記検知手段から出力された検知信号に基づいて、前記発振信号の異常発振状態を検出する検出手段と、
前記検出手段によって検出された検出結果に基づいて、前記発振手段の出力動作のリセットをおこなうリセット信号を生成し、前記発振手段に出力する生成手段と、
を備えることを特徴とするPLL回路。
前記発振信号の周波数が所定の周波数以下であるか否かを検知し、
前記検出手段は、
前記検知手段によって前記発振信号の周波数が前記所定の周波数以下ではないと検知された場合、前記発振信号の異常発振状態を検出し、
前記生成手段は、
前記検出手段によって異常発振状態が検出された場合、前記リセット信号を生成して、前記発振手段に出力することを特徴とする付記1に記載のPLL回路。
前記検出手段によって異常発振状態が検出された場合、所定時間のみ前記リセット信号を出力することを特徴とする付記1または2に記載のPLL回路。
前記生成手段からリセット信号が入力されてから当該リセット信号の入力が解除されるまでの間に電圧を印加することを特徴とする付記1〜3のいずれか一つに記載のPLL回路。
前記電圧制御発振器から出力された発振信号の周波数を検知して、当該周波数に応じた検知信号を出力する検知工程と、
前記検知工程によって出力された検知信号に基づいて、前記発振信号の異常発振状態を検出する検出工程と、
前記検出工程によって検出された検出結果に基づいて、前記電圧制御発振器の出力動作のリセットをおこなうリセット信号を生成し、前記電圧制御発振器に出力する生成工程と、
を含んだことを特徴とするPLL回路の発振動作制御方法。
前記発振信号の周波数が所定の周波数以下であるか否かを検知し、
前記検出工程は、
前記検知工程によって前記発振信号の周波数が前記所定の周波数以下ではないと検知された場合、前記発振信号の異常発振状態を検出し、
前記生成工程は、
前記検出工程によって異常発振状態が検出された場合、前記リセット信号を生成して、前記電圧制御発振器に出力することを特徴とする付記5に記載のPLL回路の発振動作制御方法。
前記検出工程によって異常発振状態が検出された場合、所定時間のみ前記リセット信号を出力することを特徴とする付記6または7に記載のPLL回路の発振動作制御方法。
101,116,133 AND回路
102 タイマ
110 発振部
111 位相比較回路
112 チャージポンプ
113 ローパスフィルタ
114 電圧制御発振回路(VCO)
115 分周器
120 検知部
121 検知インバータ
130 検出部
Claims (5)
- 印加された電圧に応じた発振信号を出力する発振手段と、
前記発振手段から出力された発振信号の周波数を検知して、当該周波数に応じた検知信号を出力する検知手段と、
前記検知手段から出力された検知信号に基づいて、前記発振信号の異常発振状態を検出する検出手段と、
前記検出手段によって検出された検出結果に基づいて、前記発振手段の出力動作のリセットをおこなうリセット信号を生成し、前記発振手段に出力する生成手段と、
を備えることを特徴とするPLL回路。 - 前記検知手段は、
前記発振信号の周波数が所定の周波数以下であるか否かを検知し、
前記検出手段は、
前記検知手段によって前記発振信号の周波数が前記所定の周波数以下ではないと検知された場合、前記発振信号の異常発振状態を検出し、
前記生成手段は、
前記検出手段によって異常発振状態が検出された場合、前記リセット信号を生成して、前記発振手段に出力することを特徴とする請求項1に記載のPLL回路。 - 前記生成手段は、
前記検出手段によって異常発振状態が検出された場合、所定時間のみ前記リセット信号を出力することを特徴とする請求項1または2に記載のPLL回路。 - 前記発振手段は、
前記生成手段からリセット信号が入力されてから当該リセット信号の入力が解除されるまでの間に電圧を印加することを特徴とする請求項1〜3のいずれか一つに記載のPLL回路。 - 印加された電圧に応じた発振信号を出力する電圧制御発振器を有するPLL回路の発振動作制御方法であって、
前記電圧制御発振器から出力された発振信号の周波数を検知して、当該周波数に応じた検知信号を出力する検知工程と、
前記検知工程によって出力された検知信号に基づいて、前記発振信号の異常発振状態を検出する検出工程と、
前記検出工程によって検出された検出結果に基づいて、前記電圧制御発振器の出力動作のリセットをおこなうリセット信号を生成し、前記電圧制御発振器に出力する生成工程と、
を含んだことを特徴とするPLL回路の発振動作制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005068224A JP2006254122A (ja) | 2005-03-10 | 2005-03-10 | Pll回路およびpll回路の発振動作制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005068224A JP2006254122A (ja) | 2005-03-10 | 2005-03-10 | Pll回路およびpll回路の発振動作制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006254122A true JP2006254122A (ja) | 2006-09-21 |
Family
ID=37094125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005068224A Pending JP2006254122A (ja) | 2005-03-10 | 2005-03-10 | Pll回路およびpll回路の発振動作制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006254122A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013066120A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | クロック出力回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321772A (ja) * | 1994-05-24 | 1995-12-08 | Mitsubishi Electric Corp | Pll制御回路の暴走監視回路 |
JPH11122102A (ja) * | 1997-10-14 | 1999-04-30 | Kawasaki Steel Corp | Pll回路 |
JP2000022529A (ja) * | 1998-07-03 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
JP2000049598A (ja) * | 1998-07-27 | 2000-02-18 | Hitachi Ltd | Pll回路 |
JP2001094416A (ja) * | 1999-09-21 | 2001-04-06 | Fujitsu General Ltd | Pll回路 |
JP2003018004A (ja) * | 2001-06-27 | 2003-01-17 | Nec Microsystems Ltd | フェーズロックドループ回路 |
-
2005
- 2005-03-10 JP JP2005068224A patent/JP2006254122A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321772A (ja) * | 1994-05-24 | 1995-12-08 | Mitsubishi Electric Corp | Pll制御回路の暴走監視回路 |
JPH11122102A (ja) * | 1997-10-14 | 1999-04-30 | Kawasaki Steel Corp | Pll回路 |
JP2000022529A (ja) * | 1998-07-03 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
JP2000049598A (ja) * | 1998-07-27 | 2000-02-18 | Hitachi Ltd | Pll回路 |
JP2001094416A (ja) * | 1999-09-21 | 2001-04-06 | Fujitsu General Ltd | Pll回路 |
JP2003018004A (ja) * | 2001-06-27 | 2003-01-17 | Nec Microsystems Ltd | フェーズロックドループ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013066120A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | クロック出力回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9083338B2 (en) | Digital noise protection circuit and method | |
US8159276B2 (en) | Method for using digital PLL in a voltage regulator | |
US7646224B2 (en) | Means to detect a missing pulse and reduce the associated PLL phase bump | |
JPH06197014A (ja) | 位相同期回路 | |
US7663417B2 (en) | Phase-locked loop circuit | |
WO2007029428A1 (ja) | Pll回路 | |
US20170310328A1 (en) | Signal generation circuit and signal generation method | |
JP4504580B2 (ja) | 逓倍pll回路 | |
JP3995552B2 (ja) | クロック逓倍回路 | |
US8432191B2 (en) | Phase-locked loop having high-gain mode phase-frequency detector | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
US7825709B2 (en) | Tri-state delay-typed phase lock loop | |
JP2006254122A (ja) | Pll回路およびpll回路の発振動作制御方法 | |
US9160352B1 (en) | Phase-locked loop and method for controlling the same | |
JP6623745B2 (ja) | 電子回路及び発振器の制御方法 | |
JP2001094416A (ja) | Pll回路 | |
JP2005176570A (ja) | Dc−dcコンバータ | |
KR101022414B1 (ko) | 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로 | |
EP3457572B1 (en) | Clock generator circuit and clock signal generation method | |
JP5751101B2 (ja) | Pll回路 | |
JP2009081557A (ja) | 位相ロックループ回路 | |
JP2010200064A (ja) | Pll回路、pll回路無線通信機、及びpll回路のロック検出方法 | |
JP2006174358A (ja) | 半導体集積回路装置 | |
JP2002124874A (ja) | 半導体装置 | |
JP2004334794A (ja) | Pll内蔵マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |