JP2006174358A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2006174358A JP2006174358A JP2004367685A JP2004367685A JP2006174358A JP 2006174358 A JP2006174358 A JP 2006174358A JP 2004367685 A JP2004367685 A JP 2004367685A JP 2004367685 A JP2004367685 A JP 2004367685A JP 2006174358 A JP2006174358 A JP 2006174358A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- channel mosfet
- deadlock
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 PLL回路のデッドロック解除回路として、制御電圧モニタ回路によりPLL回路の位相比較出力に対応したVCO制御電圧が規定値を超えることを検出し、位相モニタ回路により基準信号と帰還信号の位相が入力半サイクル以上外れていることを検出し、判定回路により上記制御電圧モニタ回路と位相モニタ回路の両検出信号が成立した場合にのみデッドロック状態と判定して、上記VCO制御電圧を強制的に下げてデッドロック状態の解除を行う。
【選択図】 図1
Description
Claims (9)
- PLL回路と、
デッドロック解除回路とを備え、
上記デッドロック解除回路は、
上記PLL回路の位相比較出力に対応したVCO制御電圧が規定値を超えることを検出する制御電圧モニタ回路と、
基準信号と帰還信号の位相が入力され、半サイクル以上外れていることを検出する位相モニタ回路と、
上記制御電圧モニタ回路と位相モニタ回路の検出信号を受けて、両検出信号が成立した場合にのみデッドロック状態と判定する判定回路を含み、
上記判定回路の出力信号により上記VCO制御電圧を強制的に下げてデッドロック状態の解除を行うことを特徴とする半導体集積回路装置。 - 請求項1において、
上記VCO制御電圧は、上記位相比較出力を受けて動作するチャージポンプ回路により充放電が行われる第1キャパシタを含むフィルタ回路で形成されるものであり、
上記判定回路の出力信号により、上記フィルタ回路の第1キャパシタを強制的に放電させてデッドロック状態の解除が行われることを特徴とする半導体集積回路装置。 - 請求項2において、
上記位相モニタ回路は、上記基準信号と上記位相比較出力のうち周波数を上げるよう指示する位相出力との論理積を採ることにより検出信号を形成するものであることを特徴とする半導体集積回路装置。 - 請求項3において、
上記制御電圧モニタ回路は、
上記VCO制御電圧をゲートに受ける第1PチャネルMOSFETと、
上記規定値に対応した電流を流す第2PチャネルMOSFETと、
上記第1PチャネルMOSFETのドレイン電流を受けるNチャネルMOSFETからなる第1電流ミラー回路と、
上記第2PチャネルMOSFETのドレイン電流を受けるNチャネルMOSFETからなる第2電流ミラー回路とを含み、
上記第2電流ミラー回路の出力側MOSFETと、上記第1電流ミラー回路の入力側MOSFETとを並列接続して第1PチャネルMOSFETと第2PチャネルMOSFETの両ドレイン電流の差分に対応したモニタ電流を上記第1電流ミラー回路の出力側MOSFETから取り出してなることを特徴とする半導体集積回路装置。 - 請求項4において、
上記判定回路は、
上記モニタ電流を受けるダイオード形態の第3PチャネルMOSFETと、
上記第3PチャネルMOSFETと電流ミラー形態にされ、上記位相検出信号に対応したハイレベルがソースに供給される第4PチャネルMOSFETと、
上記第4PチャネルMOSFETのドレイン電流により充電される第2キャパシタと、
上記第2キャパシタの電圧を判定する電圧比較回路とを備え
上記電圧比較回路からデッドロック状態の検出信号を送出することを特徴とする半導体集積回路装置。 - 請求項5において、
上記判定回路の電圧比較回路は、2つのCMOSインバータ回路からなり、
上記第4PチャネルMOSFETのソースは、上記位相検出信号を形成する出力側CMOSインバータ回路の出力端子に接続され、
上記第3MOSFETのソースと電源電圧との間には、上記出力側CMOSインバータ回路のPチャネルMOSFETに対応し、ゲートに回路の接地電位が与えられたダミーPチャネルMOSFETが設けられるものであることを特徴とする半導体集積回路装置。 - 請求項6において、
上記第2キャパシタには、それに流れ込むリーク電流に対応したオフセット電流を流す電流源が並列形態に設けられてなることを特徴とする半導体集積回路装置。 - 請求項7において、
上記判定回路によりデッドロック解除動作が開始されてから一定期間経過後に上記デッドロック解除回路を初期状態に戻すリセット回路を更に備えてなることを特徴とする半導体集積回路装置。 - 請求項8において、
上記リセット回路は、上記デッドロック解除動作が開始されることにより動作を開始し、上記基準電圧を分周する分周回路からなり、上記デッドロック解除に必要な動作時間を越える分周動作を行って上記デッドロック解除回路を初期状態に戻すリセット信号を形成することを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367685A JP2006174358A (ja) | 2004-12-20 | 2004-12-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367685A JP2006174358A (ja) | 2004-12-20 | 2004-12-20 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006174358A true JP2006174358A (ja) | 2006-06-29 |
Family
ID=36674585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367685A Pending JP2006174358A (ja) | 2004-12-20 | 2004-12-20 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006174358A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141393A (ja) * | 2007-12-03 | 2009-06-25 | Nec Electronics Corp | 電圧電流変換回路、及び電圧制御発振回路 |
US8183934B2 (en) | 2009-06-15 | 2012-05-22 | Fujitsu Limited | PLL circuit and voltage-controlled oscillator |
US11552643B1 (en) | 2021-09-17 | 2023-01-10 | Kioxia Corporation | Semiconductor integrated circuit and receiver device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02159120A (ja) * | 1988-12-12 | 1990-06-19 | Matsushita Electric Ind Co Ltd | Pllの同期引込み検出回路 |
JPH04297126A (ja) * | 1991-03-14 | 1992-10-21 | Mitsubishi Electric Corp | 位相同期回路 |
JPH05327488A (ja) * | 1992-05-19 | 1993-12-10 | Hitachi Ltd | 位相同期回路における同期外れ検出回路 |
JPH06132818A (ja) * | 1992-10-19 | 1994-05-13 | Fujitsu Ltd | 位相同期回路の誤動作防止回路 |
JPH10303740A (ja) * | 1997-04-24 | 1998-11-13 | Mitsubishi Electric Corp | 位相同期回路 |
JP2002246904A (ja) * | 2001-02-20 | 2002-08-30 | Nec Corp | 逓倍pll回路 |
-
2004
- 2004-12-20 JP JP2004367685A patent/JP2006174358A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02159120A (ja) * | 1988-12-12 | 1990-06-19 | Matsushita Electric Ind Co Ltd | Pllの同期引込み検出回路 |
JPH04297126A (ja) * | 1991-03-14 | 1992-10-21 | Mitsubishi Electric Corp | 位相同期回路 |
JPH05327488A (ja) * | 1992-05-19 | 1993-12-10 | Hitachi Ltd | 位相同期回路における同期外れ検出回路 |
JPH06132818A (ja) * | 1992-10-19 | 1994-05-13 | Fujitsu Ltd | 位相同期回路の誤動作防止回路 |
JPH10303740A (ja) * | 1997-04-24 | 1998-11-13 | Mitsubishi Electric Corp | 位相同期回路 |
JP2002246904A (ja) * | 2001-02-20 | 2002-08-30 | Nec Corp | 逓倍pll回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141393A (ja) * | 2007-12-03 | 2009-06-25 | Nec Electronics Corp | 電圧電流変換回路、及び電圧制御発振回路 |
US8183934B2 (en) | 2009-06-15 | 2012-05-22 | Fujitsu Limited | PLL circuit and voltage-controlled oscillator |
US11552643B1 (en) | 2021-09-17 | 2023-01-10 | Kioxia Corporation | Semiconductor integrated circuit and receiver device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7265637B2 (en) | Startup/yank circuit for self-biased phase-locked loops | |
US7646224B2 (en) | Means to detect a missing pulse and reduce the associated PLL phase bump | |
KR100985008B1 (ko) | 용량성 전하 펌프 | |
US7443249B2 (en) | Phase locked loop for stably operating in a matter that is insensitive to variation in process, voltage and temperature and method of operating the same | |
US7342427B1 (en) | Automatic clock based power-down circuit | |
JP5332328B2 (ja) | クロック及びデータ復元回路 | |
JP2011188077A (ja) | 位相同期回路及びその制御方法 | |
TW201822469A (zh) | 混合式鎖相迴路 | |
KR100284780B1 (ko) | 위상 동기 루프 회로의 위상 락 검출 회로 | |
WO2015187306A1 (en) | Delay structure for a memory interface | |
JP5153789B2 (ja) | 遅延ロックループ/フェーズロックループにおける移相処理 | |
US6914490B2 (en) | Method for clock generator lock-time reduction during speedstep transition | |
JP4504580B2 (ja) | 逓倍pll回路 | |
TWI302058B (en) | Power management for low-jitter phase-locked loop in portable application | |
US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
JP2002344312A (ja) | ロック検出回路および位相同期ループ回路 | |
KR20100094859A (ko) | 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프 | |
US7791420B2 (en) | Phase-locked loop with start-up circuit | |
KR100840695B1 (ko) | 차지 펌프 없는 위상 고정 루프 및 이를 포함하는 집적회로 | |
JP2006174358A (ja) | 半導体集積回路装置 | |
US6696829B1 (en) | Self-resetting phase locked loop | |
KR20060008412A (ko) | 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법 | |
US7564315B2 (en) | System and method for pre-charged linear phase-frequency detector | |
JP4635914B2 (ja) | Pll回路 | |
KR100579051B1 (ko) | 데드-존 제거를 위한 주파수/위상 검출기의 리셋신호발생장치 및 리셋신호 발생방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100428 |