JPH06197014A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH06197014A JPH06197014A JP4346449A JP34644992A JPH06197014A JP H06197014 A JPH06197014 A JP H06197014A JP 4346449 A JP4346449 A JP 4346449A JP 34644992 A JP34644992 A JP 34644992A JP H06197014 A JPH06197014 A JP H06197014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- reference signal
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 230000010354 integration Effects 0.000 claims abstract description 5
- 238000009499 grossing Methods 0.000 claims 5
- 230000001360 synchronised effect Effects 0.000 description 42
- 230000010355 oscillation Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】入力信号に同期した信号を得るための位相同期
回路に関し、基準信号がなくなっても同期状態と同等の
発振周波数の信号を得るとともに、基準入力復帰時の同
期状態への引き込み時間を短縮することを目的とする。 【構成】電圧制御発振器4から同期状態と同等の周波数
の信号を得るための電圧を持つ固定電圧電源6の出力
と、フィルタ3の出力とを加算器7で加算し、その加算
電圧を電圧制御発振器4に入力し、基準信号Piが入力
されている場合は通常の位相同期回路として動作し、基
準信号Piが停止すると、基準信号が入力されているこ
とを監視する基準信号入力検出回路5からの信号により
フィルタ3内部の積分要素に蓄えられている情報を短絡
初期化し、フィルタ3からの出力を零として電圧制御発
振器4に固定電圧電源6からの固定電圧のみを印加する
ようにする。
回路に関し、基準信号がなくなっても同期状態と同等の
発振周波数の信号を得るとともに、基準入力復帰時の同
期状態への引き込み時間を短縮することを目的とする。 【構成】電圧制御発振器4から同期状態と同等の周波数
の信号を得るための電圧を持つ固定電圧電源6の出力
と、フィルタ3の出力とを加算器7で加算し、その加算
電圧を電圧制御発振器4に入力し、基準信号Piが入力
されている場合は通常の位相同期回路として動作し、基
準信号Piが停止すると、基準信号が入力されているこ
とを監視する基準信号入力検出回路5からの信号により
フィルタ3内部の積分要素に蓄えられている情報を短絡
初期化し、フィルタ3からの出力を零として電圧制御発
振器4に固定電圧電源6からの固定電圧のみを印加する
ようにする。
Description
【0001】
【産業上の利用分野】この発明は、入力信号の周波数の
整数倍の発振周波数の出力信号を得るための位相同期
(PLL)回路に関するものである。
整数倍の発振周波数の出力信号を得るための位相同期
(PLL)回路に関するものである。
【0002】
【従来の技術】位相同期回路は、一般に入力される信号
(以下、基準信号という)の整数倍の周波数の信号を得
る目的で設けられ、その整数倍された信号を制御に利用
する。位相同期回路で得られる信号の基準信号に対する
周波数の倍率は、基準信号の周波数が変動しても一定で
あり、基準信号の周波数の変動に追随して、常に整数倍
された周波数の信号を出力する。
(以下、基準信号という)の整数倍の周波数の信号を得
る目的で設けられ、その整数倍された信号を制御に利用
する。位相同期回路で得られる信号の基準信号に対する
周波数の倍率は、基準信号の周波数が変動しても一定で
あり、基準信号の周波数の変動に追随して、常に整数倍
された周波数の信号を出力する。
【0003】従来、この種の位相同期回路としては、
「日立CMOSデータブック HD14046Bシリー
ズ」(株式会社日立製作所、昭和58年3月発行、 p.1
03−P.106 )に記載されたものがある。図11は、その
位相同期回路のブロック図である。図において、1は位
相比較器であり、入力信号である基準信号Piと後述す
る分周器2の出力信号PFBとの立ち上がりタイミングの
ずれを位相差として認識し、その位相差に対応した信号
P1 を出力する。この位相差信号P1 はフィルタ3で平
滑され、位相差に対応した直流電圧値VCOinに変換さ
れる。電圧制御発振器4はフィルタ3の出力電圧VCO
inに比例した周波数のパルス列信号Poを発生し、これ
を位相同期回路の出力とするとともに、分周器2に与え
る。
「日立CMOSデータブック HD14046Bシリー
ズ」(株式会社日立製作所、昭和58年3月発行、 p.1
03−P.106 )に記載されたものがある。図11は、その
位相同期回路のブロック図である。図において、1は位
相比較器であり、入力信号である基準信号Piと後述す
る分周器2の出力信号PFBとの立ち上がりタイミングの
ずれを位相差として認識し、その位相差に対応した信号
P1 を出力する。この位相差信号P1 はフィルタ3で平
滑され、位相差に対応した直流電圧値VCOinに変換さ
れる。電圧制御発振器4はフィルタ3の出力電圧VCO
inに比例した周波数のパルス列信号Poを発生し、これ
を位相同期回路の出力とするとともに、分周器2に与え
る。
【0004】図12は上記従来の位相同期回路の各部の
信号波形を示しており、この図に従って動作について説
明する。図12中の期間aのように、分周器2の出力P
FBの位相が同期させるべき基準信号Piより遅れている
とき(あるいは周波数が低いとき)は、位相比較器1の
出力Pi は位相のずれている期間大きくなり、フィルタ
3の出力電圧VCOin、すなわち電圧制御発振器4の入
力電圧も高くなる。そのため、電圧制御発振器4から出
力されるパルス列信号Poの周波数が高くなり、その結
果分周器2の出力PFBの位相を進める動作が行なわれ
る。
信号波形を示しており、この図に従って動作について説
明する。図12中の期間aのように、分周器2の出力P
FBの位相が同期させるべき基準信号Piより遅れている
とき(あるいは周波数が低いとき)は、位相比較器1の
出力Pi は位相のずれている期間大きくなり、フィルタ
3の出力電圧VCOin、すなわち電圧制御発振器4の入
力電圧も高くなる。そのため、電圧制御発振器4から出
力されるパルス列信号Poの周波数が高くなり、その結
果分周器2の出力PFBの位相を進める動作が行なわれ
る。
【0005】この位相を進める動作の結果、逆に期間b
のように分周器2の出力位相が基準信号Piより進む
(あるいは周波数が高くなる)と、位相比較器1の出力
する位相差信号Piの値は位相のずれている期間小さく
なり、フィルタ3の出力電圧VCOin、すなわち電圧制
御発振器4の入力電圧も低くなる。そして、電圧制御発
振器4から出力されるパルス列信号Poの周波数が下が
り、その結果として分周器2の出力PFBの位相を遅らせ
る動作が行なわれる。
のように分周器2の出力位相が基準信号Piより進む
(あるいは周波数が高くなる)と、位相比較器1の出力
する位相差信号Piの値は位相のずれている期間小さく
なり、フィルタ3の出力電圧VCOin、すなわち電圧制
御発振器4の入力電圧も低くなる。そして、電圧制御発
振器4から出力されるパルス列信号Poの周波数が下が
り、その結果として分周器2の出力PFBの位相を遅らせ
る動作が行なわれる。
【0006】以上のように、位相同期回路は、分周器2
の出力信号PFBを基準信号Piに対するフィードバック
信号として負帰還する自動制御系を構成しており、分周
器2の出力信号PFBと基準信号Piとは互いにわずかな
位相おくれと位相進みを繰り返しながら、最終的に両信
号の周波数と位相とがほぼ一致した同期状態となる。
の出力信号PFBを基準信号Piに対するフィードバック
信号として負帰還する自動制御系を構成しており、分周
器2の出力信号PFBと基準信号Piとは互いにわずかな
位相おくれと位相進みを繰り返しながら、最終的に両信
号の周波数と位相とがほぼ一致した同期状態となる。
【0007】したがって、基準信号Piの周波数をf
i、電圧制御発振器4の出力するパルス列信号Poの周
波数をfo、分周器2の分周比を1/n、分周器2の出
力周波数をfFBとすると、同期状態ではfi=fFBとな
る。その結果、fo=fFB×n=fi×nとなり、パル
ス列信号Poは基準信号Piの信号をn倍した周波数の
信号となる。
i、電圧制御発振器4の出力するパルス列信号Poの周
波数をfo、分周器2の分周比を1/n、分周器2の出
力周波数をfFBとすると、同期状態ではfi=fFBとな
る。その結果、fo=fFB×n=fi×nとなり、パル
ス列信号Poは基準信号Piの信号をn倍した周波数の
信号となる。
【0008】次に、何らかの理由で基準信号Piが停止
した場合の動作について説明する。例えば、図12に示
す時点で基準信号Piが停止したとすると、位相比較
器1では、分周器2の出力信号PFBが基準信号Piに対
して位相が進んでいる(あるいは周波数が高い)と認識
し、位相を遅らそうとする。ところが、基準信号Piが
停止しているため、さらに位相を遅らせようとし、やが
てはフィルタ3の出力電圧VCOinすなわち電圧制御発
振器4の入力電圧は最低レベルに達する。その結果、電
圧制御発振器4からは最低レベルのごく低い周波数のパ
ルス列信号Poが出力される。
した場合の動作について説明する。例えば、図12に示
す時点で基準信号Piが停止したとすると、位相比較
器1では、分周器2の出力信号PFBが基準信号Piに対
して位相が進んでいる(あるいは周波数が高い)と認識
し、位相を遅らそうとする。ところが、基準信号Piが
停止しているため、さらに位相を遅らせようとし、やが
てはフィルタ3の出力電圧VCOinすなわち電圧制御発
振器4の入力電圧は最低レベルに達する。その結果、電
圧制御発振器4からは最低レベルのごく低い周波数のパ
ルス列信号Poが出力される。
【0009】そのような無制御状態の時点で基準信号
Piが復帰すると、位相比較器1では、分周器2の出力
信号PFBは基準信号Piに対して位相が進んでいると判
断する。そのため、フィルタ3の出力電圧VCOinは最
低レベルで飽和しているにもかかわらず依然位相を遅ら
す指令を出力する。そして、つぎの位相比較時点ではじ
めて分周器2の出力信号PFBが基準信号Piに対して位
相遅れ(周波数低下)と判断するため位相を進め(ある
いは周波数を上げ)ようとする。
Piが復帰すると、位相比較器1では、分周器2の出力
信号PFBは基準信号Piに対して位相が進んでいると判
断する。そのため、フィルタ3の出力電圧VCOinは最
低レベルで飽和しているにもかかわらず依然位相を遅ら
す指令を出力する。そして、つぎの位相比較時点ではじ
めて分周器2の出力信号PFBが基準信号Piに対して位
相遅れ(周波数低下)と判断するため位相を進め(ある
いは周波数を上げ)ようとする。
【0010】しかし、一般にフィルタ3は大きな積分要
素から構成されている。このため、いったん飽和状態に
なったフィルタ3の出力電圧VCOinは、その立ち上が
りが遅く、位相比較器1で位相比較が何度か行なわれ、
位相進み指令が繰り返されてようやく、電圧制御発振器
4の入力電圧VCOinは位相同期レベルに達する。
素から構成されている。このため、いったん飽和状態に
なったフィルタ3の出力電圧VCOinは、その立ち上が
りが遅く、位相比較器1で位相比較が何度か行なわれ、
位相進み指令が繰り返されてようやく、電圧制御発振器
4の入力電圧VCOinは位相同期レベルに達する。
【0011】
【発明が解決しようとする課題】位相同期回路は、無停
電電源装置や無効電力補償装置など、電力制御の分野な
どにも適用される。このような分野では、一般に基準信
号Piとしては商用電源が入力され、位相同期回路では
商用電源の周波数の整数倍の周波数の信号を得る。例え
ば、分周器の分周比が 1/360の場合、出力されるパルス
列信号Poの周波数は基準信号Piの周波数の360倍
となる。つまり、パルス列信号Poは商用電源の1周期
を360°とした場合の1°毎の位相を示しており、こ
の信号Poを基準に制御すれば、商用電源の位相制御を
1°の分解能で行ない得る。
電電源装置や無効電力補償装置など、電力制御の分野な
どにも適用される。このような分野では、一般に基準信
号Piとしては商用電源が入力され、位相同期回路では
商用電源の周波数の整数倍の周波数の信号を得る。例え
ば、分周器の分周比が 1/360の場合、出力されるパルス
列信号Poの周波数は基準信号Piの周波数の360倍
となる。つまり、パルス列信号Poは商用電源の1周期
を360°とした場合の1°毎の位相を示しており、こ
の信号Poを基準に制御すれば、商用電源の位相制御を
1°の分解能で行ない得る。
【0012】しかし、基準信号は商用電源であるため、
落雷などで電源が断続すなわち停電状態となる場合があ
る。前記のような電力制御装置では、基準信号である商
用電源がなくなっても、制御装置はあたかも商用周電源
が入力されているかのように動作を継続し、停電復帰
後、商用電源を基準信号とする本来の制御にショックな
しに移行する必要がある。
落雷などで電源が断続すなわち停電状態となる場合があ
る。前記のような電力制御装置では、基準信号である商
用電源がなくなっても、制御装置はあたかも商用周電源
が入力されているかのように動作を継続し、停電復帰
後、商用電源を基準信号とする本来の制御にショックな
しに移行する必要がある。
【0013】したがって、このような制御分野に適用す
る位相同期回路では、基準信号がなくなっても、同期状
態と同等の発振周波数のパルス列信号Poを得ることが
できるように工夫する必要がある。ところが、従来の位
相同期回路では、基準信号が停止とすると、回路によっ
て決まる固有のごく低い周波数の発振信号しか得られな
いという問題があった。
る位相同期回路では、基準信号がなくなっても、同期状
態と同等の発振周波数のパルス列信号Poを得ることが
できるように工夫する必要がある。ところが、従来の位
相同期回路では、基準信号が停止とすると、回路によっ
て決まる固有のごく低い周波数の発振信号しか得られな
いという問題があった。
【0014】また、一般に位相同期回路中のフィルタは
大きな積分要素から構成されているため、基準信号が再
度入力されるような場合、フィルタは基準信号がなくな
った時点で飽和状態になったままとなっているので、急
激には応答できない。また、この時点での基準信号Pi
の周波数とフィードバック信号となるPFBとの周波数差
は大きいため、位相比較器でPiとPFBとの位相比較が
何度か行なわれ、位相進み指令が繰り返されてようや
く、電圧制御発振器の入力電圧は位相同期レベルに達
し、同期状態になる。
大きな積分要素から構成されているため、基準信号が再
度入力されるような場合、フィルタは基準信号がなくな
った時点で飽和状態になったままとなっているので、急
激には応答できない。また、この時点での基準信号Pi
の周波数とフィードバック信号となるPFBとの周波数差
は大きいため、位相比較器でPiとPFBとの位相比較が
何度か行なわれ、位相進み指令が繰り返されてようや
く、電圧制御発振器の入力電圧は位相同期レベルに達
し、同期状態になる。
【0015】以上のように、従来の位相同期回路は、基
準信号がなくなってしばらくの後に再び回復するような
場合に、基準信号の復帰タイミングによっては、位相が
一致して同期状態に達するまでに時間がかかり、位相の
ずれている状態が長期化するという問題があった。
準信号がなくなってしばらくの後に再び回復するような
場合に、基準信号の復帰タイミングによっては、位相が
一致して同期状態に達するまでに時間がかかり、位相の
ずれている状態が長期化するという問題があった。
【0016】この発明は、上記のような問題点を解決す
るためになされたもので、基準信号がなくなっても、同
期状態と同等の発振周波数の出力信号を得るとともに、
基準信号の入力復帰時の同期状態への引込み時間を短縮
することができる位相同期回路を提供するものである。
るためになされたもので、基準信号がなくなっても、同
期状態と同等の発振周波数の出力信号を得るとともに、
基準信号の入力復帰時の同期状態への引込み時間を短縮
することができる位相同期回路を提供するものである。
【0017】
【課題を解決するための手段】この発明にかかる位相同
期回路は、基準信号が入力されていることを検出する基
準信号入力検出回路あるいは同期はずれ検出器を設け、
スイッチによって、所定の周波数からなる固定のパルス
列信号を発生するように回路を切り替えるようにしたも
のである。
期回路は、基準信号が入力されていることを検出する基
準信号入力検出回路あるいは同期はずれ検出器を設け、
スイッチによって、所定の周波数からなる固定のパルス
列信号を発生するように回路を切り替えるようにしたも
のである。
【0018】
【作用】この発明における位相同期回路では、基準信号
入力検出回路あるいは同期はずれ検出器は、基準信号が
いったん停止したこと、あるいは基準信号の入力停止に
ともなう同期はずれが発生したことを検知すると、スイ
ッチで回路を切り替え、直ちに同期状態と同等の信号を
出力するとともに、フィルタ内の積分要素に蓄えられて
いる情報を初期状態に戻す。したがって、基準信号がな
くなっても、同期状態と同等の発振周波数の出力信号を
得ることができるとともに、基準信号の入力復帰時の同
期状態への引込み時間を短縮することができる。
入力検出回路あるいは同期はずれ検出器は、基準信号が
いったん停止したこと、あるいは基準信号の入力停止に
ともなう同期はずれが発生したことを検知すると、スイ
ッチで回路を切り替え、直ちに同期状態と同等の信号を
出力するとともに、フィルタ内の積分要素に蓄えられて
いる情報を初期状態に戻す。したがって、基準信号がな
くなっても、同期状態と同等の発振周波数の出力信号を
得ることができるとともに、基準信号の入力復帰時の同
期状態への引込み時間を短縮することができる。
【0019】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例1.図1にこの発明の第1の実施例を示す。な
お、図11に示した従来例と同一または相当部分には同
一の符号を付してその説明は省略する。図において、6
は固定電圧電源、7は加算器である、加算器7は、フィ
ルタ3の出力P2 と固定電圧電源6の出力E1 を加算
し、電圧制御発振器4に入力する。
る。 実施例1.図1にこの発明の第1の実施例を示す。な
お、図11に示した従来例と同一または相当部分には同
一の符号を付してその説明は省略する。図において、6
は固定電圧電源、7は加算器である、加算器7は、フィ
ルタ3の出力P2 と固定電圧電源6の出力E1 を加算
し、電圧制御発振器4に入力する。
【0020】5は基準信号Piが入力されていることを
監視する基準信号入力検出回路であり、基準信号Piの
入力が停止したことを検知すると、フィルタ3に基準信
号が停止していることを示す信号Sdを出力する。この
信号Sdを受けると、フィルタ3は積分要素の情報を短
絡初期化する。フィルタ3としては、例えば図2に例示
するように、コンデンサC,抵抗R1 ,R2 、オペアン
プおよびスイッチから構成し、信号Sdを受けた時に、
スイッチによってコンデンサC,抵抗R1 ,R2 などを
短絡するようにすればよい。
監視する基準信号入力検出回路であり、基準信号Piの
入力が停止したことを検知すると、フィルタ3に基準信
号が停止していることを示す信号Sdを出力する。この
信号Sdを受けると、フィルタ3は積分要素の情報を短
絡初期化する。フィルタ3としては、例えば図2に例示
するように、コンデンサC,抵抗R1 ,R2 、オペアン
プおよびスイッチから構成し、信号Sdを受けた時に、
スイッチによってコンデンサC,抵抗R1 ,R2 などを
短絡するようにすればよい。
【0021】ここで、分周器2の分周比を1/nとし、
基準信号Piの周波数はほぼ一定であり、その平均周波
数をfiAVR とする。また、固定電圧電源6は、電圧制
御発振回路4から周波数(fiAVR ×n)のパルス列信
号Poを発生させる電圧E1に設定してあるものとす
る。
基準信号Piの周波数はほぼ一定であり、その平均周波
数をfiAVR とする。また、固定電圧電源6は、電圧制
御発振回路4から周波数(fiAVR ×n)のパルス列信
号Poを発生させる電圧E1に設定してあるものとす
る。
【0022】次に動作について説明する。基準信号Pi
が入力されている状態では、基準信号入力検出回路5の
指令によりフィルタ3の積分要素は短絡されておらず、
フィルタ機能を有している。図3は、図1の回路の各部
の信号波形を示している。図3中の期間cの間は、従来
の位相同期回路で説明したのと同様に、分周器2の出力
信号PFBを基準信号Piに対するフィードバック信号と
して負帰還する自動制御系を構成しており、分周器2の
出力信号PFBと基準信号Piとは互いにわずかな位相お
くれと位相進みを繰り返しながら、同期状態に達し、周
波数fo=fi×nからなるパルス列信号Poを出力し
ている。
が入力されている状態では、基準信号入力検出回路5の
指令によりフィルタ3の積分要素は短絡されておらず、
フィルタ機能を有している。図3は、図1の回路の各部
の信号波形を示している。図3中の期間cの間は、従来
の位相同期回路で説明したのと同様に、分周器2の出力
信号PFBを基準信号Piに対するフィードバック信号と
して負帰還する自動制御系を構成しており、分周器2の
出力信号PFBと基準信号Piとは互いにわずかな位相お
くれと位相進みを繰り返しながら、同期状態に達し、周
波数fo=fi×nからなるパルス列信号Poを出力し
ている。
【0023】ここで、電圧制御発振器4には、固定電圧
電源6の電圧E1 とフィルタ3の出力P2 を加算した電
圧が、入力電圧VCOinとして入力される。固定電圧電
源6の電圧E1 は、前述したように、同期状態にほぼ等
しい周波数(fiAVR ×n)で発振させるための値に設
定されているため、フィルタ3からは、基準信号Piの
周波数fiがfiAVR からわずかに変動する分を補正す
る量が出力され、この補正分にあたる微少な電圧の増減
で同期する安定な動作を行なう。
電源6の電圧E1 とフィルタ3の出力P2 を加算した電
圧が、入力電圧VCOinとして入力される。固定電圧電
源6の電圧E1 は、前述したように、同期状態にほぼ等
しい周波数(fiAVR ×n)で発振させるための値に設
定されているため、フィルタ3からは、基準信号Piの
周波数fiがfiAVR からわずかに変動する分を補正す
る量が出力され、この補正分にあたる微少な電圧の増減
で同期する安定な動作を行なう。
【0024】次に、何らかの理由で基準信号Piが停止
した場合の動作について説明する。図3中の例えば時点
で基準信号Piが停止したとすると、基準信号入力検
出回路5は、この基準信号の停止を検知し、信号Sdを
出力する。そして、この信号Sdを受けると、フィルタ
3は、スイッチによってフィルタ内の積分要素を構成す
るコンデンサCと抵抗Rを短絡して初期化するととも
に、出力電圧VCOin=0Vを出力する。
した場合の動作について説明する。図3中の例えば時点
で基準信号Piが停止したとすると、基準信号入力検
出回路5は、この基準信号の停止を検知し、信号Sdを
出力する。そして、この信号Sdを受けると、フィルタ
3は、スイッチによってフィルタ内の積分要素を構成す
るコンデンサCと抵抗Rを短絡して初期化するととも
に、出力電圧VCOin=0Vを出力する。
【0025】その結果、電圧制御発振器4には固定電圧
電源6の電圧E1 のみが印加され、電圧制御発振回路4
からは(fiAVR ×n)の周波数からなるパルス列信号
Poが出力され、分周器2の出力はfFB=fiAVR とな
る。したがって、PFBは、基準信号Piが停止しなかっ
たと仮定した場合の周波数ならびに位相にほぼ一致した
状態を継続する。
電源6の電圧E1 のみが印加され、電圧制御発振回路4
からは(fiAVR ×n)の周波数からなるパルス列信号
Poが出力され、分周器2の出力はfFB=fiAVR とな
る。したがって、PFBは、基準信号Piが停止しなかっ
たと仮定した場合の周波数ならびに位相にほぼ一致した
状態を継続する。
【0026】次に、このような状態で基準信号Piが復
帰した場合について説明する。基準信号Piが復帰する
と、基準信号入力検出回路5は基準信号Piが再入力さ
れたことを検知し、信号Sdを遮断する。そして、この
信号Sdの遮断によって、フィルタ3は本来のフィルタ
機能を回復し、本来の位相同期回路として動作する。
帰した場合について説明する。基準信号Piが復帰する
と、基準信号入力検出回路5は基準信号Piが再入力さ
れたことを検知し、信号Sdを遮断する。そして、この
信号Sdの遮断によって、フィルタ3は本来のフィルタ
機能を回復し、本来の位相同期回路として動作する。
【0027】図3の時点のように、基準信号が停止し
なかったと仮定した場合に生じる位相で基準信号Piが
復帰し、かつ、基準信号Piの停止期間が短い場合は、
分周器2の出力PFBと基準信号Piの位相および周波数
はいずれもほぼ一致しているため、同期状態に極めて短
時間で引き込むことができる。
なかったと仮定した場合に生じる位相で基準信号Piが
復帰し、かつ、基準信号Piの停止期間が短い場合は、
分周器2の出力PFBと基準信号Piの位相および周波数
はいずれもほぼ一致しているため、同期状態に極めて短
時間で引き込むことができる。
【0028】基準信号Piの停止期間が長く、基準信号
Piが任意の位相で復帰した場合は、分周器2の出力P
FBと基準信号Piとの位相差が大きい場合があるが、こ
の場合、電圧制御発振器4の発振周波数はすでに同期状
態の周波数に近く、また、基準信号Piの停止期間中に
フィルタ3の積分要素がスイッチにより短絡され、フィ
ルタは飽和状態ではないため、同期状態への引き込み時
間は従来の位相同期回路に比べて短くなる。
Piが任意の位相で復帰した場合は、分周器2の出力P
FBと基準信号Piとの位相差が大きい場合があるが、こ
の場合、電圧制御発振器4の発振周波数はすでに同期状
態の周波数に近く、また、基準信号Piの停止期間中に
フィルタ3の積分要素がスイッチにより短絡され、フィ
ルタは飽和状態ではないため、同期状態への引き込み時
間は従来の位相同期回路に比べて短くなる。
【0029】実施例2.図4に本発明発明の第2の実施
例を示す。なお、図1と同一または相当部分には同一の
符号を付して示した。図において、6は固定電圧電源で
ある。スイッチ8は、基準信号入力検出回路5からの信
号Sdを受け、電圧制御発振回路4への入力電圧VCO
inとしてフィルタ3の出力または固定電圧電源6の出力
のいずれかを選択する。
例を示す。なお、図1と同一または相当部分には同一の
符号を付して示した。図において、6は固定電圧電源で
ある。スイッチ8は、基準信号入力検出回路5からの信
号Sdを受け、電圧制御発振回路4への入力電圧VCO
inとしてフィルタ3の出力または固定電圧電源6の出力
のいずれかを選択する。
【0030】フィルタ3は、信号Sdが入力されると、
内蔵のスイッチによってフィルタ内部の積分要素に蓄え
られている情報を短絡初期化する。ただし、ここでの固
定電圧電源6は、コンデンサのように電荷を保持するこ
とにより所定の電圧を発生させるものでもよい。また、
固定電圧電源6は、電圧制御発振回路4から周波数(f
iAVR ×n)のパルス列信号Poを発生させる電圧E1
に設定してあるものとする。
内蔵のスイッチによってフィルタ内部の積分要素に蓄え
られている情報を短絡初期化する。ただし、ここでの固
定電圧電源6は、コンデンサのように電荷を保持するこ
とにより所定の電圧を発生させるものでもよい。また、
固定電圧電源6は、電圧制御発振回路4から周波数(f
iAVR ×n)のパルス列信号Poを発生させる電圧E1
に設定してあるものとする。
【0031】基準信号Piが入力されている状態では、
スイッチ8はフィルタ3側を選択しており、電圧制御発
振回路4の入力VCOinはフィルタ3から供給されてい
る。したがって、本来の位相同期回路としての動作を行
ない、電圧制御発振器4から出力されるパルス列信号P
oの周波数はfo=fi×nである。
スイッチ8はフィルタ3側を選択しており、電圧制御発
振回路4の入力VCOinはフィルタ3から供給されてい
る。したがって、本来の位相同期回路としての動作を行
ない、電圧制御発振器4から出力されるパルス列信号P
oの周波数はfo=fi×nである。
【0032】基準信号Piの入力が停止すると、基準信
号入力検出回路5は基準信号が停止したことを検知し、
信号Sdを出力する。そして、この信号Sdを受ける
と、スイッチ8はフィルタ3側から固定電圧電源6側へ
切り替わり、電圧制御発振回路4への入力VCOinとし
て固定電圧電源6の出力E1 を入力する。したがって、
電圧制御発振回路4からは周波数(fiAVR ×n)のパ
ルス列信号Poが発生する。この場合、基準信号Piの
周波数fiの変動が少ない場合にはfo≒fiAVR ×n
であり、基準信号Piが停止しても、パルス列信号Po
としてはほぼ同期状態と同等の出力周波数の信号を得る
ことができる。
号入力検出回路5は基準信号が停止したことを検知し、
信号Sdを出力する。そして、この信号Sdを受ける
と、スイッチ8はフィルタ3側から固定電圧電源6側へ
切り替わり、電圧制御発振回路4への入力VCOinとし
て固定電圧電源6の出力E1 を入力する。したがって、
電圧制御発振回路4からは周波数(fiAVR ×n)のパ
ルス列信号Poが発生する。この場合、基準信号Piの
周波数fiの変動が少ない場合にはfo≒fiAVR ×n
であり、基準信号Piが停止しても、パルス列信号Po
としてはほぼ同期状態と同等の出力周波数の信号を得る
ことができる。
【0033】基準信号が任意の位相で復帰した場合、分
周器2の出力PFBと基準信号Piとの位相差が大きい場
合があるが、電圧制御発振器4の発振周波数はすでに同
期状態の周波数に近く、また、基準信号停止期間中にフ
ィルタの積分要素が短絡され、フィルタ3は飽和状態で
はないため、同期状態への引き込み時間は従来の位相同
期回路に比べて短くなる。
周器2の出力PFBと基準信号Piとの位相差が大きい場
合があるが、電圧制御発振器4の発振周波数はすでに同
期状態の周波数に近く、また、基準信号停止期間中にフ
ィルタの積分要素が短絡され、フィルタ3は飽和状態で
はないため、同期状態への引き込み時間は従来の位相同
期回路に比べて短くなる。
【0034】実施例3.図5に本発明の第3の実施例を
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。フィルタ3は、図示するように、例え
ば、抵抗とコンデンサから構成された1次遅れのローパ
ス・フィルタとし、基準信号入力検出回路5からの信号
Sdを受け、コンデンサCと抵抗R間を切り離すものと
する。
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。フィルタ3は、図示するように、例え
ば、抵抗とコンデンサから構成された1次遅れのローパ
ス・フィルタとし、基準信号入力検出回路5からの信号
Sdを受け、コンデンサCと抵抗R間を切り離すものと
する。
【0035】基準信号Piが入力されている状態では、
基準信号入力検出回路5の指令によりフィルタ3内のス
イッチ8はオンし、フィルタ3は本来のフィルタ機能を
有しているので、従来の位相同期回路と同一の動作をす
る。そのときの出力周波数はfo=fi×nであり、f
i≒fiAVR とすると、フィルタ3内のコンデンサCは
ほぼE1 に充電されている。
基準信号入力検出回路5の指令によりフィルタ3内のス
イッチ8はオンし、フィルタ3は本来のフィルタ機能を
有しているので、従来の位相同期回路と同一の動作をす
る。そのときの出力周波数はfo=fi×nであり、f
i≒fiAVR とすると、フィルタ3内のコンデンサCは
ほぼE1 に充電されている。
【0036】基準信号Piの入力が停止すると、基準信
号入力検出回路5は基準信号が停止したことを検知し、
信号Sdを出力する。そして、この信号Sdを受ける
と、スイッチ8はフィルタ3内の抵抗RとコンデンサC
の接続を切り、コンデンサCに充電された電圧E1 を電
圧制御発振器4に印加する。
号入力検出回路5は基準信号が停止したことを検知し、
信号Sdを出力する。そして、この信号Sdを受ける
と、スイッチ8はフィルタ3内の抵抗RとコンデンサC
の接続を切り、コンデンサCに充電された電圧E1 を電
圧制御発振器4に印加する。
【0037】停止直前の基準信号の周波数をfi- とす
ると、電圧制御発振回路4からは周波数fo≒fi- ×
nのパルス列信号Poが出力される。基準信号Piの周
波数変動が小さい場合はfi- =fiAVR となり、基準
信号Piが停止しても、パルス列信号Poとしてはほぼ
同期状態と同等の出力周波数の信号を得ることができ
る。
ると、電圧制御発振回路4からは周波数fo≒fi- ×
nのパルス列信号Poが出力される。基準信号Piの周
波数変動が小さい場合はfi- =fiAVR となり、基準
信号Piが停止しても、パルス列信号Poとしてはほぼ
同期状態と同等の出力周波数の信号を得ることができ
る。
【0038】基準信号Piが復帰すると、基準信号入力
検出回路5の指令によりフィルタ3内のスイッチ8は再
びオンし、本来のフィルタ機能を回復し、基準信号Pi
が停止する前と同様な同期状態に移行する。
検出回路5の指令によりフィルタ3内のスイッチ8は再
びオンし、本来のフィルタ機能を回復し、基準信号Pi
が停止する前と同様な同期状態に移行する。
【0039】実施例4.図6に本発明の第4の実施例を
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、5は基準信号が入力され
ていることを監視する基準信号入力検出回路であり、9
は一定の周波数を発生する発振器である。スイッチ8
は、基準信号入力検出回路5からの信号を受けて、電圧
制御発振器4の出力と発振器9の出力のいずれかを選択
する。ここで、発振器9の発振周波数foxはfox=
fiAVR ×nに選定しておく。
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、5は基準信号が入力され
ていることを監視する基準信号入力検出回路であり、9
は一定の周波数を発生する発振器である。スイッチ8
は、基準信号入力検出回路5からの信号を受けて、電圧
制御発振器4の出力と発振器9の出力のいずれかを選択
する。ここで、発振器9の発振周波数foxはfox=
fiAVR ×nに選定しておく。
【0040】基準信号Piが入力されている状態では、
基準入力検出回路5からの信号Sdにより、スイッチ8
は出力同期回路からの出力Poとして電圧制御発振器4
の出力を選択している。この場合の動作は従来と同じで
あるので、その説明は省略する。このときは、同期状態
であるから、fo=fi×nである。
基準入力検出回路5からの信号Sdにより、スイッチ8
は出力同期回路からの出力Poとして電圧制御発振器4
の出力を選択している。この場合の動作は従来と同じで
あるので、その説明は省略する。このときは、同期状態
であるから、fo=fi×nである。
【0041】次に、何らかの理由で基準信号が停止した
場合の動作について説明する。基準信号入力検出回路5
は基準信号が停止したことを検知し、信号Sdを出力す
る。そして、その信号Sdを受けると、スイッチ8は電
圧制御発振器4側から発振器9側へ切り替わる。発振器
9の発振周波数foxはfox=fiAVR ×nであるた
め、パルス列信号Poとしては周波数foxの信号が出
力される。同期状態の出力周波数foは基準信号の周波
数fiに応じて変動するが、このfoxは固定周波数で
ある。基準信号Piの周波数fiの変動が少ない場合は
fi≒foxであり、基準信号Piが停止しても、パル
ス列信号Poとしてはほぼ同期状態と同じ出力周波数と
なる。
場合の動作について説明する。基準信号入力検出回路5
は基準信号が停止したことを検知し、信号Sdを出力す
る。そして、その信号Sdを受けると、スイッチ8は電
圧制御発振器4側から発振器9側へ切り替わる。発振器
9の発振周波数foxはfox=fiAVR ×nであるた
め、パルス列信号Poとしては周波数foxの信号が出
力される。同期状態の出力周波数foは基準信号の周波
数fiに応じて変動するが、このfoxは固定周波数で
ある。基準信号Piの周波数fiの変動が少ない場合は
fi≒foxであり、基準信号Piが停止しても、パル
ス列信号Poとしてはほぼ同期状態と同じ出力周波数と
なる。
【0042】基準信号Piが復帰すると、基準信号入力
検出回路5の指令により、スイッチ8は再び電圧制御発
振器4の出力を選択し、基準信号Piが停止する前と同
様に動作し、同期状態に移行する。
検出回路5の指令により、スイッチ8は再び電圧制御発
振器4の出力を選択し、基準信号Piが停止する前と同
様に動作し、同期状態に移行する。
【0043】実施例5.図7に本発明の第4の実施例を
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、6は固定電圧電源であ
る。スイッチ8は、基準信号入力検出回路5の信号を受
けて、位相比較器1の出力または固定電圧電源6の出力
のいずれかを選択する。ただし、ここでも固定電圧電源
6は、コンデンサのように電荷を保持することにより所
定の電圧を発生させるものでもよい。また、固定電圧電
源6は、電圧制御発振回路4から周波数(fiAVR ×
n)のパルス列信号Poを発生させる電圧E1 に設定し
てあるものとする。
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、6は固定電圧電源であ
る。スイッチ8は、基準信号入力検出回路5の信号を受
けて、位相比較器1の出力または固定電圧電源6の出力
のいずれかを選択する。ただし、ここでも固定電圧電源
6は、コンデンサのように電荷を保持することにより所
定の電圧を発生させるものでもよい。また、固定電圧電
源6は、電圧制御発振回路4から周波数(fiAVR ×
n)のパルス列信号Poを発生させる電圧E1 に設定し
てあるものとする。
【0044】基準信号Piの入力が停止すると、基準信
号入力検出回路5は基準信号が停止したことを検知し、
信号Sdを出力する。そして、この信号Sdを受ける
と、スイッチ8は位相比較器1側から固定電圧源6側へ
切り替わる。ここで、固定電圧電源6の電圧E1 は直流
電圧のため、フィルタ3で固定電圧電源6の電圧は低下
せず、そのまま電圧制御発振器4に印加され、電圧制御
発振回路4からは周波数(fiAVR ×n)のパルス列信
号Poが出力される。この場合も、基準信号Piの周波
数fiの変動が少ない場合はfo≒fiAVR ×nであ
り、基準信号Piが停止しても、パルス列信号Poとし
てはほぼ同期状態と同等の出力周波数の信号を得ること
ができる。
号入力検出回路5は基準信号が停止したことを検知し、
信号Sdを出力する。そして、この信号Sdを受ける
と、スイッチ8は位相比較器1側から固定電圧源6側へ
切り替わる。ここで、固定電圧電源6の電圧E1 は直流
電圧のため、フィルタ3で固定電圧電源6の電圧は低下
せず、そのまま電圧制御発振器4に印加され、電圧制御
発振回路4からは周波数(fiAVR ×n)のパルス列信
号Poが出力される。この場合も、基準信号Piの周波
数fiの変動が少ない場合はfo≒fiAVR ×nであ
り、基準信号Piが停止しても、パルス列信号Poとし
てはほぼ同期状態と同等の出力周波数の信号を得ること
ができる。
【0045】実施例6.図8に本発明の第6の実施例を
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、9は一定の周波数を発生
する発振器である。スイッチ8は、基準信号入力検出回
路5の信号を受けて、基準信号Piまたは発振器9の出
力のいずれかを選択する。ここで、発振器9の発振周波
数foiをfoi =fiAVR に設定する。
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、9は一定の周波数を発生
する発振器である。スイッチ8は、基準信号入力検出回
路5の信号を受けて、基準信号Piまたは発振器9の出
力のいずれかを選択する。ここで、発振器9の発振周波
数foiをfoi =fiAVR に設定する。
【0046】基準信号Piが入力されている状態では、
スイッチ8は基準信号Pi側を選択しているので、従来
の位相同期回路と同一の動作をし、そのときの電圧制御
はっんき4から出力されるパルス列信号Poの周波数は
fo=fi×nである。
スイッチ8は基準信号Pi側を選択しているので、従来
の位相同期回路と同一の動作をし、そのときの電圧制御
はっんき4から出力されるパルス列信号Poの周波数は
fo=fi×nである。
【0047】基準信号Piの入力が停止すると、基準信
号入力検出回路5は基準信号Piが停止したことを検知
し、信号Sdを出力する。そして、この信号Sdを受け
ると、スイッチ8は基準信号Pi側から発振器9側へ切
り替わる。そのため、発振器9の出力が新たな基準信号
とって位相比較器1に入力され、従来の位相同期回路で
説明した場合と同じように動作する。
号入力検出回路5は基準信号Piが停止したことを検知
し、信号Sdを出力する。そして、この信号Sdを受け
ると、スイッチ8は基準信号Pi側から発振器9側へ切
り替わる。そのため、発振器9の出力が新たな基準信号
とって位相比較器1に入力され、従来の位相同期回路で
説明した場合と同じように動作する。
【0048】したがって、電圧制御発振回路4からは周
波数(fiAVR ×n)のパルス列信号Poが出力され
る。この場合も、基準信号Piの周波数fiの変動が少
ない場合はfo≒fiAVR ×nであり、基準信号Piが
停止しても、パルス列信号Poとしてはほぼ同期状態と
同等の出力周波数の信号を得ることができる。
波数(fiAVR ×n)のパルス列信号Poが出力され
る。この場合も、基準信号Piの周波数fiの変動が少
ない場合はfo≒fiAVR ×nであり、基準信号Piが
停止しても、パルス列信号Poとしてはほぼ同期状態と
同等の出力周波数の信号を得ることができる。
【0049】実施例7.図9に本発明の第7の実施例を
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、10は同期はずれ検出器
であり、位相比較器1の出力P1 から同期状態を監視す
る。9は一定の周波数を発生する発振器である。スイッ
チ8は、基準信号入力検出回路5からの信号を受けて、
電圧制御発振器4の出力または発振器9の出力のいずれ
かを選択する。ここで、発振器9の発振周波数foxは
fox=fiAVR ×nに選定しておく。
示す。なお、図1と同一または相当部分には同一の符号
を付して示した。図において、10は同期はずれ検出器
であり、位相比較器1の出力P1 から同期状態を監視す
る。9は一定の周波数を発生する発振器である。スイッ
チ8は、基準信号入力検出回路5からの信号を受けて、
電圧制御発振器4の出力または発振器9の出力のいずれ
かを選択する。ここで、発振器9の発振周波数foxは
fox=fiAVR ×nに選定しておく。
【0050】位相同期回路が正常に動作している場合
は、位相比較器1の出力Pi の値は一定の範囲内にあ
る。この一定の範囲内にある場合には、同期はずれ検出
器10は同期状態とみなされ、スイッチ8は電圧制御発
振器4側を選択している。この場合の動作は従来と同じ
であるので、その説明は省略する。このときは、同期状
態のため、電圧制御発振器4から出力されるパルス列信
号Poの周波数は、fo=fi×nである。
は、位相比較器1の出力Pi の値は一定の範囲内にあ
る。この一定の範囲内にある場合には、同期はずれ検出
器10は同期状態とみなされ、スイッチ8は電圧制御発
振器4側を選択している。この場合の動作は従来と同じ
であるので、その説明は省略する。このときは、同期状
態のため、電圧制御発振器4から出力されるパルス列信
号Poの周波数は、fo=fi×nである。
【0051】しかし、位相同期回路に何らかの異常が発
生すると、位相比較器1の出力P1は許容値を越えた値
となり、その状態がある一定時間継続すると、同期はず
れ検出器10は位相同期回路は正常に動作していないと
判断する。そして、スイッチ8に切り替え信号Sdを与
え、スイッチ8を電圧制御発振器4側から発振器9側へ
切り替える。発振器9の発振周波数foxは、fox=
fiAVR ×nであるため、位相同期回路からはこの周波
数foxの信号がパルス列信号Poとして出力されると
ともに、分周器2へ入力される。
生すると、位相比較器1の出力P1は許容値を越えた値
となり、その状態がある一定時間継続すると、同期はず
れ検出器10は位相同期回路は正常に動作していないと
判断する。そして、スイッチ8に切り替え信号Sdを与
え、スイッチ8を電圧制御発振器4側から発振器9側へ
切り替える。発振器9の発振周波数foxは、fox=
fiAVR ×nであるため、位相同期回路からはこの周波
数foxの信号がパルス列信号Poとして出力されると
ともに、分周器2へ入力される。
【0052】同期状態の出力周波数foは基準信号の周
波数fiに応じて変動するが、foxは固定周波数であ
る。基準信号Piの周波数fiの変動が少ない場合はf
o≒foxであり、位相同期回路が正常に動作せず同期
はずれ状態であっても、パルス列信号Poとしてはほぼ
同期状態と同じ出力周波数となる。ただし、位相同期回
路の出力Poとして発振器9の出力を選択した時点で、
位相同期回路はフィード・バックのない開ループ回路と
なり、再び同期状態になることはないため、スイッチ8
は再度切り替わることはない。
波数fiに応じて変動するが、foxは固定周波数であ
る。基準信号Piの周波数fiの変動が少ない場合はf
o≒foxであり、位相同期回路が正常に動作せず同期
はずれ状態であっても、パルス列信号Poとしてはほぼ
同期状態と同じ出力周波数となる。ただし、位相同期回
路の出力Poとして発振器9の出力を選択した時点で、
位相同期回路はフィード・バックのない開ループ回路と
なり、再び同期状態になることはないため、スイッチ8
は再度切り替わることはない。
【0053】実施例8.図10に本発明の第4の実施例
を示す。なお、図6の第4実施例と同一または相当部分
には同一の符号を付して示した。図において、10は位
相同期回路の同期状態を監視する同期はずれ検出器、9
は一定の周波数を発生する発振器である。スイッチ8
は、同期はずれ検出器10からの信号を受けて、電圧制
御発振器4の出力または発振器9の出力のいずれかを選
択する。ここで、発振器9の発振周波数foxは、fo
x=fiAVR ×nに選定しておく。
を示す。なお、図6の第4実施例と同一または相当部分
には同一の符号を付して示した。図において、10は位
相同期回路の同期状態を監視する同期はずれ検出器、9
は一定の周波数を発生する発振器である。スイッチ8
は、同期はずれ検出器10からの信号を受けて、電圧制
御発振器4の出力または発振器9の出力のいずれかを選
択する。ここで、発振器9の発振周波数foxは、fo
x=fiAVR ×nに選定しておく。
【0054】位相同期回路が正常に動作している場合
は、スイッチ8は電圧制御発振器4側を選択している。
このときは同期状態のため、fo=fi×nである。し
かし、位相同期回路になんらかの異常が発生すると、同
期はずれ検出回路10から異常信号Sdを出力し、スイ
ッチ8を電圧制御発振器4側から発振器9側へ切り替
え、位相同期回路の出力Poとして発振器9の出力を選
択するが、分周器2への入力は電圧制御発振器4のまま
である。発振器9の発振周波数foxは、fox=fi
AVR ×nであるため、パルス列信号Poとしてはfox
の周波数の信号が出力される。
は、スイッチ8は電圧制御発振器4側を選択している。
このときは同期状態のため、fo=fi×nである。し
かし、位相同期回路になんらかの異常が発生すると、同
期はずれ検出回路10から異常信号Sdを出力し、スイ
ッチ8を電圧制御発振器4側から発振器9側へ切り替
え、位相同期回路の出力Poとして発振器9の出力を選
択するが、分周器2への入力は電圧制御発振器4のまま
である。発振器9の発振周波数foxは、fox=fi
AVR ×nであるため、パルス列信号Poとしてはfox
の周波数の信号が出力される。
【0055】同期状態の出力周波数foは基準信号の周
波数fiに応じて変動するが、foxは固定周波数であ
る。fiの変動が少ない場合はfi≒foxであり、位
相同期回路が正常に動作せず同期はずれ状態であって
も、パルス列信号Poとしてはほぼ同期状態と同じ出力
周波数となる。
波数fiに応じて変動するが、foxは固定周波数であ
る。fiの変動が少ない場合はfi≒foxであり、位
相同期回路が正常に動作せず同期はずれ状態であって
も、パルス列信号Poとしてはほぼ同期状態と同じ出力
周波数となる。
【0056】この場合、スイッチ8は位相同期回路の出
力Poとして発振器9の出力を選択しているが、分周器
2への入力は電圧制御発振器4の出力のままである。そ
のため、位相同期回路はフィード・バックのある閉ルー
プ回路のままである。したがって、異常状態が解除さ
れ、基準信号が正常状態に回復すると、位相同期回路が
再び同期状態になる。同期はずれ検出器10はこの同期
状態を検出すると、スイッチ8をオフし、位相同期回路
の出力Poとして再び電圧制御発振器4の出力を選択す
る。その結果、本来の位相同期回路としての動作を回復
する。
力Poとして発振器9の出力を選択しているが、分周器
2への入力は電圧制御発振器4の出力のままである。そ
のため、位相同期回路はフィード・バックのある閉ルー
プ回路のままである。したがって、異常状態が解除さ
れ、基準信号が正常状態に回復すると、位相同期回路が
再び同期状態になる。同期はずれ検出器10はこの同期
状態を検出すると、スイッチ8をオフし、位相同期回路
の出力Poとして再び電圧制御発振器4の出力を選択す
る。その結果、本来の位相同期回路としての動作を回復
する。
【0057】
【発明の効果】請求項1の発明によれば、位相同期回路
のフィルタ出力に同期状態と同等の発振周波数を与える
固定電圧を加算し、基準信号がなくなるとフィルタの積
分要素を短絡初期化して固定電圧のみを電圧制御発振器
に与える構成としたので、基準信号がなくなっても同期
状態と同等の発振周波数のパルス列信号を得ることがで
きる。また、基準信号のなくなっている期間にフィルタ
を短絡初期化するので、基準信号が復帰した場合に、同
期状態に引き込む時間が短くなる。
のフィルタ出力に同期状態と同等の発振周波数を与える
固定電圧を加算し、基準信号がなくなるとフィルタの積
分要素を短絡初期化して固定電圧のみを電圧制御発振器
に与える構成としたので、基準信号がなくなっても同期
状態と同等の発振周波数のパルス列信号を得ることがで
きる。また、基準信号のなくなっている期間にフィルタ
を短絡初期化するので、基準信号が復帰した場合に、同
期状態に引き込む時間が短くなる。
【0058】請求項2の発明によれば、位相同期回路の
フィルタ出力と同期状態と同等の発振周波数を与える固
定電圧とをスイッチによって切り替えるようになし、基
準信号がなくなったときに電圧制御発振器に固定電圧を
与えるとともに、基準信号のなくなっている期間にフィ
ルタの積分要素を短絡初期化する構成としたので、上記
請求項1の発明と同様の効果を奏することができる。
フィルタ出力と同期状態と同等の発振周波数を与える固
定電圧とをスイッチによって切り替えるようになし、基
準信号がなくなったときに電圧制御発振器に固定電圧を
与えるとともに、基準信号のなくなっている期間にフィ
ルタの積分要素を短絡初期化する構成としたので、上記
請求項1の発明と同様の効果を奏することができる。
【0059】請求項3の発明によれば、位相同期回路の
フィルタ出力に同期状態と同等の発振周波数を与える固
定電圧を加算し、基準信号がなくなるとフィルタの抵抗
要素と積分要素を切り離し、電圧制御発振器に固定電圧
を与える構成としたので、基準信号がなくなっても同期
状態と同等の発振周波数のパルス列信号を得ることがで
きる。また、基準信号がなくなる直前に電圧制御発振器
に与えていた電圧をフィルタ内の積分要素(コンデンサ
など)に保持し、これを基準電圧停止時に固定電圧とし
て電圧制御発振回路に与える構成としたので、同期状態
と同等の発振周波数を得るための電圧を予め知っておく
必要がなく、同期状態と同等の発振周波数を与える電圧
を自動的に設定することができる。
フィルタ出力に同期状態と同等の発振周波数を与える固
定電圧を加算し、基準信号がなくなるとフィルタの抵抗
要素と積分要素を切り離し、電圧制御発振器に固定電圧
を与える構成としたので、基準信号がなくなっても同期
状態と同等の発振周波数のパルス列信号を得ることがで
きる。また、基準信号がなくなる直前に電圧制御発振器
に与えていた電圧をフィルタ内の積分要素(コンデンサ
など)に保持し、これを基準電圧停止時に固定電圧とし
て電圧制御発振回路に与える構成としたので、同期状態
と同等の発振周波数を得るための電圧を予め知っておく
必要がなく、同期状態と同等の発振周波数を与える電圧
を自動的に設定することができる。
【0060】請求項4の発明によれば、基準信号がなく
なると位相同期回路の出力を固定周波数を持つ発振器に
切り替える構成としたので、基準信号がなくなっても同
期状態と同等の発振周波数のパルス列信号を得ることが
できる。また、この固定周波数発振器に水晶発振器など
の発振器を用いることもできるので、正確で、しかも温
度などの環境条件に対して安定した出力周波数を得るこ
とができる。
なると位相同期回路の出力を固定周波数を持つ発振器に
切り替える構成としたので、基準信号がなくなっても同
期状態と同等の発振周波数のパルス列信号を得ることが
できる。また、この固定周波数発振器に水晶発振器など
の発振器を用いることもできるので、正確で、しかも温
度などの環境条件に対して安定した出力周波数を得るこ
とができる。
【0061】請求項5の発明によれば、基準信号がなく
なると位相比較器の出力に代えて所定の固定電圧をフィ
ルタに与える構成としたため、基準信号がなくなっても
同期状態と同等の発振周波数のパルス列信号を得ること
ができる。また、固定電圧電源が多少の脈動のある安価
な電源であっても、フィルタによって平滑化された後電
圧制御発振器に供給されるため、安定した出力周波数か
らなるパルス列信号が得られる。
なると位相比較器の出力に代えて所定の固定電圧をフィ
ルタに与える構成としたため、基準信号がなくなっても
同期状態と同等の発振周波数のパルス列信号を得ること
ができる。また、固定電圧電源が多少の脈動のある安価
な電源であっても、フィルタによって平滑化された後電
圧制御発振器に供給されるため、安定した出力周波数か
らなるパルス列信号が得られる。
【0062】請求項6の発明によれば、基準信号がなく
なると基準信号入力に代えて固定周波数を持つ発振器に
切り替える構成としたため、基準信号がなくなっても同
期状態と同等の発振周波数のパルス列信号を得ることが
できる。また、この固定周波数発振器に水晶発振器など
を用いることができるとともに、基準信号と同じ周波数
の低い発振器でよいという効果がある。
なると基準信号入力に代えて固定周波数を持つ発振器に
切り替える構成としたため、基準信号がなくなっても同
期状態と同等の発振周波数のパルス列信号を得ることが
できる。また、この固定周波数発振器に水晶発振器など
を用いることができるとともに、基準信号と同じ周波数
の低い発振器でよいという効果がある。
【0063】請求項7の発明によれば、同期はずれが発
生すると、位相同期回路の出力を固定周波数を持つ発振
器に切り替える構成としたため、同期がはずれても、ま
た基準信号がなくなっても、同期状態と同等の発振周波
数のパルス列信号を得ることができる。また、出力がい
ったん固定周波数を持つ発振器側に切り替わると、位相
同期回路はフィード・バックのない開ループ回路となる
構成のため、いったん異常が発生した後は勝手に本来の
位相同期回路としての動作状態に戻ることがなくなり、
障害発生の確認や点検などに便ならしめることができ
る。
生すると、位相同期回路の出力を固定周波数を持つ発振
器に切り替える構成としたため、同期がはずれても、ま
た基準信号がなくなっても、同期状態と同等の発振周波
数のパルス列信号を得ることができる。また、出力がい
ったん固定周波数を持つ発振器側に切り替わると、位相
同期回路はフィード・バックのない開ループ回路となる
構成のため、いったん異常が発生した後は勝手に本来の
位相同期回路としての動作状態に戻ることがなくなり、
障害発生の確認や点検などに便ならしめることができ
る。
【0064】請求項8の発明によれば、同期はずれが発
生すると、位相同期回路の出力を固定周波数を持つ発振
器に切り替える構成としたため、同期がはずれても、ま
た基準信号がなくなっても、同期状態と同等の発振周波
数のパルス列信号を得ることができる。また、出力がい
ったん固定周波数を持つ発振器に切り替わっても位相同
期回路は閉ループ回路のままとなる構成のため、同期は
ずれが解除されると再び本来の位相同期回路が自動的に
作動開始し、基準信号に同期した信号を再びうることが
できるという効果がある。
生すると、位相同期回路の出力を固定周波数を持つ発振
器に切り替える構成としたため、同期がはずれても、ま
た基準信号がなくなっても、同期状態と同等の発振周波
数のパルス列信号を得ることができる。また、出力がい
ったん固定周波数を持つ発振器に切り替わっても位相同
期回路は閉ループ回路のままとなる構成のため、同期は
ずれが解除されると再び本来の位相同期回路が自動的に
作動開始し、基準信号に同期した信号を再びうることが
できるという効果がある。
【図1】この発明の第1の実施例を示すブロック図であ
る。
る。
【図2】上記第1実施例中のフィルタ部の一例を示す図
である。
である。
【図3】上記第1実施例の各部の信号波形を示す図であ
る。
る。
【図4】この発明の第2の実施例を示すブロック図であ
る。
る。
【図5】この発明の第3の実施例を示すブロック図であ
る。
る。
【図6】この発明の第4の実施例を示すブロック図であ
る。
る。
【図7】この発明の第5の実施例を示すブロック図であ
る。
る。
【図8】この発明の第6の実施例を示すブロック図であ
る。
る。
【図9】この発明の第7の実施例を示すブロック図であ
る。
る。
【図10】この発明の第8の実施例を示すブロック図で
ある。
ある。
【図11】従来の位相同期回路を示すブロック図であ
る。
る。
【図12】上記従来例の各部の信号波形を示す図であ
る。
る。
1 位相比較器 2 分周器 3 フィルタ 4 電圧制御発振器 5 基準信号入力検出回路 6 固定電圧電源 7 加算器 8 スイッチ 9 発振器 10 同期はずれ検出器
Claims (8)
- 【請求項1】 一定の電圧を発生させる電源と、 基準信号と比較信号との位相差を検出し、位相差に応じ
た信号を出力する位相比較器と、 基準信号の入力の状態を監視する基準信号入力検出回路
と、 前記位相比較器により出力された信号を平滑化するとと
もに、基準信号入力検出回路からの信号に応じて内蔵す
る積分要素を短絡して蓄積情報の初期化を可能としたフ
ィルタと、 該フィルタから出力された信号と前記電源から出力され
た信号とを加算する加算器と、 該加算器の出力に比例した周波数の信号を出力する電圧
制御発振器と、 該電圧制御発振器から出力された信号を分周し、比較信
号として前記位相比較器に出力する分周器とを備え、 前記基準信号入力検出回路が基準信号の入力停止を検出
したときに、前記フィルタを短絡初期化することを特徴
とする位相同期回路。 - 【請求項2】 一定の電圧を発生させる電源と、 基準信号と比較信号との位相差を検出し、位相差に応じ
た信号を出力する位相比較器と、 基準信号の入力の状態を監視する基準信号入力検出回路
と、 前記位相比較器により出力された信号を平滑化するとと
もに、前記基準信号入力検出回路からの信号に応じて内
蔵する積分要素を短絡して蓄積情報の初期化を可能とし
たフィルタと、 前記基準信号入力検出回路からの信号に応じてフィルタ
から出力された信号と前記電源から出力された信号のい
ずれかを選択するスイッチと、 該スイッチにより選択された信号に比例した周波数の信
号を出力する電圧制御発振器と、 該電圧制御発振器から出力された信号を分周し、比較信
号として前記位相比較器に出力する分周器とを備え、 前記基準信号入力検出回路が基準信号の入力停止を検出
したときに、前記フィルタを短絡初期化するとともに、
前記スイッチをフィルタ側から電源側へ切り換えること
を特徴とする位相同期回路。 - 【請求項3】 基準信号と比較信号との位相差を検出
し、位相差に応じた信号を出力する位相比較器と、 基準信号の入力の状態を監視する基準信号入力検出回路
と、 前記位相比較器により出力された信号を平滑化するとと
もに、前記基準信号入力検出回路からの信号に応じて内
蔵する抵抗要素と積分要素を切り離すスイッチを持った
フィルタと、 該フィルタから出力された信号に比例した周波数の信号
を出力する電圧制御発振器と、 該電圧制御発振器から出力された信号を分周し、比較信
号として前記位相比較器に出力する分周器とを備え、 前記基準信号入力検出回路が基準信号の入力停止を検出
したときに、前記スイッチによってフィルタの抵抗要素
と積分要素を切り離すことを特徴とする位相同期回路。 - 【請求項4】 一定の周波数の信号を発振する発振器
と、 基準信号と比較信号との位相差を検出し、位相差に応じ
た信号を出力する位相比較器と、 該位相比較器から出力された信号を平滑化するフィルタ
と、 該フィルタから出力された信号に比例した周波数の信号
を出力する電圧制御発振器と、 基準信号の入力の状態を監視する基準信号入力検出回路
と、 該基準信号入力検出回路からの信号に応じて前記発振器
の出力と前記電圧制御発振器の出力のいずれかを選択す
るスイッチと、 該スイッチから出力された信号を分周し、比較信号とし
て前記位相比較器に出力する分周器とを備え、 前記基準信号入力検出回路が基準信号の入力停止を検出
したときに、前記スイッチを電圧制御発振器側から一定
の周波数の信号を発振する発振器側へ切り換えることを
特徴とする位相同期回路。 - 【請求項5】 一定の電圧を発生させる電源と、 基準信号と比較信号との位相差を検出し、位相差に応じ
た信号を出力する位相比較器と、 基準信号の入力の状態を監視する基準信号入力検出回路
と、 該基準信号入力検出回路からの信号に応じて前記位相比
較器の出力と前記電源の出力のいずれかを選択するスイ
ッチと、 該スイッチにより選択された信号を平滑化するフィルタ
と、 該フィルタから出力された信号に比例した周波数の信号
を出力する電圧制御発振器と、 該電圧制御発振器から出力された信号を分周し、比較信
号として前記位相比較器に出力する分周器とを備え、 前記基準信号入力検出回路が基準信号の入力停止を検出
したときに、前記スイッチを位相比較器側から電源側へ
切り換えることを特徴とする位相同期回路。 - 【請求項6】 一定の周波数の信号を発振する発振器
と、 基準信号の入力の状態を監視する基準信号入力検出回路
と、 該基準信号入力検出回路からの信号に応じて基準信号と
前記発振器の出力のいずれかを選択するスイッチと、 該スイッチにより選択された信号と比較信号との位相差
を検出し、位相差に応じた信号を出力する位相比較器
と、 該位相比較器から出力された信号を平滑化するフィルタ
と、 該フィルタから出力された信号に比例した周波数の信号
を出力する電圧制御発振器と、 該電圧制御発振器から出力された信号を分周し、比較信
号として前記位相比較器に出力する分周器とを備え、 前記基準信号入力検出回路が基準信号の入力停止を検出
したときに、前記スイッチを基準信号側から一定の周波
数の信号を発振する発振器側へ切り換えることを特徴と
する位相同期回路。 - 【請求項7】 一定の周波数の信号を発振する発振器
と、 基準信号と比較信号との位相差を検出し、位相差に応じ
た信号を出力する位相比較器と、 該位相比較器から出力された信号を平滑化するフィルタ
と、 該フィルタから出力された信号に比例した周波数の信号
を出力する電圧制御発振器と、 前記位相比較器の出力の状態を監視する同期はずれ検出
器と、 該同期はずれ検出器からの信号に応じて前記発振器の出
力と前記電圧制御発振器の出力のいずれかを選択するス
イッチと、 該スイッチから出力された信号を分周し、比較信号とし
て前記位相比較器に出力する分周器と備え、 前記同期はずれ検出器が同期はずれを検出したときに、
前記スイッチを電圧制御発振器側から一定の周波数の信
号を発振する発振器側へ切り換えることを特徴とする位
相同期回路。 - 【請求項8】 一定の周波数の信号を発振する発振器
と、 基準信号と比較信号との位相差を検出し、位相差に応じ
た信号を出力する位相比較器と、 該位相比較器から出力された信号を平滑化するフィルタ
と、 該フィルタから出力された信号に比例した周波数の信号
を出力する電圧制御発振器と、 該電圧制御発振器から出力された信号を分周し、比較信
号として前記位相比較器に出力する分周器と、 前記位相比較器の出力の状態を監視する同期はずれ検出
器と、 該同期はずれ検出器からの信号に応じて前記発振器の出
力と前記電圧制御発振器の出力のいずれかを選択するス
イッチとを備え、 前記同期はずれ検出器が同期はずれを検出したときに、
前記スイッチを電圧制御発振器側から一定の周波数の信
号を発振する発振器側へ切り換えることを特徴とする位
相同期回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4346449A JPH06197014A (ja) | 1992-12-25 | 1992-12-25 | 位相同期回路 |
TW082101864A TW266353B (ja) | 1992-12-25 | 1993-03-13 | |
DE4326844A DE4326844C2 (de) | 1992-12-25 | 1993-08-10 | Phasenregelschleife |
US08/114,363 US5410572A (en) | 1992-12-25 | 1993-09-01 | Phase locked loop circuit |
KR1019930024479A KR970006195B1 (ko) | 1992-12-25 | 1993-11-17 | 위상동기회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4346449A JPH06197014A (ja) | 1992-12-25 | 1992-12-25 | 位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06197014A true JPH06197014A (ja) | 1994-07-15 |
Family
ID=18383508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4346449A Pending JPH06197014A (ja) | 1992-12-25 | 1992-12-25 | 位相同期回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5410572A (ja) |
JP (1) | JPH06197014A (ja) |
KR (1) | KR970006195B1 (ja) |
DE (1) | DE4326844C2 (ja) |
TW (1) | TW266353B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013933A (ja) * | 2005-05-30 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | クロック生成回路及びそれを備えた半導体装置 |
JP2007166255A (ja) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 高周波送受信装置と、この高周波送受信装置と通信する基地局送受信装置 |
JP2007189638A (ja) * | 2006-01-16 | 2007-07-26 | Nec Corp | 位相同期回路 |
WO2009063589A1 (ja) * | 2007-11-16 | 2009-05-22 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
JP2009253733A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Dempa Kogyo Co Ltd | タイミングリカバリー回路 |
JP2009272766A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 位相比較器、位相同期回路及び位相比較制御方法 |
US9100028B2 (en) | 2005-05-30 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Clock generation circuit and semiconductor device provided therewith |
JP2017092738A (ja) * | 2015-11-11 | 2017-05-25 | エスアイアイ・セミコンダクタ株式会社 | 発振回路装置 |
CN110380725A (zh) * | 2019-05-30 | 2019-10-25 | 芯创智(北京)微电子有限公司 | 一种鉴频鉴相模块的增益控制系统及方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202690A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | クロック信号発生回路 |
JPH0832833A (ja) * | 1994-07-13 | 1996-02-02 | Rohm Co Ltd | ビデオシステムパルス生成回路 |
US5534826A (en) * | 1994-10-24 | 1996-07-09 | At&T Corp. | Oscillator with increased reliability start up |
JP3395411B2 (ja) * | 1994-11-21 | 2003-04-14 | ソニー株式会社 | 位相比較回路及び位相同期回路 |
JP3523718B2 (ja) | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
DE19654935C2 (de) * | 1995-02-06 | 2002-06-13 | Mitsubishi Electric Corp | Halbleitereinrichtung |
JP3710845B2 (ja) * | 1995-06-21 | 2005-10-26 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR0175381B1 (ko) * | 1995-07-03 | 1999-04-01 | 김광호 | 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치 |
US5949261A (en) * | 1996-12-17 | 1999-09-07 | Cypress Semiconductor Corp. | Method and circuit for reducing power and/or current consumption |
US6154508A (en) * | 1998-03-23 | 2000-11-28 | Vlsi Technology, Inc. | Method and system for rapidly achieving synchronization between digital communications systems |
JP2000174616A (ja) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | 半導体集積回路 |
JP2000173194A (ja) * | 1998-12-10 | 2000-06-23 | Fujitsu Ltd | Pll回路、pll回路の制御装置、及びディスク装置 |
JP3324647B2 (ja) * | 1999-08-23 | 2002-09-17 | 日本電気株式会社 | 水平同期信号に対する位相同期ループ回路 |
GB9922626D0 (en) | 1999-09-25 | 1999-11-24 | Koninkl Philips Electronics Nv | Low power phase locked loop frequency sysnthesiser |
US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
US6768362B1 (en) | 2001-08-13 | 2004-07-27 | Cypress Semiconductor Corp. | Fail-safe zero delay buffer with automatic internal reference |
JP2003133950A (ja) * | 2001-10-24 | 2003-05-09 | Nippon Dempa Kogyo Co Ltd | 入力切替電圧制御発振器及びpll制御発振器 |
DE10319899B4 (de) * | 2003-04-29 | 2006-07-06 | Infineon Technologies Ag | Verfahren und Frequenzvergleichseinrichtung zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt |
KR100972494B1 (ko) * | 2005-04-28 | 2010-07-26 | 쟈인 에레쿠토로닉스 가부시키가이샤 | 위상 동기 루프 회로 |
KR20100077548A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 위상동기회로 |
US8120430B1 (en) * | 2009-01-15 | 2012-02-21 | Xilinx, Inc. | Stable VCO operation in absence of clock signal |
US8120432B2 (en) | 2009-06-19 | 2012-02-21 | Rockstar Bidco, LP | System and method for selecting optimum local oscillator discipline source |
US8125279B2 (en) * | 2009-06-19 | 2012-02-28 | Rockstar Bidco, LP | System and method for reducing holdover duration |
CN104022778B (zh) * | 2014-06-24 | 2017-06-27 | 瑞斯康达科技发展股份有限公司 | 一种模拟锁相环电路及其信号处理方法 |
WO2016093004A1 (ja) * | 2014-12-08 | 2016-06-16 | 古野電気株式会社 | 基準信号発生装置 |
US9954516B1 (en) * | 2015-08-19 | 2018-04-24 | Integrated Device Technology, Inc. | Timing device having multi-purpose pin with proactive function |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567242A (en) * | 1978-11-15 | 1980-05-21 | Rohm Co Ltd | Phase locked loop circuit |
JPS57195311A (en) * | 1981-05-26 | 1982-12-01 | Victor Co Of Japan Ltd | Clock regenerating circuit |
JPS6348928A (ja) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | 網同期用クロツク制御方式 |
JPS63111725A (ja) * | 1986-10-29 | 1988-05-17 | Matsushita Electric Ind Co Ltd | クロツク再生位相同期回路 |
JPS647714A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Clock synchronizing circuit |
JPH01141419A (ja) * | 1987-11-27 | 1989-06-02 | Matsushita Electric Ind Co Ltd | Pll回路 |
JPH01232828A (ja) * | 1988-03-12 | 1989-09-18 | Nissin Electric Co Ltd | Pll回路 |
JPH0310418A (ja) * | 1989-06-07 | 1991-01-18 | Sanyo Electric Co Ltd | クロック再生用pll回路の基準クロック制御装置 |
JPH0432330A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | システムクロツク保護方式 |
JPH0435416A (ja) * | 1990-05-30 | 1992-02-06 | Mitsubishi Electric Corp | 位相同期回路 |
JPH0440671A (ja) * | 1990-06-05 | 1992-02-12 | Matsushita Electric Ind Co Ltd | Pll装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4031483A (en) * | 1976-01-15 | 1977-06-21 | Sperry Rand Corporation | Limiter circuit for servosystems |
US4007429A (en) * | 1976-01-19 | 1977-02-08 | Gte International Incorporated | Phase-locked loop having a switched lowpass filter |
DE2951022A1 (de) * | 1979-12-19 | 1981-07-23 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen |
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
DE3441143A1 (de) * | 1984-11-10 | 1986-05-22 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltung zur voreinstellung einer regelspannung |
US4635280A (en) * | 1985-05-28 | 1987-01-06 | Harris Corporation | Bit synchronizer for decoding data |
CA1290407C (en) * | 1986-12-23 | 1991-10-08 | Shigeki Saito | Frequency synthesizer |
DE3735188A1 (de) * | 1987-10-17 | 1989-04-27 | Philips Patentverwaltung | Phasenregelkreis mit einem spannungsgesteuerten oszillator |
IT1223524B (it) * | 1987-12-18 | 1990-09-19 | Honeywell Bull Spa | Circuito ad aggancio di fase autotarante |
JPH0770994B2 (ja) * | 1989-01-12 | 1995-07-31 | 松下電器産業株式会社 | 位相同期回路 |
JP2743468B2 (ja) * | 1989-05-18 | 1998-04-22 | 日産自動車株式会社 | 副変速機の変速制御装置 |
EP0479237B1 (en) * | 1990-10-02 | 1997-08-20 | Nec Corporation | Phase-locked oscillation circuit system with measure against shut-off of input clock |
JPH04182319A (ja) * | 1990-11-15 | 1992-06-29 | Seiko Epson Corp | ドープトガラスの製造方法 |
-
1992
- 1992-12-25 JP JP4346449A patent/JPH06197014A/ja active Pending
-
1993
- 1993-03-13 TW TW082101864A patent/TW266353B/zh active
- 1993-08-10 DE DE4326844A patent/DE4326844C2/de not_active Expired - Fee Related
- 1993-09-01 US US08/114,363 patent/US5410572A/en not_active Expired - Fee Related
- 1993-11-17 KR KR1019930024479A patent/KR970006195B1/ko not_active IP Right Cessation
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567242A (en) * | 1978-11-15 | 1980-05-21 | Rohm Co Ltd | Phase locked loop circuit |
JPS57195311A (en) * | 1981-05-26 | 1982-12-01 | Victor Co Of Japan Ltd | Clock regenerating circuit |
JPS6348928A (ja) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | 網同期用クロツク制御方式 |
JPS63111725A (ja) * | 1986-10-29 | 1988-05-17 | Matsushita Electric Ind Co Ltd | クロツク再生位相同期回路 |
JPS647714A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Clock synchronizing circuit |
JPH01141419A (ja) * | 1987-11-27 | 1989-06-02 | Matsushita Electric Ind Co Ltd | Pll回路 |
JPH01232828A (ja) * | 1988-03-12 | 1989-09-18 | Nissin Electric Co Ltd | Pll回路 |
JPH0310418A (ja) * | 1989-06-07 | 1991-01-18 | Sanyo Electric Co Ltd | クロック再生用pll回路の基準クロック制御装置 |
JPH0432330A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | システムクロツク保護方式 |
JPH0435416A (ja) * | 1990-05-30 | 1992-02-06 | Mitsubishi Electric Corp | 位相同期回路 |
JPH0440671A (ja) * | 1990-06-05 | 1992-02-12 | Matsushita Electric Ind Co Ltd | Pll装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013933A (ja) * | 2005-05-30 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | クロック生成回路及びそれを備えた半導体装置 |
US9819352B2 (en) | 2005-05-30 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Clock generation circuit and semiconductor device provided therewith |
US9100028B2 (en) | 2005-05-30 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Clock generation circuit and semiconductor device provided therewith |
JP2007166255A (ja) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 高周波送受信装置と、この高周波送受信装置と通信する基地局送受信装置 |
JP4581985B2 (ja) * | 2005-12-14 | 2010-11-17 | パナソニック株式会社 | 内視鏡用高周波送受信装置 |
JP4654919B2 (ja) * | 2006-01-16 | 2011-03-23 | 日本電気株式会社 | 位相同期回路 |
JP2007189638A (ja) * | 2006-01-16 | 2007-07-26 | Nec Corp | 位相同期回路 |
WO2009063589A1 (ja) * | 2007-11-16 | 2009-05-22 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
KR101025522B1 (ko) * | 2007-11-16 | 2011-04-04 | 니혼 뎀파 고교 가부시키가이샤 | 발진 주파수 제어 회로 |
US8044722B2 (en) | 2007-11-16 | 2011-10-25 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
JP2009253733A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Dempa Kogyo Co Ltd | タイミングリカバリー回路 |
JP2009272766A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 位相比較器、位相同期回路及び位相比較制御方法 |
JP2017092738A (ja) * | 2015-11-11 | 2017-05-25 | エスアイアイ・セミコンダクタ株式会社 | 発振回路装置 |
CN110380725A (zh) * | 2019-05-30 | 2019-10-25 | 芯创智(北京)微电子有限公司 | 一种鉴频鉴相模块的增益控制系统及方法 |
CN110380725B (zh) * | 2019-05-30 | 2023-06-20 | 芯创智创新设计服务中心(宁波)有限公司 | 一种鉴频鉴相模块的增益控制系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
KR940017226A (ko) | 1994-07-26 |
DE4326844A1 (de) | 1994-07-07 |
TW266353B (ja) | 1995-12-21 |
DE4326844C2 (de) | 1997-11-20 |
US5410572A (en) | 1995-04-25 |
KR970006195B1 (ko) | 1997-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06197014A (ja) | 位相同期回路 | |
US5942949A (en) | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve | |
US5892380A (en) | Method for shaping a pulse width and circuit therefor | |
JP2581398B2 (ja) | Pll周波数シンセサイザ | |
US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
JP3121784B2 (ja) | 位相同期ループのロック検出装置 | |
KR20050103367A (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
US7663417B2 (en) | Phase-locked loop circuit | |
US6043715A (en) | Phase-locked loop with static phase offset compensation | |
CN100553148C (zh) | 具有改进的锁相/解锁检测功能的锁相回路 | |
JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
JP3257803B2 (ja) | 発信器の周波数を所定の周波数範囲内に維持する装置 | |
KR101701641B1 (ko) | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프 | |
US6313708B1 (en) | Analog phase locked loop holdover | |
US20120187989A1 (en) | Phase-locked loop having high-gain mode phase-frequency detector | |
WO2001022593A1 (fr) | Boucle a phase asservie | |
EP3457572B1 (en) | Clock generator circuit and clock signal generation method | |
US20040066872A1 (en) | Method and apparatus for reducing clock jitter in a clock recovery circuit | |
JPH05268078A (ja) | 周波数監視機能を有するpllキャリブレーション回路 | |
JPH0758634A (ja) | 位相同期回路 | |
JP3157151B2 (ja) | 半導体集積回路 | |
KR100207552B1 (ko) | 주파수-전류 변환기를 사용한 위상 동기 루프 회로 | |
JP2677039B2 (ja) | 位相同期発振器 | |
JPH0629837A (ja) | 位相同期回路 | |
JP2592675B2 (ja) | フェーズロックループ回路調整方法 |