JP3324647B2 - 水平同期信号に対する位相同期ループ回路 - Google Patents

水平同期信号に対する位相同期ループ回路

Info

Publication number
JP3324647B2
JP3324647B2 JP23587699A JP23587699A JP3324647B2 JP 3324647 B2 JP3324647 B2 JP 3324647B2 JP 23587699 A JP23587699 A JP 23587699A JP 23587699 A JP23587699 A JP 23587699A JP 3324647 B2 JP3324647 B2 JP 3324647B2
Authority
JP
Japan
Prior art keywords
signal
phase
horizontal
circuit
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23587699A
Other languages
English (en)
Other versions
JP2001060866A (ja
Inventor
俊也 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23587699A priority Critical patent/JP3324647B2/ja
Priority to KR1020000048386A priority patent/KR20010030110A/ko
Priority to US09/643,254 priority patent/US6670995B1/en
Priority to CNB001262262A priority patent/CN1146223C/zh
Priority to TW089117334A priority patent/TW535420B/zh
Publication of JP2001060866A publication Critical patent/JP2001060866A/ja
Application granted granted Critical
Publication of JP3324647B2 publication Critical patent/JP3324647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力する水平同期
信号の位相と電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ
−Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）の出
力を分周して水平同期信号と位相同期がとれる周波数に
分周した帰還（ＲＥＴ：Ｒｅｔｕｒｎ）信号の位相とを
比較し、検出した位相のずれ情報を電圧制御発振器へ出
力する位相比較器を備えて両者の位相を同期状態にロッ
クする水平同期信号に対する位相同期ループ（ＰＬＬ：
Ｐｈａｓｅ-Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関し、特
に、入力する水平同期信号の周波数レベルが所定値以下
に低下または消滅した際においても電圧制御発振器にお
ける周波数の急激な変化を回避することができる水平同
期信号に対する位相同期ループ回路に関する。
【０００２】
【従来の技術】近年、入力される同期信号の周波数幅が
広いマルチシンクディスプレイが採用され、水平同期信
号に対する位相同期ループ回路もこれらに対応する必要
性が生じている。このような、水平同期信号に対する位
相同期ループ回路は、一般的にテレビジョンなどに使用
されている。しかし、水平同期信号出力回路は、急激な
周波数変化に対して破壊し易い。
【０００３】なぜならば、水平同期信号出力回路をドラ
イブするパルスの周波数が急激に変化した場合、ドライ
バ回路の高耐圧トランジスタが破壊するからである。例
えば、周波数が１０パーセント程度、一瞬にして変化す
る場合がある。すなわち、水平同期信号が急激に変化ま
たは消滅した場合である。例えば、急に消滅したような
場合、大きな周波数の低減と判断してこの変化に即時追
従した際には、急激な周波数の上昇を実行する必要があ
り、上述したとおり水平同期信号出力回路が破壊される
ことになる。
【０００４】従来、この種の水平同期信号に対する回路
に使用されるＰＬＬ（位相同期ループ）回路では、例え
ば、図６に示されるように、位相比較器１０１、ＶＣＯ
（電圧制御発振器）１０２、および分周回路１０３をル
ープで接続し、位相比較器１０１が端子Ｈｉｎから入力
するＨｉｎ（水平同期入力）信号と分周回路１０３から
出力されるＲＥＴ（帰還）信号と両者の位相を比較して
チャージポンプ回路によりＶＣＯ１０２に位相のずれ情
報を出力している。また、ＶＣＯ１０２の入力には端子
Ｆを介してＡＦＣ（自動周波数制御）用フィルタ１０４
が接続されている。このような構成で、分周回路１０３
がＶＣＯ１０２の出力を端子Ｈｉｎから入力されるＨｉ
ｎ信号と同一の周波数に分周することによりＨｉｎ信号
とＲＥＴ信号との位相同期がロックされる。
【０００５】図６に図７のタイムチャートを併せ参照し
てＨｉｎ信号の入力が消滅した場合について説明する。
【０００６】正常状態では、Ｈｉｎ信号とＲＥＴ信号と
はほぼ同一の位相にロックされているので両者の波形の
エッジタイミングもほぼ等しく、位相比較器１０１のチ
ャージポンプ回路から出力される端子Ｆでの出力波形は
皆無かまたは極細いパルスである。
【０００７】一方、ＲＥＴ信号の入力に拘わらずＨｉｎ
信号の入力がない場合には、ＲＥＴ信号の発生に追従し
て位相比較器１０１のチャージポンプ回路からＡＦＣ用
フィルタ１０４に電流を継続して流す。従って、ＶＣＯ
１０２では、大幅な周波数の低下と判断して出力周波数
を急激に上昇させるように変化させてしまうことが生じ
る。この結果、水平同期信号出力回路が破壊しやすい。
【０００８】このような問題点を解決するために、ＶＣ
Ｏの入力側にスイッチを設け、位相比較器からＨｉｎ信
号の消滅、または所定値以上の位相のずれを検出した際
には、ＶＣＯに基準電圧源を接続（特許公報第２５１１
８５８号）、または、位相のずれがない状態での中心平
均電圧もしくは誤差電圧を保持しておき、位相のずれが
生じた際にはこの電圧を印加（特開平６-２５３１６９
号公報または特開平６-３３９０４３号公報）すること
が提案されている。
【０００９】しかしながら、このようなスイッチを設け
ても、Ｈｉｎ信号の消滅、または所定値以上の位相のず
れが発生した時点からこれを検出してスイッチにより切
り替えるまでの経過時間中に、上述した現象を起こす機
会を皆無にすることはできない。
【００１０】
【発明が解決しようとする課題】上述した従来の水平同
期信号に対する位相同期ループ回路では、ＲＥＴ信号に
対してＨｉｎ信号の消滅または大きな位相のずれを生じ
た場合、水平同期信号出力回路を破壊する可能性が大き
いという問題点がある。
【００１１】その理由は、ＲＥＴ信号の入力に拘わらず
Ｈｉｎ信号の入力がない場合または大幅なずれを生じた
場合には、ＲＥＴ信号の発生に追従して位相比較器のチ
ャージポンプ回路からＡＦＣ用フィルタに位相誤差電流
を継続して流すので、ＶＣＯの出力周波数を急激に変化
させてしまうことが生じるためである。また、スイッチ
を設けた場合でも、この状態が発生した後、検出して切
り替えるまでの経過時間によってはこの問題を回避する
ことはできない。
【００１２】本発明の課題は、このような問題点を解決
し、ＲＥＴ信号の入力に拘わらずＨｉｎ信号の入力がな
い場合または大幅なずれを生じた場合でも、ＶＣＯに対
してはこの状態の変化を回避して即時に追従することが
ないように対処できる水平同期信号に対する位相同期ル
ープ回路を提供することである。
【００１３】
【課題を解決するための手段】本発明による水平同期信
号に対する位相同期ループ回路は、入力する水平同期信
号の位相と電圧制御発振器の出力を水平同期信号と位相
同期がとれる周波数に分周した帰還信号の位相とを比較
して検出した位相のずれ情報を電圧制御発振器へ出力す
る位相比較器を備えて両者の位相を同期状態にロックす
るものであって、水平同期信号を入力しこの水平同期信
号に所定の遅延時間を与えて位相比較器へ出力する第一
の遅延回路と、位相比較器の出力側に、水平同期信号が
入力した際のみ、検出した位相のずれ情報を電圧制御発
振器へ接続するスイッチを備えて、前記位相のずれ情報
から前記水平同期信号と前記水平同期信号を遅延させた
信号とから合成される正及び負いずれかのパルスを前記
電圧制御発振器に伝達している。
【００１４】このような構成により、スイッチは、前記
水平同期信号周波数が高くなった場合には、前記水平同
期信号のパルス幅以内のパルス幅を有する正のパルスを
前記電圧制御発振器に伝達し、前記水平同期信号周波数
が低くなった場合には、前記水平同期信号と水平同期信
号を遅延させた信号との遅延差のパルス幅を有する負の
パルスを前記電圧制御発振器に伝達することができる。
【００１５】また更に、第二の遅延回路を追加して備え
て帰還信号を入力しこの帰還信号に第一の遅延回路によ
る遅延時間と同一の遅延時間を与えて位相比較器へ出力
することにより、位相比較器の位相比較回路を単純化す
ることができる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１７】図１は本発明の実施の一形態を示す機能ブ
ロック図である。図１に示された水平同期信号に対する
位相同期ループ（ＰＬＬ）回路では、遅延回路１，７、
チャージポンプ回路を有する位相比較器２、スイッチ
３、端子Ｆに接続するＡＦＣ用フィルタ４、ＶＣＯ５、
および分周回路６が設けられている。
【００１８】遅延回路１は端子ＨｉｎからＨｉｎ（水平
同期入力）信号を入力して所定時間、例えば、１００ｎ
ｓｅｃの遅延時間を与えて位相比較回路２へ出力する。
遅延回路７は分周回路６が出力するＲＥＴ（帰還）信号
を入力して遅延回路１と同一の遅延時間、本例では、１
００ｎｓｅｃの遅延時間を与えて位相比較回路２へ出力
する。
【００１９】位相比較器２は、遅延回路１，７により同
一の遅延時間１００ｎｓｅｃをもつＨｉｎ信号およびＲ
ＥＴ信号を入力して信号の立ち上がりまたは立ち下がり
エッジにより位相を比較し、位相の進み遅れによる位相
差を正負のパルスによりチャージポンプ回路から出力
し、端子Ｆに接続されるＡＦＣ用フィルタにより位相誤
差電流が流れる。
【００２０】スイッチ３は、端子Ｈｉｎを介してＨｉｎ
信号を受け、Ｈｉｎ信号が入力している間のみ、オン信
号として位相比較器２の出力をＶＣＯ５の入力へ接続す
る。従って、Ｈｉｎ信号の入力がない場合にはスイッチ
３からの出力はなく、スイッチ３は高インピーダンスに
固定される。
【００２１】ＡＦＣ用フィルタ４は、端子Ｆを介して、
スイッチ３の出力およびＶＣＯ５の入力と接続してお
り、スイッチ３を介して接続される位相比較器２の出力
により位相誤差電流を流し、電圧波形によりＶＣＯ５に
伝達する。
【００２２】ＶＣＯ５は、スイッチ３を介して受ける位
相比較器２の出力に応じて印加される電圧値により発振
周波数を変化させ、分周回路６へ出力する。分周回路６
はＶＣＯ５の出力周波数をＨｉｎ信号の周波数と同一の
周波数までに分周してＲＥＴ信号として遅延回路７へ出
力する。
【００２３】遅延回路７の出力が位相比較器２へ接続さ
れることにより、位相比較回路２の比較結果がＶＣＯ５
に反映され、Ｈｉｎ信号の位相がＲＥＴ信号の位相と同
期ロックされるＰＬＬ回路が形成される。
【００２４】次に、図１に図２を併せ参照して、正常に
位相がロックされている状態について説明する。
【００２５】図１において正常の状態では、端子Ｈｉｎ
から入力するＨｉｎ信号と分周回路６から出力されるＲ
ＥＴ信号とは、遅延回路１，７両者の同一遅延時間１０
０ｎｓｅｃを通過している。従って、遅延回路１を通過
したＨｉｎ信号と遅延回路７を通過してＲＥＴ信号とは
共にＰＬＬ回路により互いに同期して位相が一致してお
り、二つの信号の立ち上がりエッジは同一である。
【００２６】スイッチ３は図２に破線で示されるＨｉｎ
信号のパルス幅の期間だけ位相比較器２で検出された位
相誤差電流が流れる。位相が一致している場合、位相誤
差電流はほとんど流れない。
【００２７】次に、図１に図３を併せ参照して、Ｈｉｎ
信号が消滅した場合について説明する。図示されるよう
に、正常で位相が一致している状態から急激に変化して
Ｈｉｎ信号が消滅した場合である。
【００２８】この状態では、Ｈｉｎ信号がないので、ス
イッチ３により位相比較器２のチャージポンプ回路とＡ
ＦＣ用フィルタ４との間はオフ状態である。このため、
フィルタに蓄積されていた位相誤差分成分の電荷は保持
され続けている。すなわち、Ｈｉｎ信号が消滅してもＶ
ＣＯ５の発振周波数はそれまでの状態を継続して維持し
ている。従って、急激な周波数の変化は生じない。
【００２９】すなわち、Ｈｉｎ信号によりオン／オフ制
御されるスイッチを位相比較器の出力側に設けることに
より、Ｈｉｎ信号が消滅した場合でもＶＣＯの発振周波
数は急激に変化することはない。
【００３０】次に、図１に図４を併せ参照して、Ｈｉｎ
信号の周波数が高くなった場合について説明する。すな
わち、正常で位相が一致している状態から急激にＨｉｎ
信号の周波数が高くなった場合である。
【００３１】この場合、スイッチ３がない状態では、遅
延回路１の出力信号の立ち上がりから遅延回路７の出力
信号の立ち上がりまでの期間、位相誤差電流が破線で図
示されるように出力される。この期間は、Ｈｉｎ信号の
立ち上がりからＲＥＴ信号の立ち上がりまでの時間を有
している。一方、スイッチ３がある状態では、遅延回路
１により与えられた遅延時間の１００ｎｓｅｃをＨｉｎ
信号のパルス幅から差し引いただけの時間間隔、位相誤
差電流が流れることになる。
【００３２】すなわち、Ｈｉｎ信号によりオン／オフ制
御されるスイッチを位相比較器の出力側に設けることに
より、Ｈｉｎ信号がＲＥＴ信号より速く到来した場合で
も、Ｈｉｎ信号のパルス幅以内のパルス幅による位相誤
差電流を流すだけなので、ＶＣＯの発振周波数は急激に
変化することはない。
【００３３】次に、図１に図５を併せ参照して、Ｈｉｎ
信号の周波数が低くなった場合について説明する。すな
わち、正常で位相が一致している状態から急激にＨｉｎ
信号の周波数が低くなった場合である。
【００３４】この場合、スイッチ３がない状態では、遅
延回路７の出力信号の立ち上がりから遅延回路１の出力
信号の立ち上がりまでの期間、位相誤差電流が破線で図
示されるように出力される。この期間は、ＲＥＴ信号の
立ち上がりからＨｉｎ信号の立ち上がりまでの時間を有
している。一方、スイッチ３がある状態では、Ｈｉｎ信
号が立ち上がってから遅延回路１の遅延時間１００ｎｓ
ｅｃの期間だけ位相誤差電流が流れることになる。この
場合には、ずれ情報である位相誤差電流の引き込みに時
間遅れが生じるが、特に問題となるレベルではない。
【００３５】すなわち、Ｈｉｎ信号によりオン／オフ制
御されるスイッチを位相比較器の出力側に設け、かつＨ
ｉｎ信号を遅延回路により遅延させて位相比較器に入力
させることにより、遅延回路により与えられた遅延時間
の１００ｎｓｅｃだけの時間間隔で位相誤差電流が流れ
ることになるので、ＶＣＯの発振周波数は急激に変化す
ることはない。
【００３６】上記説明では、例えば分周回路で水平同期
信号と同一周波数まで分周するとしたが、位相比較器で
比較できる例えば整数倍の周波数であってもよい。ま
た、分周回路により出力されるＲＥＴ信号が遅延回路に
より与えられる遅延時間は位相比較器内部で対応するこ
とによりＨｉｎ信号に与えられる時間と相違させること
もできる。このように、回路構成が機能の分離併合によ
り上記説明と相違しても、上記機能を満たす限り変更は
自由であり、上記説明が本発明を限定するものではな
い。
【００３７】
【発明の効果】以上説明したように本発明によれば、入
力する水平同期信号の周波数レベルが所定値以下に低下
または消滅した際においても電圧制御発信器（ＶＣＯ）
における周波数の急激な変化を回避できるという効果を
得ることができる。
【００３８】その理由は、水平同期入力（Ｈｉｎ）信号
によりオン／オフ制御されるスイッチを位相比較器の出
力側に設け、かつＨｉｎ信号を遅延回路により遅延させ
て位相比較器に入力させているからである。
【００３９】この構成の結果、ＶＣＯの発振周波数を制
御する位相誤差電流の最大印加時間がＨｉｎ信号のパル
ス幅に制限されるので、位相誤差電流が連続して流れる
ことによるＶＣＯの急激な発振周波数の変化を回避する
ことができるからである。すなわち、Ｈｉｎ信号が消滅
した際にはＶＣＯに対して位相誤差電流が流れないの
で、それまでの発振周波数を維持することになる。ま
た、Ｈｉｎ信号の周波数が急激に高くなった場合では、
Ｈｉｎ信号のパルス幅以下の時間で位相誤差電流を流す
ことによりＶＣＯに対して発振周波数を高める制御を行
ない、また、Ｈｉｎ信号の周波数が急激に低くなった場
合では、遅延回路の遅延時間によるパルス幅で位相誤差
電流を流すことによりＶＣＯに対して発振周波数を低め
る制御を行なうことができるからである。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。
【図２】図１において、正常な状態での実施の一形態を
示すタイムチャートである。
【図３】図１において、Ｈｉｎ信号が急に消滅した状態
での実施の一形態を示すタイムチャートである。
【図４】図１において、Ｈｉｎ信号の周波数が急激に高
くなった状態での実施の一形態を示すタイムチャートで
ある。
【図５】図１において、Ｈｉｎ信号の周波数が急激に低
くなった状態での実施の一形態を示すタイムチャートで
ある。
【図６】従来の一例を示す機能ブロック図である。
【図７】図６において、Ｈｉｎ信号が急に消滅した状態
での一例を示すタイムチャートである。
【符号の説明】
１、７ 遅延回路 ２ 位相比較器 ３ スイッチ ４ ＡＦＣ用フィルタ ５ ＶＣＯ（電圧制御発振器） ６ 分周回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/14

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力する水平同期信号の位相と電圧制御
    発振器（ＶＣＯ）の出力を前記水平同期信号と位相同期
    がとれる周波数に分周した帰還（ＲＥＴ）信号の位相と
    を比較して検出した位相のずれ情報を前記電圧制御発振
    器へ出力する位相比較器を備えて両者の位相を同期状態
    にロックする水平同期信号に対する位相同期ループ（Ｐ
    ＬＬ）回路において、前記水平同期信号を入力しこの水平同期信号に所定の遅
    延時間を与えて前記位相比較器へ出力する第一の遅延回
    路を備え、 前記位相比較器の出力側に、前記水平同期信
    号が入力した際のみ、検出した前記位相のずれ情報を前
    記電圧制御発振器へ接続するスイッチを備えて、前記位
    相のずれ情報から前記水平同期信号と前記水平同期信号
    を遅延させた信号とから合成される正及び負いずれかの
    パルスを前記電圧制御発振器に伝達することを特徴とす
    る水平同期信号に対する位相同期ループ回路。
  2. 【請求項２】 請求項１において、前記スイッチは、前
    記水平同期信号周波数が高くなった場合には、前記水平
    同期信号のパルス幅以内のパルス幅を有する正のパルス
    を前記電圧制御発振器に伝達し、前記水平同期信号周波
    数が低くなった場合には、前記水平同期信号と水平同期
    信号を遅延させた信号との遅延差のパルス幅を有する負
    のパルスを前記電圧制御発振器に伝達することを特徴と
    する水平同期信号に対する位相同期ループ回路。
  3. 【請求項３】 請求項１又は２において、更に、前記帰
    還信号を入力しこの帰還信号に前記遅延時間と同一の遅
    延時間を与えて前記位相比較器へ出力する第二の遅延回
    路を備えることを特徴とする水平同期信号に対する位相
    同期ループ回路。
  4. 【請求項４】 チャージポンプ回路を有する位相比較器
    の出力を電圧制御発振器および自動周波数制御（ＡＦ
    Ｃ）用フィルタに、前記電圧制御発振器の出力を分周回
    路に、かつ前記分周回路の出力である帰還信号を入力す
    る水平同期信号とともに前記位相比較器に、それぞれ接
    続してループ回路を形成する水平同期信号に対する位相
    同期ループ回路において、前記位相比較器の水平同期信
    号入力側に追加して、前記水平同期信号を入力しこの水
    平同期信号に所定の遅延時間を与 えて前記位相比較器へ
    出力する第一の遅延回路と、前記水平同期信号と前記帰
    還信号との位相のずれ情報を検出して出力する前記位相
    比較器の出力側に追加して、前記水平同期信号が入力し
    た際のみ、検出した前記位相のずれ情報を前記電圧制御
    発振器へ接続するスイッチとを備えて、前記位相のずれ
    情報から前記水平同期信号と前記水平同期信号を遅延さ
    せた信号とから合成される正及び負いずれかのパルスを
    前記電圧制御発振器に伝達することを特徴とする水平同
    期信号に対する位相同期ループ回路。
  5. 【請求項５】 請求項４において、前記スイッチは、前
    記水平同期信号周波数が高くなった場合には、前記水平
    同期信号のパルス幅以内のパルス幅を有する正のパルス
    を前記電圧制御発振器に伝達し、前記水平同期信号周波
    数が低くなった場合には、前記水平同期信号と水平同期
    信号を遅延させた信号との遅延差のパルス幅を有する負
    のパルスを前記電圧制御発振器に伝達することを特徴と
    する水平同期信号に対する位相同期ループ回路。
  6. 【請求項６】 請求項４又は５において、更に前記位相
    比較器の帰還信号入力側に追加して、前記帰還信号を入
    力しこの帰還信号に前記遅延時間と同一の遅延時間を与
    えて前記位相比較器へ出力する第二の遅延回路を備える
    ことを特徴とする水平同期信号に対する位相同期ループ
    回路。
JP23587699A 1999-08-23 1999-08-23 水平同期信号に対する位相同期ループ回路 Expired - Fee Related JP3324647B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP23587699A JP3324647B2 (ja) 1999-08-23 1999-08-23 水平同期信号に対する位相同期ループ回路
KR1020000048386A KR20010030110A (ko) 1999-08-23 2000-08-21 수평 동기 신호용 위상 동기 루프 회로
US09/643,254 US6670995B1 (en) 1999-08-23 2000-08-22 Phase-locked loop circuit for horizontal synchronization signal
CNB001262262A CN1146223C (zh) 1999-08-23 2000-08-23 水平同步信号的锁相环电路
TW089117334A TW535420B (en) 1999-08-23 2000-08-24 Phase-lock loop circuit for horizontal synchronization signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23587699A JP3324647B2 (ja) 1999-08-23 1999-08-23 水平同期信号に対する位相同期ループ回路

Publications (2)

Publication Number Publication Date
JP2001060866A JP2001060866A (ja) 2001-03-06
JP3324647B2 true JP3324647B2 (ja) 2002-09-17

Family

ID=16992561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23587699A Expired - Fee Related JP3324647B2 (ja) 1999-08-23 1999-08-23 水平同期信号に対する位相同期ループ回路

Country Status (5)

Country Link
US (1) US6670995B1 (ja)
JP (1) JP3324647B2 (ja)
KR (1) KR20010030110A (ja)
CN (1) CN1146223C (ja)
TW (1) TW535420B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454986C (zh) * 2005-12-02 2009-01-21 邓明友 一种音视频无线发射装置
CN100536537C (zh) * 2006-12-14 2009-09-02 联詠科技股份有限公司 适用于电视视讯信号的水平同步信号锁相回路电路与方法
CN102223147B (zh) * 2011-04-01 2013-01-02 广州润芯信息技术有限公司 一种用于频率综合器的在线快速自动频率校准电路和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611230A (en) * 1984-12-18 1986-09-09 Zenith Electronics Corporation Vertical video centering control system
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
JPH06253169A (ja) 1993-02-26 1994-09-09 Toshiba Corp 水平同期信号発生装置
JPH06339043A (ja) 1993-05-28 1994-12-06 Toshiba Corp 水平同期信号発生装置
JPH07199891A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示制御装置
US5565928A (en) * 1994-06-10 1996-10-15 Thomson Consumer Electronics, Inc. Circuit for generating a scan at a multiple of a synchronizing signal
WO1997007594A1 (fr) 1995-08-14 1997-02-27 Hitachi, Ltd. Circuit de verrouillage de phase et dispositif de reproduction d'image
DE19541508A1 (de) 1995-11-08 1997-05-15 Bosch Gmbh Robert Kraftstoffeinspritzventil für Brennkraftmaschinen
JP2914287B2 (ja) * 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
US5767916A (en) * 1996-03-13 1998-06-16 In Focus Systems, Inc. Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion
US6038276A (en) * 1997-08-26 2000-03-14 Dinh; Truong T. Digital phase lock loop for non-continuous reference signal
JP3179382B2 (ja) 1997-08-27 2001-06-25 山形日本電気株式会社 Ｐｌｌ回路
JP2000174616A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 半導体集積回路

Also Published As

Publication number Publication date
CN1285681A (zh) 2001-02-28
JP2001060866A (ja) 2001-03-06
US6670995B1 (en) 2003-12-30
TW535420B (en) 2003-06-01
KR20010030110A (ko) 2001-04-16
CN1146223C (zh) 2004-04-14

Similar Documents

Publication Publication Date Title
US5373254A (en) Method and apparatus for controlling phase of a system clock signal for switching the system clock signal
JP3098027B2 (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
US6873669B2 (en) Clock signal reproduction device
JPH09284129A (ja) Ｐｌｌ回路とそれを用いた信号処理装置
JPH0645922A (ja) 位相同期ループ回路
US5126693A (en) Circuit and method of reducing phase jitter in a phase lock loop
KR100711103B1 (ko) 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
JP3324647B2 (ja) 水平同期信号に対する位相同期ループ回路
JP3014566B2 (ja) Ｐｌｌ回路
CA2229765C (en) Synchronize processing circuit
JP3250151B2 (ja) ジッタ抑圧回路
JP2806675B2 (ja) 収束モード切り換え式ディジタルｐｌｌ装置
JP2001094541A (ja) クロックリカバリ回路
JP3344628B2 (ja) Ｐｌｌ回路の自走周波数安定化回路
JPH09307432A (ja) Ｐｌｌ回路
JP2870466B2 (ja) 位相同期回路
JP3939574B2 (ja) クロック・データリカバリ回路
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP2806661B2 (ja) 二重ループ形ｐｌｌ回路
US7184096B2 (en) Method and circuit for providing a horizontal scan signal for a television set
JP2004266699A (ja) クロック再生用ｐｌｌ回路
JPH01198828A (ja) フェーズロックドループ回路
JP3276797B2 (ja) 水平出力パルス発生回路
JP2000031819A (ja) クロック同期回路
JPH1155115A (ja) 外部同期クロック発生装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees