JP2001094541A - クロックリカバリ回路 - Google Patents
クロックリカバリ回路Info
- Publication number
- JP2001094541A JP2001094541A JP27203899A JP27203899A JP2001094541A JP 2001094541 A JP2001094541 A JP 2001094541A JP 27203899 A JP27203899 A JP 27203899A JP 27203899 A JP27203899 A JP 27203899A JP 2001094541 A JP2001094541 A JP 2001094541A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- charge pump
- recovery circuit
- pulse signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 99
- 230000010355 oscillation Effects 0.000 claims abstract description 37
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000010295 mobile communication Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 11
- 101100154785 Mus musculus Tulp2 gene Proteins 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100035695 Gamma-aminobutyric acid receptor-associated protein Human genes 0.000 description 1
- 101001001372 Homo sapiens Gamma-aminobutyric acid receptor-associated protein Proteins 0.000 description 1
- 101000627861 Homo sapiens Matrix metalloproteinase-28 Proteins 0.000 description 1
- 102100026799 Matrix metalloproteinase-28 Human genes 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、すべての周波数において安定した
特性を維持し、広帯域なＶＣＯを使用しない広帯域クロ
ックリカバリ回路を提供する事を目的とする。 【解決手段】 電圧制御発信手段を備えるクロックリカ
バリ回路であって、前記電圧制御発信手段の出力クロッ
クｃｌｏｃｋ１の分周クロックｃｌｏｃｋ２を出力する
分周手段と、外部から入力される制御信号に応じて前記
クロックｃｌｏｃｋ１かクロックｃｌｏｃｋ２の一方を
選択し、リカバリクロックとして出力する選択手段と、
前記リカバリクロックとデータの位相差に応じてパルス
幅が変化するパルス信号ｕｐと、一定のパルス幅のパル
ス信号ｄｎとを生成して出力する位相比較手段と、前記
パルス信号ｕｐがハイレベルの間はチャージポンプ電流
を出力し、前記パルス信号ｄｎがハイレベルの間はチャ
ージポンプ電流を引き込むチャージポンプと、前記チャ
ージポンプの出力するチャージポンプ電流に応じた制御
電圧を前記電圧制御発信手段に出力するル−プフィルタ
とを備えることを特徴とする。
特性を維持し、広帯域なＶＣＯを使用しない広帯域クロ
ックリカバリ回路を提供する事を目的とする。 【解決手段】 電圧制御発信手段を備えるクロックリカ
バリ回路であって、前記電圧制御発信手段の出力クロッ
クｃｌｏｃｋ１の分周クロックｃｌｏｃｋ２を出力する
分周手段と、外部から入力される制御信号に応じて前記
クロックｃｌｏｃｋ１かクロックｃｌｏｃｋ２の一方を
選択し、リカバリクロックとして出力する選択手段と、
前記リカバリクロックとデータの位相差に応じてパルス
幅が変化するパルス信号ｕｐと、一定のパルス幅のパル
ス信号ｄｎとを生成して出力する位相比較手段と、前記
パルス信号ｕｐがハイレベルの間はチャージポンプ電流
を出力し、前記パルス信号ｄｎがハイレベルの間はチャ
ージポンプ電流を引き込むチャージポンプと、前記チャ
ージポンプの出力するチャージポンプ電流に応じた制御
電圧を前記電圧制御発信手段に出力するル−プフィルタ
とを備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、特に電圧制御発信
手段を備え、データに対して常に一定の位相を保ってク
ロックを生成するクロックリカバリ回路に属する。
手段を備え、データに対して常に一定の位相を保ってク
ロックを生成するクロックリカバリ回路に属する。
【０００２】
【従来の技術】従来、例えば、移動体通信などのデータ
通信において、通常、データをやりとりする場合には、
データと該データ処理用のクロックが必要となる。その
ような場合、たとえば、ＡエリアとＢエリアがデータの
やりとりをする場合を想定すると、当然、ＡＢ間でデー
タとクロックのやりとりが必要となる。しかし、近年、
データ量が膨大かつ、高速となり、できる限り、やりと
りする信号は少ない事が望ましい。
通信において、通常、データをやりとりする場合には、
データと該データ処理用のクロックが必要となる。その
ような場合、たとえば、ＡエリアとＢエリアがデータの
やりとりをする場合を想定すると、当然、ＡＢ間でデー
タとクロックのやりとりが必要となる。しかし、近年、
データ量が膨大かつ、高速となり、できる限り、やりと
りする信号は少ない事が望ましい。
【０００３】そこで、本来、データとクロック両方送る
べき所をデータのみを送るだけでデータのやりとりをす
ることができないかという背景のもと、クロックリカバ
リ回路が適用されるようになっている。
べき所をデータのみを送るだけでデータのやりとりをす
ることができないかという背景のもと、クロックリカバ
リ回路が適用されるようになっている。
【０００４】クロックリカバリ回路は、データ信号のみ
からデータに同期したクロックを作り出すものであり、
例えば、５００Ｍｂｐｓでデータが送られてきていると
すれば、そのデータから５００ＭＨｚのクロックを作り
だす。このとき、このクロックはデータに完全同期して
おり、データに対して常に一定の位相を保ってクロック
を生成する。
からデータに同期したクロックを作り出すものであり、
例えば、５００Ｍｂｐｓでデータが送られてきていると
すれば、そのデータから５００ＭＨｚのクロックを作り
だす。このとき、このクロックはデータに完全同期して
おり、データに対して常に一定の位相を保ってクロック
を生成する。
【０００５】ここで、データに対し、クロックの位相を
そろえる理由は、クロックリカバリ回路で生成されたク
ロックは、データを処理するために必要になるものであ
り、データの読み出しなど、データに対する一連の処理
が、クロックのタイミングに応じて行われるからであ
る。より詳しく説明すると、たとえば、データをクロッ
クの立ち上がりのタイミングで読み込むという処理など
のように、常に同じタイミングで読み出しを行えば、誤
って読み出しをする危険性は無くなる。しかし、データ
の読み込みがバラバラのタイミングであれば、一度読み
込んだデータをもう一度読み込んでしまう可能性があ
る。また、一定のタイミングで読み出したとしても、読
み出し位置（クロック位相位置）がデータの変化点あた
りの場合、変化点前又は、後のデータのどちらを読み込
むか、受信側が認識できなくなる可能性がある。以上の
ような問題を解決するために、常にデータに対し、クロ
ックの位相を一定位置に合わせることが必要となる。
そろえる理由は、クロックリカバリ回路で生成されたク
ロックは、データを処理するために必要になるものであ
り、データの読み出しなど、データに対する一連の処理
が、クロックのタイミングに応じて行われるからであ
る。より詳しく説明すると、たとえば、データをクロッ
クの立ち上がりのタイミングで読み込むという処理など
のように、常に同じタイミングで読み出しを行えば、誤
って読み出しをする危険性は無くなる。しかし、データ
の読み込みがバラバラのタイミングであれば、一度読み
込んだデータをもう一度読み込んでしまう可能性があ
る。また、一定のタイミングで読み出したとしても、読
み出し位置（クロック位相位置）がデータの変化点あた
りの場合、変化点前又は、後のデータのどちらを読み込
むか、受信側が認識できなくなる可能性がある。以上の
ような問題を解決するために、常にデータに対し、クロ
ックの位相を一定位置に合わせることが必要となる。
【０００６】このように、クロックリカバリ回路を使用
することで、送られてきたデータのみからデータ処理用
のクロックを生成できるため、データ処理用のクロック
をわざわざ送ることなくＡＢ間でデータ通信ができるよ
うになる。
することで、送られてきたデータのみからデータ処理用
のクロックを生成できるため、データ処理用のクロック
をわざわざ送ることなくＡＢ間でデータ通信ができるよ
うになる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。従来、広帯域なク
ロックリカバリ回路を設計しようとした場合、広帯域Ｖ
ＣＯが必要となる。しかし、プロセス変動、環境変動等
を考慮した場合、広い発振範囲をＶＣＯに保証させるこ
とは非常に困難である。
術には以下に掲げる問題点があった。従来、広帯域なク
ロックリカバリ回路を設計しようとした場合、広帯域Ｖ
ＣＯが必要となる。しかし、プロセス変動、環境変動等
を考慮した場合、広い発振範囲をＶＣＯに保証させるこ
とは非常に困難である。
【０００８】クロックリカバリ回路を設計するために
は、通常、製造プロセスの変動分，環境変動等を予め考
慮して回路設計する必要がある。そのため、ＶＣＯの保
証発振範囲に関して以下のような状況が起こる。例え
ば、設計結果として以下の情報が得られたとする。 条件が良い場合：ＶＣＯは２００ＭＨｚ〜６００ＭＨｚ
で発振。 普通の場合 ：ＶＣＯは１５０ＭＨｚ〜５００ＭＨｚ
で発振。 条件が悪い場合：ＶＣＯは１００ＭＨｚ〜４００ＭＨｚ
で発振。 全条件で保証できる発振範囲は低い方は条件が良い場合
の最低発振周波数の２００ＭＨｚで、高い方は条件の悪
い場合の最高発振周波数の４００ＭＨｚとなる。つま
り、全条件で発振可能な発振周波数、２００ＭＨｚ〜４
００ＭＨｚまでがこのＶＣＯの保証発振周波数になる。
このように、半導体の製造プロセス変動を吸収して設計
を行う以上、これらの問題は不可避であり、発振範囲を
広く持たせて設計を行うことはきわめて難しい状況にあ
る。
は、通常、製造プロセスの変動分，環境変動等を予め考
慮して回路設計する必要がある。そのため、ＶＣＯの保
証発振範囲に関して以下のような状況が起こる。例え
ば、設計結果として以下の情報が得られたとする。 条件が良い場合：ＶＣＯは２００ＭＨｚ〜６００ＭＨｚ
で発振。 普通の場合 ：ＶＣＯは１５０ＭＨｚ〜５００ＭＨｚ
で発振。 条件が悪い場合：ＶＣＯは１００ＭＨｚ〜４００ＭＨｚ
で発振。 全条件で保証できる発振範囲は低い方は条件が良い場合
の最低発振周波数の２００ＭＨｚで、高い方は条件の悪
い場合の最高発振周波数の４００ＭＨｚとなる。つま
り、全条件で発振可能な発振周波数、２００ＭＨｚ〜４
００ＭＨｚまでがこのＶＣＯの保証発振周波数になる。
このように、半導体の製造プロセス変動を吸収して設計
を行う以上、これらの問題は不可避であり、発振範囲を
広く持たせて設計を行うことはきわめて難しい状況にあ
る。
【０００９】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、分周方式の問題点
となる分周率の変化に伴うループゲインの変化を押さえ
ることで、すべての周波数において安定した特性を維持
することができ、広帯域なＶＣＯを使用しない分周方式
による広帯域クロックリカバリ回路を提供する点にあ
る。
のであり、その目的とするところは、分周方式の問題点
となる分周率の変化に伴うループゲインの変化を押さえ
ることで、すべての周波数において安定した特性を維持
することができ、広帯域なＶＣＯを使用しない分周方式
による広帯域クロックリカバリ回路を提供する点にあ
る。
【００１０】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、電圧制御発信手段を備え、データに対して常
に一定の位相を保ってクロックを生成するクロックリカ
バリ回路であって、前記電圧制御発信手段の出力である
クロックｃｌｏｃｋ１を分周したクロックｃｌｏｃｋ２
を出力する分周手段と、外部から入力される制御信号に
応じて前記クロックｃｌｏｃｋ１か前記クロックｃｌｏ
ｃｋ２のどちらか一方を選択し、リカバリクロックとし
て出力する選択手段と、前記リカバリクロックと前記デ
ータの位相差に応じてパルス幅が変化するパルス信号ｕ
ｐと、常に一定のパルス幅のパルス信号ｄｎとを生成し
て出力する位相比較手段と、前記パルス信号ｕｐがハイ
レベルの間はチャージポンプ電流を出力し、前記パルス
信号ｄｎがハイレベルの間は後段からチャージポンプ電
流を引き込むチャージポンプと、前記チャージポンプの
後段に備えられ、該チャージポンプの出力するチャージ
ポンプ電流に応じた制御電圧を前記電圧制御発信手段に
出力するル−プフィルタとを備えることを特徴とするク
ロックリカバリ回路に存する。請求項２記載の発明の要
旨は、前記選択手段は、前記制御信号が高周波発振を指
示すると前記クロックｃｌｏｃｋ１を選択出力し、前記
制御信号が低周波発振を指示すると、前記クロックｃｌ
ｏｃｋ２を選択してリカバリクロックとして出力するこ
とを特徴とする請求項１記載のクロックリカバリ回路に
存する。請求項３記載の発明の要旨は、前記位相比較手
段は、前記リカバリクロックの立ち上がり位置が前記デ
ータの中心にある場合は前記パルス信号ｕｐと前記パル
ス信号ｄｎのパルス幅が同じになり、前記リカバリクロ
ックの位相より前記データの位相が進んでいる場合は前
記パルス信号ｕｐのパルス幅が小さくなり、前記リカバ
リクロックの位相より前記データの位相が遅れている場
合には前記パルス信号ｕｐのパルス幅が大きくなること
を特徴とする請求項１または２に記載のクロックリカバ
リ回路に存する。請求項４記載の発明の要旨は、前記チ
ャージポンプは、前記制御信号が低周波発振を指示する
と、前記クロックｃｌｏｃｋ２の前記クロックｃｌｏｃ
ｋ１に対する分周率に応じて、チャージポンプ電流の電
流量を調節することを特徴とする請求項１乃至３のいず
れかに記載のクロックリカバリ回路に存する。請求項５
記載の発明の要旨は、前記チャージポンプは、前記制御
信号が低周波発振を指示すると、前記クロックｃｌｏｃ
ｋ２が前記クロックｃｌｏｃｋ１に対して細かく分周さ
れる程、チャージポンプ電流の電流量を多くすることを
特徴とする請求項１乃至４のいずれかに記載のクロック
リカバリ回路に存する。請求項６記載の発明の要旨は、
前記チャージポンプは、常時駆動してチャージポンプ電
流を出力するチャージポンプＡと、前記制御信号が低周
波発振を指示すると駆動してチャージポンプ電流を出力
する少なくとも一つの補助チャージポンプＢとを備え、
前記チャージポンプＡと前記補助チャージポンプＢが出
力するチャージポンプ電流の総和を出力することを特徴
とする請求項１乃至５のいずれかに記載のクロックリカ
バリ回路に存する。請求項７記載の発明の要旨は、前記
チャージポンプは、前記チャージポンプＡが、前記電流
源と、前記パルス信号ｕｐがハイレベルの間ＯＮとなり
前記電流源の電流をチャージポンプ電流として出力する
Ｐチャンネルトランジスタと、前記パルス信号ｄｎがハ
イレベルの間ＯＮとなり前記電流源にチャージポンプ電
流を引き込むＮチャンネルトランジスタとを備え、前記
補助チャージポンプＢが、電流源と、前記パルス信号ｕ
ｐがハイレベルの間ＯＮとなり前記電流源の電流をチャ
ージポンプ電流として出力するＰチャンネルトランジス
タと、前記パルス信号ｄｎがハイレベルの間ＯＮとなり
前記電流源にチャージポンプ電流を引き込むＮチャンネ
ルトランジスタとを備え、前記制御信号が低周波発振を
指示すると、前記パルス信号ｕｐを前記補助チャージポ
ンプＢの前記Ｐチャンネルトランジスタに出力し、前記
パルス信号ｄｎを前記補助チャージポンプＢの前記Ｎチ
ャンネルトランジスタに出力するデート回路を備えるこ
とを特徴とする請求項１乃至６のいずれかに記載のクロ
ックリカバリ回路に存する。請求項８記載の発明の要旨
は、前記ル−プフィルタは、前記チャージポンプ電流が
大きいほど、発信周波数を高くする制御電圧を前記電圧
制御発信手段に出力することを特徴とする請求項１乃至
７のいずれかに記載のクロックリカバリ回路に存する。
請求項９記載の発明の要旨は、前記分周手段は、前記ク
ロックｃｌｏｃｋ１を１／２分周したクロックｃｌｏｃ
ｋ２を出力することを特徴とする請求項１乃至８のいず
れかに記載のクロックリカバリ回路に存する。請求項１
０記載の発明の要旨は、前記チャージポンプは、前記チ
ャージポンプＡと前記補助チャージポンプＢの構成が同
一であることを特徴とする請求項１乃至９のいずれかに
記載のクロックリカバリ回路。に存する請求項１１記載
の発明の要旨は、請求項１乃至１０のいずれかに記載の
クロックリカバリ回路を備える集積回路に存する。請求
項１２記載の発明の要旨は、請求項１乃至１０のいずれ
かに記載のクロックリカバリ回路を備える送受信装置に
存する。請求項１３記載の発明の要旨は、請求項１乃至
１０のいずれかに記載のクロックリカバリ回路を備える
移動体通信装置に存する。請求項１４記載の発明の要旨
は、請求項１乃至１０のいずれかに記載のクロックリカ
バリ回路を備える携帯電話装置に存する。
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、電圧制御発信手段を備え、データに対して常
に一定の位相を保ってクロックを生成するクロックリカ
バリ回路であって、前記電圧制御発信手段の出力である
クロックｃｌｏｃｋ１を分周したクロックｃｌｏｃｋ２
を出力する分周手段と、外部から入力される制御信号に
応じて前記クロックｃｌｏｃｋ１か前記クロックｃｌｏ
ｃｋ２のどちらか一方を選択し、リカバリクロックとし
て出力する選択手段と、前記リカバリクロックと前記デ
ータの位相差に応じてパルス幅が変化するパルス信号ｕ
ｐと、常に一定のパルス幅のパルス信号ｄｎとを生成し
て出力する位相比較手段と、前記パルス信号ｕｐがハイ
レベルの間はチャージポンプ電流を出力し、前記パルス
信号ｄｎがハイレベルの間は後段からチャージポンプ電
流を引き込むチャージポンプと、前記チャージポンプの
後段に備えられ、該チャージポンプの出力するチャージ
ポンプ電流に応じた制御電圧を前記電圧制御発信手段に
出力するル−プフィルタとを備えることを特徴とするク
ロックリカバリ回路に存する。請求項２記載の発明の要
旨は、前記選択手段は、前記制御信号が高周波発振を指
示すると前記クロックｃｌｏｃｋ１を選択出力し、前記
制御信号が低周波発振を指示すると、前記クロックｃｌ
ｏｃｋ２を選択してリカバリクロックとして出力するこ
とを特徴とする請求項１記載のクロックリカバリ回路に
存する。請求項３記載の発明の要旨は、前記位相比較手
段は、前記リカバリクロックの立ち上がり位置が前記デ
ータの中心にある場合は前記パルス信号ｕｐと前記パル
ス信号ｄｎのパルス幅が同じになり、前記リカバリクロ
ックの位相より前記データの位相が進んでいる場合は前
記パルス信号ｕｐのパルス幅が小さくなり、前記リカバ
リクロックの位相より前記データの位相が遅れている場
合には前記パルス信号ｕｐのパルス幅が大きくなること
を特徴とする請求項１または２に記載のクロックリカバ
リ回路に存する。請求項４記載の発明の要旨は、前記チ
ャージポンプは、前記制御信号が低周波発振を指示する
と、前記クロックｃｌｏｃｋ２の前記クロックｃｌｏｃ
ｋ１に対する分周率に応じて、チャージポンプ電流の電
流量を調節することを特徴とする請求項１乃至３のいず
れかに記載のクロックリカバリ回路に存する。請求項５
記載の発明の要旨は、前記チャージポンプは、前記制御
信号が低周波発振を指示すると、前記クロックｃｌｏｃ
ｋ２が前記クロックｃｌｏｃｋ１に対して細かく分周さ
れる程、チャージポンプ電流の電流量を多くすることを
特徴とする請求項１乃至４のいずれかに記載のクロック
リカバリ回路に存する。請求項６記載の発明の要旨は、
前記チャージポンプは、常時駆動してチャージポンプ電
流を出力するチャージポンプＡと、前記制御信号が低周
波発振を指示すると駆動してチャージポンプ電流を出力
する少なくとも一つの補助チャージポンプＢとを備え、
前記チャージポンプＡと前記補助チャージポンプＢが出
力するチャージポンプ電流の総和を出力することを特徴
とする請求項１乃至５のいずれかに記載のクロックリカ
バリ回路に存する。請求項７記載の発明の要旨は、前記
チャージポンプは、前記チャージポンプＡが、前記電流
源と、前記パルス信号ｕｐがハイレベルの間ＯＮとなり
前記電流源の電流をチャージポンプ電流として出力する
Ｐチャンネルトランジスタと、前記パルス信号ｄｎがハ
イレベルの間ＯＮとなり前記電流源にチャージポンプ電
流を引き込むＮチャンネルトランジスタとを備え、前記
補助チャージポンプＢが、電流源と、前記パルス信号ｕ
ｐがハイレベルの間ＯＮとなり前記電流源の電流をチャ
ージポンプ電流として出力するＰチャンネルトランジス
タと、前記パルス信号ｄｎがハイレベルの間ＯＮとなり
前記電流源にチャージポンプ電流を引き込むＮチャンネ
ルトランジスタとを備え、前記制御信号が低周波発振を
指示すると、前記パルス信号ｕｐを前記補助チャージポ
ンプＢの前記Ｐチャンネルトランジスタに出力し、前記
パルス信号ｄｎを前記補助チャージポンプＢの前記Ｎチ
ャンネルトランジスタに出力するデート回路を備えるこ
とを特徴とする請求項１乃至６のいずれかに記載のクロ
ックリカバリ回路に存する。請求項８記載の発明の要旨
は、前記ル−プフィルタは、前記チャージポンプ電流が
大きいほど、発信周波数を高くする制御電圧を前記電圧
制御発信手段に出力することを特徴とする請求項１乃至
７のいずれかに記載のクロックリカバリ回路に存する。
請求項９記載の発明の要旨は、前記分周手段は、前記ク
ロックｃｌｏｃｋ１を１／２分周したクロックｃｌｏｃ
ｋ２を出力することを特徴とする請求項１乃至８のいず
れかに記載のクロックリカバリ回路に存する。請求項１
０記載の発明の要旨は、前記チャージポンプは、前記チ
ャージポンプＡと前記補助チャージポンプＢの構成が同
一であることを特徴とする請求項１乃至９のいずれかに
記載のクロックリカバリ回路。に存する請求項１１記載
の発明の要旨は、請求項１乃至１０のいずれかに記載の
クロックリカバリ回路を備える集積回路に存する。請求
項１２記載の発明の要旨は、請求項１乃至１０のいずれ
かに記載のクロックリカバリ回路を備える送受信装置に
存する。請求項１３記載の発明の要旨は、請求項１乃至
１０のいずれかに記載のクロックリカバリ回路を備える
移動体通信装置に存する。請求項１４記載の発明の要旨
は、請求項１乃至１０のいずれかに記載のクロックリカ
バリ回路を備える携帯電話装置に存する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１に示すように、本実施
の形態に係るクロックリカバリ回路１０は、ＶＣＯ１、
ＰＤＥＴ８（位相比較器）、チャージポンプＡ，Ｂ、ル
ープフィルタ４の構成に加え、広帯域実現のためのトグ
ル分周器２及び、リカバリクロック選択用のセレクタ３
から構成されている。
に基づいて詳細に説明する。図１に示すように、本実施
の形態に係るクロックリカバリ回路１０は、ＶＣＯ１、
ＰＤＥＴ８（位相比較器）、チャージポンプＡ，Ｂ、ル
ープフィルタ４の構成に加え、広帯域実現のためのトグ
ル分周器２及び、リカバリクロック選択用のセレクタ３
から構成されている。
【００１２】ＶＣＯ１にはループフィルタ（Ｌｏｏｐ
Ｆｉｌｔｅｒ）４の出力が入力される。ループフィルタ
４は、ＶＣＯ１の発振周波数を制御する。ＶＣＯ１の２
つの出力の内、一方は、分周されないクロックｃｌｏｃ
ｋ１としてセレクタ３に直接入力され、もう一方は、ト
グル分周器２に入力されて２分周クロックとなり、クロ
ックｃｌｏｃｋ２としてセレクタ３に入力される。
Ｆｉｌｔｅｒ）４の出力が入力される。ループフィルタ
４は、ＶＣＯ１の発振周波数を制御する。ＶＣＯ１の２
つの出力の内、一方は、分周されないクロックｃｌｏｃ
ｋ１としてセレクタ３に直接入力され、もう一方は、ト
グル分周器２に入力されて２分周クロックとなり、クロ
ックｃｌｏｃｋ２としてセレクタ３に入力される。
【００１３】セレクタ３は信号ＳＰＥＥＤによりクロッ
クｃｌｏｃｋ１とクロックｃｌｏｃｋ２の選択を行い、
リカバリクロックＣＬＯＣＫとしてクロックｃｌｏｃｋ
１もしくはクロックｃｌｏｃｋ２を出力する。本実施の
形態においては、信号ＳＰＥＥＤがＬＯＷでクロックｃ
ｌｏｃｋ１、ＨＩＧＨでクロックｃｌｏｃｋ２を出力す
る構成となっている。
クｃｌｏｃｋ１とクロックｃｌｏｃｋ２の選択を行い、
リカバリクロックＣＬＯＣＫとしてクロックｃｌｏｃｋ
１もしくはクロックｃｌｏｃｋ２を出力する。本実施の
形態においては、信号ＳＰＥＥＤがＬＯＷでクロックｃ
ｌｏｃｋ１、ＨＩＧＨでクロックｃｌｏｃｋ２を出力す
る構成となっている。
【００１４】セレクタ３の出力はＰＤＥＴ８（位相比較
器）の入力８２に接続される。ＰＤＥＴ８は、入力８１
に入力されたデータとの位相差を検出し、制御信号であ
る信号ｕｐ、信号ｄｎを発生する。信号ｕｐは２つに分
岐しており、一方はＮＡＮＤ５の入力５２に入力され、
もう一方は、ＩＮＶ７（インバータ）に入力される。Ｉ
ＮＶ７（インバータ）に入力された信号ｕｐは、ＩＮＶ
７を介してチャージポンプＡのＰｃｈ（Ｐチャンネルス
イッチ）トランジスタＴｐａのゲートに入力される。
器）の入力８２に接続される。ＰＤＥＴ８は、入力８１
に入力されたデータとの位相差を検出し、制御信号であ
る信号ｕｐ、信号ｄｎを発生する。信号ｕｐは２つに分
岐しており、一方はＮＡＮＤ５の入力５２に入力され、
もう一方は、ＩＮＶ７（インバータ）に入力される。Ｉ
ＮＶ７（インバータ）に入力された信号ｕｐは、ＩＮＶ
７を介してチャージポンプＡのＰｃｈ（Ｐチャンネルス
イッチ）トランジスタＴｐａのゲートに入力される。
【００１５】信号ｄｎは、チャージポンプＡのＮｃｈ
（Ｎチャンネルスイッチ）トランジスタＴｎａのゲート
及び、ＡＮＤ６の入力６１に分岐し、入力されている。
また、ＮＡＮＤ５の入力５１及び、ＡＮＤ６の入力６２
には信号ＳＰＥＥＤが接続される。ＮＡＮＤ５の出力は
チャージポンプＢのＰｃｈトランジスタＴｐｂのゲート
へ、ＡＮＤ６の出力はチャージポンプＢのＮｃｈトラン
ジスタＴｎｂのゲートへそれぞれ接続される。チャージ
ポンプＡ及びＢ出力は、ループフィルタ４に入力され、
ループフィルタ４は出力電圧を発生し，ＶＣＯ１に出力
する。
（Ｎチャンネルスイッチ）トランジスタＴｎａのゲート
及び、ＡＮＤ６の入力６１に分岐し、入力されている。
また、ＮＡＮＤ５の入力５１及び、ＡＮＤ６の入力６２
には信号ＳＰＥＥＤが接続される。ＮＡＮＤ５の出力は
チャージポンプＢのＰｃｈトランジスタＴｐｂのゲート
へ、ＡＮＤ６の出力はチャージポンプＢのＮｃｈトラン
ジスタＴｎｂのゲートへそれぞれ接続される。チャージ
ポンプＡ及びＢ出力は、ループフィルタ４に入力され、
ループフィルタ４は出力電圧を発生し，ＶＣＯ１に出力
する。
【００１６】次に、図１に示した本発明に於けるクロッ
クリカバリ回路１０の回路動作について、図を参照して
説明する。
クリカバリ回路１０の回路動作について、図を参照して
説明する。
【００１７】まず、クロックリカバリ回路１０の各回路
ブロックの動作について説明する。ＶＣＯ１は電圧制御
発振回路であり、コントロール電圧を変化させることで
発振周波数が変動する回路である。電圧特性はコントロ
ール電圧が高くなればなるほど発振周波数は高くなる。
通常、広いデータ周波数範囲についてリカバリしようと
する場合、ＶＣＯにも扱うデータ周波数帯域と同じ発振
帯域が要求される。
ブロックの動作について説明する。ＶＣＯ１は電圧制御
発振回路であり、コントロール電圧を変化させることで
発振周波数が変動する回路である。電圧特性はコントロ
ール電圧が高くなればなるほど発振周波数は高くなる。
通常、広いデータ周波数範囲についてリカバリしようと
する場合、ＶＣＯにも扱うデータ周波数帯域と同じ発振
帯域が要求される。
【００１８】続いてチャージポンプＡ，Ｂ及びループフ
ィルタ４について説明する。チャージポンプＡ，Ｂの構
成は、電流源９とＰｃｈトランジスタＴｐａ，Ｔｐｂ及
び、ＮｃｈトランジスタＴｎａ，Ｔｎｂの構成である。
チャージポンプＡ，Ｂは、それぞれ、Ｐｃｈトランジス
タＴｐａ，ＴｐｂがＯＮの場合はループフィルタ４にチ
ャージポンプ電流Ｉｂを流し込み、Ｎｃｈトランジスタ
Ｔｎａ，ＴｎｂがＯＮの場合はループフィルタ４からチ
ャージポンプ電流Ｉｂを引き込む動作をする。これらチ
ャージポンプＡ，Ｂのループフィルタ４へのチャージポ
ンプ電流Ｉｂのチャージ、ディスチャージにより、ルー
プフィルタ４出力の電圧が変動する。具体的にはチャー
ジポンプ電流Ｉｂがチャージされた場合は出力電圧は高
く、ディスチャージされた場合は出力電圧が低くなるよ
うに動作する。本発明では電流駆動能力が全く同じであ
るチャージポンプＡとチャージポンプＢという２つのチ
ャージポンプを持っており、チャージポンプＡとチャー
ジポンプＢを同時に動作させることで、チャージポンプ
電流Ｉｂの値を２倍にすることができる。
ィルタ４について説明する。チャージポンプＡ，Ｂの構
成は、電流源９とＰｃｈトランジスタＴｐａ，Ｔｐｂ及
び、ＮｃｈトランジスタＴｎａ，Ｔｎｂの構成である。
チャージポンプＡ，Ｂは、それぞれ、Ｐｃｈトランジス
タＴｐａ，ＴｐｂがＯＮの場合はループフィルタ４にチ
ャージポンプ電流Ｉｂを流し込み、Ｎｃｈトランジスタ
Ｔｎａ，ＴｎｂがＯＮの場合はループフィルタ４からチ
ャージポンプ電流Ｉｂを引き込む動作をする。これらチ
ャージポンプＡ，Ｂのループフィルタ４へのチャージポ
ンプ電流Ｉｂのチャージ、ディスチャージにより、ルー
プフィルタ４出力の電圧が変動する。具体的にはチャー
ジポンプ電流Ｉｂがチャージされた場合は出力電圧は高
く、ディスチャージされた場合は出力電圧が低くなるよ
うに動作する。本発明では電流駆動能力が全く同じであ
るチャージポンプＡとチャージポンプＢという２つのチ
ャージポンプを持っており、チャージポンプＡとチャー
ジポンプＢを同時に動作させることで、チャージポンプ
電流Ｉｂの値を２倍にすることができる。
【００１９】さらに、ＰＤＥＴ８（位相比較器）につい
て動作を説明する。ＰＤＥＴ８は、データとクロックの
位相を比較し、データとクロックの位相を所望の位置に
調整するための信号ｕｐ、信号ｄｎを発生する回路であ
る。
て動作を説明する。ＰＤＥＴ８は、データとクロックの
位相を比較し、データとクロックの位相を所望の位置に
調整するための信号ｕｐ、信号ｄｎを発生する回路であ
る。
【００２０】図２を参照してＰＤＥＴ８の動作を説明す
る。図２に示されたように、信号ｕｐはデータＤＡＴＡ
の立ち上がりエッジからリカバリクロックＣＬＯＣＫの
立ち上がりエッジまでの幅で出力される。また信号ｄｎ
は信号ｕｐに続いて半クロック分のパルスを出力する。
これら信号ｕｐ，ｄｎのパルス幅に応じてチャージポン
プＡ，Ｂからループフィルタ４へのチャージ、ディスチ
ャージが行われ、ＶＣＯ１がコントロールされる。
る。図２に示されたように、信号ｕｐはデータＤＡＴＡ
の立ち上がりエッジからリカバリクロックＣＬＯＣＫの
立ち上がりエッジまでの幅で出力される。また信号ｄｎ
は信号ｕｐに続いて半クロック分のパルスを出力する。
これら信号ｕｐ，ｄｎのパルス幅に応じてチャージポン
プＡ，Ｂからループフィルタ４へのチャージ、ディスチ
ャージが行われ、ＶＣＯ１がコントロールされる。
【００２１】図３のように、リカバリクロックＣＬＯＣ
Ｋの立ち上がり位置がデータＤＡＴＡの中心にある場合
は信号ｕｐ、信号ｄｎのパルス幅が同じになり、チャー
ジ量とディスチャージ量が釣り合う定常位置となる。一
方、図２のように信号ｄｎの位相より、信号ｕｐの位相
が進んでいる場合（リカバリクロックＣＬＯＣＫの位相
が、データの位相よりも進んでいる場合）は信号ｕｐの
パルス幅が小さくなり、また、図４のように信号ｄｎの
位相より、信号ｕｐの位相が遅れている場合（リカバリ
クロックＣＬＯＣＫの位相が、データの位相に遅れてい
る場合）には信号ｕｐのパルス幅は大きくなる。信号ｄ
ｎのパルス幅は、信号ｕｐに対する位相位置に関係なく
１／２・リカバリクロックＣＬＯＣＫ分と一定であり、
信号ｕｐと信号ｄｎのパルス幅の差は、信号ｕｐのパル
ス幅の変化のみにより生み出される。
Ｋの立ち上がり位置がデータＤＡＴＡの中心にある場合
は信号ｕｐ、信号ｄｎのパルス幅が同じになり、チャー
ジ量とディスチャージ量が釣り合う定常位置となる。一
方、図２のように信号ｄｎの位相より、信号ｕｐの位相
が進んでいる場合（リカバリクロックＣＬＯＣＫの位相
が、データの位相よりも進んでいる場合）は信号ｕｐの
パルス幅が小さくなり、また、図４のように信号ｄｎの
位相より、信号ｕｐの位相が遅れている場合（リカバリ
クロックＣＬＯＣＫの位相が、データの位相に遅れてい
る場合）には信号ｕｐのパルス幅は大きくなる。信号ｄ
ｎのパルス幅は、信号ｕｐに対する位相位置に関係なく
１／２・リカバリクロックＣＬＯＣＫ分と一定であり、
信号ｕｐと信号ｄｎのパルス幅の差は、信号ｕｐのパル
ス幅の変化のみにより生み出される。
【００２２】次に回路全体の動作を図１を参照して説明
する。本発明のクロックリカバリ回路１０は、入力デー
タに同期したリカバリクロックＣＬＯＣＫを生成し、さ
らに位相位置をデータＤＡＴＡの中心に合わせる機能を
持つ回路である。
する。本発明のクロックリカバリ回路１０は、入力デー
タに同期したリカバリクロックＣＬＯＣＫを生成し、さ
らに位相位置をデータＤＡＴＡの中心に合わせる機能を
持つ回路である。
【００２３】本発明の動作原理は、クロックリカバリ回
路１０は、ＰＤＥＴ（位相比較器）８に外部より入力さ
れるデータＤＡＴＡ及び、ＶＣＯ１からのリカバリクロ
ックＣＬＯＣＫを入力し、その位相差に応じた信号ｕｐ
及び、信号ｄｎからチャージポンプＡ，Ｂを動作させ、
ＶＣＯコントロール電圧を生成することでＶＣＯ１の発
振周波数をコントロールする、という動作を繰り返し行
うフィードバックループ回路になっているというもので
ある。この動作（フィードバック）を繰り返すことで、
リカバリクロックＣＬＯＣＫは図３に示すようなデータ
ＤＡＴＡとリカバリクロックＣＬＯＣＫの位相差から生
じる信号ｕｐ、信号ｄｎのパルス幅の差が無くなる定常
状態へ遷移していき、データＤＡＴＡに同期したリカバ
リクロックＣＬＯＣＫの抽出が可能となる。
路１０は、ＰＤＥＴ（位相比較器）８に外部より入力さ
れるデータＤＡＴＡ及び、ＶＣＯ１からのリカバリクロ
ックＣＬＯＣＫを入力し、その位相差に応じた信号ｕｐ
及び、信号ｄｎからチャージポンプＡ，Ｂを動作させ、
ＶＣＯコントロール電圧を生成することでＶＣＯ１の発
振周波数をコントロールする、という動作を繰り返し行
うフィードバックループ回路になっているというもので
ある。この動作（フィードバック）を繰り返すことで、
リカバリクロックＣＬＯＣＫは図３に示すようなデータ
ＤＡＴＡとリカバリクロックＣＬＯＣＫの位相差から生
じる信号ｕｐ、信号ｄｎのパルス幅の差が無くなる定常
状態へ遷移していき、データＤＡＴＡに同期したリカバ
リクロックＣＬＯＣＫの抽出が可能となる。
【００２４】本発明では上記クロックリカバリの基本構
成に加え、リカバリクロックＣＬＯＣＫとしてＶＣＯ１
の直接出力クロックｃｌｏｃｋ１の他に、トグル分周器
２によりＶＣＯクロックを２分周したクロックｃｌｏｃ
ｋ２を生成し、クロックｃｌｏｃｋ１の半分の周波数の
データについてもクロックｃｌｏｃｋ２をリカバリクロ
ックＣＬＯＣＫとして使用することでクロックリカバリ
が可能であるようにした。クロックの選択にはセレクタ
３を使用し、信号ＳＰＥＥＤによりクロックの選択を行
う。信号ＳＰＥＥＤがＨＩＧＨの場合にクロックｃｌｏ
ｃｋ２を選択し、ＶＣＯ１発振周波数の半分のデータレ
ートに対応し、ＬＯＷの場合にはクロックｃｌｏｃｋ１
を選択することにより、ＶＣＯ１の発振周波数と同じデ
ータレートであるデータＤＡＴＡのリカバリを行うよう
にした。
成に加え、リカバリクロックＣＬＯＣＫとしてＶＣＯ１
の直接出力クロックｃｌｏｃｋ１の他に、トグル分周器
２によりＶＣＯクロックを２分周したクロックｃｌｏｃ
ｋ２を生成し、クロックｃｌｏｃｋ１の半分の周波数の
データについてもクロックｃｌｏｃｋ２をリカバリクロ
ックＣＬＯＣＫとして使用することでクロックリカバリ
が可能であるようにした。クロックの選択にはセレクタ
３を使用し、信号ＳＰＥＥＤによりクロックの選択を行
う。信号ＳＰＥＥＤがＨＩＧＨの場合にクロックｃｌｏ
ｃｋ２を選択し、ＶＣＯ１発振周波数の半分のデータレ
ートに対応し、ＬＯＷの場合にはクロックｃｌｏｃｋ１
を選択することにより、ＶＣＯ１の発振周波数と同じデ
ータレートであるデータＤＡＴＡのリカバリを行うよう
にした。
【００２５】ところで、この分周方式を使用した場合、
ＶＣＯ１のクロックを２分周したものをリカバリクロッ
クＣＬＯＣＫとして使用するためＶＣＯ１のゲインが半
分に見える。
ＶＣＯ１のクロックを２分周したものをリカバリクロッ
クＣＬＯＣＫとして使用するためＶＣＯ１のゲインが半
分に見える。
【００２６】ここで、クロックリカバリのループ伝達関
数を考えたとき、通常のＶＣＯクロックをリカバリに使
用した場合のループ伝達関数（オープンループ）Ｇ
（Ｓ）は以下の通りである。 Ｇ（ｓ）＝Ｉｂ・Ｎ・Ｆ（ｓ）・Ｋｏ／２πｓ ・・・（１） Ｉｂ：チャージポンプ電流 Ｎ：データ変化率 Ｆ（ｓ）：フィルタ伝達関数 Ｋｏ：ＶＣＯゲイン
数を考えたとき、通常のＶＣＯクロックをリカバリに使
用した場合のループ伝達関数（オープンループ）Ｇ
（Ｓ）は以下の通りである。 Ｇ（ｓ）＝Ｉｂ・Ｎ・Ｆ（ｓ）・Ｋｏ／２πｓ ・・・（１） Ｉｂ：チャージポンプ電流 Ｎ：データ変化率 Ｆ（ｓ）：フィルタ伝達関数 Ｋｏ：ＶＣＯゲイン
【００２７】一方、ｎ分周クロックを使用してリカバリ
を行った場合のＧ（ｓ）は以下の通りである。 Ｇ（ｓ）＝Ｉｂ・Ｎ・Ｆ（ｓ）・（Ｋｏ／ｎ）／２πｓ・・・（２） 前記（１）式と（２）式を比較すると、ｎ分周回路を用
いた場合にはＧ（ｓ）に１／ｎの項が新たに含まれる。
を行った場合のＧ（ｓ）は以下の通りである。 Ｇ（ｓ）＝Ｉｂ・Ｎ・Ｆ（ｓ）・（Ｋｏ／ｎ）／２πｓ・・・（２） 前記（１）式と（２）式を比較すると、ｎ分周回路を用
いた場合にはＧ（ｓ）に１／ｎの項が新たに含まれる。
【００２８】本発明では、このようにＶＣＯクロックを
用いてリカバリした場合と、分周クロックを用いてリカ
バリした場合ではループ特性が異なってしまう事態を防
止するために、分周回路（トグル分周器２）の使用時に
変動するＶＣＯゲインをチャージポンプゲインで補うこ
とにした。
用いてリカバリした場合と、分周クロックを用いてリカ
バリした場合ではループ特性が異なってしまう事態を防
止するために、分周回路（トグル分周器２）の使用時に
変動するＶＣＯゲインをチャージポンプゲインで補うこ
とにした。
【００２９】つまり、関数中で考えると、Ｉｂ・（Ｋｏ
／ｎ）の項を一定とすることでループ関数Ｇ（ｓ）を一
定化するというものであり、本クロックリカバリ回路１
０のように、２分周クロックを使用している場合は、ｎ
＝２であるので、本クロックリカバリ回路１０は、通常
のチャージポンプ電流Ｉｂ値の２倍の電流をチャージポ
ンプＡ，Ｂに流すことでＩｂ・（Ｋｏ／ｎ）の項を一定
とし、ループゲインの変動を押さえている。
／ｎ）の項を一定とすることでループ関数Ｇ（ｓ）を一
定化するというものであり、本クロックリカバリ回路１
０のように、２分周クロックを使用している場合は、ｎ
＝２であるので、本クロックリカバリ回路１０は、通常
のチャージポンプ電流Ｉｂ値の２倍の電流をチャージポ
ンプＡ，Ｂに流すことでＩｂ・（Ｋｏ／ｎ）の項を一定
とし、ループゲインの変動を押さえている。
【００３０】チャージポンプ電流Ｉｂ値の制御方法につ
いては、本発明におけるクロックリカバリ回路１０では
全く同じ機能及び構成のチャージポンプであるチャージ
ポンプＡとＢを用意した。クロックｃｌｏｃｋ１を使用
する場合はチャージポンプＡのみの動作だが、クロック
ｃｌｏｃｋ２を使用する場合はチャージポンプの電流値
を２倍に増やすためにチャージポンプＢも動作させる。
これらの制御は信号ＳＰＥＥＤによって行い、信号ＳＰ
ＥＥＤがＨＩＧＨの場合にはＮＡＮＤ５及び、ＡＮＤ６
からチャージポンプＢのＰｃｈトランジスタＴｐｂ，Ｎ
ｃｈトランジスタＴｎｂのゲートにそれぞれ、信号ｕ
ｐ，ｄｎが入力され、チャージポンプＡ，Ｂの両方が動
作し、クロックｃｌｏｃｋ１を使用する場合のチャージ
ポンプ電流Ｉｂの２倍の電流がループフィルタ４に供給
される。これによりクロックｃｌｏｃｋ２を使用した場
合でもクロックｃｌｏｃｋ１の場合と同様なループ特性
が得られ、安定したクロック再生が可能である。また、
この方法は、分周数を２だけでなくｎ（整数）とした場
合にも適用可能であり、備えられたチャージポンプの電
流をｎ倍すれば良い。
いては、本発明におけるクロックリカバリ回路１０では
全く同じ機能及び構成のチャージポンプであるチャージ
ポンプＡとＢを用意した。クロックｃｌｏｃｋ１を使用
する場合はチャージポンプＡのみの動作だが、クロック
ｃｌｏｃｋ２を使用する場合はチャージポンプの電流値
を２倍に増やすためにチャージポンプＢも動作させる。
これらの制御は信号ＳＰＥＥＤによって行い、信号ＳＰ
ＥＥＤがＨＩＧＨの場合にはＮＡＮＤ５及び、ＡＮＤ６
からチャージポンプＢのＰｃｈトランジスタＴｐｂ，Ｎ
ｃｈトランジスタＴｎｂのゲートにそれぞれ、信号ｕ
ｐ，ｄｎが入力され、チャージポンプＡ，Ｂの両方が動
作し、クロックｃｌｏｃｋ１を使用する場合のチャージ
ポンプ電流Ｉｂの２倍の電流がループフィルタ４に供給
される。これによりクロックｃｌｏｃｋ２を使用した場
合でもクロックｃｌｏｃｋ１の場合と同様なループ特性
が得られ、安定したクロック再生が可能である。また、
この方法は、分周数を２だけでなくｎ（整数）とした場
合にも適用可能であり、備えられたチャージポンプの電
流をｎ倍すれば良い。
【００３１】実施の形態に係るクロックリカバリ回路１
０は上記の如く構成されているので、以下に掲げる効果
を奏する。
０は上記の如く構成されているので、以下に掲げる効果
を奏する。
【００３２】通常のクロックリカバリ回路においては、
データとＶＣＯ発振クロックは同一周波数であるため、
広帯域なクロックリカバリ回路を設計するためには、同
様に広帯域ＶＣＯが必要となる。しかし、本発明のクロ
ックリカバリ回路１０ではリカバリクロックＣＬＯＣＫ
をＶＣＯ１の直接出力クロックのクロックｃｌｏｃｋ
１、もしくはＶＣＯ１の直接出力クロックを２分周した
クロックｃｌｏｃｋ２をセレクタ３により選択する方式
をとっている。この分周方式では、例えば３００ＭＨｚ
から５００ＭＨｚの発振帯域を持つＶＣＯ１を使用した
場合、通常の方式では３００ＭＨｚから５００ＭＨｚま
でのデータについてのみリカバリが可能であるが、分周
方式を持っている場合は通常の３００ＭＨｚから５００
ＭＨｚまでのほかに２分周クロックをリカバリクロック
として使用すれば２５０ＭＨｚから１５０ＭＨｚのデー
タについてもリカバリが可能である。本発明によれば、
限られたＶＣＯ帯域においてもクロックリカバリとして
確保できる帯域を広げることが可能である。
データとＶＣＯ発振クロックは同一周波数であるため、
広帯域なクロックリカバリ回路を設計するためには、同
様に広帯域ＶＣＯが必要となる。しかし、本発明のクロ
ックリカバリ回路１０ではリカバリクロックＣＬＯＣＫ
をＶＣＯ１の直接出力クロックのクロックｃｌｏｃｋ
１、もしくはＶＣＯ１の直接出力クロックを２分周した
クロックｃｌｏｃｋ２をセレクタ３により選択する方式
をとっている。この分周方式では、例えば３００ＭＨｚ
から５００ＭＨｚの発振帯域を持つＶＣＯ１を使用した
場合、通常の方式では３００ＭＨｚから５００ＭＨｚま
でのデータについてのみリカバリが可能であるが、分周
方式を持っている場合は通常の３００ＭＨｚから５００
ＭＨｚまでのほかに２分周クロックをリカバリクロック
として使用すれば２５０ＭＨｚから１５０ＭＨｚのデー
タについてもリカバリが可能である。本発明によれば、
限られたＶＣＯ帯域においてもクロックリカバリとして
確保できる帯域を広げることが可能である。
【００３３】また、本発明の分周方式では、分周による
ＶＣＯゲインの伝達関数上における変化に起因するルー
プ特性の変化に対し、チャージポンプ電流Ｉｂ値による
ゲイン補正を行うことで、分周回路を使用した場合にお
いても分周回路がない場合と同様なループ特性を維持す
ることが可能となる。
ＶＣＯゲインの伝達関数上における変化に起因するルー
プ特性の変化に対し、チャージポンプ電流Ｉｂ値による
ゲイン補正を行うことで、分周回路を使用した場合にお
いても分周回路がない場合と同様なループ特性を維持す
ることが可能となる。
【００３４】なお、本実施の形態においては、本発明は
それに限定されず、本発明を適用する上で好適な形態に
適用することができる。
それに限定されず、本発明を適用する上で好適な形態に
適用することができる。
【００３５】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【００３６】なお、各図において、同一構成要素には同
一符号を付している。
一符号を付している。
【００３７】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。本発明はＶＣＯクロッ
クを分周することで、リカバリ周波数の広帯域化を実現
した。また、分周率に応じたループゲインの変化に伴う
ループ特性の変動に対しては、本発明では分周率による
ゲイン変化に合わせ、チャージポンプ電流値を調整する
ことでループゲインの一定化を図っている。これにより
広帯域化と安定したループ特性の維持の両立が可能とな
る。
で、以下に掲げる効果を奏する。本発明はＶＣＯクロッ
クを分周することで、リカバリ周波数の広帯域化を実現
した。また、分周率に応じたループゲインの変化に伴う
ループ特性の変動に対しては、本発明では分周率による
ゲイン変化に合わせ、チャージポンプ電流値を調整する
ことでループゲインの一定化を図っている。これにより
広帯域化と安定したループ特性の維持の両立が可能とな
る。
【図１】本発明におけるクロックリカバリ回路１０の構
成を表す電気回路図である。
成を表す電気回路図である。
【図２】図１に示したＰＤＥＴ８における、データＤＡ
ＴＡに対し、リカバリクロックＣＬＯＣＫの位相が進ん
でいる場合のタイムチャートである。
ＴＡに対し、リカバリクロックＣＬＯＣＫの位相が進ん
でいる場合のタイムチャートである。
【図３】図１に示したＰＤＥＴ８における、データＤＡ
ＴＡに対し、リカバリクロックＣＬＯＣＫの位相が同期
している場合のタイムチャートである。
ＴＡに対し、リカバリクロックＣＬＯＣＫの位相が同期
している場合のタイムチャートである。
【図４】図１に示したＰＤＥＴ８における、データＤＡ
ＴＡに対し、リカバリクロックＣＬＯＣＫの位相が遅れ
ている場合のタイムチャートである。
ＴＡに対し、リカバリクロックＣＬＯＣＫの位相が遅れ
ている場合のタイムチャートである。
１ ＶＣＯ ２ トグル分周器 ３ セレクタ ４ ループフィルタ ５ ＮＡＮＤ ５１，５２ 入力 ６ ＡＮＤ ６１，６２ 入力 ７ ＩＮＶ ８ ＰＤＥＴ ８１，８２ 入力 ９ 電流源 １０ クロックリカバリ回路 Ａ，Ｂ チャージポンプ ＣＬＯＣＫ リカバリクロック ｃｌｏｃｋ１ クロック ｃｌｏｃｋ２ クロック ＤＡＴＡ データ Ｉｂ チャージポンプ電流 ＳＰＥＥＤ 信号 Ｔｐａ Ｐｃｈトランジスタ Ｔｐｂ Ｐｃｈトランジスタ Ｔｎａ Ｎｃｈトランジスタ Ｔｎｂ Ｎｃｈトランジスタ ｕｐ，ｄｎ 信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 CC01 CC24 CC41 CC52 CC53 DD09 DD32 GG09 GG15 HH03 HH10 KK08 KK12 5K047 AA05 BB01 GG08 GG24 MM28 MM33 MM46 MM50 MM55 MM63
Claims (14)
- 【請求項１】 電圧制御発信手段を備え、データに対し
て常に一定の位相を保ってクロックを生成するクロック
リカバリ回路であって、 前記電圧制御発信手段の出力であるクロックｃｌｏｃｋ
１を分周したクロックｃｌｏｃｋ２を出力する分周手段
と、 外部から入力される制御信号に応じて前記クロックｃｌ
ｏｃｋ１か前記クロックｃｌｏｃｋ２のどちらか一方を
選択し、リカバリクロックとして出力する選択手段と、 前記リカバリクロックと前記データの位相差に応じてパ
ルス幅が変化するパルス信号ｕｐと、常に一定のパルス
幅のパルス信号ｄｎとを生成して出力する位相比較手段
と、 前記パルス信号ｕｐがハイレベルの間はチャージポンプ
電流を出力し、前記パルス信号ｄｎがハイレベルの間は
後段からチャージポンプ電流を引き込むチャージポンプ
と、 前記チャージポンプの後段に備えられ、該チャージポン
プの出力するチャージポンプ電流に応じた制御電圧を前
記電圧制御発信手段に出力するル−プフィルタとを備え
ることを特徴とするクロックリカバリ回路。 - 【請求項２】 前記選択手段は、前記制御信号が高周波
発振を指示すると前記クロックｃｌｏｃｋ１を選択出力
し、前記制御信号が低周波発振を指示すると、前記クロ
ックｃｌｏｃｋ２を選択してリカバリクロックとして出
力することを特徴とする請求項１記載のクロックリカバ
リ回路。 - 【請求項３】 前記位相比較手段は、前記リカバリクロ
ックの立ち上がり位置が前記データの中心にある場合は
前記パルス信号ｕｐと前記パルス信号ｄｎのパルス幅が
同じになり、前記リカバリクロックの位相より前記デー
タの位相が進んでいる場合は前記パルス信号ｕｐのパル
ス幅が小さくなり、前記リカバリクロックの位相より前
記データの位相が遅れている場合には前記パルス信号ｕ
ｐのパルス幅が大きくなることを特徴とする請求項１ま
たは２に記載のクロックリカバリ回路。 - 【請求項４】 前記チャージポンプは、前記制御信号が
低周波発振を指示すると、前記クロックｃｌｏｃｋ２の
前記クロックｃｌｏｃｋ１に対する分周率に応じて、チ
ャージポンプ電流の電流量を調節することを特徴とする
請求項１乃至３のいずれかに記載のクロックリカバリ回
路。 - 【請求項５】 前記チャージポンプは、前記制御信号が
低周波発振を指示すると、前記クロックｃｌｏｃｋ２が
前記クロックｃｌｏｃｋ１に対して細かく分周される
程、チャージポンプ電流の電流量を多くすることを特徴
とする請求項１乃至４のいずれかに記載のクロックリカ
バリ回路。 - 【請求項６】 前記チャージポンプは、常時駆動してチ
ャージポンプ電流を出力するチャージポンプＡと、前記
制御信号が低周波発振を指示すると駆動してチャージポ
ンプ電流を出力する少なくとも一つの補助チャージポン
プＢとを備え、前記チャージポンプＡと前記補助チャー
ジポンプＢが出力するチャージポンプ電流の総和を出力
することを特徴とする請求項１乃至５のいずれかに記載
のクロックリカバリ回路。 - 【請求項７】 前記チャージポンプは、 前記チャージポンプＡが、前記電流源と、前記パルス信
号ｕｐがハイレベルの間ＯＮとなり前記電流源の電流を
チャージポンプ電流として出力するＰチャンネルトラン
ジスタと、前記パルス信号ｄｎがハイレベルの間ＯＮと
なり前記電流源にチャージポンプ電流を引き込むＮチャ
ンネルトランジスタとを備え、 前記補助チャージポンプＢが、電流源と、前記パルス信
号ｕｐがハイレベルの間ＯＮとなり前記電流源の電流を
チャージポンプ電流として出力するＰチャンネルトラン
ジスタと、前記パルス信号ｄｎがハイレベルの間ＯＮと
なり前記電流源にチャージポンプ電流を引き込むＮチャ
ンネルトランジスタとを備え、 前記制御信号が低周波発振を指示すると、前記パルス信
号ｕｐを前記補助チャージポンプＢの前記Ｐチャンネル
トランジスタに出力し、前記パルス信号ｄｎを前記補助
チャージポンプＢの前記Ｎチャンネルトランジスタに出
力するデート回路を備えることを特徴とする請求項１乃
至６のいずれかに記載のクロックリカバリ回路。 - 【請求項８】 前記ル−プフィルタは、前記チャージポ
ンプ電流が大きいほど、発信周波数を高くする制御電圧
を前記電圧制御発信手段に出力することを特徴とする請
求項１乃至７のいずれかに記載のクロックリカバリ回
路。 - 【請求項９】 前記分周手段は、前記クロックｃｌｏｃ
ｋ１を１／２分周したクロックｃｌｏｃｋ２を出力する
ことを特徴とする請求項１乃至８のいずれかに記載のク
ロックリカバリ回路。 - 【請求項１０】 前記チャージポンプは、前記チャージ
ポンプＡと前記補助チャージポンプＢの構成が同一であ
ることを特徴とする請求項１乃至９のいずれかに記載の
クロックリカバリ回路。 - 【請求項１１】 請求項１乃至１０のいずれかに記載の
クロックリカバリ回路を備える集積回路。 - 【請求項１２】 請求項１乃至１０のいずれかに記載の
クロックリカバリ回路を備える送受信装置。 - 【請求項１３】 請求項１乃至１０のいずれかに記載の
クロックリカバリ回路を備える移動体通信装置。 - 【請求項１４】 請求項１乃至１０のいずれかに記載の
クロックリカバリ回路を備える携帯電話装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27203899A JP2001094541A (ja) | 1999-09-27 | 1999-09-27 | クロックリカバリ回路 |
| US09/670,164 US6771729B1 (en) | 1999-09-27 | 2000-09-26 | Clock recovery circuit and transmitter-receiver therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27203899A JP2001094541A (ja) | 1999-09-27 | 1999-09-27 | クロックリカバリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094541A true JP2001094541A (ja) | 2001-04-06 |
Family
ID=17508267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27203899A Pending JP2001094541A (ja) | 1999-09-27 | 1999-09-27 | クロックリカバリ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6771729B1 (ja) |
| JP (1) | JP2001094541A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020097468A1 (en) * | 2001-01-24 | 2002-07-25 | Fsona Communications Corporation | Laser communication system |
| US7114084B2 (en) * | 2002-03-06 | 2006-09-26 | Micron Technology, Inc. | Data controlled programmable power supply |
| US7343510B1 (en) * | 2003-12-22 | 2008-03-11 | Cypress Semiconductor Corporation | Method and device for selecting one of multiple clock signals based on frequency differences of such clock signals |
| US7471127B2 (en) * | 2004-05-17 | 2008-12-30 | Broadcom Corporation | Linear charge pump for fractional synthesis using an auxiliary charge pump |
| KR100910863B1 (ko) * | 2007-12-27 | 2009-08-06 | 주식회사 하이닉스반도체 | 차지 펌핑 회로와 이를 이용한 클럭 동기화 회로 |
| US8294493B2 (en) | 2010-03-23 | 2012-10-23 | Analog Devices, Inc. | Low-power frequency dividers |
| JP6303823B2 (ja) * | 2014-05-30 | 2018-04-04 | 富士通株式会社 | 受信回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69107891T2 (de) * | 1990-05-21 | 1995-11-02 | Nec Corp | Phasenregelschleifenschaltung. |
| JPH0590962A (ja) | 1990-12-27 | 1993-04-09 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| JP2854777B2 (ja) | 1992-04-27 | 1999-02-03 | 株式会社東芝 | 位相同期ループ回路と信号抽出方法 |
| US5313499A (en) | 1992-04-29 | 1994-05-17 | International Business Machines Corporation | Constant gain phase lock-loop |
| US5362990A (en) | 1993-06-02 | 1994-11-08 | Motorola, Inc. | Charge pump with a programmable pump current and system |
| US5952890A (en) * | 1997-02-05 | 1999-09-14 | Fox Enterprises, Inc. | Crystal oscillator programmable with frequency-defining parameters |
| US5950115A (en) * | 1997-08-29 | 1999-09-07 | Adaptec, Inc. | GHz transceiver phase lock loop having autofrequency lock correction |
| US6218876B1 (en) * | 1999-01-08 | 2001-04-17 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| JP2001016102A (ja) | 1999-06-29 | 2001-01-19 | Nec Corp | Ｐｌｌ回路方式 |
| JP2001016103A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | Ｐｌｌシンセサイザ |
-
1999
- 1999-09-27 JP JP27203899A patent/JP2001094541A/ja active Pending
-
2000
- 2000-09-26 US US09/670,164 patent/US6771729B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6771729B1 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4158465B2 (ja) | クロック再生装置、および、クロック再生装置を用いた電子機器 | |
| JP3191212B2 (ja) | 周波数倍加回路 | |
| EP2327159B1 (en) | Divide-by-three quadrature frequency divider | |
| US6927642B2 (en) | Duty cycle correction method for frequency synthesis | |
| JP4063001B2 (ja) | 多相クロック生成回路 | |
| US20040252804A1 (en) | Clock and data recovery circuit | |
| US20040095174A1 (en) | Duty cycle correction circuit and delay locked loop having the same | |
| KR100312574B1 (ko) | 주파수 조종을 이용하는 위상 검출기 | |
| JP4667196B2 (ja) | 位相調整回路 | |
| JP4982260B2 (ja) | パルス変調回路 | |
| US20060145772A1 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
| JP2002368607A (ja) | 広い周波数データ回復用精密閉ループ遅延線 | |
| JP2001094541A (ja) | クロックリカバリ回路 | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP4007814B2 (ja) | ハーフレートｃｄｒ回路 | |
| US10483989B2 (en) | Phase-locked loop, phase-locking method, and communication unit | |
| US20090091363A1 (en) | Dll circuit | |
| US20020041214A1 (en) | PLL circuit | |
| JP4393111B2 (ja) | ハーフレートｃｄｒ回路 | |
| JP5521282B2 (ja) | 位相比較器、位相同期回路及び位相比較制御方法 | |
| CN116599523B (zh) | 相位插值电路、锁相环电路 | |
| JPH1022824A (ja) | 位相同期回路 | |
| JP2012034417A (ja) | パルス変調回路及びパルス変調方法 | |
| JP3596172B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 |